JPS5911291B2 - アナログ信号選択回路 - Google Patents
アナログ信号選択回路Info
- Publication number
- JPS5911291B2 JPS5911291B2 JP51116060A JP11606076A JPS5911291B2 JP S5911291 B2 JPS5911291 B2 JP S5911291B2 JP 51116060 A JP51116060 A JP 51116060A JP 11606076 A JP11606076 A JP 11606076A JP S5911291 B2 JPS5911291 B2 JP S5911291B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- power supply
- circuit
- terminal
- switch circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明は相補形電界効果トランジスタ回路のスイッチ部
を複数個備え、それらスイッチ部を選択的に開閉し、選
択されたスイッチ部の入力側に与えられたアナログ信号
を出力するアナログ信号選択回路の過犬入力保護に関す
る。
を複数個備え、それらスイッチ部を選択的に開閉し、選
択されたスイッチ部の入力側に与えられたアナログ信号
を出力するアナログ信号選択回路の過犬入力保護に関す
る。
この種のアナログ信号選択回路はプロセスからの温度、
圧力、流量等の複数のアナログ信号を時分割的に選択し
て計算機やデータロガの入力側のアナログ／ディジタル
変換器に出力するだめのものであって、第１図に示すご
とき、温度検出器１１Ａ、圧力変換器１１Ｂまたは流量
発信器１１ｃ等の発振器から出力される４〜２ ０ ｍ
Ａの電流を信号抵抗１２Ａに流して得られた電圧信号
の与えられる複数の入力端子とアナログ／ディジタル変
換器１３の入力側との間に例えば第２図に示すごとき回
路構成の相補形電界効果トランジスタ回路からなるスイ
ッチ回路を接続し、それらスイッチ回路を選択回路１４
によって選択し、選択されたスイッチ回路に与えられた
アナログ入力信号をアナロ久／′ディジタル変換器１３
に供給する構成である。
圧力、流量等の複数のアナログ信号を時分割的に選択し
て計算機やデータロガの入力側のアナログ／ディジタル
変換器に出力するだめのものであって、第１図に示すご
とき、温度検出器１１Ａ、圧力変換器１１Ｂまたは流量
発信器１１ｃ等の発振器から出力される４〜２ ０ ｍ
Ａの電流を信号抵抗１２Ａに流して得られた電圧信号
の与えられる複数の入力端子とアナログ／ディジタル変
換器１３の入力側との間に例えば第２図に示すごとき回
路構成の相補形電界効果トランジスタ回路からなるスイ
ッチ回路を接続し、それらスイッチ回路を選択回路１４
によって選択し、選択されたスイッチ回路に与えられた
アナログ入力信号をアナロ久／′ディジタル変換器１３
に供給する構成である。
前記スイッチ回路は、外部電源端子２１と接地点２２と
の間にＰチャンネルＭＯＳ｝ランジスタ２３とＮチャン
ネルＭＯＳ｝ランジスタ２４とからなる直列回路を挿入
接続し、両ＭＯＳ｝ラン／スタのゲートを共通接続して
選択信号の与えられるコントロール入力端Ｃに接続する
スイッチ，駆動部およびサブストレートを端子２１に接
続するＰチャンネルＭＯＳ｝ランジスタ２５とサブスト
レートを接地点に接続するＮチャンネルＭＯＳ｝ランジ
スタ２６とを並列にしてその一方をスイッチ入力端子Ａ
に、他方をスイッチ出力端子Ｂにそれぞれ接続し、Ｐチ
ャンネルＭＯＳ｝ランジスタ２５のゲートをスイッチ駆
動部の両ＭＯＳ｝ランジスタの共通接続点のドレインに
ＮチャンネルＭＯＳ｝ランジスタのゲートを前記コント
ロール入力端Ｃにそれぞれ接続する相補形電界効果トラ
ンジスタ回路のスイッチ部から構成され、外部電源端子
２１にＶｄｄの電圧を印加し、コントロール入力端子Ｃ
にＶｉｎ＝Ｖｄｄの選択信号が与えられたときＡ−Ｂ間
の抵抗は非常に小さな値になり、コントロール入力端子
にＶｉｎ＝０の選択信号が与えられたときＡ−Ｂ間の抵
抗値は無限大となってアナログスイッチの機能をもって
いる。
の間にＰチャンネルＭＯＳ｝ランジスタ２３とＮチャン
ネルＭＯＳ｝ランジスタ２４とからなる直列回路を挿入
接続し、両ＭＯＳ｝ラン／スタのゲートを共通接続して
選択信号の与えられるコントロール入力端Ｃに接続する
スイッチ，駆動部およびサブストレートを端子２１に接
続するＰチャンネルＭＯＳ｝ランジスタ２５とサブスト
レートを接地点に接続するＮチャンネルＭＯＳ｝ランジ
スタ２６とを並列にしてその一方をスイッチ入力端子Ａ
に、他方をスイッチ出力端子Ｂにそれぞれ接続し、Ｐチ
ャンネルＭＯＳ｝ランジスタ２５のゲートをスイッチ駆
動部の両ＭＯＳ｝ランジスタの共通接続点のドレインに
ＮチャンネルＭＯＳ｝ランジスタのゲートを前記コント
ロール入力端Ｃにそれぞれ接続する相補形電界効果トラ
ンジスタ回路のスイッチ部から構成され、外部電源端子
２１にＶｄｄの電圧を印加し、コントロール入力端子Ｃ
にＶｉｎ＝Ｖｄｄの選択信号が与えられたときＡ−Ｂ間
の抵抗は非常に小さな値になり、コントロール入力端子
にＶｉｎ＝０の選択信号が与えられたときＡ−Ｂ間の抵
抗値は無限大となってアナログスイッチの機能をもって
いる。
ところでそのスイッチ回路は、集積密度が高くなって１
個の集積回路に８個程度挿入され、その集積回路を利用
すれば、機器の小形化、低価格化に有利であり最近非常
に普及しだした。
個の集積回路に８個程度挿入され、その集積回路を利用
すれば、機器の小形化、低価格化に有利であり最近非常
に普及しだした。
しかしながら欠点がないわけではない。
即ちスイッチ回路の電源端２１のＶｄｄの電圧が零にな
るとＰチャンネルのＭＯＳ｝ランジスタ２３，２５が普
通状態となってスイッチ端子Ａ−Ｂ間の抵抗が下がるた
め信号抵抗１２Ａに流れていた電流の一部がスイッチ回
路に流れ込むことになり、同じ信号抵抗１２Ａで測定し
ているＰＩＤ調節計１５や記録計１６に測定誤差を与え
る結果になる。
るとＰチャンネルのＭＯＳ｝ランジスタ２３，２５が普
通状態となってスイッチ端子Ａ−Ｂ間の抵抗が下がるた
め信号抵抗１２Ａに流れていた電流の一部がスイッチ回
路に流れ込むことになり、同じ信号抵抗１２Ａで測定し
ているＰＩＤ調節計１５や記録計１６に測定誤差を与え
る結果になる。
また個々のスイッチの出力端Ｂをアナログ／ディジタル
変換器１３の入力側に共通接続されていることから電源
の電圧Ｖｄｄが零になったスイッチ回路の入力信号が選
択されたスイッチ回路のアナログ入力信号に干渉する恐
れがありプロセス系の制御に悪影響を与える恐れがある
。
変換器１３の入力側に共通接続されていることから電源
の電圧Ｖｄｄが零になったスイッチ回路の入力信号が選
択されたスイッチ回路のアナログ入力信号に干渉する恐
れがありプロセス系の制御に悪影響を与える恐れがある
。
さらにスイッチ回路の入力端に与えられる入力信号が電
源電圧以上に印加されたとき、スイッチ回路を構成する
ＭＯＳ｝ランジスタが破壊される恐れがあった。
源電圧以上に印加されたとき、スイッチ回路を構成する
ＭＯＳ｝ランジスタが破壊される恐れがあった。
本発明の目的は停電対策したため生ずる過電圧入力信号
による破壊から保護した保護機能を備えた相補形電界効
果トランジスタ回路のスイッチを用いてなるアナログ信
号選択回路を提供することにある。
による破壊から保護した保護機能を備えた相補形電界効
果トランジスタ回路のスイッチを用いてなるアナログ信
号選択回路を提供することにある。
その目的を達成するだめの概要は、停電になつたときに
、スイッチ回路の外部電源端子に電源装置のエネルギの
代りに入力信号エネルギを供給し、スイッチ部のＰチャ
ンネルＭＯＳ｝ランジスタが導通状態になるのを防ぐ停
電対策用第２整流素子と定電圧素子とからなる回路にバ
イパスして過犬入力信号に対してスイッチ回路の電界効
果型トランジスタの保護をはかる。
、スイッチ回路の外部電源端子に電源装置のエネルギの
代りに入力信号エネルギを供給し、スイッチ部のＰチャ
ンネルＭＯＳ｝ランジスタが導通状態になるのを防ぐ停
電対策用第２整流素子と定電圧素子とからなる回路にバ
イパスして過犬入力信号に対してスイッチ回路の電界効
果型トランジスタの保護をはかる。
以下、スイッチ回路として例えば第２図に示す回路構成
のものを３個用い、３種類のアナログ信号を時分割的に
選択してアナログ／ディジタル変換器に選択出力する第
３図の回路を参照しながら本願発明の一実施例を説明す
れば、第１アナログ信号の与えられる第１人力端子３１
は抵抗Ｒ１ を介して第１スイッチ回路３２のスイッチ
入力端子Ａに接続する。
のものを３個用い、３種類のアナログ信号を時分割的に
選択してアナログ／ディジタル変換器に選択出力する第
３図の回路を参照しながら本願発明の一実施例を説明す
れば、第１アナログ信号の与えられる第１人力端子３１
は抵抗Ｒ１ を介して第１スイッチ回路３２のスイッチ
入力端子Ａに接続する。
第２アナログ信号の与えられる第２人力端子３３は抵抗
Ｒ２を介して第２スイッチ回路３４のスイッチ入力端子
Ａに接続する。
Ｒ２を介して第２スイッチ回路３４のスイッチ入力端子
Ａに接続する。
同様に第３アナログ信号の与えられる第３人力端子３５
は抵抗Ｒ３を介して第３スイッチ回路３６のスイッチ入
力端子Ａに接続する。
は抵抗Ｒ３を介して第３スイッチ回路３６のスイッチ入
力端子Ａに接続する。
第１スイッチ回路３２ぱ、Ｖｄｄの電圧が供給される正
の外部電源端子３２１とスイッチ回路のスイッチ入力端
子Ａとの間にＶｄｄの電圧の極性に対し逆極性にして第
２整流素子Ｄ１ を接続する。
の外部電源端子３２１とスイッチ回路のスイッチ入力端
子Ａとの間にＶｄｄの電圧の極性に対し逆極性にして第
２整流素子Ｄ１ を接続する。
またスイッチ出力端子Ｂはアナログ／ディジタル変換器
３７の入力側の一方の入力４３７１に、コントロール入
力端子３２２は、スイッチ回路を開閉するための制御信
号を出力する選択回路３８の出力端子に対応して接続す
る。
３７の入力側の一方の入力４３７１に、コントロール入
力端子３２２は、スイッチ回路を開閉するための制御信
号を出力する選択回路３８の出力端子に対応して接続す
る。
第２スイッチ回路３４は、第１スイッチ回路と同様に正
の外部電源端子３４１とそのスイッチ回路のスイッチ人
力端子Ａとの間に図示するごとき第２整流素子Ｄ２を、
スイッチ出力端子Ｂを前記アナログ／′ディジタル変換
器３７の入力側の一方の入力端３７１に、コントロール
入力端子３４２を選択回路３８の対応する出力端子に接
続する。
の外部電源端子３４１とそのスイッチ回路のスイッチ人
力端子Ａとの間に図示するごとき第２整流素子Ｄ２を、
スイッチ出力端子Ｂを前記アナログ／′ディジタル変換
器３７の入力側の一方の入力端３７１に、コントロール
入力端子３４２を選択回路３８の対応する出力端子に接
続する。
第３スイッチ回路３６は第１スイッチ回路と同様に正外
部電源端子３６１とそのスイッチ回路のスイッチ入力端
子Ａとの間に図示するごとき停電対策用第２整流素子Ｄ
３を、スイッチ出力端子Ｂを前紀アナログ／ディジタル
変換器３７の入力側の一方の入力端３７１に、コントロ
ール入力端子３６１を選択回路３８の対応する出力端子
に接続する。
部電源端子３６１とそのスイッチ回路のスイッチ入力端
子Ａとの間に図示するごとき停電対策用第２整流素子Ｄ
３を、スイッチ出力端子Ｂを前紀アナログ／ディジタル
変換器３７の入力側の一方の入力端３７１に、コントロ
ール入力端子３６１を選択回路３８の対応する出力端子
に接続する。
それらスイッチ回路の正の外部電源端子３２１ ，３４
１，３６１は、共通にして陽極側に電源装置３９の正端
子を接続する第１整流素子４０の陰極側に接続するとと
もに、電源電圧よ９高くかつスイッチ回路の電界効果形
トランジスタを破壊することのない電圧値を保持する定
電圧素子４１の陰極側に接続する。
１，３６１は、共通にして陽極側に電源装置３９の正端
子を接続する第１整流素子４０の陰極側に接続するとと
もに、電源電圧よ９高くかつスイッチ回路の電界効果形
トランジスタを破壊することのない電圧値を保持する定
電圧素子４１の陰極側に接続する。
なお定電圧素子４１はコンデンサ４２が並列接続され、
その陽極側は接地する。
その陽極側は接地する。
また個々のスイッチ回路のスイッチ人力端子Ａと接地点
との間に図示するごとき入力信号に対し逆極性になるよ
うに第３整流素子Ｄ４，Ｄ５，Ｄ６をそれぞれ接続する
。
との間に図示するごとき入力信号に対し逆極性になるよ
うに第３整流素子Ｄ４，Ｄ５，Ｄ６をそれぞれ接続する
。
さらに個個のスイッチ回路の負外部電源端子を接地点に
、アナログ／ディジタル変換器３７の入力側の他端を接
地点に接続する。
、アナログ／ディジタル変換器３７の入力側の他端を接
地点に接続する。
このように構成されたアナログ選択回路の作動を説明す
る。
る。
電源装置３９が正常に作動状態の場合には、電源装置３
９かも第１整流素子４０をへて各々のスイッチ回路３２
，３４．３６の外部電源端子３２１ ，３４１ ，３６
１にＶｄｄの電圧が印加される。
９かも第１整流素子４０をへて各々のスイッチ回路３２
，３４．３６の外部電源端子３２１ ，３４１ ，３６
１にＶｄｄの電圧が印加される。
選択回路３８で選択されてコントロール入力端にＶｄｄ
の電圧の与えられたスイッテ回路が導通状態になって、
その導通状態のスイツテ回路に与えられたアナログ信号
のみがア如グ／ディジタル変換器３７に与えられる。
の電圧の与えられたスイッテ回路が導通状態になって、
その導通状態のスイツテ回路に与えられたアナログ信号
のみがア如グ／ディジタル変換器３７に与えられる。
なお電源装置の出力に対し各スイッチ回路のスイッチ入
力端Ａの電圧が低いため、逆バイアスになった第２整流
子Ｄ１，Ｄ２，Ｄ３を介して電源装置３９の電流がスイ
ッチ３２，３４．３６の入力側に流れることがなくなり
、スイッチの入力端子に与えられたアナログ信号が電源
の影響を受けることなく確実にアナログ／ディジタル変
換器に伝達できる。
力端Ａの電圧が低いため、逆バイアスになった第２整流
子Ｄ１，Ｄ２，Ｄ３を介して電源装置３９の電流がスイ
ッチ３２，３４．３６の入力側に流れることがなくなり
、スイッチの入力端子に与えられたアナログ信号が電源
の影響を受けることなく確実にアナログ／ディジタル変
換器に伝達できる。
次に電源装置が停電したような場合には、各スイッチ回
路３２，３４．３６のスイッチ入力端子Ａに与えられる
最も電圧の高い入力点のアナログ信号が停電対策用第２
半導体整流素子を通じてスイッチ回路の外部電源端子に
与えられる。
路３２，３４．３６のスイッチ入力端子Ａに与えられる
最も電圧の高い入力点のアナログ信号が停電対策用第２
半導体整流素子を通じてスイッチ回路の外部電源端子に
与えられる。
スイッチ回路の外部電源端子が零レベルより高くなり、
第１半導体整流素子４０は逆バイアスとなる。
第１半導体整流素子４０は逆バイアスとなる。
したがってスイッチ回路におけるスイッチ駆動部および
スイッチ部のＰチャンネルＭＯＳ｝ランジスタは遮断状
態を維持できる。
スイッチ部のＰチャンネルＭＯＳ｝ランジスタは遮断状
態を維持できる。
よって停電時にスイッチ部の入力インピーダンスを低下
しなくできた。
しなくできた。
ところで最も入力電圧の高い入力点の第２半導体整流素
子を通ったアナログ入力信号を各スイッチ回路の外部電
源端子に供給するものであるから、その電圧より低い電
圧の入力信号を導くスイツテ回路は電源の正常な場合と
何の変りなくアナログ／ディジタル変換器の入力側に与
えられるので何ら問題を生ずることがない。
子を通ったアナログ入力信号を各スイッチ回路の外部電
源端子に供給するものであるから、その電圧より低い電
圧の入力信号を導くスイツテ回路は電源の正常な場合と
何の変りなくアナログ／ディジタル変換器の入力側に与
えられるので何ら問題を生ずることがない。
それに相補形電界効果トランジスタ回路のスイッチ部の
消費電流は通常数μＡ以下なので電力を供給している入
力点に対しても仮に信号電圧が５Ｖ、各スイッチ回路に
供給する電流が１０μＡとしても５００ＫΩの入力イン
ピーダンスが保たれることになり、４〜２０ｍＡの信号
電流のうち１０μＡをスイッチ回路で浪費するけれどそ
の浪費量は信号電流に対し微小量なものであり、電力を
供給している入力点の信号もほぼ正確にアナログ／ディ
ジタル変換器３７の入力側に与えられる。
消費電流は通常数μＡ以下なので電力を供給している入
力点に対しても仮に信号電圧が５Ｖ、各スイッチ回路に
供給する電流が１０μＡとしても５００ＫΩの入力イン
ピーダンスが保たれることになり、４〜２０ｍＡの信号
電流のうち１０μＡをスイッチ回路で浪費するけれどそ
の浪費量は信号電流に対し微小量なものであり、電力を
供給している入力点の信号もほぼ正確にアナログ／ディ
ジタル変換器３７の入力側に与えられる。
さらに過犬な正または負の入力信号に対してスイッチ回
路の電界効果型トランジスタを保護するようすを説明す
れば、負の過犬入力電圧に対しては第３半導体整流素子
Ｄ４，Ｄ５，Ｄ６が短絡状態になり、正の過犬入力電圧
に対しては、停電対策用第２半導体整流素子と定電圧素
子とからなる直列回路にバイパスするようにさせて、定
電圧素子で定める電圧以上の電圧がスイッチ回路の外部
電源端に印加されることを防止して、各スイッチ回路の
電界効果形トランジスタを保護させている。
路の電界効果型トランジスタを保護するようすを説明す
れば、負の過犬入力電圧に対しては第３半導体整流素子
Ｄ４，Ｄ５，Ｄ６が短絡状態になり、正の過犬入力電圧
に対しては、停電対策用第２半導体整流素子と定電圧素
子とからなる直列回路にバイパスするようにさせて、定
電圧素子で定める電圧以上の電圧がスイッチ回路の外部
電源端に印加されることを防止して、各スイッチ回路の
電界効果形トランジスタを保護させている。
なお本願発明の一実施例の説明項において、スイッチ駆
動部およびスイッチ部のトランジスタはＭＯＳタイプの
トランジスタとして説明したが電界効果形トランシスタ
であれば一実施例と同一作用効果を示すことはもちろん
のことであり、特にＭＯＳタイプのトランジスタに限定
しなくてもよいことは明らかである。
動部およびスイッチ部のトランジスタはＭＯＳタイプの
トランジスタとして説明したが電界効果形トランシスタ
であれば一実施例と同一作用効果を示すことはもちろん
のことであり、特にＭＯＳタイプのトランジスタに限定
しなくてもよいことは明らかである。
またスイッチ回路を構成する相補形電界効果トランジス
タ回路のスイッチ部およびそのスイッチ部を駆動する駆
動部のうちの７駆動部は、相補形電界効果トランジスタ
回路を用いて説明したが相補形電界効果トランシスタ回
路以外のインバータ回路を用いてもよいことはもちろん
のことである。
タ回路のスイッチ部およびそのスイッチ部を駆動する駆
動部のうちの７駆動部は、相補形電界効果トランジスタ
回路を用いて説明したが相補形電界効果トランシスタ回
路以外のインバータ回路を用いてもよいことはもちろん
のことである。
以上詳述した本願発明は、スイッチ回路のスイッチ入力
側の端子と外部電源端子との間にその外部電源端子の電
圧の極性に対し逆極性に半導体整流素子を接続して電源
の停電時に入力信号をスイッチ回路のスイッチ入力側お
よびそのスイッチの外部電源端子に供給するようにし、
ＰチャンネルＭＯＳ｝ランジスタを停電時においても断
状態を維持させてスイッチ回路の入力インピーダンスを
高くするとともに、スイッチ回路を破壊するような過大
入力信号に対しては前記半導体整流素子と定電圧素子と
からなる直列回路にバイパスするように構成するように
したため、スイッチ回路の電源装置が停電した場合、で
も個々の人力信号と干渉を起すこともなくなり、しかも
小型化された集積回路を利用できることから小形でしか
も安価なアナログ信号選択回路を提供が可能になった。
側の端子と外部電源端子との間にその外部電源端子の電
圧の極性に対し逆極性に半導体整流素子を接続して電源
の停電時に入力信号をスイッチ回路のスイッチ入力側お
よびそのスイッチの外部電源端子に供給するようにし、
ＰチャンネルＭＯＳ｝ランジスタを停電時においても断
状態を維持させてスイッチ回路の入力インピーダンスを
高くするとともに、スイッチ回路を破壊するような過大
入力信号に対しては前記半導体整流素子と定電圧素子と
からなる直列回路にバイパスするように構成するように
したため、スイッチ回路の電源装置が停電した場合、で
も個々の人力信号と干渉を起すこともなくなり、しかも
小型化された集積回路を利用できることから小形でしか
も安価なアナログ信号選択回路を提供が可能になった。
第１図は従来のプロセス制御系の概略構成をブロック的
に示す図、第２図はプロセス制御系に用いられた従来の
スイッチ回路の電気的結線図、第３図は本発明のアナロ
グ信号選択回路の電気的結線図を示す図である。 ３２，３４．３６・・・相補形電界効果トランジスタ回
路のスイッチ回路、３７・・・アナログ／ディジタル変
換器、３８・・・選択制御回路、４０・・・第１半導体
整流素子、Ｄ１，Ｄ２，Ｄ３・・・第２半導体整流素子
、４１・・・定電圧素子。
に示す図、第２図はプロセス制御系に用いられた従来の
スイッチ回路の電気的結線図、第３図は本発明のアナロ
グ信号選択回路の電気的結線図を示す図である。 ３２，３４．３６・・・相補形電界効果トランジスタ回
路のスイッチ回路、３７・・・アナログ／ディジタル変
換器、３８・・・選択制御回路、４０・・・第１半導体
整流素子、Ｄ１，Ｄ２，Ｄ３・・・第２半導体整流素子
、４１・・・定電圧素子。
Claims (1)
- 【特許請求の範囲】 １ アナログ入力信号を導く相補形電界効果トランジス
タ回路のスイッチ部および選択信号でそのスイッチ部を
開閉する駆動部からなるスイッチ回路と、前記スイッチ
回路の外部電源端子に第１の整流素子を介して電力を供
給する電源装置と、前記スイッチ回路のスイッチ入力端
と外部電源端子との間にその電源端子の極性に対し逆極
性にして接続した第２整流素子と、前記スイッチ回路を
選択的に開閉制御するための選択信号を出力する装置と
、前記スイッチ回路の外部電源端子に接続されてその端
子の電圧を所定値に維持する定電圧素子とからなること
を特徴とするアナログ信号選択回路。 ２ アナログ入力信号を導く相補形電界効果トランジス
タ回路のスイッチ部および選択信号でそのスイッチ部を
開閉する駆動部からなる複数のスイッチ回路と、前記複
数のスイッチ回路の外部電源端子に第１の整流素子を介
して電力を供給する電源装置と、前記複数のスイッチ回
路の入力端子と外部電源端子との間にその電源端子の極
性に対し逆極性にしてそれぞれ接続した複数個の第２整
流素子と、前記複数のスイッチ回路を選択的に開閉制御
するための前記選択信号を出力する装置と、前記スイッ
チ回路の外部電源端子に接続されてその端子の電圧を所
定値に維持する定電圧素子からなることを特徴とするア
ナログ信号選択回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51116060A JPS5911291B2 (ja) | 1976-09-29 | 1976-09-29 | アナログ信号選択回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51116060A JPS5911291B2 (ja) | 1976-09-29 | 1976-09-29 | アナログ信号選択回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16802480A Division JPS5678230A (en) | 1980-12-01 | 1980-12-01 | Analog signal selecting circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5341969A JPS5341969A (en) | 1978-04-15 |
| JPS5911291B2 true JPS5911291B2 (ja) | 1984-03-14 |
Family
ID=14677705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51116060A Expired JPS5911291B2 (ja) | 1976-09-29 | 1976-09-29 | アナログ信号選択回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5911291B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0419465B2 (ja) * | 1984-03-07 | 1992-03-30 | Matsushita Refrigeration |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5629840Y2 (ja) * | 1978-06-27 | 1981-07-15 | ||
| JPS5566129A (en) * | 1978-11-13 | 1980-05-19 | Omron Tateisi Electronics Co | Analog signal transmission circuit |
| JPS5566128A (en) * | 1978-11-13 | 1980-05-19 | Omron Tateisi Electronics Co | Analog signal transmission circuit |
| JPS62147814A (ja) * | 1985-12-23 | 1987-07-01 | Matsushita Electric Ind Co Ltd | スイツチング回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4725965U (ja) * | 1971-04-21 | 1972-11-24 |
-
1976
- 1976-09-29 JP JP51116060A patent/JPS5911291B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4725965U (ja) * | 1971-04-21 | 1972-11-24 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0419465B2 (ja) * | 1984-03-07 | 1992-03-30 | Matsushita Refrigeration |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5341969A (en) | 1978-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100979086B1 (ko) | 집적 돌입 전류 제한기 회로 및 방법 | |
| US6316916B2 (en) | Method and mechanism to prevent corruption of data | |
| JP3966016B2 (ja) | クランプ回路 | |
| JPS5951071B2 (ja) | メモリ保護回路 | |
| US4581551A (en) | Input/output circuit for use with various voltages | |
| JPH0355608A (ja) | 電源用モノリシック集積回路 | |
| US5543996A (en) | Protective circuit for protecting transistor from thermal destruction | |
| JPS5911291B2 (ja) | アナログ信号選択回路 | |
| JPH06208423A (ja) | 電源回路 | |
| US5828205A (en) | Integrated circuit with an onboard regulator having an optional external pass transistor | |
| JPH04114221A (ja) | コンピュータに於けるキースイツチ入力部の異常検出方法 | |
| GB2237462A (en) | Overload protection drive circuit for a power transistor | |
| JP2979709B2 (ja) | Ｌｓｉの入出力回路 | |
| US20040228054A1 (en) | Fault detecting circuit | |
| US4480196A (en) | Input protection circuits for integrated circuit devices | |
| JP3223647B2 (ja) | 半導体集積回路装置 | |
| JPS595734A (ja) | 保護回路付入力回路 | |
| JPS589303Y2 (ja) | ディジタル入力回路 | |
| JPS62109114A (ja) | ボルテ−ジ．レギユレ−タ | |
| JPS63124731A (ja) | 電子機器における２次電池の充電装置 | |
| JPH05276000A (ja) | パワーデバイスの駆動回路 | |
| JP3900731B2 (ja) | 電源スイッチ回路 | |
| JPH0619389B2 (ja) | 電源電圧変動検知回路 | |
| JPH0491466A (ja) | 半導体記憶装置 | |
| JPS5895928A (ja) | ラツチアツプ保護回路 |