JPH0419679Y2 - - Google Patents

Info

Publication number
JPH0419679Y2
JPH0419679Y2 JP11181087U JP11181087U JPH0419679Y2 JP H0419679 Y2 JPH0419679 Y2 JP H0419679Y2 JP 11181087 U JP11181087 U JP 11181087U JP 11181087 U JP11181087 U JP 11181087U JP H0419679 Y2 JPH0419679 Y2 JP H0419679Y2
Authority
JP
Japan
Prior art keywords
voltage
current
diode
clamp
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11181087U
Other languages
English (en)
Other versions
JPS6418499U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP11181087U priority Critical patent/JPH0419679Y2/ja
Publication of JPS6418499U publication Critical patent/JPS6418499U/ja
Application granted granted Critical
Publication of JPH0419679Y2 publication Critical patent/JPH0419679Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

【考案の詳細な説明】 「産業上の利用分野」 この考案は例えばプログラマブル・ロジツク・
デイバイス(以下PLDと称す)に書込電流を与
えることに利用することができる電流駆動装置に
関する。
「従来の技術」 PLDは外部から書込信号を与えて内部の接続
状態に変化を与え、ロジツクの状態を希望する状
態にプログラムすることができる素子である。こ
の書込信号を与える駆動回路は通常の半導体集積
回路を駆動する駆動回路と比べて特殊な機能が要
求される。
つまり印加電圧は数10V程度の高電圧であり、
印加電流は数100mA程度の高電流である。電圧
印加モードでも電流印加モードでも正確なタイミ
ング・コントロール下で使用されるため高速性が
要求される。
しかも素子の形式によつて電圧印加モードで書
込みを行う素子と、電流印加モードで書込みを行
う素子とがある。
つまり端子から内部を見た特性が抵抗特性を有
し、この抵抗特性を持つ端子に一定電圧の尖頭値
を持つパルスを与えて内部回路の接続状態に変化
を与える素子の場合、内部の回路に過大な電流が
流入し、素子を破損させないように負過電流を一
定の範囲に制限する機能が要求される。
一方端子から内部を見た特性が非直線特性(ダ
イオードの特性)を有し、この非直線特性を持つ
端子に電流駆動回路から一定電流の尖頭値をもつ
パルス状の電流信号を与え、そのパルス電流によ
つて内部回路に変化を与える素子の場合、駆動パ
ルス電流を印加している状態で端子の電圧が過大
な電圧に達し、素子を破損させることを防止する
ために負荷電圧を一定範囲に制限する機能が要求
される。
この考案は電流印加モードでロジツクの状態を
書込む電流駆動回路の改良に関するものである。
第4図に従来の電流駆動回路を示す。図中10
0電流駆動回路、200はこの駆動回路100か
ら与えられる書込電流によつてロジツクの状態が
書換えれるPLDつまり負荷を示す。300はこ
の負荷200に書込電流が与えられている状態で
端子201の電圧が規定値を越えて大きくなろう
とするとき、その電圧の上昇を抑えるクランプ回
路を示す。
電流駆動回路100は例えば差動増幅回路10
1と、この差動増幅回路101によつてオン・オ
フ駆動されるスイツチ回路102とによつて構成
される。
スイツチ回路102はPNP型トランジスタQ1
Q2と、NPN型Q3,Q4と、電流制限動作を行なう
ダイオードD1,D2,D3,D5とによつて構成され
る。
PNP型トランジスタQ2とNPN型トランジスタ
Q4の双方のコレクタを接続した接続点103に
はコンデンサ104を接続し、このコンデンサ1
04と、定電流回路106,107の電流値によ
つて負荷200の端子201に与える電流I0の立
上り及び立下りの傾斜を規定する。
またダイオードD1〜D4は負荷200の端子2
01に与える駆動電流の低レベル時の電流値IL
高レベル時の電流値IHを規定する動作を行なう。
つまり入力端子108,109に電流値IHとIL
規定する電圧VIHとVILを供給する。ここでトラン
ジスタQ2とQ3がオンに制御されると、トランジ
スタQ2を流れる電流IAがコンデンサ104を充電
し、コンデンサ104の端子電圧を序々に上昇さ
せる。この電圧上昇を電圧−電流変換回路105
で電流信号に変換し、その電流出力を端子201
に与える。
コンデンサ104の端子電圧が入力端子108
に与えた電圧VIHに達するとダイオードD2が導通
し、トランジスタQ2を流れる電流IAはダイオード
D2を通じてトランジスタQ3に流れる。よつてこ
の状態ではコンデンサ104の端子電圧は一定の
電圧VIHに維持される。
差動増幅回路101の状態が反転し、トランジ
スタQ1とQ4がオンの状態になると、コンデンサ
104に充電された電荷トランジスタQ4を流れ
て放電する。このときその放電電流は定電流回路
107の電流値に従つて放電し、その端子電圧の
降下速度は定電流回路107の電流値によつて規
定された一定の速度で放電される。このようにし
て端子201に与えられる電流I0の立下りの傾斜
が規定される。尚コンデンサ104の電荷がトラ
ンジスタQ4を通じて放電している間トランジス
タQ1を流れる電流IBはダイオードD3を通じて電
圧VILを与えている電圧源(特に図示しない)に
流れている。
コンデンサ104の端子電圧が入力端子109
に与えた電圧VILに達すると、ダイオードD4がオ
ンとなり、トランジスタQ1を流れる電流IBはダイ
オードD4を通じてトランジスタQ4に流れ、コン
デンサ104の放電電流はゼロとなる。よつてこ
のときコンデンサ104の端子電圧は電圧VIL
維持される。
このようにして負荷200の端子201に振幅
値と立上り及び立下りの傾斜が規定された電流I0
が与えられロジツクの状態が書換られる。
電流I0が与えられている状態においてその振幅
値は電流駆動回路100の電流制限動作によつて
所定値IL及びIHに制限される。然し乍ら負荷20
0の内部において異常が起きて例えば内部抵抗が
異常に上昇すると端子201の電圧が急上昇し、
この端子201の電圧が端子201に継ながる内
部回路の耐圧以上に上昇すると負荷200を破損
させてしまうおそれがある。
このために端子201にクランプ回路300が
接続され端子201の電圧がクランプ電圧Ecより
上昇するとダイオード301を導通させ、端子2
01に流れ込んでいる電流の一部をダイオード3
01を通じて増幅器302に吸い込んで端子20
1の電圧の上昇を抑えるように動作する。
クランプダイオード301が導通するクランプ
電圧Ecは電圧源303の電圧によつて規定され、
端子201の電圧クランプ電圧Ecを越えるとクラ
ンプダイオード301が導通し、端子201の電
圧の上昇をクランプする。
「考案が解決しようとする問題点」 クランプダイオード301がクランプ動作のた
めにオン状態になると、導通電流によつて発熱
し、この熱によつてクランプダイオード301の
導通電圧Vdが大きくなる方向に変化する。導通
電圧Vdが序々に大きくなると、端子201の電
圧も上昇する。つまりクランプ中の端子201の
電圧が漸次高くなつていく。このためクランプ回
路300の存在にもかかわらず端子201の電圧
が制限値を越えてしまうおそれがある。
「問題点を解決するための手段」 この考案ではクランプダイオードにクランプ電
圧を与える増幅器として演算増幅器を用いると共
に、この演算増幅器の一方の入力端子クランプ電
圧を規定する電圧源を接続し、他方の入力端子に
ダミーダイオードに発生する電圧を与える。
ダミーダイオードは常時オンの状態に維持さ
れ、常時発熱している状態に維持する。ダミーダ
イオードとクランプダイオードを熱結合してお
き、ダミーダイオードの熱をクランプダイオード
に与えておく。
このように構成することによつてクランプダイ
オードに与えられるクランプ電圧は電圧源から与
えられる本来のクランプ電圧Ecからダミーダイオ
ードの電圧Vddを差し引いたEc−Vddとなる。こ
のクランプ電圧Ec−Vddがクランプダイオードの
カソード側に与えられることにより、クランプダ
イオードのアノード側つまり負荷の端子にはクラ
ンプダイオードの導通電圧Vdが加算されたEc
Vdd+Vdが与えられる。
ダミーダイオードとクランプダイオードを熱結
合させ、特性が合致したダイオードを用いること
によりVdd=Vdとなる。よつてクランプ中に負荷
の端子に与えられる電圧は本来のクランプ電圧Ec
だけとなり、このクランプ電圧Ecはクランプダイ
オードの導通電圧Vdが変化したとしても一定に
維持される。
従つてこの考案によればクランプダイオードの
導通電圧Vdが変動しても負荷の端子電圧は本来
のクランプ電圧Ecに維持され負荷を確実に保護す
ることができる。
「実施例」 第1図にこの考案の一実施例を示す。第1図に
おいて100は電流駆動回路、200は負荷、3
00はクランプ回路を示す点は第4図の説明と同
じである。電流駆動回路100は従来と同じ構成
であるから、ここではその重複説明は省略する。
この考案においてはクランプダイオード301
のカソードにクランプ電圧Ecを与える増幅器とし
て演算増幅器302を用いる。この演算増幅器3
02の非反転入力端子にクランプ電圧Ecを設定す
る電圧源303を接続し、演算増幅器302の反
転入力端子の補償電圧発生回路304を接続す
る。
補償電圧発生回路304はダミーダイオード3
05と、このダミーダイオード305に電流を流
すために設けた増幅器306と、ダミーダイオー
ド305に発生する導通電圧Vddを取出す演算増
幅器307とによつて構成することができる。
ダミーダイオード305とクランプダイオード
301は熱結合手段308によつて熱的に結合す
る。尚ダミーダイオード305に流す電流はこの
例ではクランプ中にクランプダイオード301に
流れる電流と同等の電流となるように設定した例
を示す。つまり増幅器306は演算増幅器を用
い、演算増幅器の非反転入力端子に電流駆動波形
の高電流値IHを与える電圧VIHを与え、反転入力
端子にはクランプ動作時に端子201に流れ込む
電流Icの値を規定した電圧VICを与える。この結
果ダミーダイオードにはその差の電圧値VIH−VIC
を持つ電圧が与えられ、この電圧値によつてクラ
ンプ中にクランプダイオード301に流れる電流
と同等の電流をダミーダイオード305に流すよ
うにしている。
上述の構成において電流駆動回路100の差動
増幅器101に第2図Aに示す入力信号PWSが入
力されると、スイツチ回路102を構成するトラ
ンジスタQ2とQ3がオンに制御される。トランジ
スタQ2がオンに制御されることによつてこのト
ランジスタQ2を流れる電流IAがコンデンサ104
に流れ込み、定電流回路106の定電流値に従つ
てコンデンサ104を充電する。この結果電圧−
電流変換回路105の入力電圧VIは第2図Bに
示すように一定の傾斜を持つて上昇する。
コンデンサ104の充電電圧がVIHに達すると
ダイオードD2が導通し、電流IAはダイオードD2
とトランジスタQ3を通つて負電源に流れる。よ
つてこのときはコンデンサ104の電圧VIは一
定値に維持される。
電圧−電流変換回路105に第2図Bに示す電
圧波形が入力されると電圧−電流変換回路105
は第2図Cに示す電流Icを負荷200の端子20
1に入力する。
このとき負荷200の端子201の電圧V0
第2図に示すように時点t1で異常上昇し、この電
圧V0クランプ電圧Ecを越えるとクランプダイオ
ード301が導通し、端子201に流れ込む電流
Icの一部を吸い込む。クランプ回路300が電流
駆動回路100の出力電流I0の一部を吸い込むこ
とによつて負荷200の端子201に流れ込む電
流I0をIcに減少させ、端子201の電圧V0をクラ
ンプ電圧Ecに維持する。
このときこの考案によればクランプ回路300
を構成する演算増幅器302の非反転入力端子に
電圧源303の電圧Ecを与え、反転入力端子に補
償電圧発生回路304の補償電圧Vddを与えてい
るから、クランプダイオード305のカソードに
クランプ電圧Ecと補償電圧Vddの差、Ec−Vdd
与えられる。
この結果クランプダイオード301のアノード
側の電圧EMは、この差の電圧Ec−Vddにクランプ
ダイオード301の電圧降下Vdを加えた。
EM=Ec−Vdd+Vd ……(1) となる。
クランプダイオード301とダミーダイオード
305の特性を類似なものに選定し、更にクラン
プ中にクランプダイオード301に流れる電流
と、ダミーダイオード305に流れる電流をほぼ
等しくなるようにダミーダイオード305に流れ
る電流を設定しておくことによりVd=Vddとなる
から、クランプダイオード301の導通電圧Vd
が変動してもその導通電圧Vdは補償電圧Vddによ
つて打消され、クランプダイオード301のアノ
ードの電圧、つまり負荷200の端子201は常
にクランプ電圧Ecに維持される。
時点t2で異常が解消されたとすると、端子20
1の電圧V0がクランプ電圧Ecより低下し、クラ
ンプダイオード301はオフに戻り、電流I0は元
の高電流IHに戻る。
入力信号PSWが立下ると今度がスイツチ回路1
02を構成するトランジスタQ1とQ4がオンとな
り、トランジスタ104の電荷はトランジスタ
Q4を通じて定電流回路107の定電流値に従つ
て定量値を維持して放電される。よつて負荷20
0の端子201に与えられる電流I0は一定の傾斜
を保つて減少する。また端子201の電圧V0
一定の傾斜を保つて減少し、元の値に戻される。
「考案の効果」 以上説明したようにこの考案によれば負荷20
0の端子に書込のための駆動電流を与えている状
態において、その端子の電圧が異常上昇し、この
電圧上昇をクランプ回路300でクランプしてい
る状態において、クランプダイオード301の導
通電圧Vdが上昇したとしても、この導通電圧Vd
は常にダミーダイオード305の導通電圧Vdd
よつて除去される構造としたから、クランプダイ
オード301の導通電圧Vdが温度変化等によつ
て大きくなつてもその影響を受けることはない。
よつてPLD等の素子を確実に保護することがで
できる。
尚上述ではダミーダイオード305に電流を流
す増幅器306として演算増幅器を用いてVIH
VICに対応した電流をダミーダイオード305に
流す場合を説明したが、クランプ時にクランプダ
イオード301に流れ電流が充分大きく、端子2
01に流れ込む電流が充分小さい場合は第3図に
示すように単なる電圧−電流変換回路構造の増幅
器308に置換えることができる。
【図面の簡単な説明】
第1図はこの考案の一実施例を説明するための
接続図、第2図はこの考案の動作を説明するため
の波形図、第3図はこの考案の要部の変形実施例
を示す接続図、第4図は従来の技術を説明するた
めの接続図である。 100……電流駆動回路、200……負荷、3
00……クランプ回路、301……クランプダイ
オード、302……演算増幅器、303……電圧
源、304……補償電圧発生回路、305……ダ
ミーダイオード、306……ダミーダイオードに
電流を与える電流源、307……ダミーダイオー
ドの電圧降下を演算増幅器に与える増幅器、30
3……熱結合手段。

Claims (1)

  1. 【実用新案登録請求の範囲】 A 負荷に所定の電流を与える電流駆動回路と、 B この電流駆動回路から電流が与えられる負荷
    の端子電圧が所定値以上に上昇すつと導通する
    クランプダイオードと、 C このクランプダイオードにクランプ電圧を与
    える演算増幅器と、 D この演算増幅器の一方の入力端子に上記クラ
    ンプ電圧を決定する電圧を与える電圧源と、 E 上記クランプダイオードと類似の特性を有
    し、クランプダイオードと熱結合されたダミー
    ダイオードと、 F このダミーダイオードに電流を流して電圧降
    下を発生させる電流源と、 G ダミーダイオードに発生する電圧を上記演算
    増幅器の他方の入力端子に与える増幅器と、 から成る電流駆動装置。
JP11181087U 1987-07-20 1987-07-20 Expired JPH0419679Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11181087U JPH0419679Y2 (ja) 1987-07-20 1987-07-20

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11181087U JPH0419679Y2 (ja) 1987-07-20 1987-07-20

Publications (2)

Publication Number Publication Date
JPS6418499U JPS6418499U (ja) 1989-01-30
JPH0419679Y2 true JPH0419679Y2 (ja) 1992-05-06

Family

ID=31350189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11181087U Expired JPH0419679Y2 (ja) 1987-07-20 1987-07-20

Country Status (1)

Country Link
JP (1) JPH0419679Y2 (ja)

Also Published As

Publication number Publication date
JPS6418499U (ja) 1989-01-30

Similar Documents

Publication Publication Date Title
GB2224846A (en) Temperature sensing circuit
US4887181A (en) Circuit for temperature protection with hysteresis
US3753079A (en) Foldback current limiter
JP2693874B2 (ja) 遅延パルス発生回路
JPS6190509A (ja) トランジスタ又はダイオードの模擬回路
JPH0419679Y2 (ja)
JP2511399Y2 (ja) コンパレ―タ回路
US3670253A (en) A.c. power amplifier
US5262688A (en) Operational amplifier circuit
JPH0413692Y2 (ja)
JPS6158848B2 (ja)
JPH0421365B2 (ja)
JPH01288911A (ja) BiCMOS基準電圧発生器
JPH06112737A (ja) スルーレート増大回路
JPH06245366A (ja) 過電圧保護回路
JPH03242715A (ja) バンドギャップ基準電圧発生回路
JPH0744401B2 (ja) フローティング電源アンプ
JP2723703B2 (ja) 演算回路
JPS61998A (ja) サンプル・ホールド回路
JPS6046572B2 (ja) 電源投入時誤動作防止回路
JPH0473326B2 (ja)
JPS6365690A (ja) レ−ザダイオ−ド駆動回路
JP2772957B2 (ja) レベル切り換え回路
JP2597029Y2 (ja) モノリシック集積回路装置
JP3416225B2 (ja) バイアス変換回路