JPS6365690A - レ−ザダイオ−ド駆動回路 - Google Patents
レ−ザダイオ−ド駆動回路Info
- Publication number
- JPS6365690A JPS6365690A JP21029986A JP21029986A JPS6365690A JP S6365690 A JPS6365690 A JP S6365690A JP 21029986 A JP21029986 A JP 21029986A JP 21029986 A JP21029986 A JP 21029986A JP S6365690 A JPS6365690 A JP S6365690A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- differential amplifier
- capacitor
- diode
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002265 prevention Effects 0.000 claims abstract description 8
- 230000003287 optical effect Effects 0.000 claims description 13
- 230000005669 field effect Effects 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 15
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 241001122767 Theaceae Species 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/068—Stabilisation of laser output parameters
- H01S5/06825—Protecting the laser, e.g. during switch-on/off, detection of malfunctioning or degradation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
レーザダイオード（以下ＬＤと称する）駆動回路におい
て、過大電流防止回路をコンデンサと抵抗で構成するこ
とにより、小型化、高信頼化を図ったものである。
て、過大電流防止回路をコンデンサと抵抗で構成するこ
とにより、小型化、高信頼化を図ったものである。
本発明は、ディジタル光通信の光源として使用されるＬ
Ｄの駆動回路の改良に関するものである。
Ｄの駆動回路の改良に関するものである。
該ＬＤ駆動回路において、電源のスイッチをオフの状態
からオンに投入すると、各種電源の入力の立ち上がり時
間に差があるため、電界効果トランジスタ（以下ＦＥＴ
と称する）のゲートの電位がソースの電位より高くなる
とＦＥＴに過大電流が流れ、ＦＥＴのドレインに接続し
たＬＤを破壊することがある。
からオンに投入すると、各種電源の入力の立ち上がり時
間に差があるため、電界効果トランジスタ（以下ＦＥＴ
と称する）のゲートの電位がソースの電位より高くなる
とＦＥＴに過大電流が流れ、ＦＥＴのドレインに接続し
たＬＤを破壊することがある。
このような過大電流の発生を極力抑えなければならない
が、これを実行する場合実装面積が狭く、より信頼性を
高くすることが望ましい。
が、これを実行する場合実装面積が狭く、より信頼性を
高くすることが望ましい。
第４図は一例のＬＤ駆動回路図である。
第５図は一例のＬＤの温度特性図であり、横軸は駆動電
流１４Ｄを、縦軸は光出力パワーＰｏを示している。
流１４Ｄを、縦軸は光出力パワーＰｏを示している。
第６図は一例のＦＥＴの特性図であり、横軸はゲート・
ソース間電圧Ｖｇｓを、縦軸はドレイン電流Ｉｄを示し
ている。
ソース間電圧Ｖｇｓを、縦軸はドレイン電流Ｉｄを示し
ている。
第７図は過大電流の発生する期間を示す図であり、横軸
は時間を、縦軸はゲートの電位ｖｇ、及びソースの電位
Ｖｓを示している。
は時間を、縦軸はゲートの電位ｖｇ、及びソースの電位
Ｖｓを示している。
第８図は従来例のＬＤ駆動回路図である。
第４図において、ＦＥＴ２のソースとその電源Ｖｓｓ（
貫電ＷＡ）の間に接続されたツェナダイオードＤ、は、
ＦＥＴ２のソースの負の電源電圧Ｖｓｓよりも、絶対値
において小さいツェナ電圧をもち、ソース電圧を一定に
保つために挿入されている。
貫電ＷＡ）の間に接続されたツェナダイオードＤ、は、
ＦＥＴ２のソースの負の電源電圧Ｖｓｓよりも、絶対値
において小さいツェナ電圧をもち、ソース電圧を一定に
保つために挿入されている。
更に、ＬＤＩの周囲温度の変動による光出力の変動を防
ぎ、光出力を安定化するため、ゲート電位Ｖｇを制御す
る自動出力制御回路（以下ＡＰＣ回路と称する）７を使
用している。
ぎ、光出力を安定化するため、ゲート電位Ｖｇを制御す
る自動出力制御回路（以下ＡＰＣ回路と称する）７を使
用している。
即ち、ＬＤＩの後方光出力を光／電気変換器（以下○／
Ｅと称する）４で電気信号に変換し、ＡＰＣ回路７を経
て差動増幅器３のマイナスの入力端子Ｃに加える。
Ｅと称する）４で電気信号に変換し、ＡＰＣ回路７を経
て差動増幅器３のマイナスの入力端子Ｃに加える。
一方、同差動増幅器３のプラスの入力端子ｄに基準電圧
Ｖ ｒｅｆを与えることで、差動増幅器３の出力電圧を
、例えば“１”と“０”からなる入力信号が“０”のと
きのゲート電位Ｖｇに設定できる。又、Ｖｒｅｆには例
えば、Ｖｓのマーク率による変動を補償する制御信号等
を加えてもよい。
Ｖ ｒｅｆを与えることで、差動増幅器３の出力電圧を
、例えば“１”と“０”からなる入力信号が“０”のと
きのゲート電位Ｖｇに設定できる。又、Ｖｒｅｆには例
えば、Ｖｓのマーク率による変動を補償する制御信号等
を加えてもよい。
上記差動増幅器３の出力とマイナスの入力端子Ｃの間に
は抵抗を接続することにより、同差動増幅器３の利得を
決めるようにしている。
は抵抗を接続することにより、同差動増幅器３の利得を
決めるようにしている。
上記差動増幅器３の出力をダイオードＤｌ を介して
ＦＥＴ２のゲートに加える。
ＦＥＴ２のゲートに加える。
Ｄｌ 、Ｃｉ 、Ｒ，は、入力信号の直流分を再生す
るクランプ回路である。
るクランプ回路である。
第５図に示すように、ＬＤＩの光出力パワーＰＯが周囲
温度の変動（例えばＴｏ ＝Ｔ１ ）により変動した
とする。すると一定の駆動電流において光出力パワーＰ
Ｏの低下を来し、上記差動増幅器３への入力端子（ＡＰ
Ｃ回路の出力電圧）も小さくなる。
温度の変動（例えばＴｏ ＝Ｔ１ ）により変動した
とする。すると一定の駆動電流において光出力パワーＰ
Ｏの低下を来し、上記差動増幅器３への入力端子（ＡＰ
Ｃ回路の出力電圧）も小さくなる。
上記差動増幅器３はマイナスの入力端子Ｃとブラ不の入
力端子ｄの、それぞれの入力電圧の差の電圧を増幅する
ため、光出力パワーＰｏが低下した時、該増幅器３の出
力電圧は大きくなる。この大きくなった出力電圧がダイ
オードＤ１ を介してＦＥＴ２のゲートに印加されるた
め、ＦＥＴ２のドレイン電流が増大し、光出力信号も低
下の状態から増大し安定化することになる。
力端子ｄの、それぞれの入力電圧の差の電圧を増幅する
ため、光出力パワーＰｏが低下した時、該増幅器３の出
力電圧は大きくなる。この大きくなった出力電圧がダイ
オードＤ１ を介してＦＥＴ２のゲートに印加されるた
め、ＦＥＴ２のドレイン電流が増大し、光出力信号も低
下の状態から増大し安定化することになる。
上述のＡＰＣ回路を備えたＬＤ駆動回路において、定常
状態において第６図に示すＦＥＴ２のゲート・ソース間
電圧ＶｇＳを、ドレインを流Ｉｄを０ （ゼロ）にする
ピンチオフ電圧Ｖｐ、又はそれ以下に設定して、“０（
ゼロ）”と“１”から成る入力信号の“１″が上記ＦＥ
Ｔ２のゲートに入力する時だけＶｇｓがｖｌ となり
、ドレイン電流Ｉｄｆが流れるようになっている。
状態において第６図に示すＦＥＴ２のゲート・ソース間
電圧ＶｇＳを、ドレインを流Ｉｄを０ （ゼロ）にする
ピンチオフ電圧Ｖｐ、又はそれ以下に設定して、“０（
ゼロ）”と“１”から成る入力信号の“１″が上記ＦＥ
Ｔ２のゲートに入力する時だけＶｇｓがｖｌ となり
、ドレイン電流Ｉｄｆが流れるようになっている。
又、ゲート、及びソースの電源Ｖｇｇ（負電源）及びＶ
ｓｓにはコンデンサが接続され、その他端が接地されて
いるため、これら各電源がオフの時にはゲート、及びソ
ースの電位はＯＶとなっている。
ｓｓにはコンデンサが接続され、その他端が接地されて
いるため、これら各電源がオフの時にはゲート、及びソ
ースの電位はＯＶとなっている。
上述したＬＤ駆動回路において、電源をオフの状態から
オンに投入した時、差動増幅器３の出力電圧の過渡特性
により、第７図に示すようにＦＥＴ２のゲートの電位が
プラスに突出して、ＦＥＴ２のドレインに過大電流が流
れ、ＬＤＩを破壊する場合がある。
オンに投入した時、差動増幅器３の出力電圧の過渡特性
により、第７図に示すようにＦＥＴ２のゲートの電位が
プラスに突出して、ＦＥＴ２のドレインに過大電流が流
れ、ＬＤＩを破壊する場合がある。
この過大電流の発生を防止するために、第８図に示すよ
うにリレーの接点５、及びリレー駆動装置６を設け、ソ
ースの電源Ｖｓｓのスイッチ（図示しない）を投入した
時、リレー駆動装置６に内蔵したタイマ（図示しない）
によりＦＥＴ２のゲート電位Ｖｇがソース電位Ｖｓより
低くなってバイアスが安定した後、リレー５を駆動して
ＦＥＴ２に電流が流れるようにしていた。
うにリレーの接点５、及びリレー駆動装置６を設け、ソ
ースの電源Ｖｓｓのスイッチ（図示しない）を投入した
時、リレー駆動装置６に内蔵したタイマ（図示しない）
によりＦＥＴ２のゲート電位Ｖｇがソース電位Ｖｓより
低くなってバイアスが安定した後、リレー５を駆動して
ＦＥＴ２に電流が流れるようにしていた。
このようにして過大電流の発生を防止していた。
この結果、ＦＥＴ２のドレインには過大電流が流れるこ
とはなく、ＬＤＩの破壊を防ぐことが出来る。
とはなく、ＬＤＩの破壊を防ぐことが出来る。
しかしながら上述の従来例のＬＤ駆動回路による方法で
は、過大電流の発生を防止するのにリレーを使用するこ
とにより、実装面積が広くなり、信頼性も低下するとい
う問題点があった。
は、過大電流の発生を防止するのにリレーを使用するこ
とにより、実装面積が広くなり、信頼性も低下するとい
う問題点があった。
ｃ問題点を解決するための手段〕
上記問題点は、第１図に示すように入力信号を電界効果
トランジスタ２のゲートに加えてレーザダイオード１を
駆動し、更に差動増幅器３の一方の入力端子に該レーザ
ダイオード１の光出力を制御する制御電圧を加え、他方
の入力端子には基準電圧を加え、該差動増幅器３の出力
を電界効果トランジスタ２のゲートに加えるレーザダイ
オード駆動回路において、該差動増幅器３の出力と該電
界効果トランジスタ２のゲートの間に、電源投入時の過
大電流の発生を防止する過大電流防止回路８を挿入した
本発明のＬＤ駆動回路によって解決される。
トランジスタ２のゲートに加えてレーザダイオード１を
駆動し、更に差動増幅器３の一方の入力端子に該レーザ
ダイオード１の光出力を制御する制御電圧を加え、他方
の入力端子には基準電圧を加え、該差動増幅器３の出力
を電界効果トランジスタ２のゲートに加えるレーザダイ
オード駆動回路において、該差動増幅器３の出力と該電
界効果トランジスタ２のゲートの間に、電源投入時の過
大電流の発生を防止する過大電流防止回路８を挿入した
本発明のＬＤ駆動回路によって解決される。
本発明によれば、電源投入時にコンデンサと抵抗から成
る過大電流防止回路によって、ゲートの電位を負の電圧
に充電したコンデンサによりゆっくりと変化させていく
ことにより、過大電流の発生を防止することが出来る。
る過大電流防止回路によって、ゲートの電位を負の電圧
に充電したコンデンサによりゆっくりと変化させていく
ことにより、過大電流の発生を防止することが出来る。
第２図は本発明の実施例のＬＤ駆動回路図である。
第３図は本発明の詳細な説明する図であり、横軸に時間
を、縦軸にゲート、及びソースの電位を示している。
を、縦軸にゲート、及びソースの電位を示している。
全図を通じて同一符号は同一対象物を示す。
第８図に示す従来例におけるリレーの接点５、及びリレ
ー駆動装置６を除去し、代わりに第２図に示すように、
差動増幅器３とダイオードＤ１ の間に過大電流防止
回路８を挿入する。
ー駆動装置６を除去し、代わりに第２図に示すように、
差動増幅器３とダイオードＤ１ の間に過大電流防止
回路８を挿入する。
第２図において詳細に説明すると、差動増幅器３とダイ
オードＤ盲 の間に抵抗Ｒｊを接続し、該抵抗Ｒｊ
とダイオードＤｌ の接続箇所ｑにコンデンサＣｊを
接続し、該コンデンサＣｊの他端を電源Ｖｅｅ（負電源
）に接続する。
オードＤ盲 の間に抵抗Ｒｊを接続し、該抵抗Ｒｊ
とダイオードＤｌ の接続箇所ｑにコンデンサＣｊを
接続し、該コンデンサＣｊの他端を電源Ｖｅｅ（負電源
）に接続する。
又、差動増幅器３の出力電圧が、ゲートの電位Ｖｇの最
初の設定値にほぼ等しい値になるように、その入力端子
ｄの基準電圧を設定する。
初の設定値にほぼ等しい値になるように、その入力端子
ｄの基準電圧を設定する。
今、ゲートの電源Ｖｇｇ、Ｖｅｅやソースの電源Ｖｓｓ
を投入したとすると、第３図に示すようにソースの電位
は直ちにＶ３となるが、ゲートの電位は、コンデンサｃ
３ と抵抗Ｒｊによる充放電のために、０■から−ＨＶ
ｅｅに下がった後Ｖｇに向かってゆっくりと上昇してい
く。
を投入したとすると、第３図に示すようにソースの電位
は直ちにＶ３となるが、ゲートの電位は、コンデンサｃ
３ と抵抗Ｒｊによる充放電のために、０■から−ＨＶ
ｅｅに下がった後Ｖｇに向かってゆっくりと上昇してい
く。
このためＦＥＴ２のコレクタには過大電流が流れること
はなく、ＬＤｌを破壊することはない。
はなく、ＬＤｌを破壊することはない。
以上説明のように本発明によれば、リレーを用いず、Ｆ
ＥＴ２のゲートに接続したダイオードと差動増幅器の出
力の間に、コンデンサと抵抗による過大電流防止回路を
挿入することにより、過大電流の発生を防止することが
でき、小型で信頼性の高いＬＤ駆動回路が得られるとい
う効果がある。
ＥＴ２のゲートに接続したダイオードと差動増幅器の出
力の間に、コンデンサと抵抗による過大電流防止回路を
挿入することにより、過大電流の発生を防止することが
でき、小型で信頼性の高いＬＤ駆動回路が得られるとい
う効果がある。
第１図は本発明の原理図、
第２図は本発明の実施例のＬＤ駆動回路図、第３図は本
発明の詳細な説明する図、 第４図は一例のＬＤ駆動回路図、 第５図は一例のＬＤの温度特性図、 第６図は一例のＦＥＴの特性図、 第７図は過大電流の発生する期間を示す図、第８図は従
来例のＬＤ駆動回路図である。 図において １はＬＤ。 ２はＦＥＴ。 ３は差動増幅器、 ４は光／電気変換器（０／Ｅ）、 ５はリレーの接点、 ６はリレー駆動装置、 ７はＡＰＣ回路、 ８は過大電流防止回路 を示す。 一イデ１ｆ）ＬＤり」ｋＡεす午小ｔレク茅５ 閲 ７ニトソ一スＭｉり、圧ｖ７Δ 一イク・Ｉ ｏ ＦＥＴｆ）ネ１１ト東図茶６ 図
発明の詳細な説明する図、 第４図は一例のＬＤ駆動回路図、 第５図は一例のＬＤの温度特性図、 第６図は一例のＦＥＴの特性図、 第７図は過大電流の発生する期間を示す図、第８図は従
来例のＬＤ駆動回路図である。 図において １はＬＤ。 ２はＦＥＴ。 ３は差動増幅器、 ４は光／電気変換器（０／Ｅ）、 ５はリレーの接点、 ６はリレー駆動装置、 ７はＡＰＣ回路、 ８は過大電流防止回路 を示す。 一イデ１ｆ）ＬＤり」ｋＡεす午小ｔレク茅５ 閲 ７ニトソ一スＭｉり、圧ｖ７Δ 一イク・Ｉ ｏ ＦＥＴｆ）ネ１１ト東図茶６ 図
Claims (1)
- 入力信号を電界効果トランジスタ（２）のゲートに加え
てレーザダイオード（１）を駆動し、更に差動増幅器（
３）の一方の入力端子に該レーザダイオード（１）の光
出力を制御する制御電圧を加え、他方の入力端子には基
準電圧を加え、該差動増幅器（３）の出力を電界効果ト
ランジスタ（２）のゲートに加えるレーザダイオード駆
動回路において、該差動増幅器（３）の出力と該電界効
果トランジスタ（２）のゲートの間に、電源投入時の過
大電流の発生を防止する過大電流防止回路（８）を挿入
したことを特徴とするレーザダイオード駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21029986A JPS6365690A (ja) | 1986-09-05 | 1986-09-05 | レ−ザダイオ−ド駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21029986A JPS6365690A (ja) | 1986-09-05 | 1986-09-05 | レ−ザダイオ−ド駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6365690A true JPS6365690A (ja) | 1988-03-24 |
| JPH0459795B2 JPH0459795B2 (ja) | 1992-09-24 |
Family
ID=16587099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21029986A Granted JPS6365690A (ja) | 1986-09-05 | 1986-09-05 | レ−ザダイオ−ド駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6365690A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0569964U (ja) * | 1992-02-26 | 1993-09-21 | 旭光学工業株式会社 | レーザダイオード発光装置の突入電流防止回路 |
| EP0968551A1 (en) * | 1996-10-22 | 2000-01-05 | Maxim Integrated Products, Inc. | Laser diode having smooth enable apc circuit |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5936985A (ja) * | 1982-08-25 | 1984-02-29 | Yokogawa Hokushin Electric Corp | レ−ザダイオ−ドの駆動回路 |
| JPS5994483A (ja) * | 1982-11-19 | 1984-05-31 | Fujitsu Ltd | 半導体レ−ザ駆動回路 |
-
1986
- 1986-09-05 JP JP21029986A patent/JPS6365690A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5936985A (ja) * | 1982-08-25 | 1984-02-29 | Yokogawa Hokushin Electric Corp | レ−ザダイオ−ドの駆動回路 |
| JPS5994483A (ja) * | 1982-11-19 | 1984-05-31 | Fujitsu Ltd | 半導体レ−ザ駆動回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0569964U (ja) * | 1992-02-26 | 1993-09-21 | 旭光学工業株式会社 | レーザダイオード発光装置の突入電流防止回路 |
| EP0968551A1 (en) * | 1996-10-22 | 2000-01-05 | Maxim Integrated Products, Inc. | Laser diode having smooth enable apc circuit |
| EP0968551A4 (en) * | 1996-10-22 | 2006-04-19 | Maxim Integrated Products | APC-CIRCUIT FOR LASER DIODE WITH LOW-SWITCHED SWITCH-ON BEHAVIOR |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0459795B2 (ja) | 1992-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08293774A (ja) | ゲート駆動回路 | |
| EP0287863B1 (en) | Power select circuit | |
| KR19990072377A (ko) | 전압레귤레이터 | |
| JPH0228386A (ja) | 半導体集積回路 | |
| EP0701327A2 (en) | BiCMOS push-pull type logic apparatus with voltage clamp circuit and clamp releasing circuit | |
| US4574232A (en) | Rapid turn-on voltage regulator | |
| US7046706B2 (en) | Laser diode driving device | |
| US6281744B1 (en) | Voltage drop circuit | |
| US5206553A (en) | Clamping circuit | |
| JPS6365690A (ja) | レ−ザダイオ−ド駆動回路 | |
| US20030086456A1 (en) | Laser drive device | |
| EP0802604A3 (en) | Protection circuit | |
| JPH08287688A (ja) | 半導体メモリ装置の入力保護回路 | |
| JPS6348885A (ja) | レ−ザダイオ−ド駆動回路 | |
| EP0931315B1 (en) | Trimming circuit | |
| US5262688A (en) | Operational amplifier circuit | |
| JPH0419679Y2 (ja) | ||
| JPH07240677A (ja) | パワーオンリセット回路 | |
| JP4213945B2 (ja) | 半導体レーザ駆動装置 | |
| US5825160A (en) | Power control circuit in wireless mobile communication system | |
| KR0177175B1 (ko) | 적분기용 비교기회로 | |
| JPH0622325B2 (ja) | レベル変換回路 | |
| JP3383490B2 (ja) | 過電流検出回路 | |
| JPH06245366A (ja) | 過電圧保護回路 | |
| JPS62295512A (ja) | スイツチング回路 |