JPS6348885A - レ−ザダイオ−ド駆動回路 - Google Patents
レ−ザダイオ−ド駆動回路Info
- Publication number
- JPS6348885A JPS6348885A JP19342086A JP19342086A JPS6348885A JP S6348885 A JPS6348885 A JP S6348885A JP 19342086 A JP19342086 A JP 19342086A JP 19342086 A JP19342086 A JP 19342086A JP S6348885 A JPS6348885 A JP S6348885A
- Authority
- JP
- Japan
- Prior art keywords
- source
- voltage
- fet
- differential amplifier
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 claims abstract description 6
- 230000002265 prevention Effects 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 19
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 9
- 230000003287 optical effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/068—Stabilisation of laser output parameters
- H01S5/06808—Stabilisation of laser output parameters by monitoring the electrical laser parameters, e.g. voltage or current
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
電界効果トランジスタ（以下ＦＥＴと称する）を用いた
レーザダイオード（以下ＬＤと称する）駆動回路におい
て、差動増幅器と積分回路構成の過大電流防止回路と、
ＦＥＴのソース電圧Ｖｓを一定にするための可変電圧素
子とにより構成されるフィルドパックループを該Ｆ Ｅ
Ｔのソースに設ける事によって、ＬＤの光出力を安定
化するものである。
レーザダイオード（以下ＬＤと称する）駆動回路におい
て、差動増幅器と積分回路構成の過大電流防止回路と、
ＦＥＴのソース電圧Ｖｓを一定にするための可変電圧素
子とにより構成されるフィルドパックループを該Ｆ Ｅ
Ｔのソースに設ける事によって、ＬＤの光出力を安定
化するものである。
本発明は、ディジタル光通信の光源として使用されるＬ
Ｄの駆動回路の改良に関するものである。
Ｄの駆動回路の改良に関するものである。
ＦＥＴを使用したＬＤ駆動回路において、安定な光出力
信号を得るためには、ソースの電位が安定であることが
望ましい。
信号を得るためには、ソースの電位が安定であることが
望ましい。
又、該ＬＤ駆動回路に使用される電源をオンにしたとき
、ＦＥＴに過大電流が流れると、該ＦＥＴのドレインに
接続したＬＤを破損することがある。
、ＦＥＴに過大電流が流れると、該ＦＥＴのドレインに
接続したＬＤを破損することがある。
このためこのような過大電流の発生を極力抑えなければ
ならないが、実装面積が狭く、より信頼性を窩くするこ
とが望ましい。
ならないが、実装面積が狭く、より信頼性を窩くするこ
とが望ましい。
第４図は第一の従来例としてのＬＤ駆動回路図である。
第５図は一例のＦＥＴの特性図に、入出力信号波形図を
重畳させた図であり、横軸はゲート・ソース間電圧Ｖｇ
ｓ及び入力信号波形を、縦軸はドレイン電流１ｄ及びＬ
Ｄ駆動パルス波形を示している。
重畳させた図であり、横軸はゲート・ソース間電圧Ｖｇ
ｓ及び入力信号波形を、縦軸はドレイン電流１ｄ及びＬ
Ｄ駆動パルス波形を示している。
第６図は過大電流の発生する期間を示す図であり、横軸
は時間を、縦軸はゲートの電位■ｇ、及びソースの電位
Ｖｓを示している。
は時間を、縦軸はゲートの電位■ｇ、及びソースの電位
Ｖｓを示している。
第７図は第二の従来例としてのＬＤ駆動回路図である。
第４図において、ＦＥＴ２のソースとその電源Ｖｓｓ（
負電源）の間に接続されたツェナダイオードＤ、は、Ｆ
ＥＴ２のソースの負の電源電圧Ｖｓｓよりも、絶対値に
おいて小さいツェナ電圧Ｖｚをもち、ソース電圧を一定
に保つために挿入されている。
負電源）の間に接続されたツェナダイオードＤ、は、Ｆ
ＥＴ２のソースの負の電源電圧Ｖｓｓよりも、絶対値に
おいて小さいツェナ電圧Ｖｚをもち、ソース電圧を一定
に保つために挿入されている。
一方、ＦＥＴ２のゲートにはダイオードＤ１ を介し
て電源Ｖｅｅ（負電源）を接続し、ゲートのバイアスが
一定になるようにしている。
て電源Ｖｅｅ（負電源）を接続し、ゲートのバイアスが
一定になるようにしている。
又、ゲート、及びソースの電源Ｖｇｇ（負電源）、Ｖｅ
ｅ（負電源）、及びＶｓｓにはコンデンサが接続され、
その他端が接地されているため、これら各電源がオフの
時にはゲート、及びソースの電位はＯＶとなっている。
ｅ（負電源）、及びＶｓｓにはコンデンサが接続され、
その他端が接地されているため、これら各電源がオフの
時にはゲート、及びソースの電位はＯＶとなっている。
今、これら各電源のスイッチ（図示しない）をオフの状
態からオンに投入すると、装置によっては、ゲートの電
源Ｖ ｇｉ Ｖ ｅｅと、ソースの電源ｖｓｓの立ち上
がり時間が異なる特性を有することがある。
態からオンに投入すると、装置によっては、ゲートの電
源Ｖ ｇｉ Ｖ ｅｅと、ソースの電源ｖｓｓの立ち上
がり時間が異なる特性を有することがある。
そしてゲートの電位ＶｇＯ方がソースの電位ＶＳよりも
低くなるのが遅れた場合、第５図に示すＦＥＴ２の特性
によりＶｇｓがほぼＯ（ゼロ）となり、第６図に斜線で
示すようにＦＥＴ２のゲートの電位Ｖｇが、Ｖｇｓの設
定値以上にソースの電位Ｖｓに近づくか、又はソースの
電位Ｖｓを越える時、ＦＥＴ２には過大電流が流れＬＤ
Ｉを破損することがあった。
低くなるのが遅れた場合、第５図に示すＦＥＴ２の特性
によりＶｇｓがほぼＯ（ゼロ）となり、第６図に斜線で
示すようにＦＥＴ２のゲートの電位Ｖｇが、Ｖｇｓの設
定値以上にソースの電位Ｖｓに近づくか、又はソースの
電位Ｖｓを越える時、ＦＥＴ２には過大電流が流れＬＤ
Ｉを破損することがあった。
このような過大電流の発生を防止するために、第７図に
示すようにソースに接続したツェナダイオードＤユ と
ソースの電源Ｖｓｓの間にリレーの接点６を接続してお
き、ソースの電源Ｖｓｓのスイッチ（図示しない）を投
入すると、リレー駆動装置７に内蔵したタイマ（図示し
ない）によりＦＥＴ２のゲート電位Ｖｇがソース電位Ｖ
ｓより低くなってバイアスが安定した後、リレーの接点
６を駆動してＦＥＴ２に電流を流すようにしていた。
示すようにソースに接続したツェナダイオードＤユ と
ソースの電源Ｖｓｓの間にリレーの接点６を接続してお
き、ソースの電源Ｖｓｓのスイッチ（図示しない）を投
入すると、リレー駆動装置７に内蔵したタイマ（図示し
ない）によりＦＥＴ２のゲート電位Ｖｇがソース電位Ｖ
ｓより低くなってバイアスが安定した後、リレーの接点
６を駆動してＦＥＴ２に電流を流すようにしていた。
この結果、ＦＥＴ２のドレインには過大電流が流れるこ
とばなく、ＬＤＩの破損を防ぐことが出来る。
とばなく、ＬＤＩの破損を防ぐことが出来る。
次に、定常状態において第５図に示すような特性を有す
るＦＥＴ２のゲート・ソース間電圧Ｖｇｓを、ドレイン
電流ＩｄをＯ（ゼロ）にするピンチオフ電圧Ｖｐより少
し低い電圧Ｖｇｏに設定して、例えば“０ （ゼロ）”
と“１”から成る入力信号の１”が上記ＦＥＴ２のゲー
トに入力する時だけＶｇｓがＶｌ となり、ＦＥＴ２
にはドレイン電流Ｔｄｌが流れるようになっている。
るＦＥＴ２のゲート・ソース間電圧Ｖｇｓを、ドレイン
電流ＩｄをＯ（ゼロ）にするピンチオフ電圧Ｖｐより少
し低い電圧Ｖｇｏに設定して、例えば“０ （ゼロ）”
と“１”から成る入力信号の１”が上記ＦＥＴ２のゲー
トに入力する時だけＶｇｓがＶｌ となり、ＦＥＴ２
にはドレイン電流Ｔｄｌが流れるようになっている。
同時にソースに接続したコンデンサＣ，には、上記ドレ
イン電流１ｄのうち交流成分が流れ、ツェナダイオード
Ｄ、には入力信号の“１”と“０゛の組み合わせによっ
て生ずる直流の平均電流が流れる。
イン電流１ｄのうち交流成分が流れ、ツェナダイオード
Ｄ、には入力信号の“１”と“０゛の組み合わせによっ
て生ずる直流の平均電流が流れる。
しかしながら上述の従来例のＬＤ駆動回路による方法で
は、第８図に示すように例えば“１”と“０”からなる
パルスの人力信号の“１”の発生確率を示すマーク率の
変化により、ＦＥＴのソースに流れる平均直流電流（ａ
）が変動し、ソースに接続したツェナダイオードに流れ
る電流１ｚが変化する。このため、ツェナダイオードの
両端の電圧Ｖｚ （ｂ）が変化しＦＥＴ２のソースの電
位ＶＳ（ｃ）が変化する結果、ＦＥＴ２のＶ ｇｓ （
ｄ）が変化して、“１”の発生確率の増加、即ちマーク
率が増加するとＶｇｓが負で絶対値が大きくなり、ＬＤ
ｌを駆動するパルスのピーク電流値（ｅ）が減少すると
いう問題点があった。
は、第８図に示すように例えば“１”と“０”からなる
パルスの人力信号の“１”の発生確率を示すマーク率の
変化により、ＦＥＴのソースに流れる平均直流電流（ａ
）が変動し、ソースに接続したツェナダイオードに流れ
る電流１ｚが変化する。このため、ツェナダイオードの
両端の電圧Ｖｚ （ｂ）が変化しＦＥＴ２のソースの電
位ＶＳ（ｃ）が変化する結果、ＦＥＴ２のＶ ｇｓ （
ｄ）が変化して、“１”の発生確率の増加、即ちマーク
率が増加するとＶｇｓが負で絶対値が大きくなり、ＬＤ
ｌを駆動するパルスのピーク電流値（ｅ）が減少すると
いう問題点があった。
更に過大電流の発生を防止するのにリレーを使用するこ
とにより、実装面積が広くなり、かつ機構部品であるた
めに信頼性も低下するという問題点があった。
とにより、実装面積が広くなり、かつ機構部品であるた
めに信頼性も低下するという問題点があった。
上記問題点は、第１図に示すように電界効果トランジス
タ２によりし〜ザダイオード１を駆動するレーザダイオ
ード駆動回路において、該電界効果トランジスタ２のソ
ースとソース電源の間にソース電圧Ｖｓを一定にするた
めの可変電圧素子３を挿入し、差動増幅器４で該ソース
電圧Ｖｓと予め定められた基準電圧との差電圧を求め、
該差電圧を、電源投入時に過大電流の発生を防止する積
分回路構成の過大電流防止回路５を介して該可変電圧素
子３に加え、該ソース電圧Ｖｓが基準電圧に等しくなる
ように該可変電圧素子３を制御するようにした本発明の
ＬＤ駆動回路によって解決される。
タ２によりし〜ザダイオード１を駆動するレーザダイオ
ード駆動回路において、該電界効果トランジスタ２のソ
ースとソース電源の間にソース電圧Ｖｓを一定にするた
めの可変電圧素子３を挿入し、差動増幅器４で該ソース
電圧Ｖｓと予め定められた基準電圧との差電圧を求め、
該差電圧を、電源投入時に過大電流の発生を防止する積
分回路構成の過大電流防止回路５を介して該可変電圧素
子３に加え、該ソース電圧Ｖｓが基準電圧に等しくなる
ように該可変電圧素子３を制御するようにした本発明の
ＬＤ駆動回路によって解決される。
本発明によれば、入力信号のマーク率が変動すると、Ｆ
ＥＴ２のソースに流れるマーク率の変動に対応して変動
する直流成分が、ＦＥＴ２のソースに接続したコンデン
サＣユ に充電される。このソースの電圧が差動増幅器
４の一方の入力端子に加えられるが、この電圧が該差動
増幅器４の他方の入力端子に加えた基準電圧と等しくな
るように、３を制御することにより、ソース電位を一定
に保つことが出来る。
ＥＴ２のソースに流れるマーク率の変動に対応して変動
する直流成分が、ＦＥＴ２のソースに接続したコンデン
サＣユ に充電される。このソースの電圧が差動増幅器
４の一方の入力端子に加えられるが、この電圧が該差動
増幅器４の他方の入力端子に加えた基準電圧と等しくな
るように、３を制御することにより、ソース電位を一定
に保つことが出来る。
更に、該差動増幅器４と可変電圧素子３０間ｔこ設けた
積分回路から成る過大電流防止回路５によって、電源投
入時にゲートの電位の変化よりもゆっくりとソースの電
位を変化させることにより、過大電流の発生を防止する
ことが出来、小型で信頼性の高いＬＤ駆動回路が得られ
る。
積分回路から成る過大電流防止回路５によって、電源投
入時にゲートの電位の変化よりもゆっくりとソースの電
位を変化させることにより、過大電流の発生を防止する
ことが出来、小型で信頼性の高いＬＤ駆動回路が得られ
る。
第２図は本発明の実施例のＬＤ駆動回路図である。
第３図は本発明の詳細な説明する図であり、横軸は時間
を、縦軸はゲート、及びソースの電位を示している。
を、縦軸はゲート、及びソースの電位を示している。
企図を通じて同一符号は同一対象物を示す。
第７図に示す従来例におけるツェナダイオードＤ、、リ
レーの接点６、及びリレー駆動装置７を除去し、代わり
に第２図に示すように、ＦＥＴ２のソースとその電源Ｖ
ｇｓＯ間に、ソース電位安定化回路８、及び該回路８内
に過大電流防止回路５を接続する。
レーの接点６、及びリレー駆動装置７を除去し、代わり
に第２図に示すように、ＦＥＴ２のソースとその電源Ｖ
ｇｓＯ間に、ソース電位安定化回路８、及び該回路８内
に過大電流防止回路５を接続する。
第２図において差動増幅器４のプラスの入力端子すには
、基準電圧Ｖｒｅｆとして、ソースの電位Ｖｓの最初の
設定値にほぼ等しい値に設定する。
、基準電圧Ｖｒｅｆとして、ソースの電位Ｖｓの最初の
設定値にほぼ等しい値に設定する。
今、入力信号のマーク率の変動によりソースの電位Ｖｓ
７Ｊ＜最初の設定値より低い方に変動した時、差動増幅
器４のマイナスの入力端子ａにその低くなったソースの
電位Ｖｓが入力される。
７Ｊ＜最初の設定値より低い方に変動した時、差動増幅
器４のマイナスの入力端子ａにその低くなったソースの
電位Ｖｓが入力される。
差動増幅器４において上記の入力端子ａの低くなったソ
ースの電位、及びｂの基準電圧Ｖ ｒｅｆＯ差の電圧が
増幅されるため、その出力電圧Ｖｄは高くなる。この出
力電圧Ｖｄが過大電流防止回路５を介して、定電圧化素
子３として使用する、例えばトランジスタ３０のベース
に加えられるため、エミッタの電位は、上記出力電圧Ｖ
ｄにベース・エミッタ間の電圧（約０．Ｔ Ｖ）を加え
た電圧となり、エミッタの電圧、即ちＦ Ｅ Ｔ ２の
ソースの電位Ｖｓは高くなる。このようにしでソースの
電位ＶＳは安定化される。
ースの電位、及びｂの基準電圧Ｖ ｒｅｆＯ差の電圧が
増幅されるため、その出力電圧Ｖｄは高くなる。この出
力電圧Ｖｄが過大電流防止回路５を介して、定電圧化素
子３として使用する、例えばトランジスタ３０のベース
に加えられるため、エミッタの電位は、上記出力電圧Ｖ
ｄにベース・エミッタ間の電圧（約０．Ｔ Ｖ）を加え
た電圧となり、エミッタの電圧、即ちＦ Ｅ Ｔ ２の
ソースの電位Ｖｓは高くなる。このようにしでソースの
電位ＶＳは安定化される。
反対にＦ Ｅ Ｔ ２のソースの電位Ｖｓが設定値より
高い方に変動した時には、差動増幅器４の出力電圧Ｖｄ
は低くなり、トランジスタ３０のエミッタの電位、即ち
ＦＥＴ２のソースの電位Ｖｓは低くなり、ソースの電位
Ｖｓは一定に保たれる。このようにして、入力信号のマ
ーク率が変動してもソース電位Ｖｓは一定に保たれる。
高い方に変動した時には、差動増幅器４の出力電圧Ｖｄ
は低くなり、トランジスタ３０のエミッタの電位、即ち
ＦＥＴ２のソースの電位Ｖｓは低くなり、ソースの電位
Ｖｓは一定に保たれる。このようにして、入力信号のマ
ーク率が変動してもソース電位Ｖｓは一定に保たれる。
更に、ＬＤ駆動回路の電源を投入した場合にも、抵抗Ｒ
ｉ とコンデンサＣｉにより、第３図に示すように、ソ
ース電位Ｖｓは、アース電位からソースの一定値の電位
Ｖｓ （負電圧）に向がってゆっくりと変化していき
、ゲートの電位Ｖ’ｇの方がソースの電位Ｖｓよりも早
く低くなり、このためＦＥＴ２のドレインに過大な電流
が流れることもなく、同ＦＥＴ２のドレインに接続した
ＬＤＩにも過大な電流が流れることはなく、ＬＤｌを破
損することはない。
ｉ とコンデンサＣｉにより、第３図に示すように、ソ
ース電位Ｖｓは、アース電位からソースの一定値の電位
Ｖｓ （負電圧）に向がってゆっくりと変化していき
、ゲートの電位Ｖ’ｇの方がソースの電位Ｖｓよりも早
く低くなり、このためＦＥＴ２のドレインに過大な電流
が流れることもなく、同ＦＥＴ２のドレインに接続した
ＬＤＩにも過大な電流が流れることはなく、ＬＤｌを破
損することはない。
以上説明のように本発明によれば、リレーを用いず、Ｆ
ＥＴのソースに接続した差動増幅器と過大電流防止回路
とトランジスタからなるフィードバックループにより、
入力信号のマーク率の変動による光出力の変動を防止し
、更に該回路内のコンデンサと抵抗からなる過大電流防
止回路により過大電流の発生を防止でき、小型で信頼性
の高いＬＤ駆動回路が得られるという効果がある。
ＥＴのソースに接続した差動増幅器と過大電流防止回路
とトランジスタからなるフィードバックループにより、
入力信号のマーク率の変動による光出力の変動を防止し
、更に該回路内のコンデンサと抵抗からなる過大電流防
止回路により過大電流の発生を防止でき、小型で信頼性
の高いＬＤ駆動回路が得られるという効果がある。
第１図は本発明の原理図、
第２図は本発明の実施例のＬＤ駆動回路図、第３図は本
発明の詳細な説明する図、 第４図は第一の従来例としてのＬＤ駆動回路図、第５図
は一例のＦＥＴの特性図に、入出力信号波形図を重畳さ
せた図、 第６図は過大電流の発生する期間を示す図、第７図は第
二の従来例としてのＬＤ駆動回路図、・ソース間電圧Ｖ
ｇｓ、ピーク電流値の関係を示す図である。 図において １はＬＤ。 ２はＦＥＴ。 ３は可変電圧素子、３０はトランジスタ、４は差動増幅
器、 ５は過大電流防止回路、 ６はリレーの接点、 ７はリレー駆動装置、 ８はソース電位安定化回路 を示す。 本発明の３橿ｍ 第 １ 図 ５に）メ− 本・発θに気絶金・）／）ｔＤ、駆動囚路図第２ 図 、本発明０力累）設−Ｎ５’ｍ 第５四 ÷ 発−めイ柔旅偵・１とし７ｆ）ＬＤ、４１動日に＋ｙォ
２゜ 時開 ％ ６ 図 第二の０脅・１とＬ７ｔｙ＋、仁り、うｌ勧回路履第
７ 図
発明の詳細な説明する図、 第４図は第一の従来例としてのＬＤ駆動回路図、第５図
は一例のＦＥＴの特性図に、入出力信号波形図を重畳さ
せた図、 第６図は過大電流の発生する期間を示す図、第７図は第
二の従来例としてのＬＤ駆動回路図、・ソース間電圧Ｖ
ｇｓ、ピーク電流値の関係を示す図である。 図において １はＬＤ。 ２はＦＥＴ。 ３は可変電圧素子、３０はトランジスタ、４は差動増幅
器、 ５は過大電流防止回路、 ６はリレーの接点、 ７はリレー駆動装置、 ８はソース電位安定化回路 を示す。 本発明の３橿ｍ 第 １ 図 ５に）メ− 本・発θに気絶金・）／）ｔＤ、駆動囚路図第２ 図 、本発明０力累）設−Ｎ５’ｍ 第５四 ÷ 発−めイ柔旅偵・１とし７ｆ）ＬＤ、４１動日に＋ｙォ
２゜ 時開 ％ ６ 図 第二の０脅・１とＬ７ｔｙ＋、仁り、うｌ勧回路履第
７ 図
Claims (1)
- 【特許請求の範囲】 電界効果トランジスタ（２）によりレーザダイオード（
１）を駆動するレーザダイオード駆動回路において、 該電界効果トランジスタ（２）のソースとソース電源の
間にソース電圧Ｖｓを一定にするための可変電圧素子（
３）を挿入し、差動増幅器（４）で該ソース電圧Ｖｓと
予め定められた基準電圧との差電圧を求め、該差電圧を
、電源投入時に過大電流の発生を防止する積分回路構成
の過大電流防止回路（５）を介して該可変電圧素子（３
）に加え、該ソース電圧Ｖｓが基準電圧に等しくなるよ
うに該可変電圧素子（３）を制御するようにしたことを
特徴とするレーザダイオード駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19342086A JPS6348885A (ja) | 1986-08-19 | 1986-08-19 | レ−ザダイオ−ド駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19342086A JPS6348885A (ja) | 1986-08-19 | 1986-08-19 | レ−ザダイオ−ド駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6348885A true JPS6348885A (ja) | 1988-03-01 |
| JPH0459794B2 JPH0459794B2 (ja) | 1992-09-24 |
Family
ID=16307669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19342086A Granted JPS6348885A (ja) | 1986-08-19 | 1986-08-19 | レ−ザダイオ−ド駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6348885A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01291484A (ja) * | 1988-05-19 | 1989-11-24 | Nec Corp | 半導体レーザ光増幅器の駆動方法および半導体レーザ光増幅装置 |
| JPH01292859A (ja) * | 1988-05-20 | 1989-11-27 | Nec Corp | 電荷転送装置 |
| JPH0569964U (ja) * | 1992-02-26 | 1993-09-21 | 旭光学工業株式会社 | レーザダイオード発光装置の突入電流防止回路 |
| US6292500B1 (en) | 1998-04-23 | 2001-09-18 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser device |
| WO2004107611A1 (ja) * | 2003-06-02 | 2004-12-09 | Matsushita Electric Industrial Co., Ltd. | レーザダイオードの消光比制御方法及び消光比制御回路、集積回路、送信装置、並びに通信システム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56140685A (en) * | 1980-04-02 | 1981-11-04 | Sumitomo Electric Ind Ltd | Dc bias circuit for semiconductor laser |
| JPS60201534A (ja) * | 1984-03-27 | 1985-10-12 | レ−ザ− マグネテイツク スト−リツジ インタ−ナシヨナル コンパニ− | レ−ザダイオ−ド制御方法および回路 |
-
1986
- 1986-08-19 JP JP19342086A patent/JPS6348885A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56140685A (en) * | 1980-04-02 | 1981-11-04 | Sumitomo Electric Ind Ltd | Dc bias circuit for semiconductor laser |
| JPS60201534A (ja) * | 1984-03-27 | 1985-10-12 | レ−ザ− マグネテイツク スト−リツジ インタ−ナシヨナル コンパニ− | レ−ザダイオ−ド制御方法および回路 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01291484A (ja) * | 1988-05-19 | 1989-11-24 | Nec Corp | 半導体レーザ光増幅器の駆動方法および半導体レーザ光増幅装置 |
| JPH01292859A (ja) * | 1988-05-20 | 1989-11-27 | Nec Corp | 電荷転送装置 |
| JPH0569964U (ja) * | 1992-02-26 | 1993-09-21 | 旭光学工業株式会社 | レーザダイオード発光装置の突入電流防止回路 |
| US6292500B1 (en) | 1998-04-23 | 2001-09-18 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser device |
| WO2004107611A1 (ja) * | 2003-06-02 | 2004-12-09 | Matsushita Electric Industrial Co., Ltd. | レーザダイオードの消光比制御方法及び消光比制御回路、集積回路、送信装置、並びに通信システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0459794B2 (ja) | 1992-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0574646B1 (en) | A circuit for controlling the maximum current in a power-MOS transistor used for driving a load connected to ground | |
| JPH0851349A (ja) | Ｍｏｓパワードライバの過負荷保護回路 | |
| JPH07321392A (ja) | レーザダイオードの自動温度制御回路及びこれを用いた電気／光信号変換ユニット | |
| JP3423115B2 (ja) | 光信号送信装置 | |
| GB2260045A (en) | Current source/sink MOSFET circuit | |
| US11733725B2 (en) | Voltage regulator | |
| JPS6348885A (ja) | レ−ザダイオ−ド駆動回路 | |
| US5414727A (en) | Active current control apparatus | |
| JP3132212B2 (ja) | 水晶発振回路 | |
| EP0650254B1 (en) | Circuit for controlling the rise of the output voltage of an amplifier at start up | |
| US5973565A (en) | DC bias feedback circuit for MESFET bias stability | |
| JPS6365690A (ja) | レ−ザダイオ−ド駆動回路 | |
| JPS63229881A (ja) | バ−スト光出力装置 | |
| GB2100086A (en) | Circuit arrangement for the protection of the final state of an integrated circuit power amplifier for vertical deflection in television receivers | |
| JPH0413692Y2 (ja) | ||
| JP2002353554A (ja) | 光出力制御回路 | |
| JP3380308B2 (ja) | 光半導体リレー装置 | |
| JP3232981B2 (ja) | 制御信号のレベルシフト回路 | |
| JPH01251682A (ja) | 光半導体素子駆動回路 | |
| KR200247759Y1 (ko) | 자동 이득 제어 회로 | |
| KR20040103289A (ko) | 레이저다이오드 보호 회로 | |
| JPS62151038A (ja) | レ−ザ駆動電流モニタ回路 | |
| JPH0419679Y2 (ja) | ||
| JP2934302B2 (ja) | 光信号発生回路 | |
| US6791393B1 (en) | Anti-jitter circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |