JPS60201534A

JPS60201534A - レ−ザダイオ−ド制御方法および回路

Info

Publication number: JPS60201534A
Application number: JP59238711A
Authority: JP
Inventors: ロジヤー　ラツセル　ブラツクト; ドレル　ロバート　シルベイ
Original assignee: OPUTEIKARU SUTORETSUJI INTERN; OPUTEIKARU SUTORETSUJI INTERN YUU ESU
Current assignee: OPUTEIKARU SUTORETSUJI INTERN; OPUTEIKARU SUTORETSUJI INTERN YUU ESU
Priority date: 1984-03-27
Filing date: 1984-11-14
Publication date: 1985-10-12
Also published as: AU3564584A; EP0157047A3; CA1233504A; EP0157047A2; AU572587B2; US4594717A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の背景］本発明は、レーザダイオードのデジタル入力信号に対す
る応答を制御するための駆動方法および回路に関するも
のである。

光学的記録においては、光学ディスク上へ情報を「書込
む」ためにレーザダイオード等の光源を用い、通常はデ
ィスク表面を局部的に変化させ、スポットや孔を形成し
、それらを後で低出力のレーザによって検出することで
、ディスク上に記録された情報を「読みとる」ことが行
われる。磁気記録や他の情報処理技術と同じように、光
学的記録において常に存在する目標はデータの書込み、
読取りの速度を高めることである。光学的データ記録に
おいて行われる重要な挑戦は、レーザダイオードを入力
デジタルデータに迅速に応答させる有効な手段を開発す
ることである。

この問題に対する１つの解決の試みは１９７７年５月３
１日付のカワモト他（Ｋａｗａｍｏｔｏ　ｅｔ　ａｔ、
　）による米国特許第４．０２７．１７９号に示されて
いる。キャリア注入型アバランシェデバイスが注入レー
ザを駆動してパルス発生器からの信号に応答した光を発
生させる。アバランシェデバイスの２つの半ぎ）体層の
間の制御接合におりる電子と正孔の蓄積によって発生す
る電界を急速に空乏化するために、コンデンサから抵抗
を通してオフセット電圧が供給される。これによって注
入レーザのより高速のパルス反復率が実現される。

１９８１年１０月１３日付のドブロウスキ（Ｄｏｍｂｒ
ｏｖｉｓｋｉ　）による米国特許第４，２９５．２２６
号においては、発光ダイオードの接合空乏層はトランジ
スタが駆動されたとき空乏化されるようになって、発光
ダイオードへの−１電流オーバードライブ（過励振）が
与えられる。

ドブロウスキの特許においては、更に発光ダイオード（
ＬＥＤ）への電流が零でない「オフ」状態が示されてい
る。電流を零へ減少させてゆくことによって、実際にダ
イオードのバイアスを逆転させることなしに、負のオー
バードライブ効果が得られる。電界効果トランジスタの
予備バイアスについては、１９８１年１月６日付のウォ
ルクスタイン（Ｗｏｌｋｓｔｅｉｎ　）他による米国特
許第４，２４３．９５１号に示されている。予備バイア
スは、電界効果トランジスタ（ＦＥＴ）中に、レーザダ
イオードのレーザ化レベルをわずか下まわる電流を与え
るものである。そのような予備バイアスを与えることに
よって、ダイオードのデジタル信号の立上がりパルスへ
の応答時間が短縮化される。

本発明の目的は、デジタル信号に応答して、し−ザダイ
オードを駆動及び停止させることを急速に行うことので
きる、簡単で低価格な手段を得ることである。本発明の
更に他の目的は、レーザダイオード中のそのような応答
を、隣接する回路への影響を最小にして、大電流要求に
対しても、最小の速度損失の同軸ケーブルによって達成
することである。本発明の更に他の目的は、レーザダイ
オードの高速応答を、それに予備バイアスすることなし
に、また半導体層間の接合空乏化のための別途回路なし
に実現させることである。

［発明の要約］これら及びその他の目的を達成するために、高及び低の
電圧レベルを有するデジタル入力信号に応答してレーザ
ダイオードを制御するための駆動回路が得られる。その
回路はデジタル入力信号を受信するスイッチング手段を
含み、そのスイッチング手段の出力は、上記高レベルに
応答した第１のスイッチング電圧レベルと、上記低レベ
ルに応答した第２のスイッチング電圧レベルを含んでい
る。

駆動回路は更にエミッタホロワ手段を含んでおり、それ
はその入力として上記スイッチング手段の出力を受けと
り、上記第１のスイッチング電圧レベルに応答した第１
のホロワ出力電圧レベルと、上記第２のスイッチング電
圧レベルに応答した第２のホロワ出力電圧レベルとを含
むエミッタホロワ出力を有している。このエミッタホロ
ワ出力はＶＭＯ８電界効果トランジスタのゲートへつな
がれており、このＦＥＴのソース端子にはあらかじめ定
められたソース電圧がバイアスされている。

このＦＥＴはこのグー１〜電圧が本質的にソース電圧よ
り大きい第１のレベルにある場合は常に電流を流すよう
に駆動され、またゲート電圧が本質的にソース電圧より
も大きくなければ停止され電流を流さない。ホロワ出り
電圧の一方が本質的にソース電圧よりも大きい場合、他
方はそうでない。

レーザダイオードはこのＦＥＨに直列につながっている
。

このスイッチング手段は第１及び第２のスイッチングト
ランジスタを含んでいることが望ましい。

第１のトランジスタへのベース入力はデジタル入力信号
であって、他方箱２のトランジスタへのベース入力はデ
ジタル信号の高、低レベルの間にあるあらかじめ選ばれ
た電圧である。スイッチングトランジスタのエミッタに
おける電圧レベルは次のようになっている。デジタル信
号が低レベルのときは第１のスイッチングトランジスタ
は順方向にバＶアスされ、デジタル信号が高レベルのと
きは逆）イアスされる。また第２のスイッチングトラン
ジスタはデジタル入力信号が高レベルのとぎ順バイアス
され、デジタル入力が低レベルのとき逆バイアスされる
。第２のスイッチングトランジスタのコレクタ端子はス
イッチング手段出力である。

エミッタホロワ手段は第１及び第２の定電圧レベルの間
に直列に接続された第１及び第２のホロワトランジスタ
を含むことができる。スイッチング手段の出力はホロワ
トランジスタのベース人力へつながれる。それらの定電
圧レベルは、第１のスイッチング電圧レベルが第１のホ
ロワトランジスタを順バイアスし第２のホロワトランジ
スタを逆バイアスし、他方、第２のスイッチング電圧レ
ベルは第２のホロワトランジスタを順バイアスし、第１
のホロワトランジスタを逆バイアスするように、選ばれ
ている。

第１の小ロワトランジスタは望ましくは、コーレクタを
第１の定電圧レベル源へつながれたＮＰＮトランジスタ
であり、第２のホロワトランジスタはコレクタ端子を第
２の定電圧レベル踪へつながれたＰＮＰトランジスタで
あることが望ましい。

これらエミッタホロワトランジスタのエミッタ端子はエ
ミッタホロワ手段の出力を構成する。

エミッタホロワトランジスタはスイッチング手段からの
信号に応答して、電界効果トランジスタを「オン］及び
「オフ」の両方向へ正方向に駆動する。この両方向への
ハード（ｈａｒｄ）な駆動によってレーザダイオードを
予備バイアスする必要がなくなる。それはエンハンスメ
ント型電界効果トランジスタがハードな駆動は高速に応
答し、高レベルへ立上がる信号に高速に応答してダイオ
ードに光を放出させ、低レベルへ向かうデジタル信号に
応答して急速に発光を停止させるからである。

駆動回路は比較的長い同軸ケーブルを通してレーザダイ
オードを高速駆動することができ、大電流状態下におい
ても熱くならない。

し好適実施例の説明］第１図を参照すると、入力デジタルデータ信号１４に応
答してレーザダイオード１２の動作を制御Ｊるための駆
動回路１０が示されている。信号１４は５ボルトの「高
」レベルと零ボルトすなわちアース電位の「低」レベル
を右するトランジスタートランジスタ論理（ＴＴＬ）と
コンパチブルなデジタル入力信号である。

信号１４は回路１０の入力節１６において受けとられ、
ＰＮＰスイッチングＩ・ランジスタ１８のベース端子へ
与えられる。スイッチングトランジスタ１８のコレクタ
端子はアースへつながれている。入力信号はまた抵抗２
０を通してアースへつながれている。この抵抗は、デジ
タル入力がない時にベース入力を低レベルに保つ。第１
段のスイッチング電流は、正の電圧源Ｖ１＋から抵抗２
２を通し、第１のスイッチングトランジスタ１８と、こ
れもＰＮＰｔ−ランジスタである第２のスイッチングト
ランジスタへ供給される。正の電圧Ｖ＋＋はまた、電圧
源とアースとの間に直接につながれた第１及び第２の電
圧設定抵抗２６．２８を通してアースへつながれる。抵
抗２６と２８の間の接続点は第２のスイッチングトラン
ジスタ２４のベース端子である。抵抗２６と２８は、中
間的な基準レベルの正電圧■１が常に第２のスイッチン
グトランジスタ２４のベースへ供給されるように選ばれ
る。トランジスタのベースとアースとの間には抵抗２８
と並列にコンデンサ３０が接続されて、トランジスタ２
４のベースにおける交流信号成分の影響が最小になるよ
うにしている。

第１及び第２のトランジスタ１８と２４は、抵抗２０，
２２．２６．２８と共にスイッチング手段を構成し、入
ツノ信号１４のレベルに依存してトランジスタのいずれ
かが導通するようになっている。特に、信号１４中の零
ポル］〜の低レベル信号に応答して、トランジスタ１８
が順バイアスされ、電圧源■０による大部分の電流が抵
抗２２とトランジスタ１８を通ってアースへ流れるよう
になっている。この結果として、トランジスタ１８と２
４のエミッタ端子には低い正の電圧が発生してトランジ
スタ１８は順バイアスに保たれ、ま・たトランジスタ２
４はエミッタ電圧がベース電圧Ｖ＋より小さいため逆バ
イアスに保たれる。従って、はとんどの電流が抵抗２２
とトランジスタ１８を通してアースへ流れるため、トラ
ンジスタ２４を流れる電流は無視できる程度であって、
トランジスタ２４のコレクタに現われる電圧は負の電圧
源■−のレベルとほとんど等しくなる。

信号１４の高レベルが節１６に受信されると、増大した
電圧レベルによって第１のスイッチングトランジスタ１
８が直ちに逆バイアスされ、電流の導通を停止する。ト
ランジスタ１８と２４へのエミッタ入力の電圧レベルは
従って上昇することになり、トランジスタ２４へのベー
ス入力が高レベルよりも低いＶ　レベルにあるため、次
に順バイアスされるのがこのトランジスタとなり、電圧
源■０から発生する大部分の電流が、このトランジスタ
、抵抗２２、抵抗３２を通って負の電圧源■−へ流れる
ことになる。

トランジスタ２４と抵抗３２の間には、２つの基準電圧
レベルであるアースと負電圧Ｖ−との間に直列につなが
れた第１のホロワトランジスタ３８と第２のホロワトラ
ンジスタ４０を含む二重エミッタホロワ３６への入力と
なる節３４が存在する。トランジスタ３８はＮＰＮｔ−
ランジスタであって、それのコレクタ端子をアースされ
ており、他方トランジスタ４０はＰＮＰｔ−ランジスタ
であって、それのコレクタ端子は負の電圧源へつながれ
ている。節３４の信号は両トランジスタ３８゜４０のベ
ース端子への入力である。後述のように、節３４におけ
る信号のレベルがトランジスタ３８と４０のいずれを導
通させるかを決定し、節におけるレベルはそれ自身箱２
のスイッチングトランジスタ２４が電流を流しているか
どうかに応答している。トランジスタ３８と４０は、＾
速スイツチングミ流に対するＶＭＯＳゲート容量の影響
を切離すのに十分な駆動力をもっている。

ホロワトランジスタ３８と４０のエミッタ端子につなが
れて節４１があり、それはエンハンスメント型ＶＭＯ８
ＦＥＴ（大電流金属−酸化物−半導体電界効果トランジ
スタ）４２へのゲート入力となっている。ＦＥＴ４２は
次のようにレーザダイオード１２と直列につながれてい
る。ダイオード１２は同軸ケーブル４４を通してアース
へつながれている。抵抗４６は整合インピダンスを供給
する。抵抗５０は、レーザダイオード１２を通して最大
電流のスイッチングが行われるように設定するための選
ばれた抵抗値を供給する。ＦＥＴ４２のソース端子はダ
イオード５２を通して負の電圧■−へつながれ、更に、
サージ電流の影響を減らすための電流シンクとして働（
ように並列につながれた抵抗５４とコンデンサ５６の組
合せを通してアースへ接続されている。エンハンスメン
ト型であるためＦＥＴ４２は、ソース電圧に対するゲー
ト電圧が正の場合常に導通し、ソース対ゲートの電位差
が零か零に近ければ非導通になる。

駆動回路１０は以下のように動作する。入力信号１４が
低レベルのとき、第１のスイッチングトランジスタ１８
は導通し、第２のスイッチングトランジスタ２４は逆バ
イアスとなり非導通となる。

従ってエミッタホロワ３６への入力である節３４の電圧
レベルははイ低電圧レベルＶ″となる。これにより第１
のホロワトランジスタ３８は逆バイアスされ導通を阻止
される。同時に、節３４の低レベルは第２のホロワトラ
ンジスタ４０を順バイアスし、節４１の電圧レベルがＶ
−より高ければ、トランジスタ４０を導通させる。ダイ
オード５２を通り、■−へ接続されることによりＦＥＴ
４２のソース電圧が■−近くに保たれ、ＦＥＴ４２は非
導通となる。

入力信号１４のレベルが高レベルになると、第１のスイ
ッチングトランジスタ１８は逆バイアスされ、既に述べ
たように第２のトランジスタ２４が導通する。電圧源Ｖ
　＋　＋と導通ずることに応じて、節３４の電圧は瞬時
に上昇しＶ−よりもかなり高い電圧レベルに達する。節
３４の電圧が上昇することによって直ちに、第１のホロ
ワトランジスタ３８を順バイアスし、第２のホロワトラ
ンジスタ４０を逆バイアスする。そして新たに開いたト
ランジスタ３８を通る導通路は、ＦＥＴ４２のゲートで
ある節４１の電圧レベルを高速に、はぼ■−である従来
のレベルから持上げる。

エンハンスメント型ＶＭＯ８ＦＥＴ４２の特徴は、ゲー
トとドレイン端子間の小容量と、ゲートとソース端子と
の間の大容量である。アースへつながれたトランジスタ
３８によってもたらされたグー１〜電圧の急速な上昇に
よって、ＦＥＴ４２を「ハードに］ターンオンするのに
十分急速な電圧増加がもたらされ、そのためＦＥＴ４２
とレーザダイオード１２を通る電流が励起され、入力信
号１４中のレベルがより高いレベルに上昇するに従って
レーザダイオードを発光させる。

信号１４が低レベルになるのに応じて、駆動回路１０は
急速にレーザダイオード１２を停止させる。入力信号が
その低レベルにもどるにつれて、第１のスイッチングト
ランジスタ１８は順バイアスされ、電圧源Ｖ”で発生す
る電流のほとんどをアースへ流すようになる。これにＪ
：つてスイッチングトランジスタ２４のエミッタ端子に
おける電圧を減少させ、それを逆バイアスし、電圧源ｖ
＋＋から負の電圧■−への電流をしゃ断する。トランジ
スタ２４を流れる電流がなくなることで、負電圧源■−
は入力節３４の電圧を急速に■−へ向けて引き下げ、第
１のホロワトランジスタ３８を逆バイアスし、停止させ
、第２のホロワトランジスタ４０を順バイアスする。ト
ランジスタ４０の順バイアスによって、節４１と負電圧
源Ｖ−との間の回路が閉じられることににす、Ｆ　Ｅ　
Ｔゲートの電圧は急速に減少して■−近くとなり、ＦＥ
Ｔ４２は「ハードに」ターンオフされる。

抵抗５４とコンデンサ５６はＦ　Ｅ　Ｔ　４２のソース
端子とアースの間に並列につながれて、交流成分をとり
のぞき、サージ電流が伯の隣接回路へ伝播するのを阻止
する。ダイオード１２を通して与えられる読出しレベル
の電流を監視するための回路は、抵抗６０を通してレー
ザ回路へつながれたメータ５８を含んでいる。この回路
は応用途によって必要であったり、必要でなかったりす
る。ポテンショメータ６８がメータ５８をアースへつな
いでおり、レーザ電流とメータ読出しレベルとを適合さ
せるように調節することができる。このメータ及びポテ
ンショメータと並列に］ンデンサ６６がアースへつなが
れており、フィルタとして働く。

トランジスタ／トランジスタ論理（ＴＴＬ）とコンパチ
ブルな好適実施例において、部品に対して以下の値が適
している。

抵抗２０　５６オーム抵抗２２　８２オーム抵抗２６　３３０オーム抵抗２８　２２０オームコンデンサ３０　０．１マイクロフアラツド特殊な応用
途において、抵抗２０は５６オーム以外でもよく、入力
信号源のインピダンスと整合するように選ばれる。電圧
ｍＶ　は＋５ボルトが望ましく、負の電圧源■−は一２
４ボルトが望ましい。この電圧源は書込み電力を調節す
るために可変であるべきである。これら電圧源の間の抵
抗３２は４７０オームであることが望ましい。

レーザダイオード回路中の抵抗５０は２２オームである
。抵抗４６は４７オームで、約３オームのダイオードレ
ーザ抵抗と共に、同軸ケーブル抵抗の５０オームと平衡
する。ＦＥＴ４２のソース端子へつながれているフィル
タコンデンサ５６は１マイクロフアラツドであって、他
方抵抗５４は１キロオームである。読出し回路中の抵抗
６０は２２０オームである。ポテンショメータ６８は約
１キロオームで、コンデンサ６６は１０マイクロフアラ
ツドである。

回路１００部品は、特にスイッチング手段はエミッタ結
合論理と両立できるように調節できる。

信号１４において、ＥＣＬ値は高レベル信号が−０，８
ボルトで低レベル信号は−１，８ボルトである。更に、
入力信号は抵抗２０を通してアースでなく一２ボルトへ
つながれている。従ってスイッチング手段部品の値は次
のようになる。

■＋＋は−１，２ボルトにバイアスされている。

抵抗２０　１００オーム抵抗２２　２００オームこのようにして、入力デジタルデータ信号に応答してレ
ーザダイオードを流れる電流を高速かつ正方向に制御す
る駆動回路が得られる。ＶＭＯ３ＦＥＴを駆動及び停止
させることについてのエミッタホロワ手段のハードな駆
動特性は、ダイオードレーザ中の低い「定常状態」の電
流を保持する必要をなくし、その寿命を延ばし、ダイオ
ードレーザからの発光の低レベルと高レベルの間の区別
の問題をなくすことができる。

更に、この回路は大電流の急速なスイッチングを、レー
ザダイオードを制御するためにつながれた同軸ケーブル
を通して行うことを許容する。この回路は比較的つめた
いま）に留まり、電流ザージを最小化し、さもなければ
付属回路に悪影響を与えるところをまぬかれることがで
きる。

【図面の簡単な説明】

第１図は、本発明の好適実施例に従ったレーザダイオー
ド制御回路の好適実施例の構成図である。（参照符号）１０・・・駆動回路１２・・・レーザダイオード１４・・・デジタルデータ信号１６・・・入力節１８・・・スイッチングトランジスタ２０・・・抵抗２２・・・抵抗２４・・・スイッチングトランジスタ２６・・・電圧設定抵抗２８・・・電圧設定抵抗３０・・・コンデンサ３２・・・抵抗３４・・・節３６・・・二重エミッタホロワ３８・・・ホロワトランジスタ４０・・・ホロワトランジスタ４１・・・節４２・・・ＶＭＯ８ＦＥＴ４４・・・同軸ケーブル４６・・・抵抗５０・・・抵抗５２・・・ダイオード５４・・・抵抗５６・・・コンデンサ５８・・・メータ６０・・・抵抗６６・・・コンデンサ６８・・・ポテンショメータ代理人　浅　村　皓

Claims

【特許請求の範囲】

（１）　デジタル入力信号に応答して、レーザダイオー
ドの発光を制御するための方法であって、デジタル入力
信号を受信するためのスイッチング手段を設けることで
あって、上記デジタル信号が高電圧レベルと低電圧レベ
ルとを有しており、更に、上記スイッチング手段の出力
として上記高レベルに応答して第１のスイッチング電圧
レベルを、また上記低レベルに応答して第２のスイッチ
ング電圧レベルをそれぞれ発生させることを含む工程、上記スイッチング手段の出力を人力とするエミッタホロ
ワ手段を設け、上記エミッタホロワ手段の出力として、
上記第１のスイッチング電圧レベルに応答して第１のホ
ロワ出力電圧レベルを、また上記第２のスイッチング電
圧レベルに応答して第２のホロワ出力電圧レベルをそれ
ぞれ発生させる工程、ＶＭＯ８Ｗ界効果トランジスタを設け、上記電界効果ト
ランジスタのゲートを上記エミッタホロワ手段へ接続し
、それによってゲートの電圧レベルと上記エミッタホロ
ワ手段の出力のレベルを本質的に等化させ、上記電界効
果トランジスタのソースをあらかじめ選ばれたソース電
圧に保持し、上記電界効果トランジスタは上記ゲート電
圧レベルが上記ソース電圧よりも本質的に大きい場合に
常に°駆動されるようになっており、またゲート電圧が
上記ソース電圧よりも本質的に大きくない場合には停止
されるようになっており、上記第１及び第２のホロワ出
力電圧レベルのうちの１つが上記ソース電圧よりも本質
的に大きくなっており、また上記ホロワ出力電圧レベル
の他方が上記ソース電圧付近のレベルより大きくないよ
うになっている工程、レーザダイオードを上記電界効果トランジスタと直列に
接続する工程、。の各工程を含む、方法。
（２）　デジタル入力信号に応答してレー′ザダイオー
ドを制御するための駆動回路であって、上記駆動回路が
、高電圧レベルと低電圧レベルとを有するデジタル入力信
号を受信するためのスイッチング手段であって、上記高
レベルに応答した第１のスイッチング電圧レベルと上記
低レベルに応答した第２のスイッチング電圧レベルを含
むスイッチング手段出力を発生するスイッチング手段；
上記スイッチング手段出力を入力として、上記第１のス
イッチング電圧レベルに応答した第１のホロワ出力電圧
レベルと上記第２のスイッチング電圧レベルに応答した
第２のホロワ出力電圧レベルを含むエミッタホロワ出ツ
ノを発生するエミッタホロワ手段；ゲートを上記エミッ
タホロワ手段につながれて、それによって上記ゲートの
電圧レベルを上記エミッタホロワ出力の電圧レベルと本
質的に等しくし、ソースにはあらかじめ選ばれｔ＝ソー
ス電圧をバイアスされているＶＭＯ８電界効果トランジ
スタであって、上記ゲートの電圧レベルが上記ソース電
圧よりも本質的に大きい場合は常に駆動され、また上記
ゲートの電圧レベルが上記ソース電圧よりも本質的に大
きくない場合には停止されるようになっており、上記第
１及び第２のホロワ出力電圧レベルの１方が上記ソース
電圧よりも本質的に大きく、また上記ホロワ出力電圧レ
ベルの他方が上記ソース電圧付近の電圧レベルよりも大
きくないようになっているようなＶＭＯ８電界効果トラ
ンジスタ二上配電界効果トランジスタと直列に接続され
て、上記電界効果トランジスタが駆動される時はいつで
も発光するようになつ１＝レーザダイオード、を含むような、駆動回路。
（３）　特許請求の範囲第２項の駆動回路であって、上
記第１のホロワ出力電圧レベルが上記ソース電圧よりも
本質的に大きいにうな、駆動回路。
（４）　特許請求の範囲第２項の駆動回路であって、上
記スイッチング手段が第１及び第２のスイッチングトラ
ンジスタを含み、−上記第１の１−ランジスタがそれの
ベースへ上記デジタル入力信号を受取るようになってお
り、上記第２のスイッチングトランジスタがそれのベー
スへ、上記デジタル入力信号の上記高レベルと低レベル
の間のあらかじめ定められた電圧を受けとるようになっ
ており、また上記スイッチングトランジスタのエミッタ
の電圧レベルは、上記デジタル入力信号が低レベルにあ
る場合は常に上記第１のスイッチングトランジスタが順
バイアスされ、上記デジタル入力信号が高レベルにある
場合は常に逆バイアスされるように、更に上記デジタル
入力信号が高レベルにある場合は常に上記第２のスイッ
チングトランジスタが順バイアスされ、上記デジタル入
力信号が低レベルの場合は常に逆バイアスされるような
ものになっており、また上記第２のスイッチングトラン
ジスタのコレクタの電圧レベルは上記スイッチング手段
出力であるような、駆動回路。
（５）　特許請求の範囲第４項の駆動回路であって、上
記スイッチング１〜ランジスタのエミッタへ電圧レベル
を供給する手段を含み、抵抗を通して上記エミッタへつ
ながれたスイッチング電圧源を含むような、駆動回路。
（６）　特許請求の範囲第５項の駆動回路であって、上
記スイッチング電圧源の電圧レベルが上記高電圧レベル
と本質に等しいような、駆動回路。
（７）　特許請求の範囲第６項の駆動回路であって、上
記スイッチングトランジスタの両方がＰＮＰｔ−ランジ
スタであるような、駆動回路。
（８）　特許請求の範囲第４項の駆動回路であって、上
記エミッタホロワ手段が第１と第２の基準電圧レベルの
間に直列に接続された第１のホロワトランジスタと第２
のホロワトランジスタとを含んでおり、上記ホロワトラ
ンジスタのベースへの入力が上記スイッチング手段の出
力であって、上記基準電圧レベルは、上記第１のスイッ
チング電圧レベルが上記第１のホロワトランジスタを順
バイアスし、上記第２のホロワトランジスタを逆バイア
スするように、また上記第２のスイッチング電圧レベル
が上記第１のホロワトランジスタを逆バイアスし、上記
第２のホロワトランジスタを順バイアスするように、選
ばれているような、駆動回路。
（９）　特許請求の範囲第８項の駆動回路であって、上
記第１のホロワトランジスタが、コレクタを上記第１の
基準電圧レベルに保持されたＮＰＮｔ−ランジスタであ
って、上記第２のホロワトランジスタが、コレクタを上
記第２のり準電圧レベルに保持されたＰＮＰＩ−ランジ
スタであり、上記ホロワトランジスタのエミッタの電圧
レベルが上記エミッタホロワ出力を含んでいるような、
駆動回路。
（１０）特許請求の範囲第２項の駆動回路であって、上
記エミッタホロワ手段が第１と第２の基準電圧レベルの
間に直列に接続された第１のホロワトランジスタと第２
のホロワトランジスタを含んでおり；上記ホロワトラン
ジスタのベースへの入力が上記スイッチング手段の出力
であり二上記基準電圧レベルは、上記第１のスイッチン
グ電圧レベルが上記第１のホロワトランジスタを順バイ
アスし、上記第２のホロワトランジスタを逆バイアスす
るように、また上記第２のスイッチング電圧レベルが上
記第１のホロワトランジスタを逆バイアスし、上記第２
のホロワトランジスタを順バイアスするように、選ばれ
ているような、駆動回路。
（１１）特許請求の範囲第１０項の駆動回路であって、
上記第１のホロワトランジスタがコレクタを上記第１の
基準電圧レベルに保持されたＮＰＮトランジスタであり
、上記第２のホロワトランジスタがコレクタを上記第２
の基準電圧レベルに保持されたＰＮＰトランジスタであ
って、上記ホロワトランジスタのエミッタの電圧レベル
が上記エミッタホロワ出力を含んで（（るような、駆動
回路。