JPS60153205A - トーテムポールトランジスタ出力段回路 - Google Patents
トーテムポールトランジスタ出力段回路Info
- Publication number
- JPS60153205A JPS60153205A JP59264380A JP26438084A JPS60153205A JP S60153205 A JPS60153205 A JP S60153205A JP 59264380 A JP59264380 A JP 59264380A JP 26438084 A JP26438084 A JP 26438084A JP S60153205 A JPS60153205 A JP S60153205A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- terminal
- base
- stage circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3083—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type
- H03F3/3084—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type one of the power transistors being controlled by the output signal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の背景技術
本発明は電流スパイクを低減した１・−テンボール出力
回路に関する。
回路に関する。
１・−テンボールトランジスタ出力段は、その段が出力
電流を供給するかあるいは消去することができる負荷を
駆動するために使用されている。この段は典型的には電
流を同時に短く供給及び消去するので電流スパイクつま
りパルスが発生する。
電流を供給するかあるいは消去することができる負荷を
駆動するために使用されている。この段は典型的には電
流を同時に短く供給及び消去するので電流スパイクつま
りパルスが発生する。
このスパイクはより高い動作周波数において認められる
。このようなスパイクは有効な出力を全く発生しないの
で、このスパイクは寄生的であって、パワーの浪費を生
じるだけである。過度の場合には、生じた熱はその段に
用いられている集積回路（ＩＣ）に有害である。
。このようなスパイクは有効な出力を全く発生しないの
で、このスパイクは寄生的であって、パワーの浪費を生
じるだけである。過度の場合には、生じた熱はその段に
用いられている集積回路（ＩＣ）に有害である。
発明の要約
本発明の目的は、電流スパイクが最小にされたトーテム
ポール出力段を提供することである。
ポール出力段を提供することである。
本発明の別の目的は、電流ソース（ｓｏｕｒｃｉｎｇ）
作用が電流シンク（ｓｉｎｋｉｎｇ）作用によって終端
され、これによって２つの作用が同時には発生しない１
・−テムポール回路を提供することである。
作用が電流シンク（ｓｉｎｋｉｎｇ）作用によって終端
され、これによって２つの作用が同時には発生しない１
・−テムポール回路を提供することである。
これらの及び他の目的は次のように達成される。
出力段は、出力端子への電流ソースとして動作する電流
ソース入力を有するダーリントン接続トランジスタ対を
用いている。出力端子に接続された電流トランジスタは
シンク能力を力える。電流シンクトランジスタは、シン
ク電流を導通するように極性付けられたコレクタに直列
に接続されたダイオードを有している。第２のダイオー
ドがダーリントン出力トランジスタのベースから昂′流
シンクトランジスタのコレクタに接続されている。第３
のダイオードがダーリントンドライバートランジスタの
ベースから電流シンクトランジスタのコレクタて接続さ
れている。３つのダイオード全てが共通に／ンクトラン
ジスタのコレクタによって、駆動されるので、これらの
ダイオードはダーリントン対の電流ソース作用を制御す
るためのスイッチング要素として動作できる。３つのダ
イオードは同時には導通できないので、ダーリントン対
は導通できないが、電流シンクトランジスタは導通して
おり、そして電流スパイクが避けられる。
ソース入力を有するダーリントン接続トランジスタ対を
用いている。出力端子に接続された電流トランジスタは
シンク能力を力える。電流シンクトランジスタは、シン
ク電流を導通するように極性付けられたコレクタに直列
に接続されたダイオードを有している。第２のダイオー
ドがダーリントン出力トランジスタのベースから昂′流
シンクトランジスタのコレクタに接続されている。第３
のダイオードがダーリントンドライバートランジスタの
ベースから電流シンクトランジスタのコレクタて接続さ
れている。３つのダイオード全てが共通に／ンクトラン
ジスタのコレクタによって、駆動されるので、これらの
ダイオードはダーリントン対の電流ソース作用を制御す
るためのスイッチング要素として動作できる。３つのダ
イオードは同時には導通できないので、ダーリントン対
は導通できないが、電流シンクトランジスタは導通して
おり、そして電流スパイクが避けられる。
所望であれば、電流シンクトランジスタの飽和特性を緩
やかにするために、第４のダイオードを電流シンクコレ
クタとンースポロヮドライバの入力端との間に接続する
ことができる。
やかにするために、第４のダイオードを電流シンクコレ
クタとンースポロヮドライバの入力端との間に接続する
ことができる。
従来技術の説明
第１図で（ま、この回路は、＋側を端子１ｏに一側を接
地端子１１に接続されたＶｃｃ電源によって動作する。
地端子１１に接続されたＶｃｃ電源によって動作する。
出力端子１２は入力端子１３に与えられた信号に対して
反転した応答を出力する。トランジスタ１４はオンにさ
れた時に電流を端子１２から接地へ流す。エミッタホロ
ワトランジスタ１５はトランジスタ１４０ベースを駆動
スる。トランジスタ１４の導通スレシホールドは端子１
３において２ＶＢＥである。トランジスタ１３が（スレ
シホールドより下の）低にある時には抵抗１６がトラン
ジスタ１４のベースを引きこのトランジスタ１４をオフ
にする。
反転した応答を出力する。トランジスタ１４はオンにさ
れた時に電流を端子１２から接地へ流す。エミッタホロ
ワトランジスタ１５はトランジスタ１４０ベースを駆動
スる。トランジスタ１４の導通スレシホールドは端子１
３において２ＶＢＥである。トランジスタ１３が（スレ
シホールドより下の）低にある時には抵抗１６がトラン
ジスタ１４のベースを引きこのトランジスタ１４をオフ
にする。
トランジスタ１７及び１８はダーリントン接続され、端
子１２へ電流を供給する。端子１３が低にありかつトラ
、ンジスタ１４がオフにされている時には、電流源１９
は電流をトランジスタ１８のベースに流し、そこでダー
リントン対が電流を端子１２へ供給しこの端子を高へ引
く。
子１２へ電流を供給する。端子１３が低にありかつトラ
、ンジスタ１４がオフにされている時には、電流源１９
は電流をトランジスタ１８のベースに流し、そこでダー
リントン対が電流を端子１２へ供給しこの端子を高へ引
く。
端子１３が（スレシホールド上の）高にありかつトラン
ジスタ１４がオンになり電流シンクとして作用した時匠
は、トランジスタ２０もトランジスタ１８０ベースを低
に引くようにオンにされこれによりダーリントン対をオ
フにする。実際、トランジスタ２０は電流源１９から及
びトランジスタ１８のベースからの電流の流れを変える
。トランジスタ１８がオフにされた時に、抵抗２１がト
ランジスタ１７のベースをそのエミッタに向けて引きこ
れによってトランジスタ１７をオフにする。
ジスタ１４がオンになり電流シンクとして作用した時匠
は、トランジスタ２０もトランジスタ１８０ベースを低
に引くようにオンにされこれによりダーリントン対をオ
フにする。実際、トランジスタ２０は電流源１９から及
びトランジスタ１８のベースからの電流の流れを変える
。トランジスタ１８がオフにされた時に、抵抗２１がト
ランジスタ１７のベースをそのエミッタに向けて引きこ
れによってトランジスタ１７をオフにする。
この回路は、端子１３が低にある時（テトランジスタ１
７が飽和することができるという問題点がある。次に、
端子１３が高になりかつトランジスタ２０がトランジス
タ１８のベースを低に引いたときに、トランジスタ１７
において少数キャリアの蓄積に起因するターンオフ遅延
が生じる。低から高へのこの遷移がトランジスタ１４を
オンにするので、トランジスタ１４及び１７を介して導
電路が形成され、これが電流スパイクを発生する。
７が飽和することができるという問題点がある。次に、
端子１３が高になりかつトランジスタ２０がトランジス
タ１８のベースを低に引いたときに、トランジスタ１７
において少数キャリアの蓄積に起因するターンオフ遅延
が生じる。低から高へのこの遷移がトランジスタ１４を
オンにするので、トランジスタ１４及び１７を介して導
電路が形成され、これが電流スパイクを発生する。
このスパイクはトランジスタ１７が実際にオフになるま
で続く。この時点で、トランジスタ１４は通常は電流を
端子１２からシンクする。このような電流スパイクは全
く寄生的でありしかも関連のＩＣチップにとって問題と
なる熱を発生するだけである。
で続く。この時点で、トランジスタ１４は通常は電流を
端子１２からシンクする。このような電流スパイクは全
く寄生的でありしかも関連のＩＣチップにとって問題と
なる熱を発生するだけである。
第２図は従来の別の出力段回路である。各種の要素が第
１図に同様に動作するところには同じ番号が使用されて
いる。主な相違はダイオード２３及び２４を具備してい
ること及びｌ・ランジスタ２０を削除していることであ
る。トランジスタ１４がオフの時にはダイオード２３あ
るいは２４のどちらにも電流は全く流れない。このよう
に、電流源１９における電流がトランジスタ１８０ペー
スに流れ、これによりトう゛ンジスタ１８及びトランジ
スタ１７をオンにする。この状態で、この回路は電流を
端子１２へ供給しかつプルアップデバイスとして作用す
る。この状態において、ダイオード２３は逆方向バイア
スされ一方ダイオード２４は少し順方向にバイアスされ
ており、それは電流ゼロの状態にあることがわかる。信
号駆動がトランジスタ１４をオンにした時にダイオード
２３もオンにされ、その結果この回路は電流を端子１２
からシンクしそしてプルダウンデバイスとして作用する
。同時に、ダイオード２４が導通しかつトランジスタ１
８からベース電流を除去し、これによってトランジスタ
１８をオフにする。トランジスタ１８における電流の遷
移はトランジスタ１７をオフにするように作用している
間、その蓄積電荷に起因する遅延が生じる。蓄積電荷が
除去される時間の間、これが端子１０から接地に至る過
渡的導電路及び電流スパイクを発生する。そのため、第
２図の回路は第１図の回路と同じような問題点がある。
１図に同様に動作するところには同じ番号が使用されて
いる。主な相違はダイオード２３及び２４を具備してい
ること及びｌ・ランジスタ２０を削除していることであ
る。トランジスタ１４がオフの時にはダイオード２３あ
るいは２４のどちらにも電流は全く流れない。このよう
に、電流源１９における電流がトランジスタ１８０ペー
スに流れ、これによりトう゛ンジスタ１８及びトランジ
スタ１７をオンにする。この状態で、この回路は電流を
端子１２へ供給しかつプルアップデバイスとして作用す
る。この状態において、ダイオード２３は逆方向バイア
スされ一方ダイオード２４は少し順方向にバイアスされ
ており、それは電流ゼロの状態にあることがわかる。信
号駆動がトランジスタ１４をオンにした時にダイオード
２３もオンにされ、その結果この回路は電流を端子１２
からシンクしそしてプルダウンデバイスとして作用する
。同時に、ダイオード２４が導通しかつトランジスタ１
８からベース電流を除去し、これによってトランジスタ
１８をオフにする。トランジスタ１８における電流の遷
移はトランジスタ１７をオフにするように作用している
間、その蓄積電荷に起因する遅延が生じる。蓄積電荷が
除去される時間の間、これが端子１０から接地に至る過
渡的導電路及び電流スパイクを発生する。そのため、第
２図の回路は第１図の回路と同じような問題点がある。
第３図は本発明の回路の回路図である。部品が第１図及
び第２図のものと同じであるところには同じ番号が使用
され、それらの部品は実質的に同じように作用する。第
２図の回路からトランジスタ２０が除去されかつ２つの
ダイオードが付加されていることがわかる。トランジス
タ１４のコレクタはダイオード２３−２６に対する共通
カソード接続として作用する。ダイオード２３は出力端
子１２とトランジスタ１４のコレクタとの間に接続され
ており、一方ダイオード２４＝２．６はそれぞれトラン
ジスタ１７．１８及び１５のベースに接続されたアノー
ドを崩している。
び第２図のものと同じであるところには同じ番号が使用
され、それらの部品は実質的に同じように作用する。第
２図の回路からトランジスタ２０が除去されかつ２つの
ダイオードが付加されていることがわかる。トランジス
タ１４のコレクタはダイオード２３−２６に対する共通
カソード接続として作用する。ダイオード２３は出力端
子１２とトランジスタ１４のコレクタとの間に接続され
ており、一方ダイオード２４＝２．６はそれぞれトラン
ジスタ１７．１８及び１５のベースに接続されたアノー
ドを崩している。
ダイオード２３及びトランジスタ１７は共にダイオード
２５が存在するために導通できない。ダイオード２３及
びトランジスタ１７の両方を導通させるためには、ダイ
オード２５のアノードがそのカソードよりも２ ＶＢＢ
２上になければならない。
２５が存在するために導通できない。ダイオード２３及
びトランジスタ１７の両方を導通させるためには、ダイ
オード２５のアノードがそのカソードよりも２ ＶＢＢ
２上になければならない。
Ｉ ＶＢＥ以上の降下はここには存在できないので、同
時の導通は排除される。ダイオード２４が存在するので
、同じことがトランジスタ１８及びダイオード２５にも
当てはまる。これらも同時に導通することはできない。
時の導通は排除される。ダイオード２４が存在するので
、同じことがトランジスタ１８及びダイオード２５にも
当てはまる。これらも同時に導通することはできない。
出力電流を供給する端子１２に向けて、ｌ−ランジスタ
１８及び１７が電流源１９に応答して導通する。この状
態で、ダイオード２３−２５は全て非導通である。トラ
ンジスタ１４が導通になった時にそのコレクタがプルダ
ウンされ、これによりダイオード２３−２５をオンにす
る。ダイオード２４がトランジスタ１８からベース電流
を除去１．、ダイオード２５がトランジスタ１７からベ
ース電流を除去し、そしてダイオード２３が導通になり
、その結果トランジスタ１４が出力端子１２かも電流を
７７りできる。
１８及び１７が電流源１９に応答して導通する。この状
態で、ダイオード２３−２５は全て非導通である。トラ
ンジスタ１４が導通になった時にそのコレクタがプルダ
ウンされ、これによりダイオード２３−２５をオンにす
る。ダイオード２４がトランジスタ１８からベース電流
を除去１．、ダイオード２５がトランジスタ１７からベ
ース電流を除去し、そしてダイオード２３が導通になり
、その結果トランジスタ１４が出力端子１２かも電流を
７７りできる。
ダイオード２３及びトランジスタ１７が同時に導通でき
ないので、前述したように、電流スパイクが全く発生で
きない。このように、トランジスタ１４及び１７の同時
の導通は全（ない。
ないので、前述したように、電流スパイクが全く発生で
きない。このように、トランジスタ１４及び１７の同時
の導通は全（ない。
タイオード２６はトランジスタ１４の飽和特性な緩和す
るために存在する。端子１３の入力が（トランジスタ１
５を介して）トランジスタ１４を飽和させようとした場
合であってトランジスタ１４のコレクタがＴ’ＢＥより
低下した時（／Ｃ，ダイオード２６が導通し始める。こ
れによって、トランジスタ１５０ベースがプルダウンさ
れ、実際に入力端子１３が接地より約２Ｔ／’ＢＥ上に
クランプされる。これがトランジスタ１４の飽和を防止
させるので、この回路には入力の高から低への遷移の際
の飽和の問題がない。
るために存在する。端子１３の入力が（トランジスタ１
５を介して）トランジスタ１４を飽和させようとした場
合であってトランジスタ１４のコレクタがＴ’ＢＥより
低下した時（／Ｃ，ダイオード２６が導通し始める。こ
れによって、トランジスタ１５０ベースがプルダウンさ
れ、実際に入力端子１３が接地より約２Ｔ／’ＢＥ上に
クランプされる。これがトランジスタ１４の飽和を防止
させるので、この回路には入力の高から低への遷移の際
の飽和の問題がない。
第１図の従来の回路に伴う別の問題はツェナリングと呼
ばれる。゛例えば、かなり大きい容量性の負荷が端子１
２で駆動されているものとする。一度このコンデンサが
実質的な電圧まで充電されると、その出力が低に切り換
えられた時でさえもこのコンデンサは高のままであろう
とする。端子１２が高に保持されかつ）・ランジスタ２
０がオンにされた状態の下で、トランジスタ１７及び１
８のベースーエミツク接続が逆バイアスされる。大抵の
場合に、このバイアスはツェナーレベルを超えることが
でき、逆バイアス状態が発生する。第３図の回路では、
これが発生できない。
ばれる。゛例えば、かなり大きい容量性の負荷が端子１
２で駆動されているものとする。一度このコンデンサが
実質的な電圧まで充電されると、その出力が低に切り換
えられた時でさえもこのコンデンサは高のままであろう
とする。端子１２が高に保持されかつ）・ランジスタ２
０がオンにされた状態の下で、トランジスタ１７及び１
８のベースーエミツク接続が逆バイアスされる。大抵の
場合に、このバイアスはツェナーレベルを超えることが
でき、逆バイアス状態が発生する。第３図の回路では、
これが発生できない。
第１図及び第２図はそれぞれ従来のトーテムポール出力
段め回路図、第３図は本発明の回路の回路図である。 １０：端子、１１：接地端子、１２：出力端子、１３：
入力端子、１４．１５．１７．１８．２０：ｌ−ランジ
スタ、１６．２１：抵抗、１９：電流源、２Ｂ−２６：
ダイオード
段め回路図、第３図は本発明の回路の回路図である。 １０：端子、１１：接地端子、１２：出力端子、１３：
入力端子、１４．１５．１７．１８．２０：ｌ−ランジ
スタ、１６．２１：抵抗、１９：電流源、２Ｂ−２６：
ダイオード
Claims (1)
- 【特許請求の範囲】 （１） 信号入力端子及び信号出力端子を有し、負荷に
出力電流を供給し及び消去できるトーテムポールトラン
ジスタ出力段回路において、 動作電力源に接続できる第１及び第２の電源端子と、 前記出力端子に接続されたエミッタ、前記第１の電源端
子に接続されたコレクタ、及びベースを有する第１の出
力トランジスタと、 ベースを有し、前記第１の出力トランジスタを駆動する
ためにダーリントン構成で接続された第１のドライバト
ランジスタと、 前記出力端子に接続されたコレクタ、前記第２の電源端
子に接続されたエミッタ、及びベースを有する第２の出
力トランジスタと、 前記第２の出力トランジスタの前記コレクタと前記出力
端子との間に直列に接続されており、前記第２の出力ト
ランジスタが導）出した時ｔｃ ＝”ｋ ；ｔ！＋する
ように極性付けられている第１のダイオードと、前記第
２の出力トランジスタの前記コレクタと前記第１の出力
トランジスタの前記ベースとの間に接続されており、前
記第２の出力トランジスタが導通した時に導通するよう
に極性伺けられている第２のダイオードと、 前記第２の出力トランジスタの前記コレクタと前記第１
のドライバトランジスタの前記ベースとの間に接続され
ており、前記第２の出力トランジスタが導通した時に導
通するように極性付けられている第３のダイオードと、 前記第１の電源端子と前記第１のドライバトランジスタ
の前記ベースとの間に接続された定電流デバイスと、 から成ることを特徴とする１・−テムポールトランジス
タ出力段回路。 （２、特許請求の範囲第１項において、前記第２の出力
トランジスタの前記ベースが、前記信号入力端子に接続
されたベースをゆうする第２のドライハトランシスタに
接続されたエミッタホロワにより５駆動されることを特
徴とするトーテムポールトランジスタ出力段回路。 （３）特許請求の範囲第２項において、前記第２の主釣
り欲トランジスタの前記コレクタと前記第２のドライバ
トランジスタの前記ベースとの間に接続されており、前
記第２の出力トランジスタが導通した時に導通になるよ
うに極性付けられていることを特徴とするトーテムポー
ルトランジスタ出力段回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/561,405 US4603268A (en) | 1983-12-14 | 1983-12-14 | Totem pole output circuit with reduced current spikes |
| US561405 | 1995-11-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60153205A true JPS60153205A (ja) | 1985-08-12 |
Family
ID=24241825
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59264380A Pending JPS60153205A (ja) | 1983-12-14 | 1984-12-14 | トーテムポールトランジスタ出力段回路 |
| JP010053U Pending JPH0720720U (ja) | 1983-12-14 | 1994-08-15 | トーテムポールトランジスタ出力段回路 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP010053U Pending JPH0720720U (ja) | 1983-12-14 | 1994-08-15 | トーテムポールトランジスタ出力段回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4603268A (ja) |
| JP (2) | JPS60153205A (ja) |
| DE (1) | DE3445167A1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1221009B (it) * | 1984-12-28 | 1990-06-21 | Sgs Ates Componenti Elettonici | Circuito di comando ad alto rendimento,integrato monoliticamente,per la commutazione di transistori |
| FR2580444B1 (fr) * | 1985-04-16 | 1987-06-05 | Radiotechnique Compelec | Etage de commutation du type darlington notamment pour un decodeur de lignes d'une memoire |
| US4791521A (en) * | 1987-04-07 | 1988-12-13 | Western Digital Corporation | Method and apparatus for reducing transient noise by premagnetization of parasitic inductance |
| US4796853A (en) * | 1987-12-22 | 1989-01-10 | General Motors Corporation | Remotely configurable solenoid driver circuit for direct pressure electronic transmission control |
| US5012136A (en) * | 1989-12-04 | 1991-04-30 | Motorola, Inc. | High speed ECL to CMOS translator having reduced power consumption |
| US5075568A (en) * | 1991-01-22 | 1991-12-24 | Allegro Microsystems, Inc. | Switching bipolar driver circuit for inductive load |
| JP3142018B2 (ja) * | 1992-03-12 | 2001-03-07 | 日本テキサス・インスツルメンツ株式会社 | 負荷駆動回路 |
| US5343092A (en) * | 1992-04-27 | 1994-08-30 | International Business Machines Corporation | Self-biased feedback-controlled active pull-down signal switching |
| US5469095A (en) * | 1994-06-27 | 1995-11-21 | Allegro Microsystems, Inc. | Bridge circuit for driving an inductive load with a shoot-through prevention circuit |
| US5777496A (en) * | 1996-03-27 | 1998-07-07 | Aeg Schneider Automation, Inc. | Circuit for preventing more than one transistor from conducting |
| US20060055437A1 (en) * | 2004-09-16 | 2006-03-16 | Deere & Company, A Delaware Corporation | Driver circuit |
| DE102008034324B4 (de) * | 2008-07-23 | 2013-01-31 | Nambition Gmbh | Verstärkerschaltung |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52102660A (en) * | 1976-02-24 | 1977-08-29 | Hitachi Ltd | Transistor output circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3801923A (en) * | 1972-07-11 | 1974-04-02 | Motorola Inc | Transconductance reduction using multiple collector pnp transistors in an operational amplifier |
| JPS5330205Y2 (ja) * | 1972-11-13 | 1978-07-28 | ||
| JPS5132250A (ja) * | 1974-09-13 | 1976-03-18 | Hitachi Ltd | |
| US4228371A (en) * | 1977-12-05 | 1980-10-14 | Rca Corporation | Logic circuit |
| JPS55128909A (en) * | 1979-03-27 | 1980-10-06 | Toshiba Corp | Amplifying circuit |
| JPS5746513A (en) * | 1980-09-05 | 1982-03-17 | Toshiba Corp | Darlington complementary output circuit |
-
1983
- 1983-12-14 US US06/561,405 patent/US4603268A/en not_active Expired - Lifetime
-
1984
- 1984-12-11 DE DE3445167A patent/DE3445167A1/de active Granted
- 1984-12-14 JP JP59264380A patent/JPS60153205A/ja active Pending
-
1994
- 1994-08-15 JP JP010053U patent/JPH0720720U/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52102660A (en) * | 1976-02-24 | 1977-08-29 | Hitachi Ltd | Transistor output circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0720720U (ja) | 1995-04-11 |
| DE3445167A1 (de) | 1985-06-27 |
| DE3445167C2 (ja) | 1993-08-12 |
| US4603268A (en) | 1986-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2821714B2 (ja) | 交差導通電流を減少させる電力用ｍｏｓｆｅｔ駆動回路 | |
| JP3618829B2 (ja) | ノイズの影響を受けないリセット優先レベルシフト回路 | |
| US5004936A (en) | Non-loading output driver circuit | |
| JPS59108426A (ja) | 結合用中間回路 | |
| JP2796833B2 (ja) | 出力段の電流を防止するフィードバックを有する高速論理回路 | |
| JPS60153205A (ja) | トーテムポールトランジスタ出力段回路 | |
| JPH05259883A (ja) | 低電圧出力駆動器 | |
| JPH0328850B2 (ja) | ||
| JPH027536B2 (ja) | ||
| JPH06103837B2 (ja) | トライステ−ト形出力回路 | |
| US4704548A (en) | High to low transition speed up circuit for TTL-type gates | |
| US4039867A (en) | Current switch circuit having an active load | |
| US4490631A (en) | Totem pole/open collector selectable output circuit | |
| JP2743401B2 (ja) | Ｅｃｌ回路 | |
| JP3429812B2 (ja) | Ｃｍｏｓ３ステートバッファ回路およびその制御方法 | |
| EP0768762A1 (en) | Output circuit | |
| JPH0633715Y2 (ja) | トランジスタ−トランジスタ論理回路 | |
| EP0424589B1 (en) | Self-referenced current switch logic circuit with a push-pull output buffer | |
| KR0165986B1 (ko) | BiCMOS 논리 회로 | |
| EP0426547A2 (en) | Bi-CMOS circuit | |
| KR930015346A (ko) | 양극성 상보적 금속 산화 반도체(bicmos)출력 버퍼 노이즈 감소 회로 | |
| JPS61157115A (ja) | 「シユートスルー」電流抑制手段を具備したｃｍｏｓ | |
| US4504744A (en) | Schottky TTL integrated logic gate circuit with reduced speed power product | |
| JPH04227326A (ja) | 高速反転用ヒステリシスｔｔｌバッファ回路 | |
| JP2853280B2 (ja) | 出力回路 |