JPS62295512A - スイツチング回路 - Google Patents
スイツチング回路Info
- Publication number
- JPS62295512A JPS62295512A JP13956786A JP13956786A JPS62295512A JP S62295512 A JPS62295512 A JP S62295512A JP 13956786 A JP13956786 A JP 13956786A JP 13956786 A JP13956786 A JP 13956786A JP S62295512 A JPS62295512 A JP S62295512A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- control
- input
- effect transistor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 claims abstract description 30
- 239000003990 capacitor Substances 0.000 claims abstract description 10
- 230000000903 blocking effect Effects 0.000 claims abstract description 5
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
産業上の利用分野
本発明は、電界効果形トランジスタを使用したスイッチ
ング回路に関するものである。
ング回路に関するものである。
従来の技術
近年、信号の切換回路にメカニカルスイッチを使用する
ことより電子スイッチ回路として、トラ２ぺ・ ンジスタスイッテ回路、電界効果形トランジスタスイッ
チ回路を使用することが増してきている。
ことより電子スイッチ回路として、トラ２ぺ・ ンジスタスイッテ回路、電界効果形トランジスタスイッ
チ回路を使用することが増してきている。
これは、電子スイッチ回路の方がスイッチングのタイミ
ングを取りやすいこと、また近年半導体素のコストが安
くなってきていること、また信頼性が高い等非常に利点
が多いこと等の理由による。
ングを取りやすいこと、また近年半導体素のコストが安
くなってきていること、また信頼性が高い等非常に利点
が多いこと等の理由による。
しかし電子切換スイッチング回路は使用条件が狭く、最
大使用電圧、ＯＮ抵抗等を考えるとまだまだメカニカル
スイッチに劣る所がある。
大使用電圧、ＯＮ抵抗等を考えるとまだまだメカニカル
スイッチに劣る所がある。
例えば第３図に示す従来の電界効果形トランジスタスイ
ッチング回路で入力信号を遮断する場合、入力端子１と
出力端子３の間はＰチャンネル電界効果形トランジスタ
２の入力電極４と出力電極５が挿入されており、電界効
果形トランジスタ２の制御電極６には制御端子１１より
＋Ｖａの制御電圧が抵抗１０．ダイオード８を通じ印加
されて入力電極４と出力電極６を遮断するよう構成され
ている。
ッチング回路で入力信号を遮断する場合、入力端子１と
出力端子３の間はＰチャンネル電界効果形トランジスタ
２の入力電極４と出力電極５が挿入されており、電界効
果形トランジスタ２の制御電極６には制御端子１１より
＋Ｖａの制御電圧が抵抗１０．ダイオード８を通じ印加
されて入力電極４と出力電極６を遮断するよう構成され
ている。
発明が解決しようとする問題点
しかし、第３図の電界効果形トランジスタスイ′ッチン
グ回路で扱える入力信号は制御電圧＋ＶＧで制限される
。それを第４図に示す。
グ回路で扱える入力信号は制御電圧＋ＶＧで制限される
。それを第４図に示す。
第４図は第３図の電界効果形トランジスタスイッチング
回路遮断時の制御電圧＋ｖＧと入力信号１９の関係を示
すもので、常に入力信号の波高値より電界効果形トラン
ジスタのカットオフ電圧ｖＰだけ高い制御電圧子ｖＧが
電界効果形トランジスタの制御電極に印加されていない
と、完全に入力信号を遮断することができない。すなわ
ち制御電圧５ｖで、波高値３０Ｖの入力信号を遮断する
ことはできない。
回路遮断時の制御電圧＋ｖＧと入力信号１９の関係を示
すもので、常に入力信号の波高値より電界効果形トラン
ジスタのカットオフ電圧ｖＰだけ高い制御電圧子ｖＧが
電界効果形トランジスタの制御電極に印加されていない
と、完全に入力信号を遮断することができない。すなわ
ち制御電圧５ｖで、波高値３０Ｖの入力信号を遮断する
ことはできない。
本発明は、かかる点に鑑みてなされたもので、簡単な回
路構成で扱う入力信号の波高値より低い制御電圧で電界
効果形トランジスタスイッチング回路を完全に遮断する
ととを目的としている。
路構成で扱う入力信号の波高値より低い制御電圧で電界
効果形トランジスタスイッチング回路を完全に遮断する
ととを目的としている。
問題点を解決するための手段
本発明は、上記問題点を解決するため電界効果形トラン
ジスタの制御電極と出力電極の間にコンデンサを、前記
制御電極と制御端子の間に制御電流阻止ダイオードと抵
抗の直列回路を、前記ダイオードと抵抗の接続部と入力
電極の間にインピーダンス素子を接続したことにより、
入力信号の波高値より示さい制御電圧で、電界効果形ト
ランジスタを遮断する回路を得るものである。
ジスタの制御電極と出力電極の間にコンデンサを、前記
制御電極と制御端子の間に制御電流阻止ダイオードと抵
抗の直列回路を、前記ダイオードと抵抗の接続部と入力
電極の間にインピーダンス素子を接続したことにより、
入力信号の波高値より示さい制御電圧で、電界効果形ト
ランジスタを遮断する回路を得るものである。
作 用
本発明は、上記した構成により制御電極と制御端子の間
のダイオードと抵抗の接続部には、入力電極からインピ
ーダンス素子を通じて来る入力信号と、制御端子に印加
され抵抗を通じて来る制御電圧が重畳され、ダイオード
を通じ制御電極と出力電極間のコンデンサに電荷を貯え
、制御電極と入力電極あるいは出力電極との電位差を常
に電界効果形トランジスタのカットオフ電圧以上に保つ
ことができるため、入力信号の波高値より小さい制御電
圧で電界効果形トランジスタを遮断することができる。
のダイオードと抵抗の接続部には、入力電極からインピ
ーダンス素子を通じて来る入力信号と、制御端子に印加
され抵抗を通じて来る制御電圧が重畳され、ダイオード
を通じ制御電極と出力電極間のコンデンサに電荷を貯え
、制御電極と入力電極あるいは出力電極との電位差を常
に電界効果形トランジスタのカットオフ電圧以上に保つ
ことができるため、入力信号の波高値より小さい制御電
圧で電界効果形トランジスタを遮断することができる。
実施例
第１図は本発明のスイッチング回路の一実施例を示す回
路図である。第１図において入力端子１と出力端子３の
間にＰチャンネル電界効果形トラ５へ一／゛ ンジスタ２の入力電極４と出力電極５を挿入してあり、
出力端子３とアース間には負荷抵抗１３が接続されてい
る。電界効果形トランジスタ２の制御電極６と出力電極
５の間はコンデンサ７．４だ制御電極６と制御端子１１
の間は制御電流阻止ダイオード８と抵抗１ｏの直列回路
が挿入され、そのダイオード８と抵抗１ｏの接合点９と
入力電極４の間にインピーダンス素子１２が挿入されて
いる。この構成で制御端子１１に電界効果形トランジス
タ２のカットオフ電圧以上、あるいは以下の制御電圧を
印加することにより電界効果形トランジスタ２をＯＦＦ
、ＯＮ制御する。
路図である。第１図において入力端子１と出力端子３の
間にＰチャンネル電界効果形トラ５へ一／゛ ンジスタ２の入力電極４と出力電極５を挿入してあり、
出力端子３とアース間には負荷抵抗１３が接続されてい
る。電界効果形トランジスタ２の制御電極６と出力電極
５の間はコンデンサ７．４だ制御電極６と制御端子１１
の間は制御電流阻止ダイオード８と抵抗１ｏの直列回路
が挿入され、そのダイオード８と抵抗１ｏの接合点９と
入力電極４の間にインピーダンス素子１２が挿入されて
いる。この構成で制御端子１１に電界効果形トランジス
タ２のカットオフ電圧以上、あるいは以下の制御電圧を
印加することにより電界効果形トランジスタ２をＯＦＦ
、ＯＮ制御する。
第２図は第１図の回路構成の動作説明図である。
いま第２図の１６に示す制御電圧＋■Ｐが制御端子１１
に印加され、入力電極４に第２図１４に示す入力信号が
入力端子１より印加されている時は、入力電極４からイ
ンピーダンス素子１２を通じた入力信号と制御端子１１
より抵抗１１を通じて来る制御電圧＋■Ｐが接合点９に
重畳されその制御電圧波形は第２図１６で示す波形とな
る。この時６ベーノ インピーダンス素子１２のインピーダンスを低く、抵抗
１ｏを高抵抗に設定することで接合点９の信号は入力電
極４に印加された入力信号と振幅を同じに、またインピ
ーダンス素子１２に直流カット用コンデンサを使用する
ことで接合点９の直流電位を制御端子１１に印加された
制御電圧子■ＰにＣ４，Ｃ２の電極間容量が存在し、そ
の値は数ＰＦ以下であり、Ｃ１と０２の容量はほぼ等し
い。このため第１図の出力電極５と制御電極６の合成容
量Ｃ７十０２１には、接合部９の正の電位によりＱｌ−
（ｖ１ｎ＋■Ｐ）（Ｃ７＋０２１）の電荷を貯え、入力
電極４と制御電極６の容量Ｃ２ｏにはＣ２−ｖＰＣ２゜
の電荷が貯えられる。また接合部９が負の電位になった
時は、電荷Ｑ１はダイオード８により接合部９への流出
を阻止されるため、入力電極４と制御電極６の容量Ｃ２
ｏに移動するだけで、ＱｌとＣ２の電荷量の和は変わら
ない。そのため制御電極６の電位は一番低い時でその時
の電位をｖｘ とすると７へ−７ この時に制御電極６よりのリーク電流（ダイオード８の
接合容量あるいは逆方向リーク電流、プリント基板上の
浮遊容量等）がなくＣ２゜−Ｃ２１とするとコンデンサ
Ｃ７を省いても、■工＝■Ｐとなり制御電極６の電位は
第２図１７に示すようになり常に電界効果形トランジス
タ２のカットオフ電圧ｖＰを保つため入力電極４と出力
電極５はＯＦＦ状態を保つことができる。しかし実際に
はダイオード８の接合容量１〜２ＰＦ程度、プリント基
板の浮遊容量のため、コンデンサＣ７がなければ負の入
力信号時に電界効果形トランジスタのカットオフ電圧ｖ
Ｐを保つことができなくなり入力信号に歪を発生する。
に印加され、入力電極４に第２図１４に示す入力信号が
入力端子１より印加されている時は、入力電極４からイ
ンピーダンス素子１２を通じた入力信号と制御端子１１
より抵抗１１を通じて来る制御電圧＋■Ｐが接合点９に
重畳されその制御電圧波形は第２図１６で示す波形とな
る。この時６ベーノ インピーダンス素子１２のインピーダンスを低く、抵抗
１ｏを高抵抗に設定することで接合点９の信号は入力電
極４に印加された入力信号と振幅を同じに、またインピ
ーダンス素子１２に直流カット用コンデンサを使用する
ことで接合点９の直流電位を制御端子１１に印加された
制御電圧子■ＰにＣ４，Ｃ２の電極間容量が存在し、そ
の値は数ＰＦ以下であり、Ｃ１と０２の容量はほぼ等し
い。このため第１図の出力電極５と制御電極６の合成容
量Ｃ７十０２１には、接合部９の正の電位によりＱｌ−
（ｖ１ｎ＋■Ｐ）（Ｃ７＋０２１）の電荷を貯え、入力
電極４と制御電極６の容量Ｃ２ｏにはＣ２−ｖＰＣ２゜
の電荷が貯えられる。また接合部９が負の電位になった
時は、電荷Ｑ１はダイオード８により接合部９への流出
を阻止されるため、入力電極４と制御電極６の容量Ｃ２
ｏに移動するだけで、ＱｌとＣ２の電荷量の和は変わら
ない。そのため制御電極６の電位は一番低い時でその時
の電位をｖｘ とすると７へ−７ この時に制御電極６よりのリーク電流（ダイオード８の
接合容量あるいは逆方向リーク電流、プリント基板上の
浮遊容量等）がなくＣ２゜−Ｃ２１とするとコンデンサ
Ｃ７を省いても、■工＝■Ｐとなり制御電極６の電位は
第２図１７に示すようになり常に電界効果形トランジス
タ２のカットオフ電圧ｖＰを保つため入力電極４と出力
電極５はＯＦＦ状態を保つことができる。しかし実際に
はダイオード８の接合容量１〜２ＰＦ程度、プリント基
板の浮遊容量のため、コンデンサＣ７がなければ負の入
力信号時に電界効果形トランジスタのカットオフ電圧ｖ
Ｐを保つことができなくなり入力信号に歪を発生する。
次にこの電界効果形トランジスタ２をＯＮする時は制御
端子１１にカットオフ電圧ｖＰ以下の制御電圧を印加す
ることにより入力電極４゜出力電極５と制御電極６の電
位は常にカットオフ電圧ｖＰ以下に保たれるため電界効
果形トランジスタ２は常にＯＮ状態となる。
端子１１にカットオフ電圧ｖＰ以下の制御電圧を印加す
ることにより入力電極４゜出力電極５と制御電極６の電
位は常にカットオフ電圧ｖＰ以下に保たれるため電界効
果形トランジスタ２は常にＯＮ状態となる。
この実施例では電界効果形トランジスタをＰチャンネル
電界効果形トランジスタで示しているがＮチャンネル電
界効果形トランジスタを用いて制御電流阻止ダイオード
の極性を逆に接続することで同じ効果が得られる。
電界効果形トランジスタで示しているがＮチャンネル電
界効果形トランジスタを用いて制御電流阻止ダイオード
の極性を逆に接続することで同じ効果が得られる。
発明の効果
以上のように本発明のスイッチング回路によれば、きわ
めて簡単な回路構成で、過大入力信号を非常に低い制御
電圧で電界効果形トランジスタをＯＮ、ＯＦＦ 制御す
ることができ、実用的に見てきわめて有用である。
めて簡単な回路構成で、過大入力信号を非常に低い制御
電圧で電界効果形トランジスタをＯＮ、ＯＦＦ 制御す
ることができ、実用的に見てきわめて有用である。
第１図は本発明の一実施例におけるスイッチング回路を
示す回路図、第２図は第１図の動作説明を示すための波
形図、第３図は従来のスイッチング回路の回路図、第４
図は第３図の動作説明を示すための波形図、第５図は電
界効果形トランジスタの電極容量を示す回路図である。 １・・・・・・入力端子、２・・・・電界効果形トラン
ジス９ぺ一／゛ り、３・・・・・・出力端子、４・・・・入力電極、５
・・・・・出力電極、６・・・・・・制御電極、１１・
・・・・制御端子、１２・・・・・・インピーダンス素
子。 代理人の氏名 弁理士 中 尾 敏 男 はが１名／−
一人力堵子 と −一 １乞明りε鵠ボブつトランシスグ第１図
３−旧カＳ予 ／／ −−−刻ｌａ’Ｒ子 ノ？−−インど−デシス素チ 第２図 第３図 第５図
示す回路図、第２図は第１図の動作説明を示すための波
形図、第３図は従来のスイッチング回路の回路図、第４
図は第３図の動作説明を示すための波形図、第５図は電
界効果形トランジスタの電極容量を示す回路図である。 １・・・・・・入力端子、２・・・・電界効果形トラン
ジス９ぺ一／゛ り、３・・・・・・出力端子、４・・・・入力電極、５
・・・・・出力電極、６・・・・・・制御電極、１１・
・・・・制御端子、１２・・・・・・インピーダンス素
子。 代理人の氏名 弁理士 中 尾 敏 男 はが１名／−
一人力堵子 と −一 １乞明りε鵠ボブつトランシスグ第１図
３−旧カＳ予 ／／ −−−刻ｌａ’Ｒ子 ノ？−−インど−デシス素チ 第２図 第３図 第５図
Claims (1)
- 入力端子と出力端子の間に電界効果形トランジスタの入
力電極と出力電極を挿入し、前記電界効果形トランジス
タの制御電極と前記出力電極の間にコンデンサを接続し
、前記電界効果形トランジスタの制御電極と制御端子の
間に制御電流阻止ダイオードと抵抗の直列回路を接続し
、前記ダイオードと抵抗の接続部と前記入力電極の間に
インピーダンス素子を接続したことを特徴とするスイッ
チング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13956786A JPH07120935B2 (ja) | 1986-06-16 | 1986-06-16 | スイツチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13956786A JPH07120935B2 (ja) | 1986-06-16 | 1986-06-16 | スイツチング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62295512A true JPS62295512A (ja) | 1987-12-22 |
| JPH07120935B2 JPH07120935B2 (ja) | 1995-12-20 |
Family
ID=15248273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13956786A Expired - Lifetime JPH07120935B2 (ja) | 1986-06-16 | 1986-06-16 | スイツチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120935B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6471323A (en) * | 1987-09-11 | 1989-03-16 | Fujitsu Ltd | Analog switching circuit |
| DE10331804A1 (de) * | 2003-06-30 | 2005-02-03 | Rohde & Schwarz Gmbh & Co. Kg | Elektronischer Schalter |
| JP2009111751A (ja) * | 2007-10-30 | 2009-05-21 | Rohm Co Ltd | アナログスイッチおよびそれを用いたセレクタ回路 |
| WO2013179890A1 (ja) * | 2012-05-28 | 2013-12-05 | ソニー株式会社 | 単相差動変換回路、バラン、スイッチ、および通信装置 |
-
1986
- 1986-06-16 JP JP13956786A patent/JPH07120935B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6471323A (en) * | 1987-09-11 | 1989-03-16 | Fujitsu Ltd | Analog switching circuit |
| DE10331804A1 (de) * | 2003-06-30 | 2005-02-03 | Rohde & Schwarz Gmbh & Co. Kg | Elektronischer Schalter |
| JP2009111751A (ja) * | 2007-10-30 | 2009-05-21 | Rohm Co Ltd | アナログスイッチおよびそれを用いたセレクタ回路 |
| WO2013179890A1 (ja) * | 2012-05-28 | 2013-12-05 | ソニー株式会社 | 単相差動変換回路、バラン、スイッチ、および通信装置 |
| JPWO2013179890A1 (ja) * | 2012-05-28 | 2016-01-18 | ソニー株式会社 | 単相差動変換回路、バラン、スイッチ、および通信装置 |
| US9621139B2 (en) | 2012-05-28 | 2017-04-11 | Sony Corporation | Single phase differential conversion circuit, balun, switch, and communication device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07120935B2 (ja) | 1995-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4760293A (en) | Combined bipolar and MOSFET switch | |
| JP3745901B2 (ja) | Ｍｅｓｆｅｔを用いたスイッチ回路 | |
| ATE36786T1 (de) | Gleichrichterbrueckenschaltung. | |
| JPS63245236A (ja) | 電源切替回路 | |
| KR910008953A (ko) | 캐패시턴스 디바이스 구동용 cmos 집적 회로 | |
| JPH0763140B2 (ja) | ゲ−ト回路 | |
| JPS62295512A (ja) | スイツチング回路 | |
| JPS61170276A (ja) | 半導体直流電力制御システム | |
| EP0434898B1 (en) | Semiconductor integrated circuit | |
| JPH11205113A (ja) | スイッチング回路およびスイッチドキャパシタフィルタ | |
| US4508982A (en) | Floating node stabilizing circuit for a switched-capacitor circuit and filter | |
| EP0669718A1 (en) | Electronic switch for low supply voltage MOS integrated circuits | |
| JPS6179321A (ja) | スイツチ装置 | |
| ATE61689T1 (de) | Abtast- und halteschaltung. | |
| JPS63300551A (ja) | 半導体装置 | |
| JP2563259B2 (ja) | スイツチング回路 | |
| JPS6292518A (ja) | Ｎ及びｐチヤンネルのｍｏｓトランジスタとして使用できるｍｏｓ電力装置 | |
| SU1262716A1 (ru) | Логический элемент И | |
| JPH056640Y2 (ja) | ||
| JP3482455B2 (ja) | ゲート駆動型半導体デバイスのためのゲート電荷回復用回路 | |
| JPH02100505A (ja) | バイアス制御回路 | |
| JPS6355970A (ja) | 入力保護回路 | |
| JPH03173222A (ja) | 半導体集積回路装置 | |
| JPH0193919A (ja) | レベルシフト回路 | |
| JPH0250615A (ja) | リセット回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |