JP2563259B2 - スイツチング回路 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電界効果形トランジスタを使用したスイッ
チング回路に関するものである。

従来の技術 従来の電界効果形トランジスタのスイッチング回路に
は、第３図に示すものがある。第３図は入力端子１と、
出力端子３の間に電界効果形トランジスタ２の入力電極
4,出力電極５を挿入し、電界効果形トランジスタ２の制
御電極６に、制御端子10からの制御電圧を抵抗９を通じ
印加すると伴に、入力端子１の信号レベルをコンデンサ
13を通じて制御電極６に印加しており、制御端子10に電
界効果形トランジスタのカットオフ電圧以上あるいは以
下の制御電圧を加えることにより入力端子１と出力端子
３をON,OFF制御する。第４図はその時の各部の波形を示
し動作を説明したものである。この回路の特徴は、入力
電極４と制御電極６の電位をコンデンサ13により同電位
にするため、ON状態時の過大入力信号に対してのダイナ
ミックレンジを上げる効果がある。

また他の従来例として第５図がある。第５図では、入
力端子１と出力端子３の間に電界効果形トランジスタ２
の入力電極４と出力電極５を挿入し、電界効果形トラン
ジスタ２の制御電極６と電界効果形トランジスタ２のカ
ットオフ電圧以下の制御電圧＋Ｖ_Gが印加されている制
御端子16の間を制御電流阻止ダイオード14と整流ダイオ
ード15で接続してある。ダイオード14とダイオード15の
接続点17は、コンデンサ13を通じ入力端子１に接続され
ている。入力端子１に過大入力信号が印加されると、コ
ンデンサ13と、整流ダイオード15の整流作用により、接
続点17の電位を負に保つ。この接合点17の電位は入力信
号の波高値により決まり、入力電極４と制御電極６の電
位差がカットオフ電圧以上になると、電界効果形トラン
ジスタ２をOFFする。この時、接合点17の電位は制御電
圧＋Ｖ_Gよりダイオード15の順方向電圧分だけ低い電位
まで入力信号により振られ、その電圧が電界効果形トラ
ンジスタ２の制御電極６と出力電極５のジャンクション
ダイオードにより出力端子３を通じ負荷抵抗12に印加さ
れることを阻止するダイオード14が、接合点17と制御電
極６の間に挿入されている。次に波高値が＋Ｖ_G以下の
小信号入力が入力端子１に印加された時は、コンデンサ
13と整流ダイオード15による整流作用が行なわれないた
め、接合点17には負の電位が発生せず、電界効果形トラ
ンジスタ２の入力電極４と制御電極６はカットオフ電圧
以内になり電界効果形トランジスタをONにする。

発明が解決しようとする問題点 しかし、第３図に示す従来回路では、過大入力信号が
入力端子１に印加された状態でOFF動作させると、入力
信号が歪み、その結果出力に歪信号を送り出すことにな
る。それを第４図に示す。

第４図（ａ）は、電界効果形トランジスタ２をOFF状
態にするため、制御端子10に電界効果形トランジスタを
カットオフする−Ｖ_Pの制御電圧が印加されている。入
力端子１には波高値がＶ_Pを越える入力信号が印加され
ると、入力信号は、コンデンサ13を通じ電界効果形トラ
ンジスタの制御電極６と出力電極５のジャンクションダ
イオードを通じ出力端子３を通り、負荷抵抗12に印加さ
れる。そのため、入力信号の信号源インピーダンスと、
負荷抵抗の値により、入力端子１の入力信号は第４図
（ｂ）に示すよう歪を生じる。また制御電極６に印加さ
れる電圧も第４図（ｃ）のようになり、電界効果形トラ
ンジスタ２の入力電極４と制御電極６の電位差は常にカ
ットオフ電圧−Ｖ_Pに保たれるため、入力電極４と出力
電極５の間はOFF状態に保つが、入力信号の一部は制御
電極６と出力電極５のジャンクションダイオードにより
出力端子３にもれ、負荷抵抗12には、第４図（ｄ）に示
すような電圧を発生するため、入力信号の波高値は制御
電圧以上に上げることができない問題点を持っている。

また第５図に示す従来例では、入力信号の大小にて自
動的に電界効果形トランジスタ２をOFF,ONできる利点を
持っているが、大入力信号のON,OFF制御ができない問題
点と、電界効果形トランジスタ２をOFFする大入力信号
が入力端子１に印加された時、実際には、コンデンサ13
の充電電流が流れるため、入力信号に歪を生じる問題を
持っている。

本発明は、かかる点に鑑みてなされたもので、簡単な
回路構成で、過大入力信号のON,OFF制御を電界効果形ト
ランジスタを使用して行なうことを目的としている。

問題点を解決するための手段 本発明は、本発明は、上記問題点を解決するため、ス
イッチング回路の入力端子と出力端子の間に電界効果型
トランジスタの入力電極と出力電極を挿入し、その電界
効果型トランジスタの制御電極に制御電流阻止ダイオー
ドを接続し、その制御電流阻止ダイオードと制御電圧を
印加する制御端子との間に抵抗を接続し、前記制御電流
阻止ダイオードと前記抵抗との接合点と前記入力電極と
の間にコンデンサ又はコンデンサと抵抗との直列回路を
接続し、前記制御電流阻止ダイオードの極性は、前記電
界効果型トランジスタの制御電極と出力電極との間のジ
ャンクションダイオードの極性と逆方向に接続する。

作用 本発明は、上記した構成により、電解効果型トランジ
スタの制御電極と出力電極の間のジャンクションダイオ
ードを通じて出力端子側の負荷抵抗に流れる漏れ電流の
径路を、制御電流阻止ダイオードで阻止することがで
き、入力信号を歪みなくON,OFFすることができる。

また本発明は、上記した構成により、制御電流阻止ダ
イオードと抵抗の接合点においては、コンデンサ又はコ
ンデンサと抵抗との直列回路（以下単に「インピーダン
ス素子」という）を通じて印加される入力信号と、制御
端子から前記抵抗を通じて印加される制御電圧が重畳さ
れ、この重畳された信号が電解効果型トランジスタの制
御電極に印加されるとともに、上述の如く入力信号が歪
むこともないため、電解効果型トランジスタの入力電極
と制御電極間には常に制御電圧分の電位差が保たれ、入
力信号の大きさにかかわらず低い制御電圧でスイッチ回
路のON、OFF制御を確実に行うことができる。

実施例 第１図は本発明のスイッチング回路の一実施例を示す
回路図である。第１図において、入力端子１と出力端子
３の間に電界効果形トランジスタ２の入力電極４と出力
電極５を挿入してある。出力端子３には負荷抵抗12が接
続される。電界効果形トランジスタ２の制御電極６と制
御端子10の間に、制御電流阻止ダイオード７と抵抗９が
直列に挿入され、そのダイオード７と抵抗９の接合点８
と入力電極４の間にコンデンサ又はコンデンサと抵抗の
直列回路（以下「インピーダンス素子11」と称す）が挿
入されている。この構成で、制御端子に電界効果形トラ
ンジスタ２のカットオフ電圧以上あるいは以下の制御電
圧を印加することにより電界効果形トランジスタ２をOF
F,ON制御する。

第２図は第１図の回路構成の動作説明図である。いま
第２図（ａ）に示す制御電圧−Ｖ_Pが制御端子10に印加
され、入力端子１に波高値がＶ_Pを越える過大入力信号
が第２図（ｂ）のように印加されている時は、入力端子
１からインピーダンス素子11を通じた入力信号と、抵抗
９を通じて制御電圧−Ｖ_Pが接合点８に重畳されその制
御電圧波形は第２図（ｃ）のようになる。この時、制御
端子10に印加される制御電圧がとの直列回路11を通じて
入力電極４に漏れると、入力電極４と制御電極10との間
の電圧が制御端子10に印加されるカットオフ電圧より低
くなり、制御端子10にカットオフ電圧を加えても電解効
果型トランジスタ２はOFFされないこととなる。

特に、入力端子１に過大入力信号が印加されたとき
は、入力信号が出力端子３側に漏れ、入力信号を歪ませ
る原因となる。

従って、インピーダンス素子11にコンデンサ、又はコ
ンデンサと抵抗との直列回路を含めることで、信号源の
インピーダンスや入力信号の大小にかかわらず、制御端
子10に印加される制御電圧が入力電極４側に発生するこ
とを防ぐ事ができる。

また、インピーダンス素子11を抵抗とコンデンサの直
列回路とすることで、このコンデンサの耐圧を下げる事
ができる。

尚、インピーダンス素子11のインピーダンスに比べて
抵抗９の値を高く設定することにより、接合点８の信号
の振幅は入力信号の振幅とほぼ同じにすることができ、
制御端子10に電解効果型トランジスタ２のカットオフ電
圧（−5V程度の低電圧）を印加するのみで、該トランジ
スタ２をOFFすることができる。

接合点８と制御電極６の間には制御電流阻止ダイオー
ド７が挿入されているため、接合点８に第２図（ｃ）の
正の振幅の制御電圧が発生しても、電界効果形トランジ
スタの制御電極６と出力電極５のジャンクションダイオ
ードを通じて出力端子３の負荷抵抗12に電圧を発生する
電流を流さないため、入力信号が歪むこともなく、出力
端子３に電圧を発生することもない。また接合点８が負
の振幅の制御電圧になっても、電界効果形トランジスタ
２の制御電極と出力電極のジャンクションダイオードに
より、負荷抵抗12から接合点８に流れる電流を阻止する
ため、入力信号が歪むことも、出力端子３に電圧を発生
することもない。また、一般に電界効果形トランジスタ
の入力電極あるいは出力電極と制御電極間には数PF以下
の極間容量が存在するため、電界効果形トランジスタの
出力電極５と制御電極６の電位差は、第２図（ｃ）に示
す接合点８の制御電圧の負の最大値近辺まで、ダイオー
ド７の整流作用で出力電極５と制御電極６の極間コンデ
ンサを負荷抵抗12を通じ制御電極６側を負に充電した電
位に保たれる。この極間コンデンサの放電時定数はダイ
オード７の逆方向の非常に高い抵抗値によるので十分長
い。同様に入力電極４と制御電極６の極間コンデンサに
もダイオード８の整流作用で制御電極を負に充電し、そ
の電位差は入力電極４に印加された第２図（ｂ）の入力
電圧と接合点８の電圧第２図（ｃ）の制御電圧の差−Ｖ
_P近辺となる。以上述べた入力電極４と制御電極６の電
位差−Ｖ_Pあるいは、出力電極５と制御電極６の電位差
−（Ｖ_P＋入力信号波高値）はいづれも電界効果形トラ
ンジスタ２のカットオフ電圧以上になるため完全にOFF
状態を保つ。

次に、制御端子10に電界効果形トランジスタ２のカッ
トオフ電圧以下の（例えば＋Ｖ_P）制御電圧を印加した
時は、接合点８へは第２図（ｃ）で示した制御電圧の基
準が＋Ｖ_pになった入力信号との重畳波形に変れる。こ
の時も正の振幅の制御電圧は制御電流阻止ダイオード７
により負荷抵抗12へ流れる電流を阻止するため、負荷抵
抗に制御電圧の直流成分を発生することはない。このこ
とは制御端子10の制御電圧を−Ｖ_Pから＋Ｖ_Pに変化して
も、出力端子３に接続している負荷抵抗12に直流電圧を
発生することなく電界効果形トランジスタのON,OFF制御
によるクリックの発生をおさえる効果がある。

また入力電極４と制御電極６の極間コンデンサには接
合点８の電位が入力電極４より高くなるため制御電流阻
止ダイオード７により遮断され接合点８からの制御電圧
により充電されることはなく、入力電極４と制御電極６
の電位は等しくなり電界効果形トランジスタ２をONし、
電界効果形トランジスタ２の入力電極４と出力電極５は
低い抵抗値で接続される。そのため出力電極５と制御電
極６の電位も等しくなる。このように入力電極４あるい
は出力電極５と制御電極６の電位差は０になり接合点８
の制御電圧により変化することがないので入力端子１の
入力信号を出力端子３に歪なく信号を送り出す。

この実施例では電界効果形トランジスタをＮジャンク
ション電界効果形トランジスタで示しているがＰジャン
クション電界効果形トランジスタを用い、制御電流阻止
ダイオードの極性を逆に接続すれば、同じことが実現で
きる。

以上のように本実施例によれば、電解効果型トランジ
スタ２のジャンクションダイオードの極性と反対の極性
に制御電流阻止ダイオード７を挿入しているため、電解
効果型トランジスタ２の制御電極６と出力電極５との間
のジャンクションダイオードを通じて出力端子３側の負
荷抵抗に流れる漏れ電流を阻止することができ、入力信
号を歪ませることくスイッチ回路をON,OFF制御すること
ができる。

また本実施例によれば、制御電流阻止ダイオード７と
抵抗９の接合点８においては、インピーダンス素子11を
通じて印加される入力信号と、制御端子10から抵抗９を
通じて印加される制御電圧（ほぼカットオフ電圧−5Vに
近い値）が重畳され、この重畳された信号が電解効果型
トランジスタ２の制御電極６に印加されるとともに、上
記入力信号が歪むこともなく、電解効果型トランジスタ
の入力電極４と制御電極６の間には常に制御端子に印加
される制御電圧分の電位差が保たれるため、過大入力信
号が印加された場合も低い制御電圧（カットオフ電圧−
5Vより僅かに高い電圧）でスイッチ回路のON、OFF制御
を確実に行うことができる。

更に本実施例によれば、インピーダンス素子11のイン
ピーダンスに比べて抵抗９の値を高く設定することによ
り、接合点８の信号の振幅は入力信号の振幅とほぼ同じ
になるため、電解効果型トランジスタに過大入力信号が
印加されても、このトランジスタの入力電極と制御電極
との間の電位差は低い値（カットオフ電圧程度）に保た
れ、低耐圧の電解効果型トランジスタを用いることがで
き、スイッチング回路の製造コストを削減することかで
きる。

発明の効果 以上述べてきたよう、本発明によれば、電解効果型ト
ランジスタの制御電極と出力電極の間のジャンクション
ダイオードを通じて出力端子側に流れる漏れ電流の径路
を、制御電流阻止ダイオードで阻止することができ、入
力信号を歪ませることなくON,OFFするスイッチング回路
を簡易な構成で実現できる。

また本発明によれば、制御電流阻止ダイオードと抵抗
との接合点においては、コンデンサ又はコンデンサと抵
抗との直列回路を通じて印加される入力信号と、制御端
子から抵抗を通じて印加される制御電圧が重畳され、こ
の重畳された信号が電解効果型トランジスタの制御電極
に印加されるとともに、上述の通り入力信号が歪むこと
もないため、電解効果型トランジスタの入力電極と制御
電極との間には常に制御電圧分の電位差（カットオフ電
圧以上）が保たれ、入力信号の大きさにかかわらず低い
制御電圧で確実にON、OFF制御を行うスイッチング回路
を実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例におけるスイッチング回路を
示す回路図、第２図は第１図の動作説明のための波形
図、第３図，第５図は従来のスイッチング回路の回路
図、第４図は第３図の動作説明のための波形図である。 １……入力端子、２……電解効果形トランジスタ、３…
…出力端子、４……入力電極、５……出力電極、６……
制御電極、7,14,15……ダイオード、9,12……抵抗、10,
16……制御端子、11……インピーダンス素子。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】入力端子と出力端子の間に電界効果型トラ
   ンジスタの入力電極と出力電極を挿入し、該電界効果型
   トランジスタの制御電極に制御電流阻止ダイオードを接
   続し、その制御電流阻止ダイオードと制御電圧を印加す
   る制御端子との間に抵抗を接続し、前記制御電流阻止ダ
   イオードと前記抵抗との接合点と前記入力電極との間に
   コンデンサ又はコンデンサと抵抗との直列回路を接続
   し、前記制御電流阻止ダイオードの極性は、前記電界効
   果型トランジスタの制御電極と出力電極との間のジャン
   クションダイオードの極性と逆方向に接続したことを特
   徴とするスイッチング回路。