JP3250249B2 - 定電流充電回路 - Google Patents
定電流充電回路Info
- Publication number
- JP3250249B2 JP3250249B2 JP03821092A JP3821092A JP3250249B2 JP 3250249 B2 JP3250249 B2 JP 3250249B2 JP 03821092 A JP03821092 A JP 03821092A JP 3821092 A JP3821092 A JP 3821092A JP 3250249 B2 JP3250249 B2 JP 3250249B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- potential
- drain
- power supply
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＮｉＣｄ電池のような
２次電池を充電するための定電流充電回路に関するもの
である。
２次電池を充電するための定電流充電回路に関するもの
である。
【０００２】
【従来の技術】従来の定電流充電回路の回路図を図２に
示す。充電端子Ｔ１は２次電池Ｂに接続されており、電
源端子Ｔ２は充電電源Ｅに接続されている。電源端子Ｔ
２に印加される充電電源Ｅの電位は、検知回路Ｃにより
検知される。検知回路Ｃの検知出力は、オペアンプＡ１
の制御信号となっており、電源端子Ｔ２に充電電源Ｅが
接続されているときには、オペアンプＡ１が動作し、電
源端子Ｔ２に充電電源Ｅが接続されていないときには、
オペアンプＡ１は不動作となる。オペアンプＡ１の反転
入力端子には、基準電圧Ｖｋの負極が接続されてい
る。基準電圧Ｖｋの正極は接地されている。オペアンプ
Ａ１の非反転入力端子は、抵抗Ｒ１を介して接地され
ると共に、第１のＭＯＳトランジスタＱ１のドレインに
接続されている。オペアンプＡ１の出力端子は、第１
及び第２のＭＯＳトランジスタＱ１とＱ２のゲートに接
続されている。第１及び第２のＭＯＳトランジスタＱ１
とＱ２のソースは、電源端子Ｔ２に接続されている。第
２のＭＯＳトランジスタＱ２のドレインは、充電端子Ｔ
１に接続されている。第１及び第２のＭＯＳトランジス
タＱ１，Ｑ２はカレントミラー回路を構成している。
示す。充電端子Ｔ１は２次電池Ｂに接続されており、電
源端子Ｔ２は充電電源Ｅに接続されている。電源端子Ｔ
２に印加される充電電源Ｅの電位は、検知回路Ｃにより
検知される。検知回路Ｃの検知出力は、オペアンプＡ１
の制御信号となっており、電源端子Ｔ２に充電電源Ｅが
接続されているときには、オペアンプＡ１が動作し、電
源端子Ｔ２に充電電源Ｅが接続されていないときには、
オペアンプＡ１は不動作となる。オペアンプＡ１の反転
入力端子には、基準電圧Ｖｋの負極が接続されてい
る。基準電圧Ｖｋの正極は接地されている。オペアンプ
Ａ１の非反転入力端子は、抵抗Ｒ１を介して接地され
ると共に、第１のＭＯＳトランジスタＱ１のドレインに
接続されている。オペアンプＡ１の出力端子は、第１
及び第２のＭＯＳトランジスタＱ１とＱ２のゲートに接
続されている。第１及び第２のＭＯＳトランジスタＱ１
とＱ２のソースは、電源端子Ｔ２に接続されている。第
２のＭＯＳトランジスタＱ２のドレインは、充電端子Ｔ
１に接続されている。第１及び第２のＭＯＳトランジス
タＱ１，Ｑ２はカレントミラー回路を構成している。
【０００３】以下、上記回路の動作について説明する。
まず、電源端子Ｔ２に充電電源Ｅが接続されていないと
きには、電源端子Ｔ２が開放状態であるので、ＭＯＳト
ランジスタＱ１，Ｑ２は非導通状態となり、２次電池Ｂ
への充電は行われない。次に、電源端子Ｔ２に充電電源
Ｅが接続されて、その電位が十分に高いことが検知回路
Ｃにより検知されると、オペアンプＡ１は動作状態とな
り、反転入力端子と非反転入力端子の間の電位差が
無くなるように、出力端子の電位が設定される。これ
により、抵抗Ｒ１の両端には、基準電圧Ｖｋと同じ電圧
が印加され、ＭＯＳトランジスタＱ１には、一定の電流
Ｉ１＝Ｖｋ／Ｒ１が流れる。そして、これと比例する電
流Ｉ２がＭＯＳトランジスタＱ２を介して２次電池Ｂに
流れて、２次電池Ｂが充電電源Ｅにより定電流で充電さ
れる。ここで、充電電流出力用のＭＯＳトランジスタＱ
２の基板電位は、電源端子Ｔ２と同じ電位である。
まず、電源端子Ｔ２に充電電源Ｅが接続されていないと
きには、電源端子Ｔ２が開放状態であるので、ＭＯＳト
ランジスタＱ１，Ｑ２は非導通状態となり、２次電池Ｂ
への充電は行われない。次に、電源端子Ｔ２に充電電源
Ｅが接続されて、その電位が十分に高いことが検知回路
Ｃにより検知されると、オペアンプＡ１は動作状態とな
り、反転入力端子と非反転入力端子の間の電位差が
無くなるように、出力端子の電位が設定される。これ
により、抵抗Ｒ１の両端には、基準電圧Ｖｋと同じ電圧
が印加され、ＭＯＳトランジスタＱ１には、一定の電流
Ｉ１＝Ｖｋ／Ｒ１が流れる。そして、これと比例する電
流Ｉ２がＭＯＳトランジスタＱ２を介して２次電池Ｂに
流れて、２次電池Ｂが充電電源Ｅにより定電流で充電さ
れる。ここで、充電電流出力用のＭＯＳトランジスタＱ
２の基板電位は、電源端子Ｔ２と同じ電位である。
【０００４】
【発明が解決しようとする課題】上述の従来の技術で
は、電源端子Ｔ２に十分な電位の充電電源Ｅが接続され
ている場合には正常に動作するが、電源端子Ｔ２が開放
状態であるときには、充電電流出力用のＭＯＳトランジ
スタＱ２のドレイン・ソース間の寄生ダイオードが導通
してしまい、基板からドレインに向かって逆方向電流が
流れてしまう。このため、２次電池Ｂからの消費電流も
増加し、また、寄生ダイオードでの電圧降下が小さく、
２次電池Ｂの能力が十分にある場合には０Ｖであるはず
の電源端子Ｔ２にかなりの電位が生じてしまい、これを
検知回路Ｃが検知して誤動作が起こるという欠点があっ
た。
は、電源端子Ｔ２に十分な電位の充電電源Ｅが接続され
ている場合には正常に動作するが、電源端子Ｔ２が開放
状態であるときには、充電電流出力用のＭＯＳトランジ
スタＱ２のドレイン・ソース間の寄生ダイオードが導通
してしまい、基板からドレインに向かって逆方向電流が
流れてしまう。このため、２次電池Ｂからの消費電流も
増加し、また、寄生ダイオードでの電圧降下が小さく、
２次電池Ｂの能力が十分にある場合には０Ｖであるはず
の電源端子Ｔ２にかなりの電位が生じてしまい、これを
検知回路Ｃが検知して誤動作が起こるという欠点があっ
た。
【０００５】本発明は上述のような点に鑑みてなされた
ものであり、その目的とするところは、ＭＯＳトランジ
スタを用いたカレントミラー回路により２次電池を充電
する定電流充電回路において、充電電流出力用のＭＯＳ
トランジスタの寄生ダイオードが導通することを防止す
ることにある。
ものであり、その目的とするところは、ＭＯＳトランジ
スタを用いたカレントミラー回路により２次電池を充電
する定電流充電回路において、充電電流出力用のＭＯＳ
トランジスタの寄生ダイオードが導通することを防止す
ることにある。
【０００６】
【課題を解決するための手段】本発明に係る定電流充電
回路は、上記の課題を解決するために、図１に示すよう
に、ゲート及びソースを共通接続されてカレントミラー
回路を構成する第１及び第２のＭＯＳトランジスタＱ
１，Ｑ２と、第１のＭＯＳトランジスタＱ１のドレイン
を一方の入力端子に接続され他方の入力端子に基準電圧
Ｖｋを印加され出力端子を第１及び第２のＭＯＳトラン
ジスタＱ１，Ｑ２のゲートに接続されたオペアンプＡ１
と、第１のＭＯＳトランジスタＱ１のドレインを接地す
る抵抗Ｒ１と、第２のＭＯＳトランジスタＱ２のドレイ
ンと接地電位の間に接続される２次電池Ｂと、第１及び
第２のＭＯＳトランジスタＱ１，Ｑ２のソースと接地電
位の間に接続される充電電源Ｅとを備える定電流充電回
路において、第２のＭＯＳトランジスタＱ２のソース電
位とドレイン電位を比較する電圧比較回路１と、この電
圧比較回路１の出力に基づいて第２のＭＯＳトランジス
タＱ２のドレイン・ソース間の逆方向寄生ダイオードが
導通しない極性に第１及び第２のＭＯＳトランジスタＱ
１，Ｑ２の基板電位を切り替える基板電位設定回路２を
設けたことを特徴とするものである。
回路は、上記の課題を解決するために、図１に示すよう
に、ゲート及びソースを共通接続されてカレントミラー
回路を構成する第１及び第２のＭＯＳトランジスタＱ
１，Ｑ２と、第１のＭＯＳトランジスタＱ１のドレイン
を一方の入力端子に接続され他方の入力端子に基準電圧
Ｖｋを印加され出力端子を第１及び第２のＭＯＳトラン
ジスタＱ１，Ｑ２のゲートに接続されたオペアンプＡ１
と、第１のＭＯＳトランジスタＱ１のドレインを接地す
る抵抗Ｒ１と、第２のＭＯＳトランジスタＱ２のドレイ
ンと接地電位の間に接続される２次電池Ｂと、第１及び
第２のＭＯＳトランジスタＱ１，Ｑ２のソースと接地電
位の間に接続される充電電源Ｅとを備える定電流充電回
路において、第２のＭＯＳトランジスタＱ２のソース電
位とドレイン電位を比較する電圧比較回路１と、この電
圧比較回路１の出力に基づいて第２のＭＯＳトランジス
タＱ２のドレイン・ソース間の逆方向寄生ダイオードが
導通しない極性に第１及び第２のＭＯＳトランジスタＱ
１，Ｑ２の基板電位を切り替える基板電位設定回路２を
設けたことを特徴とするものである。
【０００７】
【作用】図１の回路では、電源端子Ｔ２に充電電源Ｅが
接続されているときには、オペアンプＡ２の出力はＨｉ
ｇｈレベルとなり、ＭＯＳトランジスタＱ４が導通し、
ＭＯＳトランジスタＱ３が非導通となるために、ＭＯＳ
トランジスタＱ１とＱ２の基板電位は電源端子Ｔ２と同
一電位となる。また、電源端子Ｔ２に充電電源Ｅが接続
されていないときには、オペアンプＡ２の出力はＬｏｗ
レベルとなり、ＭＯＳトランジスタＱ３が導通し、ＭＯ
ＳトランジスタＱ４が非導通となるために、ＭＯＳトラ
ンジスタＱ１，Ｑ２の基板電位は充電端子Ｔ１と同一電
位となり、これら２つのＭＯＳトランジスタＱ１，Ｑ２
の寄生ダイオードが導通することはない。
接続されているときには、オペアンプＡ２の出力はＨｉ
ｇｈレベルとなり、ＭＯＳトランジスタＱ４が導通し、
ＭＯＳトランジスタＱ３が非導通となるために、ＭＯＳ
トランジスタＱ１とＱ２の基板電位は電源端子Ｔ２と同
一電位となる。また、電源端子Ｔ２に充電電源Ｅが接続
されていないときには、オペアンプＡ２の出力はＬｏｗ
レベルとなり、ＭＯＳトランジスタＱ３が導通し、ＭＯ
ＳトランジスタＱ４が非導通となるために、ＭＯＳトラ
ンジスタＱ１，Ｑ２の基板電位は充電端子Ｔ１と同一電
位となり、これら２つのＭＯＳトランジスタＱ１，Ｑ２
の寄生ダイオードが導通することはない。
【０００８】
【実施例】図１は本発明の一実施例の回路図である。本
実施例では、Ｎチャンネル型のＭＯＳトランジスタＱ
１，Ｑ２のゲートとソースを共通としてカレントミラー
回路を構成している。ＭＯＳトランジスＱ１，Ｑ２のゲ
ートには、オペアンプＡ１の出力端子が接続されてい
る。オペアンプＡ１の反転入力端子は、基準電圧Ｖｋ
の負極に接続されている。基準電圧Ｖｋの正極は、接地
されており、抵抗Ｒ１を介してＭＯＳトランジスタＱ１
のドレインに接続されている。オペアンプＡ１の非反転
入力端子には、ＭＯＳトランジスタＱ１のドレイン電
位がフィードバックされている。オペアンプＡ２の反転
入力端子には、電源端子Ｔ２を介して充電電源Ｅが接
続されており、オペアンプＡ２の非反転入力端子に
は、充電端子Ｔ１を介して２次電池Ｂが接続されてい
る。ＭＯＳトランジスタＱ３のソースは２次電池Ｂに接
続されており、ゲートはインバータＮ１を介してオペア
ンプＡ２の出力端子に接続されている。ＭＯＳトラン
ジスタＱ４のソースは電源端子Ｔ２を介して充電電源Ｅ
に接続されており、ゲートはオペアンプＡ２の出力端子
に接続されている。そして、ＭＯＳトランジスタＱ
３，Ｑ４の各ドレインは、共にＭＯＳトランジスタＱ１
とＱ２の基板に接続されている。また、電源端子Ｔ２を
介して充電電源Ｅが検知回路Ｃに接続され、その出力は
オペアンプＡ１に接続されている。
実施例では、Ｎチャンネル型のＭＯＳトランジスタＱ
１，Ｑ２のゲートとソースを共通としてカレントミラー
回路を構成している。ＭＯＳトランジスＱ１，Ｑ２のゲ
ートには、オペアンプＡ１の出力端子が接続されてい
る。オペアンプＡ１の反転入力端子は、基準電圧Ｖｋ
の負極に接続されている。基準電圧Ｖｋの正極は、接地
されており、抵抗Ｒ１を介してＭＯＳトランジスタＱ１
のドレインに接続されている。オペアンプＡ１の非反転
入力端子には、ＭＯＳトランジスタＱ１のドレイン電
位がフィードバックされている。オペアンプＡ２の反転
入力端子には、電源端子Ｔ２を介して充電電源Ｅが接
続されており、オペアンプＡ２の非反転入力端子に
は、充電端子Ｔ１を介して２次電池Ｂが接続されてい
る。ＭＯＳトランジスタＱ３のソースは２次電池Ｂに接
続されており、ゲートはインバータＮ１を介してオペア
ンプＡ２の出力端子に接続されている。ＭＯＳトラン
ジスタＱ４のソースは電源端子Ｔ２を介して充電電源Ｅ
に接続されており、ゲートはオペアンプＡ２の出力端子
に接続されている。そして、ＭＯＳトランジスタＱ
３，Ｑ４の各ドレインは、共にＭＯＳトランジスタＱ１
とＱ２の基板に接続されている。また、電源端子Ｔ２を
介して充電電源Ｅが検知回路Ｃに接続され、その出力は
オペアンプＡ１に接続されている。
【０００９】以下、本実施例の動作について説明する。
オペアンプＡ１は入力インピーダンスが高く、反転入力
端子と非反転入力端子は仮想短絡（イマジナリーシ
ョート）の状態となり、同じ電位となる。反転入力端子
には、基準電圧Ｖｋが接続されているので、非反転入
力端子には基準電圧Ｖｋと同じ電圧が加わる。したが
って、抵抗Ｒ１の両端には、基準電圧Ｖｋと同じ電圧が
加わることになり、トランジスタＱ１のドレイン・ソー
ス間に電流Ｉ１＝Ｖｋ／Ｒ１が流れる。そして、カレン
トミラー回路により、電流Ｉ１に比例した電流Ｉ２＝Ｉ
１×（Ｗ２×Ｌ１）／（Ｌ２×Ｗ１）が充電電源Ｅから
２次電池Ｂに充電電流として流れる。ここで、Ｌ１，Ｌ
２はＭＯＳトランジスタＱ１，Ｑ２のチャンネル長であ
り、Ｗ１，Ｗ２はチャンネル幅である。２次電池Ｂが充
電されている期間は、電源端子Ｔ２の電位は充電端子Ｔ
１の電位よりも低いので、オペアンプＡ２の出力はＨｉ
ｇｈレベルとなり、トランジスタＱ４は導通し、トラン
ジスタＱ３は非導通の状態にある。したがって、トラン
ジスタＱ１とＱ２の基板電位は、電源端子Ｔ２と同一電
位となる。
オペアンプＡ１は入力インピーダンスが高く、反転入力
端子と非反転入力端子は仮想短絡（イマジナリーシ
ョート）の状態となり、同じ電位となる。反転入力端子
には、基準電圧Ｖｋが接続されているので、非反転入
力端子には基準電圧Ｖｋと同じ電圧が加わる。したが
って、抵抗Ｒ１の両端には、基準電圧Ｖｋと同じ電圧が
加わることになり、トランジスタＱ１のドレイン・ソー
ス間に電流Ｉ１＝Ｖｋ／Ｒ１が流れる。そして、カレン
トミラー回路により、電流Ｉ１に比例した電流Ｉ２＝Ｉ
１×（Ｗ２×Ｌ１）／（Ｌ２×Ｗ１）が充電電源Ｅから
２次電池Ｂに充電電流として流れる。ここで、Ｌ１，Ｌ
２はＭＯＳトランジスタＱ１，Ｑ２のチャンネル長であ
り、Ｗ１，Ｗ２はチャンネル幅である。２次電池Ｂが充
電されている期間は、電源端子Ｔ２の電位は充電端子Ｔ
１の電位よりも低いので、オペアンプＡ２の出力はＨｉ
ｇｈレベルとなり、トランジスタＱ４は導通し、トラン
ジスタＱ３は非導通の状態にある。したがって、トラン
ジスタＱ１とＱ２の基板電位は、電源端子Ｔ２と同一電
位となる。
【００１０】一方、電源端子Ｔ２に充電電源Ｅが接続さ
れていないとき、すなわち、電源端子Ｔ２が開放状態の
ときには、電源端子Ｔ２の電位は充電端子Ｔ１の電位よ
りも高くなるので、オペアンプＡ２の出力はＬｏｗレベ
ルとなり、トランジスタＱ３は導通し、トランジスタＱ
４は非導通の状態となる。したがって、このときのトラ
ンジスタＱ１とＱ２の基板電位は充電端子Ｔ１と同一電
位となる。これにより、ＭＯＳトランジスタＱ１とＱ２
の基板電位は常に最低電位に保たれ、その寄生ダイオー
ドが導通することはない。
れていないとき、すなわち、電源端子Ｔ２が開放状態の
ときには、電源端子Ｔ２の電位は充電端子Ｔ１の電位よ
りも高くなるので、オペアンプＡ２の出力はＬｏｗレベ
ルとなり、トランジスタＱ３は導通し、トランジスタＱ
４は非導通の状態となる。したがって、このときのトラ
ンジスタＱ１とＱ２の基板電位は充電端子Ｔ１と同一電
位となる。これにより、ＭＯＳトランジスタＱ１とＱ２
の基板電位は常に最低電位に保たれ、その寄生ダイオー
ドが導通することはない。
【００１１】
【発明の効果】本発明によれば、第１及び第２のＭＯＳ
トランジスタによりカレントミラー回路を構成し、第１
のＭＯＳトランジスタのドレイン電位をオペアンプによ
り基準電位に設定し、第１のＭＯＳトランジスタのドレ
インに流れる第１の電流を抵抗により規定し、この第１
の電流と比例する第２の電流を第２のＭＯＳトランジス
タのドレイン・ソース間に流し、この第２の電流により
充電電源から２次電池を充電するように構成された定電
流充電回路において、第２のＭＯＳトランジスタのドレ
イン電位とソース電位を比較し、その比較結果に基づい
て、第２のＭＯＳトランジスタの基板電位を切り替え
て、第２のＭＯＳトランジスタのドレイン・ソース間の
逆方向の寄生ダイオードに電流が流れないように構成し
たので、充電回路に充電電源が接続されていないとき
に、第２のＭＯＳトランジスタの寄生ダイオードを介し
て２次電池から電流が流れることを防止でき、誤動作の
可能性を無くすことができると共に、無用な消費電流を
抑えることができるという効果がある。
トランジスタによりカレントミラー回路を構成し、第１
のＭＯＳトランジスタのドレイン電位をオペアンプによ
り基準電位に設定し、第１のＭＯＳトランジスタのドレ
インに流れる第１の電流を抵抗により規定し、この第１
の電流と比例する第２の電流を第２のＭＯＳトランジス
タのドレイン・ソース間に流し、この第２の電流により
充電電源から２次電池を充電するように構成された定電
流充電回路において、第２のＭＯＳトランジスタのドレ
イン電位とソース電位を比較し、その比較結果に基づい
て、第２のＭＯＳトランジスタの基板電位を切り替え
て、第２のＭＯＳトランジスタのドレイン・ソース間の
逆方向の寄生ダイオードに電流が流れないように構成し
たので、充電回路に充電電源が接続されていないとき
に、第２のＭＯＳトランジスタの寄生ダイオードを介し
て２次電池から電流が流れることを防止でき、誤動作の
可能性を無くすことができると共に、無用な消費電流を
抑えることができるという効果がある。
【図１】本発明の一実施例の回路図である。
【図２】従来例の回路図である。
１ 電圧比較回路 ２ 基板電位設定回路 Ａ１ 第１のオペアンプ Ａ２ 第２のオペアンプ Ｑ１ 第１のＭＯＳトランジスタ Ｑ２ 第２のＭＯＳトランジスタ Ｑ３ 第３のＭＯＳトランジスタ Ｑ４ 第４のＭＯＳトランジスタ Ｂ ２次電池 Ｅ 充電電源 Ｖｋ 基準電圧 Ｎ１ インバータ Ｒ１ 抵抗 Ｃ 検知回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−261340（ＪＰ，Ａ) 特開 昭64−47233（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02J 7/00 - 7/12 H02J 7/34 - 7/36
Claims (1)
- 【請求項１】 ゲート及びソースを共通接続されてカ
レントミラー回路を構成する第１及び第２のＭＯＳトラ
ンジスタと、第１のＭＯＳトランジスタのドレインを一
方の入力端子に接続され他方の入力端子に基準電圧を印
加され出力端子を第１及び第２のＭＯＳトランジスタの
ゲートに接続されたオペアンプと、第１のＭＯＳトラン
ジスタのドレインを接地する抵抗と、第２のＭＯＳトラ
ンジスタのドレインと接地電位の間に接続される２次電
池と、第１及び第２のＭＯＳトランジスタのソースと接
地電位の間に接続される充電電源とを備える定電流充電
回路において、第２のＭＯＳトランジスタのソース電位
とドレイン電位を比較する電圧比較回路と、この電圧比
較回路の出力に基づいて第２のＭＯＳトランジスタのド
レイン・ソース間の逆方向寄生ダイオードが導通しない
極性に第１及び第２のＭＯＳトランジスタの基板電位を
切り替える基板電位設定回路を設けたことを特徴とする
定電流充電回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03821092A JP3250249B2 (ja) | 1992-02-25 | 1992-02-25 | 定電流充電回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03821092A JP3250249B2 (ja) | 1992-02-25 | 1992-02-25 | 定電流充電回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05236669A JPH05236669A (ja) | 1993-09-10 |
| JP3250249B2 true JP3250249B2 (ja) | 2002-01-28 |
Family
ID=12518960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03821092A Expired - Fee Related JP3250249B2 (ja) | 1992-02-25 | 1992-02-25 | 定電流充電回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3250249B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100715401B1 (ko) * | 2006-02-02 | 2007-05-07 | 삼성전자주식회사 | 배터리 충전기 및 배터리 충전 방법 |
| JP6586853B2 (ja) | 2015-10-19 | 2019-10-09 | アイシン精機株式会社 | 電流源回路及び検出回路 |
-
1992
- 1992-02-25 JP JP03821092A patent/JP3250249B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05236669A (ja) | 1993-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1589414A (en) | Fet driver circuits | |
| JPH0119297B2 (ja) | ||
| EP0130273A2 (en) | FET driver circuit | |
| US4129794A (en) | Electrical integrated circuit chips | |
| JP2000022456A (ja) | 半導体集積回路 | |
| JPH057931B2 (ja) | ||
| JP2652061B2 (ja) | 中間電位発生回路 | |
| JPH0878972A (ja) | 電圧ホロワ形電力増幅段 | |
| EP0129553A1 (en) | Comparator circuit having reduced input bias current | |
| JPH0716157B2 (ja) | Ｍｏｓ大電流出力バッファ | |
| JP3250249B2 (ja) | 定電流充電回路 | |
| WO1988005228A1 (en) | Ttl compatible cmos input circuit | |
| JP3089873B2 (ja) | 出力回路 | |
| EP0802604A3 (en) | Protection circuit | |
| US4677325A (en) | High voltage MOSFET switch | |
| JPH08293744A (ja) | 半導体回路 | |
| JP3389291B2 (ja) | 高速電流感知増幅器 | |
| JP3904077B2 (ja) | 二次電池用充電制御装置 | |
| JPS61157115A (ja) | 「シユートスルー」電流抑制手段を具備したｃｍｏｓ | |
| US5606481A (en) | Overvoltage protection for battery powered equipment | |
| JPH05244736A (ja) | 給電装置 | |
| JPH06105856B2 (ja) | 定電流源回路 | |
| JP2882332B2 (ja) | 電源回路 | |
| JPH1169624A (ja) | 突入電流制限付スイッチ回路 | |
| JP3192437B2 (ja) | 電源用ｉｃの短絡保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081116 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081116 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091116 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091116 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |