JP4213945B2 - 半導体レーザ駆動装置 - Google Patents
半導体レーザ駆動装置 Download PDFInfo
- Publication number
- JP4213945B2 JP4213945B2 JP2002318086A JP2002318086A JP4213945B2 JP 4213945 B2 JP4213945 B2 JP 4213945B2 JP 2002318086 A JP2002318086 A JP 2002318086A JP 2002318086 A JP2002318086 A JP 2002318086A JP 4213945 B2 JP4213945 B2 JP 4213945B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit unit
- current
- switch circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の属する技術分野】
本発明は、レーザープリンタの光書き込み、光データ通信、光ディスク等に用いられる半導体レーザ駆動装置に関し、特にサンプルホールド回路を備えた半導体レーザ駆動装置に関するものである。
【0002】
【従来の技術】
半導体レーザは、小型で安価で電流を流すだけで容易にレーザ光を得ることができるため、プリンタ、光ディスク及び光通信等の分野で広く使用されている。しかし、半導体レーザの電流−光出力特性は温度依存性を有するため、一定の光出力を得るためには半導体レーザの光量制御を行う必要があり、該光量制御は、APC(Automatic Power Control)と呼ばれている。
【0003】
APCは、半導体レーザに内蔵されているフォトダイオード(PinPD:PIN Photo Diode)の出力電流を用いて行われる。フォトダイオードは、半導体レーザの発光量に応じた電流を出力し、しかもその出力電流は温度依存性を持たないため、該出力電流の電流値をモニタすることによって半導体レーザの光出力を一定に制御することができる。
【0004】
図5は、APC回路を使用した半導体レーザ駆動装置の従来例を示した図であり、図5を用いてAPC回路の動作について説明する。
図5のAPC回路100において、アナログスイッチ103が制御回路101からのASW制御信号Saによってオンしている状態がAPC作動中であり、制御回路101からのデータ信号Sdがスイッチ回路106に入力され、スイッチ回路106がオンすると、レーザダイオードLDが発光する。フォトダイオードPDは、レーザダイオードLDの発光量に比例した電流を可変抵抗108に供給し、可変抵抗108の両端電圧が上昇する。フォトダイオードPDと可変抵抗108との接続部の電圧は、演算増幅器102の反転入力端に入力される。
【0005】
演算増幅器102の非反転入力端には基準電圧発生回路107からの所定の基準電圧Vrが入力されていることから、演算増幅器102の出力電圧は、電圧−電流変換回路105で電流に変換され、可変抵抗108の両端の電圧が基準電圧Vrに等しくなるまで、レーザダイオードLDの電流を増減させる。一方、ホールドコンデンサ104が演算増幅器102の出力電圧で充電されていることから、ホールドコンデンサ104の高圧側電圧(以下、ホールドコンデンサ104の電圧と呼ぶ)は、演算増幅器102の出力電圧と同じになる。アナログスイッチ103がオフすると、このときの演算増幅器102の出力電圧が、ホールドコンデンサ104に充電されて記憶される。
【0006】
通常動作時は、アナログスイッチ103のオン及びオフは短時間(数μsec〜数msec)周期で繰り返されているが、レーザダイオードLDが点灯中に、製造時の検査工程や何らかの事故が発生して、アナログスイッチ103がオフしている期間が数秒から数十秒に達する場合がある。このような状態のときに、演算増幅器102の出力電圧が、電源電圧Vdd側か、接地電圧側に大きく振れていると、演算増幅器102の出力電圧がアナログスイッチ103のリーク電流となってホールドコンデンサ104を充放電し、ホールドコンデンサ104の電圧を変化させていた。
【0007】
しかし、従来はホールドコンデンサ104が集積回路に外付けされ、ホールドコンデンサ104にかなり大きな容量のものが使用されていたため、前記リーク電流によるホールドコンデンサ104の電圧変化はわずかであり、特に問題にはならなかった。例えば、リーク電流が1pAで、ホールドコンデンサ104の容量が10000pFの場合、APC回路100の動作が10秒間停止した場合でも、ホールドコンデンサ104の電圧変化は1mVと小さく、無視できるレベルであった。
【0008】
【発明が解決しようとする課題】
しかし、近年、部品点数の削減によるコスト低減や小型化等のため、ホールドコンデンサ104も集積回路に内蔵させる必要が高まってきた。従来使用されていたホールドコンデンサ104の容量を半導体で構成するには、非常に大きなチップ面積が必要となることから実用的ではなく、ホールドコンデンサ104の容量をできるだけ小さくする必要があった。
【0009】
半導体で集積できる静電容量はせいぜい100pF程度であり、ホールドコンデンサ104の容量を100pF程度まで小さくすると、前記のように、アナログスイッチ103がオフしている期間が数秒から数十秒に達した場合、アナログスイッチ103のリーク電流による、ホールドコンデンサ104の電圧変化を無視することができなくなってきた。例えば、リーク電流が1pAで、ホールドコンデンサ104の容量が100pFの場合、APC回路100の動作が10秒間停止すると、ホールドコンデンサ104の電圧変化は100mVになる。このような大きな電圧変化がレーザダイオードLDの光量を増加させると、レーザダイオードLDの光出力の絶対最大定格値を超える場合があり、レーザダイオードLDの不具合が発生するという問題があった。
【0010】
本発明は、上記のような問題を解決するためになされたものであり、ホールドコンデンサの容量を半導体に集積できるレベルまで小さくしても、レーザダイオードの電流増加を防止することができるAPC回路を備えた半導体レーザ駆動装置を得ることを目的とする。
【0011】
【課題を解決するための手段】
この発明に係る半導体レーザ駆動装置は、レーザダイオードの光量をモニタして該光量に応じた電流を出力するフォトダイオードの出力電流を検出し、該検出した出力電流に基づいて前記レーザダイオードの光量が所定値になるように制御するAPC回路を備えた半導体レーザ駆動装置において、
前記フォトダイオードの出力電流を電圧に変換して出力する電流−電圧変換回路部と、
入力された電圧を電流に変換して前記レーザダイオードに供給する電圧−電流変換回路部と、
前記電流−電圧変換回路部からの出力電圧があらかじめ設定された所定値になるように該電圧−電流変換回路部の入力電圧を制御して前記レーザダイオードの光量を制御する光量制御回路部と、
入力された第1制御信号に応じて、該光量制御回路部から出力された電圧の前記電圧−電流変換回路部への出力制御を行う第1スイッチ回路部と、
前記光量制御回路部から該第1スイッチ回路部を介して前記電圧−電流変換回路部に出力された電圧を保持するコンデンサからなる電圧保持回路部と、
入力された第2制御信号に応じて、前記光量制御回路部と第1スイッチ回路部の接続部を所定の電圧に接続する第2スイッチ回路部と、
入力された第3制御信号に応じて、前記電圧−電流変換回路部から出力された出力電流の前記レーザダイオードへの供給制御を行う第3スイッチ回路部と、
前記第1スイッチ回路部、第2スイッチ回路部及び第3スイッチ回路部に対して、対応する前記第1制御信号、第2制御信号及び第3制御信号をそれぞれ出力して動作制御を行う制御回路部と、
を備え、
前記制御回路部は、前記第2スイッチ回路部をオフさせて遮断状態にした後、前記第1スイッチ回路部をオンさせて前記接続動作を行わせ、前記第1スイッチ回路部をオフさせた遮断状態にした後、前記第2スイッチ回路部をオンさせて前記接続動作を行わせるものである。
【0014】
一方、前記光量制御回路部は、所定の基準電圧を生成して出力する基準電圧発生回路と、前記電流−電圧変換回路部の出力電圧と該基準電圧との電圧を比較し、該比較結果を示す電圧を出力する電圧比較回路とを備え、該電圧比較回路、前記電圧−電流変換回路部、第1スイッチ回路部、電圧保持回路部、第2スイッチ回路部及び制御回路部は1つのICに集積されるようにしてもよい。
【0015】
【発明の実施の形態】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第1の実施の形態.
図1は、本発明の第1の実施の形態における半導体レーザ駆動装置の例を示した図である。
図1において、半導体レーザ駆動装置1は、演算増幅器2、アナログスイッチ3、演算増幅器2の出力電圧を記憶するホールドコンデンサ4、電圧−電流変換回路5、入力された制御信号に応じてスイッチングを行うスイッチ回路6、可変抵抗7及び所定の基準電圧Vrを生成して出力する基準電圧発生回路8を備えている。
【0016】
更に、半導体レーザ駆動装置1は、インバータ9、Nチャネル型MOSトランジスタ(以下、NMOSトランジスタと呼ぶ)10、アナログスイッチ3とスイッチ回路6とNMOSトランジスタ10の動作制御をそれぞれ行う制御回路11及びフォトダイオードPDを備えている。なお、図1では、演算増幅器2の出力電圧が大きくなるほどレーザダイオードLDに流れる電流が増加する場合を例にして示している。また、演算増幅器2及び基準電圧発生回路8は光量制御回路部をなすと共に演算増幅器2は電圧比較回路をなし、アナログスイッチ3は第1スイッチ回路部を、ホールドコンデンサ4は電圧保持回路部を、可変抵抗7は電流−電圧変換回路部を、インバータ9及びNMOSトランジスタ10は第2スイッチ回路部を、制御回路11は制御回路部をそれぞれなす。
【0017】
演算増幅器2の非反転入力端と接地電圧との間に基準電圧発生回路8が接続され、演算増幅器2の非反転入力端には基準電圧発生回路8からの基準電圧Vrが入力されている。演算増幅器2の出力端はアナログスイッチ3の一端に接続され、該接続部と接地電圧との間にNMOSトランジスタ10が接続されている。NMOSトランジスタ10のゲートには、制御回路11からの制御信号Scがインバータ9で信号レベルが反転されて入力されている。
【0018】
アナログスイッチ3の他端は電圧−電流変換回路5に接続され、該接続部と接地電圧との間にはホールドコンデンサ4が接続されている。アナログスイッチ3は、制御回路11からASW制御信号Saが入力され、該入力されたASW制御信号Saに応じてスイッチングを行う。このことにより、アナログスイッチ3は、ホールドコンデンサ4の高圧側電圧(以下、ホールドコンデンサ4の電圧と呼ぶ)をホールドするために、ホールドコンデンサ4と演算増幅器2の出力端との接続の切断を行う。なお、ASW制御信号Saが第1制御信号をなし、制御信号Scが第2制御信号をなす。
【0019】
電圧−電流変換回路5は、入力された電圧をレーザダイオードLDの駆動電流に変換するものであり、スイッチ回路6を介してレーザダイオードLDのカソードに接続され、レーザダイオードLDのアノードは電源電圧Vddに接続されている。スイッチ回路6は、制御回路11からDATA信号Sdが入力され、該入力されたDATA信号Sdに応じてスイッチングを行う。このことにより、スイッチ回路6は、レーザダイオードLDに駆動電流を供給するために、電圧−電流変換回路5とレーザダイオードLDとの接続制御を行う。一方、フォトダイオードPDのカソードは電源電圧に接続され、フォトダイオードPDのアノードと接地電圧との間に可変抵抗7が接続されている。また、フォトダイオードPDのアノードと可変抵抗7との接続部は演算増幅器2の反転入力端に接続されている。
【0020】
図2は、アナログスイッチ3の回路例を示した図であり、図2において、アナログスイッチ3は、NMOSトランジスタ21、Pチャネル型MOSトランジスタ(以下、PMOSトランジスタと呼ぶ)22及びインバータ23で構成されている。
NMOSトランジスタ21及びPMOSトランジスタ22は並列に接続されており、該一方の接続部Aはホールドコンデンサ4と電圧−電流変換回路5にそれぞれ接続され、他方の接続部Bは演算増幅器2の出力端及びNMOSトランジスタ10のドレインにそれぞれ接続されている。
【0021】
また、NMOSトランジスタ21のゲートには制御回路11からのASW制御信号Saが入力されると共に、該ASW制御信号Saはインバータ23で信号レベルが反転されてPMOSトランジスタ22のゲートに入力される。更に、NMOSトランジスタ21のサブストレートゲート(バックゲート)は接地電圧に接続され、PMOSトランジスタ22のサブストレートゲートは電源電圧Vddに接続されている。このような構成において、ASW制御信号Saがハイレベルになると、NMOSトランジスタ21及びPMOSトランジスタ22がそれぞれオンし、ASW制御信号Saがローレベルになると、NMOSトランジスタ21及びPMOSトランジスタ22がそれぞれオフする。
【0022】
このような構成において、アナログスイッチ3がASW制御信号Saによりオンして導通した状態がAPC作動状態であり、DATA信号Sdがスイッチ回路6に入力され、スイッチ回路6がオンして導通状態になると、レーザダイオードLDが発光する。フォトダイオードPDは、レーザダイオードLDの発光量をモニタしレーザダイオードLDの発光量に比例した電流を可変抵抗7に供給し、可変抵抗7は、フォトダイオードPDから供給された電流を電圧Vpdに変換し、該電圧Vpdは演算増幅器2の反転入力端に入力される。
【0023】
演算増幅器2は、入力された電圧Vpdが基準電圧Vrに等しくなるように、電圧−電流変換回路5に入力される電圧を制御してレーザダイオードLDに流れる電流を制御し、レーザダイオードLDの発光量を制御する。また、ホールドコンデンサ4の電圧は、演算増幅器2の出力電圧で充電されているため、演算増幅器2の出力電圧と同じである。アナログスイッチ3がオフすると、このときの演算増幅器2の出力電圧が、ホールドコンデンサ4に記憶される。
【0024】
一方、制御回路11は、アナログスイッチ3をオンさせる場合、制御信号ScをハイレベルにしてNMOSトランジスタ10をオフさせた後、ASW制御信号Saをハイレベルにしてアナログスイッチ3をオンさせる。また、制御回路11は、アナログスイッチ3をオフさせる場合は、ASW制御信号Saをローレベルにしてアナログスイッチ3をオフさせた後、制御信号ScをローレベルにしてNMOSトランジスタ10をオンさせる。
【0025】
図3は、制御回路11の動作例を示したタイミングチャートである。図3を用いて、各部の動作をもう少し詳細に説明する。
APC動作を行うため、制御回路11は、まずDATA信号SdをハイレベルにしてレーザダイオードLDを点灯させる。制御回路11は、フォトダイオードPD及び演算増幅器2のセトリング時間を考慮して、レーザダイオードLDを点灯する前後のタイミングで、ASW制御信号Saをハイレベルにする前に制御信号Scをまずハイレベルにする。また、制御回路11は、ASW制御信号Saをローレベルにしてアナログスイッチ3をオフさせる場合は、ASW制御信号Saをローレベルにした後、制御信号ScをローレベルにしてNMOSトランジスタ10をオンさせ、接続部Bを接地電圧に接続する。この後、制御回路11は、DATA信号Sdをローレベルにし、レーザダイオードLDを消灯させる。
【0026】
このように、制御回路11は、アナログスイッチ3をオンさせている状態では、NMOSトランジスタ10をオフさせ、アナログスイッチ3をオフさせている状態では、NMOSトランジスタ10をオンさせて接続部Bを接地電圧に接続するようにした。このことから、アナログスイッチ3にリーク電流が流れても、ホールドコンデンサ4の電圧は低下する方向であり、万一事故等で、レーザダイオードLDが点灯した状態でアナログスイッチ3がオフしている期間が長くなったり、アナログスイッチ3がオフした後でレーザダイオードLDが点灯しても、レーザダイオードLDの電流を増大させて、レーザダイオードLDの最大定格電流値を超えることによる不具合の発生を防止することができる。
【0027】
このため、ホールドコンデンサの容量を小さくすることができ、ホールドコンデンサをIC内に設けることができる。図1の場合、演算増幅器2、アナログスイッチ3、ホールドコンデンサ4、電圧−電流変換回路5、スイッチ回路6、インバータ9、NMOSトランジスタ10及び制御回路11が1つのICに集積される。
【0028】
なお、前記説明では、演算増幅器2の出力電圧が大きくなるほどレーザダイオードLDに流れる電流が増加する場合を例にしたが、演算増幅器2の出力電圧が大きくなるほどレーザダイオードLDに流れる電流が減少する場合は、図4で示すように、インバータ9及びNMOSトランジスタ10の代わりに、PMOSトランジスタ25を設けるようにする。
【0029】
図4において、電源電圧Vddと接続部Bとの間にPMOSトランジスタ25を接続し、該PMOSトランジスタ25のゲートには制御信号Scが入力される。このようにしても、図1で示した場合と同様の効果を得ることができ、この場合、演算増幅器2、アナログスイッチ3、ホールドコンデンサ4、電圧−電流変換回路5、スイッチ回路6、PMOSトランジスタ25及び制御回路11が1つのICに集積され、PMOSトランジスタ25は第2スイッチ回路部をなす。
【0030】
【発明の効果】
上記の説明から明らかなように、本発明の半導体レーザ駆動装置によれば、レーザダイオードの電流が最大定格値を超えることなく電圧保持回路部のコンデンサの容量を小さくすることができるため、従来ICに外付けされていた該コンデンサを他の回路要素と共に1つのICに集積させることができ、装置の小型化及びコストの低減を図ることができる。
【図面の簡単な説明】
【図1】 本発明の第1の実施の形態における半導体レーザ駆動装置の例を示した図である。
【図2】 図1のアナログスイッチ3の回路例を示した図である。
【図3】 図1の制御回路11の動作例を示したタイミングチャートである。
【図4】 本発明の第1の実施の形態における半導体レーザ駆動装置の変形例を示した図である。
【図5】 APC回路を使用した半導体レーザ駆動装置の従来例を示した図である。
【符号の説明】
1 半導体レーザ駆動装置
2 演算増幅器
3 アナログスイッチ
4 ホールドコンデンサ
5 電圧−電流変換回路
6 スイッチ回路
7 可変抵抗
8 基準電圧発生回路
9 インバータ
10 NMOSトランジスタ
11 制御回路
25 PMOSトランジスタ
LD レーザダイオード
PD フォトダイオード
Claims (2)
- レーザダイオードの光量をモニタして該光量に応じた電流を出力するフォトダイオードの出力電流を検出し、該検出した出力電流に基づいて前記レーザダイオードの光量が所定値になるように制御するAPC回路を備えた半導体レーザ駆動装置において、
前記フォトダイオードの出力電流を電圧に変換して出力する電流−電圧変換回路部と、
入力された電圧を電流に変換して前記レーザダイオードに供給する電圧−電流変換回路部と、
前記電流−電圧変換回路部からの出力電圧があらかじめ設定された所定値になるように該電圧−電流変換回路部の入力電圧を制御して前記レーザダイオードの光量を制御する光量制御回路部と、
入力された第1制御信号に応じて、該光量制御回路部から出力された電圧の前記電圧−電流変換回路部への出力制御を行う第1スイッチ回路部と、
前記光量制御回路部から該第1スイッチ回路部を介して前記電圧−電流変換回路部に出力された電圧を保持するコンデンサからなる電圧保持回路部と、
入力された第2制御信号に応じて、前記光量制御回路部と第1スイッチ回路部の接続部を所定の電圧に接続する第2スイッチ回路部と、
入力された第3制御信号に応じて、前記電圧−電流変換回路部から出力された出力電流の前記レーザダイオードへの供給制御を行う第3スイッチ回路部と、
前記第1スイッチ回路部、第2スイッチ回路部及び第3スイッチ回路部に対して、対応する前記第1制御信号、第2制御信号及び第3制御信号をそれぞれ出力して動作制御を行う制御回路部と、
を備え、
前記制御回路部は、前記第2スイッチ回路部をオフさせて遮断状態にした後、前記第1スイッチ回路部をオンさせて前記接続動作を行わせ、前記第1スイッチ回路部をオフさせた遮断状態にした後、前記第2スイッチ回路部をオンさせて前記接続動作を行わせることを特徴とする半導体レーザ駆動装置。 - 前記光量制御回路部は、所定の基準電圧を生成して出力する基準電圧発生回路と、前記電流−電圧変換回路部の出力電圧と該基準電圧との電圧を比較し、該比較結果を示す電圧を出力する電圧比較回路とを備え、該電圧比較回路、前記電圧−電流変換回路部、第1スイッチ回路部、電圧保持回路部、第2スイッチ回路部及び制御回路部は1つのICに集積されることを特徴とする請求項1記載の半導体レーザ駆動装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002318086A JP4213945B2 (ja) | 2002-10-31 | 2002-10-31 | 半導体レーザ駆動装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002318086A JP4213945B2 (ja) | 2002-10-31 | 2002-10-31 | 半導体レーザ駆動装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004153114A JP2004153114A (ja) | 2004-05-27 |
JP4213945B2 true JP4213945B2 (ja) | 2009-01-28 |
Family
ID=32461310
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002318086A Expired - Fee Related JP4213945B2 (ja) | 2002-10-31 | 2002-10-31 | 半導体レーザ駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4213945B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8724082B2 (en) | 2010-03-04 | 2014-05-13 | Ricoh Company, Ltd. | Semiconductor laser driver and image forming apparatus incorporating same |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5163116B2 (ja) | 2007-12-28 | 2013-03-13 | 株式会社リコー | 半導体レーザ駆動装置及びその半導体レーザ駆動装置を備えた画像形成装置 |
CN102468603B (zh) * | 2011-11-29 | 2013-07-03 | 厦门优迅高速芯片有限公司 | 一种稳定消光比的激光器驱动电路 |
-
2002
- 2002-10-31 JP JP2002318086A patent/JP4213945B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8724082B2 (en) | 2010-03-04 | 2014-05-13 | Ricoh Company, Ltd. | Semiconductor laser driver and image forming apparatus incorporating same |
Also Published As
Publication number | Publication date |
---|---|
JP2004153114A (ja) | 2004-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1148405B1 (fr) | Régulateur linéaire à faible surtension en régime transitoire | |
US6466595B2 (en) | Laser diode driving method and circuit which provides an automatic power control capable of shortening the start-up period | |
US8483250B2 (en) | Semiconductor laser driving device and image forming apparatus having the same | |
US7480320B2 (en) | Semiconductor laser driving device, semiconductor laser driving method, and image forming apparatus using semiconductor laser driving device | |
JP4312573B2 (ja) | 半導体レーザ駆動回路 | |
JP4570862B2 (ja) | 半導体レーザ駆動回路 | |
US7973593B2 (en) | Reference voltage generation circuit and start-up control method therefor | |
US7856039B2 (en) | Semiconductor device and semiconductor laser driving device | |
JP4125582B2 (ja) | 半導体レーザ駆動装置 | |
JP4213945B2 (ja) | 半導体レーザ駆動装置 | |
JP4108321B2 (ja) | 半導体レーザ装置 | |
JP5446223B2 (ja) | 半導体レーザ駆動装置及びその半導体レーザ駆動装置を備えた画像形成装置 | |
US20050105573A1 (en) | Driver circuit for a semiconductor laser diode with a short time constant of the feedback loop | |
JP4109815B2 (ja) | レーザダイオード駆動装置およびレーザダイオード駆動方法 | |
US5661739A (en) | Semiconductor laser driving circuit | |
US7141936B2 (en) | Driving circuit for light emitting diode | |
JP4337842B2 (ja) | 光送信回路 | |
JP4141807B2 (ja) | 半導体レーザ駆動装置 | |
JPH07273388A (ja) | 光送信器 | |
JP3368442B2 (ja) | Ld駆動電流制限回路 | |
US7227119B2 (en) | Current voltage converter circuit | |
JP2005268338A (ja) | レーザー駆動回路 | |
JPS6251280A (ja) | 半導体レ−ザ駆動回路 | |
CN117917867A (zh) | 一种rssi电路 | |
KR20000014427U (ko) | 레이저 광 출력 자동 조절 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081028 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081031 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |