JP4109815B2 - レーザダイオード駆動装置およびレーザダイオード駆動方法 - Google Patents
レーザダイオード駆動装置およびレーザダイオード駆動方法 Download PDFInfo
- Publication number
- JP4109815B2 JP4109815B2 JP2000056370A JP2000056370A JP4109815B2 JP 4109815 B2 JP4109815 B2 JP 4109815B2 JP 2000056370 A JP2000056370 A JP 2000056370A JP 2000056370 A JP2000056370 A JP 2000056370A JP 4109815 B2 JP4109815 B2 JP 4109815B2
- Authority
- JP
- Japan
- Prior art keywords
- laser diode
- current
- signal
- monitor signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Laser Beam Printer (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、レーザダイオードからの発光量が所望の光量になるように駆動電流を制御する、レーザダイオード駆動装置およびレーザダイオード駆動方法に関するものである。
【０００２】
【従来の技術】
従来から、デジタル光通信や電子写真などの分野において、電気パルス信号を光パルスに変換する為の発光素子としてレーザダイオードが用いられている。そして、発光素子の動作温度が変化したとしても、所望の発光量が得られるよう種々の工夫がなされてきた。
【０００３】
しかしながら、レーザダイオードの発光特性は、動作温度に大きく依存しており、動作温度の変化に伴い、所望の光量を得るためにレーザダイオード駆動電流を制御する必要がある。
【０００４】
図１は、従来から知られている、レーザダイオードのＡＰＣ（Auto Power Control）回路の一例を示す。すなわち本図は、カソード駆動タイプレーザダイオードのパルス電流制御によるレーザダイオード駆動回路を示す。
【０００５】
図１において、１０１はコンパレータ回路、１０２はサンプル／ホールド回路、１０３はホールドコンデンサ（ＣH）、１０４は電流増幅回路、１０５は基準電流源（Ｉ0）、１０６はスイッチング回路、１０７はレーザダイオード（ＬＤ）、１０８はフォトダイオード（ＰＤ）、１０９はモニタ抵抗（Ｒｍ）である。
【０００６】
コンパレータ回路１０１の正極端子には第１の基準電圧Ｖｒｅｆ１が入力されており、出力はサンプル／ホールド回路１０２に入力されている。サンプル／ホールド回路１０２には、ホールドコンデンサ１０３（ＣH）が接続されている。ホールドコンデンサ１０３（ＣH）の出力は、電流増幅回路１０４の正極端子に入力されている。電流増幅回路１０４には基準電流源１０５（Ｉ0）が接続されており、その出力はスイッチング回路１０６に入力されている。他方、電流増幅回路１０４の負極端子には、第２の基準電圧Ｖｒｅｆ２が入力されている。スイッチング回路１０６は、パルス変調データ信号Ｄａｔａによりオン・オフ動作する。
【０００７】
スイッチング回路１０６の出力端は、レーザダイオード１０７のカソードに接続されており、駆動電流Ｉｄｒｖを供給している。レーザダイオード１０７のアノードは、電源ＶＣＣに接続されている。レーザダイオード１０７の光量をモニタするフォトダイオード１０８のカソードは、電源ＶＣＣに接続されており、フォトダイオード１０８アノードはモニタ抵抗１０９（Ｒｍ）に接続されてモニタ電流（Ｉｍ）をモニタ抵抗１０９（Ｒｍ）に流すことにより、モニタ電圧（Ｖｍ）を発生させている。このモニタ電圧（Ｖｍ）は、コンパレータ回路１０１の負極端子に帰還入力されている。
【０００８】
次に、この図１に示した従来例の動作を簡単に説明する。
【０００９】
サンプル／ホールド回路がサンプリング状態にある期間中（以下、ＡＰＣ（Auto Power Control）動作中という）、スイッチング回路１０６は、入力データ（Ｄａｔａ）により、レーザダイオード１０７が全面発光状態になるよう設定する。この状態で、レーザダイオード１０７の発光量が所望の光量になるよう、フォトダイオード１０８でレーザダイオード１０７の発光量をモニタし、その発光量に比例したモニタ電流Ｉｍを発生させる。そして、モニタ電流Ｉｍをモニタ抵抗１０９（Ｒｍ）に流すことにより、モニタ電圧Ｖｍを発生させる。
【００１０】
このモニタ電圧Ｖｍが、目標値である第１の基準電圧Ｖｒｅｆ１と一致するように、電流増幅回路１０４が基準電流源Ｉ0をもとに駆動電流Ｉｄｒｖを制御する。
【００１１】
また、サンプル／ホールド回路１０２がホールド期間中にあるときには、入力データ（Ｄａｔａ）に応じてスイッチング回路１０６がオン・オフ動作し、駆動電流Ｉｄｒｖにパルス幅変調を与える。
【００１２】
【発明が解決しようとする課題】
しかしながら、上述した従来の技術では、フォトダイオード（ＰＤ）端子の寄生容量とモニタ抵抗（Ｒｍ）で時定数回路が構成されているので、消灯状態からＡＰＣ動作に移行した直後、モニタ電圧Ｖｍが目標電圧Ｖｒｅｆ１に達するまでにかなりの時間がかかってしまうといる問題があった。
【００１３】
図２は、消灯状態からＡＰＣ動作が始まる過程を図示している。本図に示すように、時刻ｔ１でレーザ光量がすでに目標値に達していたとしても、モニタ電圧Ｖｍが遅れて立ち上がっていく為、目標電圧Ｖｒｅｆ１になっていない。それゆえ、図１に示したＡＰＣ回路は、レーザダイオード（ＬＤ）１０７の発光量が不足しているものと判定し、さらに駆動電流Ｉｄｒｖを大きくするよう動作する。これにより、発光量は目標値を越えてさらに大きくなり、モニタ電圧Ｖｍが遅れて目標値を越えたとき（時刻ｔ２）、今度は、図１のＡＰＣ回路は、発光量が過剰であると判断し、駆動電流を少なくするように動作する。その結果、ＡＰＣ動作中のハンチング現象を引き起こすことになる。
【００１４】
この現象は、例えば数十ｍＷ程度のレーザダイオードあるいはモニタ電流Ｉｍが微少（数百μＡ程度）なレーザダイオードを用いた場合、時定数が大きなものとなってしまい特に問題である。より具体的には、この場合、ＡＰＣ期間が数μｓｅｃでは完了できず、制御を収束させる為に十分長いＡＰＣ期間が必要になってしまうという問題が生じる。
【００１５】
一方、近年の複写機やレーザビームプリンタ（ＬＰＢ）の動作周波数の高速化は著しく、ＡＰＣが行える時間は短くなってきている。近い将来、数μｓｅｃの期間内にＡＰＣ動作を完了しなければならないことは十分に考えられることであり、上述した課題は、避けては通れないものである。
【００１６】
また、レーザダイオードのスロープ効率が１ｍＷ／ｍＡ程度以上の大きいものを使用した場合、ＡＰＣ期間中のハンチング現象はより顕著に現れる。これに対して、従来の技術では、ホールドコンデンサ（ＣH）の容量値を大きくすることにより、ＡＰＣループの周波数特性を落とすことで対策している。
【００１７】
しかしながら、この対策は、発光量のハンチングの原因を根本的に改善したわけではなく、単にホールドコンデンサＣHの容量値を安易に大きくすることは、目標光量値に達するまでの時間を必要以上に長くしてしまうことにつながるという問題がある。
【００１８】
よって、本発明の目的は上述の点に鑑み、従来に比してＡＰＣ期間の短縮化を図ったレーザダイオード駆動装置およびレーザダイオード駆動方法を提供することにある。
【００１９】
【課題を解決するための手段】
上記の目的を達成するために、請求項１に係る本発明は、レーザダイオードの出力光を受光したフォトダイオードからの出力によるモニタ信号を一方の端子に入力し他方の端子に基準信号を入力するコンパレータを含む、前記コンパレータに入力されたモニタ信号に基づき前記レーザダイオードの駆動電流を制御する駆動手段を備えたレーザダイオード駆動装置であって、前記レーザダイオードの駆動電流を制御するために前記駆動手段を動作させるにあたり、前記モニタ信号に電圧を印加することにより所定値まで強制的に変化させる補助手段を具備し、前記駆動手段は、ＡＰＣ動作であるところの、前記レーザダイオードによる出力光を受光したことに応じた前記フォトダイオードからの出力によるモニタ信号を前記コンパレータの前記一方の端子に入力し、当該入力されたモニタ信号と前記基準信号の差分に基づき前記レーザダイオードの駆動電流を制御し、前記モニタ信号が基準信号と一致するように帰還制御を行う閉回路を含み、前記補助手段は、前記モニタ信号を強制的に変化させることのない前記ＡＰＣ動作を開始させる前に、前記モニタ信号を所定値まで強制的に変化させるべく、電圧を印加することによって前記所定値の電圧信号を、前記ＡＰＣを動作させた場合に前記閉回路における前記コンパレータの前記一端の端子に供給するものである。
【００２０】
請求項２に係る本発明は、請求項１に記載のレーザダイオード駆動装置において、前記補助手段により電圧印加することで前記モニタ信号を前記目標レベルまで強制的に変化させる動作は、前記駆動手段によりＡＰＣ動作を開始する直前に終了する。
【００２２】
請求項３に係る本発明は、請求項１または請求項２に記載のレーザダイオード駆動装置において、前記駆動手段は、前記レーザダイオードの出力光量が、前記目標レベルに相当する第１目標レベルに該当する第１の光量となるように駆動電流を制御する第１の駆動手段と、前記レーザダイオードの出力光量が第２目標レベルに該当する第２の光量となるように駆動電流を制御する第２の駆動手段とを有し、前記補助手段は、前記第１の駆動手段および前記第２の駆動手段にそれぞれ対応した第１の補助手段および第２の補助手段を有する。
【００２３】
請求項４に係る本発明は、請求項３に記載のレーザダイオード駆動装置において、前記第１の光量は点灯時の発光量に相当し、前記第２の光量は前記点灯時の発光量における１／Ｎ（Ｎ：２以上の整数）の発光量に相当する。
【００２５】
請求項５に係る本発明は、請求項１から請求項４のいずれか１項に記載のレーザダイオード駆動装置において、レーザダイオードの出力光量に対応した前記モニタ信号と予め定められた基準信号とを比較する比較手段と、前記比較手段の出力をホールド容量に保持するサンプル／ホールド手段と、前記モニタ信号が前記予め定められた基準信号の所定の割合に到達したとき、前記ホールド容量の充電電流および放電電流を徐々に減少させる充放電制御手段とを有し、前記駆動手段は、前記ホールド容量の端子間電圧に基づいて前記レーザダイオードの駆動電流を制御する。
【００２６】
請求項６に係る本発明は、請求項５に記載のレーザダイオード駆動装置において、前記比較手段のゲインを外部制御信号により制御することにより、前記基準信号の所定の割合を決定する。
【００２７】
請求項７に係る本発明は、レーザダイオードの出力光を受光したフォトダイオードからの出力によるモニタ信号を一方の端子に入力し他方の端子に目標レベルの基準信号を入力するコンパレータを含み、前記一方の端子に入力された前記フォトダイオードからの出力によるモニタ信号に基づき前記レーザダイオードの駆動電流を制御する駆動手段を備えたレーザダイオード駆動装置によるレーザダイオード駆動方法であって、前記レーザダイオードの駆動電流を制御するために前記駆動手段を動作させるにあたり、前記モニタ信号を目標レベルまで電圧印加により強制的に変化させる補助ステップを具備し、前記駆動手段は、ＡＰＣ動作であるところの、前記一方の端子に入力されたモニタ信号と前記目標レベルの基準信号との差分に基づき前記レーザダイオードの駆動電流を制御することで前記モニタ信号が基準信号と一致するように帰還制御を行う閉回路を含んでなり、前記補助ステップは、前記モニタ信号を強制的に変化させることのない前記ＡＰＣ動作を開始する直前に、前記モニタ信号を所定値まで強制的に変化させるべく、前記電圧印加による前記目標レベルの電圧信号を、前記ＡＰＣを動作を開始した直後に前記フォトダイオードからの出力によるモニタ信号が前記目標レベルになるように、前記閉回路における前記モニタ信号の出力部に強制的に印加するものである。
【００３５】
【発明の実施の形態】
以下、図面を参照して、本発明の各実施の形態を詳細に説明する。
【００３６】
実施の形態１
ここで述べる実施の形態１は、レーザダイオードに電流を供給して発光量を制御するレーザダイオード駆動回路のＡＰＣ動作において、ＡＰＣ動作を開始する前に、フォトダイオードから出力されるモニタ電流をモニタ電圧に変換する電流電圧変換回路の出力電圧を、入力電圧を目標電圧とする電圧増幅回路とスイッチング回路で構成されるブロックを電流電圧変換回路の出力に接続することにより、故意且つ急速に目標電圧にさせるものである。
【００３７】
すなわち、レーザダイオード駆動回路において、ＡＰＣ動作開始直前までにモニタ電圧を故意に且つ急速に目標電圧にすることによって、モニタ電圧の立ち上がりスピードによる遅れを補うことができ、ＡＰＣ動作直後のコンパレータ回路の誤動作判定によるハンチングを防ぐことができる。その結果、ＡＰＣ動作に必要な制御時間を短縮することができる。これは、特にフォトダイオードからのモニタ電流が微少なものに対して非常に有効である。
【００３８】
図３は、本発明を適用したレーザ駆動回路の第１の実施の形態を示すものである。本図において、１０１はコンパレータ回路、１０２はサンプル／ホールド回路、１０３はホールドコンデンサ（ＣH）、１０４は電流増幅回路、１０５は基準電流源（Ｉ0）、１０６は第１のスイッチング回路、１０７はレーザダイオード（ＬＤ）、１０８はフォトダイオード（ＰＤ）、１０９は電流電圧変換回路、１１０は電圧増幅回路、１１１は第２のスイッチング回路を示す。
【００３９】
コンパレータ回路１０１の正極端子には第１の基準電圧Ｖｒｅｆ１が入力されており、その出力はサンプル／ホールド回路１０２に入力されている。サンプル／ホールド回路１０２には、ホールドコンデンサ１０３（ＣH）が接続されている。ホールドコンデンサ１０３（ＣH）の出力は、電流増幅回路１０４の正極端子に入力されている。
【００４０】
電流増幅回路１０４には基準電流源１０５（Ｉ0）が接続されており、その出力はスイッチング回路１０６に入力されている。また、電流増幅回路１０４の負極端子には、第２の基準電圧Ｖｒｅｆ２が入力されている。スイッチング回路１０６はパルス変調データ信号Ｄａｔａによりオン・オフ動作する。スイッチング回路１０６の出力端は、レーザダイオード１０７のカソードに接続されており、駆動電流Ｉｄｒｖを供給する。
【００４１】
レーザダイオード１０７のアノードは、電源ＶＣＣに接続されている。レーザダイオード１０７の発光量を検出するフォトダイオード１０８のカソードは、電源ＶＣＣに接続されている。フォトダイオード１０８のアノードは電流電圧変換回路１０９に接続され、モニタ電流Ｉｍをこれに流すことにより、モニタ電圧Ｖｍを発生させ、このモニタ電圧Ｖｍをコンパレータ回路１０１の負極端子に帰還入力している。
【００４２】
電圧増幅回路１１０の正極端子には、第１の基準電圧Ｖｒｅｆ１が入力されており、負極端子は出力端子と短絡してある。電圧増幅回路１１０の出力は第２のスイッチング回路１１１に入力されている。第２のスイッチング回路１１１は、制御信号Ｓ１によってオン・オフ動作をする。第２のスイッチング回路１１１の出力は、コンパレータ回路１０１の負極端子に入力されている。
【００４３】
図４は、本実施の形態における制御信号のタイミングチャートを示す。まず、時刻ｔ１において、Ｄａｔａ信号は消灯状態から点灯状態に変化する。時刻ｔ２において、ＳＨ（サンプル／ホールド）信号はホールド状態からサンプリング状態に変化し、ＡＰＣ動作が開始する。Ｓ１信号は、時刻ｔ１からｔ２の期間のみオン状態になり、この期間をモニタ電圧準備期間とする。なお、Ｓ１信号のオンからオフへの状態の変化は、ＳＨ信号がサンプリング状態を示す前に終わっていることが望ましい。
【００４４】
次に、図５を用いて本実施の形態の動作を説明する。なお、ここではＡＰＣ動作期間についてのみ説明する。
【００４５】
時刻ｔ１において、Ｄａｔａ信号によりレーザダイオード１０７に駆動電流を供給する。それと同時に、図１の破線で囲んだブロックＡのスイッチング回路１１１が導通状態となり、モニタ電圧Ｖｍを到達すべき目標電圧である基準電圧Ｖｒｅｆ１に急速にもっていくように動作する。
【００４６】
時刻ｔ２において、スイッチング回路１１１は開放状態になり、モニタ電圧準備動作を終了する。これと同時に、サンプル／ホールド回路１０２がサンプリング状態になり、ＡＰＣ動作を開始する。
【００４７】
この時、既にモニタ電圧Ｖｍは目標値になっているので、ＡＰＣ動作開始直後の制御系の誤動作判定による発光量のハンチングを回避できる。その結果、ＡＰＣ動作の収束に必要な時間を短くすることができる。
【００４８】
図１の破線で囲んだブロックＡの具体的一例を図６に示す。これは、ＢｉＣＭＯＳプロセスを用いて、実現したものである。
【００４９】
図６において、Ｑ１，Ｑ２，Ｑ５はＮＰＮトランジスタ、Ｑ３，Ｑ４はＰＮＰトランジスタ、Ｒ１，Ｒ２は抵抗、Ｉ１〜Ｉ４は電流源、ＭＮ１はｎＭＯＳ、ＭＰ１，ＭＰ２，ＭＰ３はｐＭＯＳ、ｉＮＶはインバータを示している。
【００５０】
第１のＮＰＮトランジスタＱ１と第２のＮＰＮトランジスタＱ２は、エミッタカップルの構成を採っており、第１の電流源Ｉ１が接続されている。Ｑ１のベースは、第１のｐＭＯＳトランジスタＭＰ１のドレインに接続されており、さらにＭＰ１のドレインには第３の電流源Ｉ３が接続されている。ＭＰ１のゲートには第１の基準電圧Ｖｒｅｆ１が入力されている。Ｑ２のベースは、第２のｐＭＯＳトランジスタＭＰ２のドレインに接続されており、さらにＭＰ２のドレインには第４の電流源Ｉ４が接続されている。
【００５１】
Ｑ１のコレクタは、第１のＰＮＰトランジスタＱ３のコレクタおよびベースと第２のＰＮＰトランジスタＱ４のベースに接続されている。Ｑ３のエミッタには第１の抵抗Ｒ１が接続されており、Ｒ１の他端は電源ＶＣＣに接続されている。同様に、Ｑ４のエミッタには第２の抵抗Ｒ２が接続されており、Ｒ２の他端は電源ＶＣＣに接続されている。Ｑ２のコレクタは、Ｑ４のコレクタおよび第３のＮＰＮトランジスタＱ５のベースに接続されている。Ｑ５のコレクタはＶＣＣに接続されている。
【００５２】
Ｑ５のエミッタは、第２の電流源Ｉ２とＭＰ２のゲート、および、第１のｎＭＯＳトランジスタＭＮ１と第３のｐＭＯＳトランジスタＭＰ３で構成される双方向スイッチの一端に接続されている。この双方向スイッチの他端は、コンパレータ回路１０１の負極端子に接続されている。
【００５３】
ＭＮ１のゲートには制御信号Ｓ１が入力され、ＭＰ３のゲートには、インバータ（ＩＮＶ）を介して、Ｓ１信号の反転信号が入力されている。
【００５４】
なお、本実施の形態はカソード駆動タイプのレーザダイオードに対して説明したが、アノード駆動タイプのレーザダイオードに対しても、同様な原理で、本実施の形態を採用できることは勿論である。
【００５５】
（実施の形態による効果）
本実施の形態によれば、ＡＰＣ動作を開始する前までに、モニタ電圧を故意且つ急速に目標電圧にすることにより、モニタ電圧の立ち上がりスピードの遅れによるＡＰＣ動作直後のコンパレータの誤動作判定をなくし、ハンチング現象を回避することができる。その結果として、ＡＰＣ動作に必要な制御時間を短縮することができる。これは、フォトダイオードの微少なモニタ電流を扱う場合に有効である。
【００５６】
実施の形態２
ここで述べる実施の形態２は、レーザダイオードに電流を供給して点灯時の発光量および消灯時の発光量を制御するレーザダイオード駆動回路のＡＰＣ動作において、各ＡＰＣ動作を開始する前に、入力電圧を目標電圧とする電圧増幅回路とスイッチング回路で構成される回路を、電流電圧変換回路（フォトダイオードから出力されるモニタ電流をモニタ電圧に変換する回路）の出力端に接続する。そして、点灯時には所望の光量に相当する目標電圧に、消灯時には所望のＩ／Ｎの光量に相当する目標電圧に、故意且つ急速に目標電圧にさせる。
【００５７】
すなわち、本実施の形態によるレーザダイオード駆動回路において、オンＡＰＣ動作およびオフＡＰＣ動作開始直前までに、モニタ電圧をそれぞれの動作の目標電圧になるよう故意に且つ急速に行うによって、ＡＰＣ動作直後のコンパレータ回路の誤動作判定によるハンチングを防ぐことができる。その結果、ＡＰＣ動作に必要な制御時間を短縮することができる。特に、オフＡＰＣ動作を行った場合、モニタ電流は点灯時に得られる電流のＩ／Ｎになるので、モニタ電圧の立ち上がりスピードによる遅れを解決するのに非常に有効である。
【００５８】
上述した実施の形態１では、発光状態が所望の光量になるようにＡＰＣ動作（以下、オンＡＰＣ動作と呼ぶ）を行っているが、ここで述べる実施の形態２では、消灯状態を制御するＡＰＣ動作（以下、オフＡＰＣ動作と呼ぶ）に対しても、実施の形態１のブロックＡと同じ回路をオフＡＰＣ動作回路に追加することにより、同様な効果を得ることができる。なお、本実施の形態２では、与えられたＡＰＣ制御時間内にオンＡＰＣ動作とオフＡＰＣ動作を終了しなければならず、各ＡＰＣ動作に与えられる時間は非常に短くなる。したがって、モニタ電圧の立ち上がりの遅れは、大きな問題となるが、斯かる問題を解決している点で本実施の形態は格別なものである。
【００５９】
図７は、本発明を適用したレーザ駆動回路の第２の実施の形態を示すものである。本実施の形態は、所望の光量のＩ／Ｎの光量を実現するように駆動電流を制御し、これより、レーザダイオードのしきい値電流Ｉｔｈを推定する。所望の光量を制御するには、オンＡＰＣ動作により駆動電流Ｉｍａｘを決定する。消灯状態を制御するには、後に詳述する演算を行う。
【００６０】
図７において、１０１，２０１はコンパレータ回路、１０２，２０２はサンプル／ホールド回路、１０３，２０３はホールドコンデンサ（ＣH）、１０４，２０４は電流増幅回路、１０５，２０５は基準電流源（Ｉ0）、１０６は第１のスイッチング回路、１０７はレーザダイオード（ＬＤ）、１０８はフォトダイオード（ＰＤ）、１０９は電流電圧変換回路、１１０，２１０は電圧増幅回路、１１１は第２のスイッチング回路、２１１は第３のスイッチング回路、３０１は電流増幅回路、３０２は第４のスイッチング回路を示す。
【００６１】
第１のコンパレータ回路１０１の正極端子には第１の基準電圧Ｖｒｅｆ１１が入力されており、その出力は第１のサンプル／ホールド回路１０２に入力されている。第１のサンプル／ホールド回路１０２には、第１のホールドコンデンサ１０３（ＣH1）が接続されている。第１のホールドコンデンサ１０３（ＣH1）からの出力電圧は、第１の電流増幅回路１０４の正極端子に入力されている。第１の電流増幅回路１０４には第１の基準電流源１０５（Ｉ01）が接続されている。
【００６２】
第２のコンパレータ回路２０１の負極端子には第２の基準電圧Ｖｒｅｆ１２が入力されており、その出力は第２のサンプル／ホールド回路２０２に入力されている。第２のサンプル／ホールド回路２０２には、第２のホールドコンデンサ２０３（ＣH2）が接続されている。第２のホールドコンデンサ２０３（ＣH2）からの出力電圧は、第２の電流増幅回路２０４の正極端子に入力されている。第２の電流増幅回路２０４には第２の基準電流源２０５（Ｉ02）が接続されている。
【００６３】
第２の電流増幅回路２０４の出力端は、第３の電流増幅回路３０１に接続されている。第３の電流増幅回路３０１には制御信号としてＳ３が入力されており、Ｓ３が“Ｈ”の時ゲインは（Ｎ−１）／Ｎで、“Ｌ”のときゲインは１である。
【００６４】
オフセット電源Ｉｘは第４のスイッチング回路３０２を介して、第２の電流増幅回路２０４の出力に加算され、第１のスイッチング回路１０６に入力される。第４のスイッチング回路３０２には、制御信号としてＳ３が入力されており、Ｓ３が“Ｈ”の時ＯＦＦ状態であり、“Ｌ”の時ＯＮ状態になる。
【００６５】
レーザダイオード１０７に供給される電流Ｉｄｒｖは、第１の電流増幅回路１０４の出力電流Ｉｍａｘから、第１のスイッチング回路１０６の出力電流Ｉｐを減じた電流となる。
【００６６】
フォトダイオード１０８の出力は、電流電圧変換回路１０９に入力されており、その出力は第１のコンパレータ回路１０１の負極入力端および第２のコンパレータ回路２０１の正極入力端に入力されている。
【００６７】
また、第１のコンパレータ回路１０１の負極入力端には、第１の電圧増幅回路１１０と第２のスイッチング回路１１１を介して、所望の光量に値する第１の基準電圧Ｖｒｅｆ１１が入力される。さらに、第２のコンパレータ回路２０１の正極入力端には、第２の電圧増幅回路２１０と第３のスイッチング回路２１１を介して、所望の光量のＩ／Ｎに値する基準電圧Ｖｒｅｆ１２（＝Ｖｒｅｆ１１／Ｎ）が入力される。
【００６８】
次に、図８を用いて、本実施の形態の動作を説明する。
【００６９】
時刻ｔ１において、Ｄａｔａ信号は消灯状態（ＯＮ）から点灯状態（ＯＦＦ）に変化する。時刻ｔ２では、ＳＨ１信号はホールド状態からサンプリング状態に変化してオンＡＰＣ動作を開始し、Ｉｍａｘを決定する。Ｓ１信号は、時刻ｔ１からｔ２の期間のみオン状態になり、この期間内に第１のコンパレータ回路１０１の負極入力電圧が所望の発光量に相当する電圧になるように、図中の破線で囲んだＡのブロックが動作する。そして、ＳＨ１信号がサンプリング状態を示す前にＡのブロックの動作は終了する。
【００７０】
時刻ｔ３でオンＡＰＣ動作が終了すると、Ｄａｔａ信号は消灯状態（ＯＮ）になり、同時に、第３の電流増幅回路３０１のゲインは（Ｎ−１）／Ｎとなり、また、第４のスイッチング回路３０２もオフ状態になる。引き続いてオフＡＰＣ動作が開始される。時刻ｔ４でＳＨ２信号はホールド状態からサンプリング状態に変化してオフＡＰＣ動作を開始し、Ｉｎを決定する。
【００７１】
Ｓ２信号は、時刻ｔ３から時刻ｔ４の期間のみオン状態になり、この期間内に第２のコンパレータ回路２０１の負極入力電圧が所望の発光量の１／Ｎに相当する電圧になるように図中の破線で囲んだＢのブロックが動作する。そして、ＳＨ２信号がサンプリング状態を示す前にＢのブロックの動作は終了する。
【００７２】
時刻ｔ５でオフＡＰＣ動作が終了すると、第３の電流増幅回路３０１のゲインは１となることで、（Ｉｍａｘ−Ｉｔｈ）が決定される。また、同時に第４のスイッチング回路３０２はオン状態になり、Ｉｘが加算される。したがって、時刻ｔ５以降のＩｐは、
【００７３】
【数１】
Ｉｐ＝（Ｉｍａｘ−Ｉｔｈ）＋Ｉｘ
となる。
【００７４】
図９は、上述した時刻ｔ１から時刻ｔ５にわたって駆動電流が変化する様子を示している。
【００７５】
（実施の形態による効果）
本実施の形態２によれば、オンＡＰＣおよびオフＡＰＣ動作を持つレーザダイオード駆動回路においても、モニタ電圧を故意且つ急速に目標電圧にすることにより、オン／オフＡＰＣ動作直後のコンパレータの誤動作判定をなくし、ハンチング現象を回避することができる。これにより、非常にモニタ電流の小さいレーザダイオードに対しても、短い時間内に制御を収束することができる。
【００７６】
すなわち、消灯状態を制御するオフＡＰＣ動作ができるレーザダイオード駆動回路においては、モニタ電流がさらに小さくなってしまい、ＡＰＣに与えられた時間内では制御を完了することができず目標光量にできない、ということが大きな問題になるが、本実施の形態を用いることで、オフＡＰＣ動作に関して非常に大きな利点を得ることができる。
【００７７】
実施の形態３
ここで述べる実施の形態３は、レーザダイオードに電流を供給して発光量を制御するレーザダイオード駆動回路のＡＰＣ動作において、コンパレータ回路のゲインを有限なものにし、モニタ電圧が目標電圧の所望の割合に近づくとサンプル／ホールド回路に接続されているホールドコンデンサの充放電電流を徐々に少なくしていくものである。
【００７８】
すなわち、本実施の形態に係るレーザダイオード駆動回路において、コンパレータ回路のゲインを有限にものにし、ホールドコンデンサの充放電電流を徐々に少なくすることにより、ホールドコンデンサを必要以上に大きくすることなくハンチングを抑えることができる。その結果、目標光量値に達するまでの時間、すなわちＡＰＣ動作に必要な時間を短くすることができる。
【００７９】
上述した実施の形態１，２では、従来技術の問題点に対して、ＡＰＣ動作直後の遅れを改善し、大きなハンチング現象を低減したものである。しかし、スロープ効率が大きいものを使用したときに顕著に現れる、ＡＰＣ動作中のハンチング現象そのものを改善したものではない。ここで述べる実施の形態３は、図３中のコンパレータ回路のゲインを有限にするものであり、モニタ電圧Ｖｍが目標電圧Ｖｒｅｆ１に近づくと、サンプル／ホールド回路に接続されているホールドコンデンサへの充電電流（または放電電流）を徐々に少なくすることが特有の点である。
【００８０】
図１０は、モニタ電圧Ｖｍに対する充電電流Ｉ充電および放電電流Ｉ放電の関係を示しているものである。本図は、一例として、モニタ電圧Ｖｍが基準電圧Ｖｒｅｆ１の９０％まで近づくと徐々に充電電流Ｉ充電が減少しはじめ、モニタ電圧と基準電圧が等しくなったとき充放電電流は零となる。モニタ電圧が基準電圧より大きくなった場合に関しては、１１０％までは放電電流が徐々に大きくなっていくことを示している。すなわち、モニタ電圧と基準電圧の電位差が基準電圧の±１０％以内では、充放電電流はアナログ的な変化をし、それ以上の電位差では、デジタル的に変化する。これにより、ＡＰＣ動作中のハンチングを回避することができる。
【００８１】
図１１は、図３中に示すコンパレータ回路１０１のゲインを有限にする回路構成の一例を示したものである。本図において、Ｑ１，Ｑ２はＰＮＰトランジスタ、Ｑ３，Ｑ４はＮＰＮトランジスタ、Ｄ１，Ｄ２はダイオード、ＭＰ１，ＭＰ２はｐＭＯＳトランジスタ、Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６は抵抗、Ｉ１，Ｉ２，Ｉ３，Ｉ４は電流源である。
【００８２】
第１のｐＭＯＳトランジスタＭＰ１と第２のｐＭＯＳトランジスタＭＰ２はソースカップル構造になっており、第１の電流源Ｉ１が接続されている。Ｉ１の他方は、電源ＶＣＣに接続されている。
【００８３】
ＭＰ１のゲートには第１の基準電圧Ｖｒｅｆ１が入力されており、ＭＰ２のゲートにはモニタ電圧Ｖｍが入力されている。ＭＰ１のドレインには第１の抵抗Ｒ１と第１のＰＮＰトランジスタＱ１のベースが接続されており、ＭＰ２のドレインには第２の抵抗Ｒ２と第２のＰＮＰトランジスタＱ２のベースが接続されている。
【００８４】
Ｒ１，Ｒ２の他端は接地されている。Ｑ１のコレクタは接地されており、エミッタは第１のダイオードＤ１のカソードに接続され、アノードは第１のＮＰＮトランジスタＱ３のベースと第２の電流源Ｉ２に接続されている。同様に、Ｑ２のコレクタは接地されており、エミッタは第２のダイオードＤ２のカソードに接続され、アノードは第２のＮＰＮトランジスタＱ４のベースと第３の電流源Ｉ３に接続されている。Ｉ２，Ｉ３の他端はＶＣＣに接続されている。
【００８５】
Ｑ３のコレクタは第３の抵抗Ｒ３と、Ｑ４のコレクタは第４の抵抗Ｒ４と接続されている。Ｒ３，Ｒ４の他端はＶＣＣに接続されている。Ｑ３とＲ３の接続点、および、Ｑ４とＲ４の接続点をコンパレータ回路の出力とし、これをサンプル／ホールド回路に接続する。Ｑ３のエミッタは第５の抵抗Ｒ５に接続され、Ｑ４のエミッタは第６の抵抗Ｒ６に接続され、Ｒ５，Ｒ６を介してＱ３，Ｑ４はエミッタカップルを構成し、第４の電流源Ｉ４が接続されている。
【００８６】
図１１に示すＲ５，Ｒ６の抵抗値、あるいは、ＭＰ１，ＭＰ２の電流駆動能力をコントロールすることで、図１０に示した特性を実現することは容易である。
【００８７】
なお、コンパレータの入力をバイポーラトランジスタで構成すると、入力にベース電流を必要とする為、微少なモニタ電流しか出力できないフォトダイオードを扱った場合、ＡＰＣ動作終了後の光量が所望の値と異なってしまう。この光量誤差は、モニタ電流値とベース電流値が近づくほど大きくなり、もし、モニタ電流とベース電流値が等しくなった場合、光量は所望の２倍になってしまい、ベース電流補償回路が必要不可欠となる。したがって、入力インピーダンスの高いＭＯＳトランジスタを入力段に使用することにより、上記補償回路を必要とせず、微少なモニタ電流の場合にも対応できる。
【００８８】
かくして、本実施の形態を用いることで、ホールドコンデンサの容量値を必要以上に大きくすることなく、ＡＰＣ動作における光量のハンチングを回避することができ、目標光量値に達するまでの時間を短くすることができる。
【００８９】
なお、本実施の形態は実施の形態２にも採用することができる。
【００９０】
（実施の形態による効果）
本実施の形態によれば、コンパレータ回路のゲインを有限することにより、ホールドコンデンサの容量値を必要以上に大きくすることなく、ＡＰＣ動作における光量のハンチングを回避することができ、目標光量値に達するまでの時間、すなわち制御に必要な時間を短くすることができる。これは、レーザダイオードのスロープ効率の高いものを扱う場合に有効である。
【００９１】
実施の形態４
ここで述べる実施の形態４は、レーザダイオードに電流を供給して発光量を制御するレーザダイオード駆動回路のＡＰＣ動作において、コンパレータ回路のゲインを有限なものにし、且つ、そのゲインを外部制御信号によって制御し、モニタ電圧とホールドコンデンサの充放電電流の関係を自由に変化させるものである。
【００９２】
すなわち、本実施の形態によるレーザダイオード駆動回路において、コンパレータ回路のゲインを有限にものにし、且つ、外部信号によりコンパレータ回路のゲインを制御することにより、レーザダイオードのスロープ効率等に合わせてコンパレータ回路の再設計を行う必要がなくなり、使用者の自由度を広げることができる。
【００９３】
上述した実施の形態３では、コンパレータ回路のゲインを一度決定すると、変更できない構成になっている。そこで、ここで述べる実施の形態４では、実施の形態３をさらに有効にする為、図３中のコンパレータ回路のゲインを有限にし、且つ、回路作成後、レーザダイオードのスロープ効率によってコンパレータのゲインを外部から変化させることができるコンパレータ回路を使用することである。
【００９４】
図１２は、図３中に示すコンパレータ回路１０１のゲインを有限かつ外部信号によりゲインをコントロールにする回路構成の一例を示しものである。本図において、Ｑ１，Ｑ２はＰＮＰトランジスタ、Ｑ３，Ｑ４，Ｑ５，Ｑ６はＮＰＮトランジスタ、Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６はダイオード、ＭＰ１，ＭＰ２はｐＭＯＰトランジスタ、Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５は抵抗、Ｉ１，Ｉ２，Ｉ３，Ｉ４は電流源、Ｉａは可変電流源である。
【００９５】
第１のｐＭＯＳトランジスタＭＰ１と第２のｐＭＯＳトランジスタＭＰ２はソースカップル構造になっており、第１の電流源Ｉ１が接続されている。Ｉ１の他方は、電源ＶＣＣに接続されている。ＭＰ１のゲートには第１の基準電圧Ｖｒｅｆ１が入力されており、ＭＰ２のゲートにはモニタ電圧Ｖｍが入力されている。ＭＰ１のドレインには第１の抵抗Ｒ１と第１のＰＮＰトランジスタＱ１のベースが接続されており、ＭＰ２のドレインには第２の抵抗Ｒ２と第２のＰＮＰトランジスタＱ２のベースが接続されている。
【００９６】
Ｒ１，Ｒ２の他端は接地されている。プリコンパレータにＭＯＳトランジスタを使用することは、大パワー（３０ｍＷ級）レーザダイオードに良く見られる。微少なモニタ電流に対応でき、目標光量値からの誤差を少なくすることができる。また、プリコンパレータ回路のゲインを１にすると、次段につながる可変利得コンパレータの特性を簡単に把握できる。
【００９７】
Ｑ１のコレクタは接地されており、エミッタは第１のダイオードＤ１のカソードに接続され、Ｄ１のアノードは第３のダイオードＤ３のカソードに接続されている。Ｄ３のアノードはＮＰＮトランジスタＱ３のベースと第２の電流源Ｉ２に接続されている。同様に、Ｑ２のコレクタは接地されており、エミッタは第２のダイオードＤ２のカソードに接続され、Ｄ２のアノードは第４のダイオードＤ４のカソードに接続されている。Ｄ４のアノードは第２のＮＰＮトランジスタＱ４のベースと第３の電流源Ｉ３に接続されている。
【００９８】
Ｉ２，Ｉ３の他端はＶＣＣに接続されている。Ｑ３のコレクタは第５のダイオードＤ５のカソードと第８のＮＰＮトランジスタＱ８のベースに接続されている。Ｄ５のアノードはＶＣＣに接続されている。同様に、Ｑ４のコレクタは第６のダイオードＤ６のカソードと第９のＮＰＮトランジスタＱ９のベースに接続されている。Ｄ６のアノードはＶＣＣに接続されている。
【００９９】
Ｑ３とＱ４は、第３の抵抗Ｒ３を介してエミッタカップルの構成を採っており、Ｑ３のエミッタは第５のＮＰＮトランジスタＱ５のコレクタに接続され、Ｑ４のエミッタは第６のＮＰＮトランジスタＱ６のコレクタに接続されている。Ｑ５のエミッタは第４の抵抗Ｒ４に接続され、Ｒ４の他端はＧＮＤに接続されている。
【０１００】
Ｑ６のエミッタは第５の抵抗Ｒ５に接続され、Ｒ５の他端はＧＮＤに接続されている。Ｑ５，Ｑ６のベースは第７のＮＰＮトランジスタＱ７のベースとコレクタに接続されている。Ｑ７のエミッタには第６の抵抗Ｒ６が接続されており、Ｒ６の他端はＧＮＤに接続されている。すなわち、Ｑ５，Ｑ６，Ｑ７はカレントミラーを構成しており、各トランジスタに流れる電流は、１：１：１である。
【０１０１】
Ｑ７のコレクタには、制御信号ＣＮＴで制御される可変電流源Ｉａが接続されている。Ｑ５とＱ６はエミッタカップルの構成になっており、第４の電流源Ｉ４が接続されている。Ｑ５のコレクタには、第４の抵抗Ｒ４が接続され、Ｑ６のコレクタには第５の抵抗Ｒ５が接続されている。Ｒ４，Ｒ５の他端はＶＣＣに接続されている。Ｑ５とＲ４の接続点を正出力とし、Ｑ６とＲ５の接続点を負出力として、次段のサンプル／ホールド回路に接続されている。
【０１０２】
次に、本実施の形態の動作を説明する。なお、初段のＭＯＳコンパレータのゲインを１とする。
【０１０３】
初段のＭＯＳコンパレータのゲインが１であるので、入力の基準電圧Ｖｒｅｆ１とモニタ電圧Ｖｍの電位差（ΔＶ）は、Ｑ３，Ｑ４のベースの電位差となり、Ｑ３，Ｑ４のベース・エミッタ間電圧ＶBEを同じと仮定すると、入力電圧の電位差は、Ｒ３の両端にかかる電圧となる。ゆえに、Ｒ３に流れる電流ＩＲ３は、
【０１０４】
【数２】
ＩＲ３＝ΔＶ／Ｒ３
で与えられる。
【０１０５】
次に、Ｑ３，Ｑ４のベース電流を無視すると、Ｑ３のコレクタ電流ＩｘおよびＱ４のコレクタ電流Ｉｙは、
【０１０６】
【数３】
Ｉｘ＝Ｉａ−ＩＲ３
Ｉｙ＝Ｉａ＋ＩＲ３
となる。（ここで、Ｖｒｅｆ１＞Ｖｍとした。）
Ｑ８，Ｑ９で構成されるコンパレータ回路で、Ｑ８のコレクタ電流ＩαおよびＱ９のコレクタ電流Ｉβは、各々のベース電流を無視すると、
【０１０７】
【数４】
Ｉα＋Ｉβ＝Ｉ４
の関係にある。
【０１０８】
また、Ｉｘ，Ｉｙ，Ｉα，Ｉβは、Ｉｘ／Ｉｙ＝Ｉβ／Ｉαの関係で与えられるので、出力電圧の電位差を決定することができる。この関係式を、ΔＶ，Ｒ３，Ｉａ，Ｉ４を使って表現すると以下の式になる。
【０１０９】
【数５】
（Ｉａ−ΔＶ／Ｒ３）／（Ｉａ＋ΔＶ／Ｒ３）＝（Ｉ４−Ｉα）／Ｉα
上式より、入力電圧の電位差が同じであっても、可変電流源Ｉａの電流値を制御することで、出力電圧の電位差を制御することができる。従って、サンプル／ホールド回路の充放電電流について、モニタ電圧が目標電圧の何パーセントから減少させていくか制御することができる。
【０１１０】
図１３は、図１２に示したコンパレータ回路を用いた場合の、ホールドコンデンサの充放電電流の変化を示したものである。すなわち、制御信号ＣＮＴを変化させ、可変電流源Ｉａの電流値を変えることで、モニタ電圧に対する充放電電流の関係を変化させることができる。なお、Ｉａの値を大きくすると、充放電電流は、モニタ電圧が目標電圧に対して小さいところから徐々に減少していく。
【０１１１】
かくして、本実施の形態を用いることで、コンパレータ回路のゲインを有限にし、且つ、回路作成後、レーザダイオードのスロープ効率等に合わせて、コンパレータのゲインを外部信号で制御することができる。
【０１１２】
なお、本実施の形態は実施の形態２にも採用することができる。
【０１１３】
（実施の形態による効果）
本実施の形態によれば、コンパレータ回路のゲインを有限にし、且つ、外部信号でコンパレータ回路のゲインを制御することにより、レーザダイオードのスロープ効率等に合わせてコンパレータ回路の再設計を行う必要がなくなるので、使用者の自由度が広くなる。
【０１１４】
【発明の効果】
以上説明した通り、本発明によれば、従来に比してＡＰＣ期間の短縮化を図ったレーザダイオード駆動装置およびレーザダイオード駆動方法を実現することができる。
【図面の簡単な説明】
【図１】従来のレーザダイオード駆動回路を示す図である。
【図２】従来のレーザダイオード駆動回路を用いたときの光量・モニタ電圧の時間変化を示す図である。
【図３】本発明の実施の形態１によるレーザダイオード駆動回路の構成図である。
【図４】実施の形態１における制御信号のタイミング図である。
【図５】実施の形態１を用いたときの光量・モニタ電圧の時間的変化を示す図である。
【図６】図３の破線で示すブロックＡの具体的な回路例を示す図である。
【図７】本発明の実施の形態２によるレーザダイオード駆動回路を示す図である。
【図８】実施の形態２における制御信号のタイミング図である。
【図９】実施の形態２における駆動電流の時間的変化を示す図である。
【図１０】本発明の実施の形態３における、モニタ電圧とホールドコンデンサの充放電電流との関係を示す図である。
【図１１】実施の形態３におけるコンパレータ回路の具体的な回路例を示す図である。
【図１２】本発明の実施の形態４におけるコンパレータ回路の具体的回路例を示す図である。
【図１３】実施の形態４におけるモニタ電圧とホールドコンデンサの充放電電流との関係を示す図である。
【符号の説明】
１０１ コンパレータ回路
１０２ サンプル／ホールド回路
１０３ ホールドコンデンサ
１０４ 電流増幅回路
１０５ 基準電流源
１０６ 第１のスイッチング回路
１０７ レーザダイオード
１０８ フォトダイオード
１０９ 電流電圧変換回路
１１０ 電圧増幅回路
１１１ 第２のスイッチング回路
【発明の属する技術分野】
本発明は、レーザダイオードからの発光量が所望の光量になるように駆動電流を制御する、レーザダイオード駆動装置およびレーザダイオード駆動方法に関するものである。
【０００２】
【従来の技術】
従来から、デジタル光通信や電子写真などの分野において、電気パルス信号を光パルスに変換する為の発光素子としてレーザダイオードが用いられている。そして、発光素子の動作温度が変化したとしても、所望の発光量が得られるよう種々の工夫がなされてきた。
【０００３】
しかしながら、レーザダイオードの発光特性は、動作温度に大きく依存しており、動作温度の変化に伴い、所望の光量を得るためにレーザダイオード駆動電流を制御する必要がある。
【０００４】
図１は、従来から知られている、レーザダイオードのＡＰＣ（Auto Power Control）回路の一例を示す。すなわち本図は、カソード駆動タイプレーザダイオードのパルス電流制御によるレーザダイオード駆動回路を示す。
【０００５】
図１において、１０１はコンパレータ回路、１０２はサンプル／ホールド回路、１０３はホールドコンデンサ（ＣH）、１０４は電流増幅回路、１０５は基準電流源（Ｉ0）、１０６はスイッチング回路、１０７はレーザダイオード（ＬＤ）、１０８はフォトダイオード（ＰＤ）、１０９はモニタ抵抗（Ｒｍ）である。
【０００６】
コンパレータ回路１０１の正極端子には第１の基準電圧Ｖｒｅｆ１が入力されており、出力はサンプル／ホールド回路１０２に入力されている。サンプル／ホールド回路１０２には、ホールドコンデンサ１０３（ＣH）が接続されている。ホールドコンデンサ１０３（ＣH）の出力は、電流増幅回路１０４の正極端子に入力されている。電流増幅回路１０４には基準電流源１０５（Ｉ0）が接続されており、その出力はスイッチング回路１０６に入力されている。他方、電流増幅回路１０４の負極端子には、第２の基準電圧Ｖｒｅｆ２が入力されている。スイッチング回路１０６は、パルス変調データ信号Ｄａｔａによりオン・オフ動作する。
【０００７】
スイッチング回路１０６の出力端は、レーザダイオード１０７のカソードに接続されており、駆動電流Ｉｄｒｖを供給している。レーザダイオード１０７のアノードは、電源ＶＣＣに接続されている。レーザダイオード１０７の光量をモニタするフォトダイオード１０８のカソードは、電源ＶＣＣに接続されており、フォトダイオード１０８アノードはモニタ抵抗１０９（Ｒｍ）に接続されてモニタ電流（Ｉｍ）をモニタ抵抗１０９（Ｒｍ）に流すことにより、モニタ電圧（Ｖｍ）を発生させている。このモニタ電圧（Ｖｍ）は、コンパレータ回路１０１の負極端子に帰還入力されている。
【０００８】
次に、この図１に示した従来例の動作を簡単に説明する。
【０００９】
サンプル／ホールド回路がサンプリング状態にある期間中（以下、ＡＰＣ（Auto Power Control）動作中という）、スイッチング回路１０６は、入力データ（Ｄａｔａ）により、レーザダイオード１０７が全面発光状態になるよう設定する。この状態で、レーザダイオード１０７の発光量が所望の光量になるよう、フォトダイオード１０８でレーザダイオード１０７の発光量をモニタし、その発光量に比例したモニタ電流Ｉｍを発生させる。そして、モニタ電流Ｉｍをモニタ抵抗１０９（Ｒｍ）に流すことにより、モニタ電圧Ｖｍを発生させる。
【００１０】
このモニタ電圧Ｖｍが、目標値である第１の基準電圧Ｖｒｅｆ１と一致するように、電流増幅回路１０４が基準電流源Ｉ0をもとに駆動電流Ｉｄｒｖを制御する。
【００１１】
また、サンプル／ホールド回路１０２がホールド期間中にあるときには、入力データ（Ｄａｔａ）に応じてスイッチング回路１０６がオン・オフ動作し、駆動電流Ｉｄｒｖにパルス幅変調を与える。
【００１２】
【発明が解決しようとする課題】
しかしながら、上述した従来の技術では、フォトダイオード（ＰＤ）端子の寄生容量とモニタ抵抗（Ｒｍ）で時定数回路が構成されているので、消灯状態からＡＰＣ動作に移行した直後、モニタ電圧Ｖｍが目標電圧Ｖｒｅｆ１に達するまでにかなりの時間がかかってしまうといる問題があった。
【００１３】
図２は、消灯状態からＡＰＣ動作が始まる過程を図示している。本図に示すように、時刻ｔ１でレーザ光量がすでに目標値に達していたとしても、モニタ電圧Ｖｍが遅れて立ち上がっていく為、目標電圧Ｖｒｅｆ１になっていない。それゆえ、図１に示したＡＰＣ回路は、レーザダイオード（ＬＤ）１０７の発光量が不足しているものと判定し、さらに駆動電流Ｉｄｒｖを大きくするよう動作する。これにより、発光量は目標値を越えてさらに大きくなり、モニタ電圧Ｖｍが遅れて目標値を越えたとき（時刻ｔ２）、今度は、図１のＡＰＣ回路は、発光量が過剰であると判断し、駆動電流を少なくするように動作する。その結果、ＡＰＣ動作中のハンチング現象を引き起こすことになる。
【００１４】
この現象は、例えば数十ｍＷ程度のレーザダイオードあるいはモニタ電流Ｉｍが微少（数百μＡ程度）なレーザダイオードを用いた場合、時定数が大きなものとなってしまい特に問題である。より具体的には、この場合、ＡＰＣ期間が数μｓｅｃでは完了できず、制御を収束させる為に十分長いＡＰＣ期間が必要になってしまうという問題が生じる。
【００１５】
一方、近年の複写機やレーザビームプリンタ（ＬＰＢ）の動作周波数の高速化は著しく、ＡＰＣが行える時間は短くなってきている。近い将来、数μｓｅｃの期間内にＡＰＣ動作を完了しなければならないことは十分に考えられることであり、上述した課題は、避けては通れないものである。
【００１６】
また、レーザダイオードのスロープ効率が１ｍＷ／ｍＡ程度以上の大きいものを使用した場合、ＡＰＣ期間中のハンチング現象はより顕著に現れる。これに対して、従来の技術では、ホールドコンデンサ（ＣH）の容量値を大きくすることにより、ＡＰＣループの周波数特性を落とすことで対策している。
【００１７】
しかしながら、この対策は、発光量のハンチングの原因を根本的に改善したわけではなく、単にホールドコンデンサＣHの容量値を安易に大きくすることは、目標光量値に達するまでの時間を必要以上に長くしてしまうことにつながるという問題がある。
【００１８】
よって、本発明の目的は上述の点に鑑み、従来に比してＡＰＣ期間の短縮化を図ったレーザダイオード駆動装置およびレーザダイオード駆動方法を提供することにある。
【００１９】
【課題を解決するための手段】
上記の目的を達成するために、請求項１に係る本発明は、レーザダイオードの出力光を受光したフォトダイオードからの出力によるモニタ信号を一方の端子に入力し他方の端子に基準信号を入力するコンパレータを含む、前記コンパレータに入力されたモニタ信号に基づき前記レーザダイオードの駆動電流を制御する駆動手段を備えたレーザダイオード駆動装置であって、前記レーザダイオードの駆動電流を制御するために前記駆動手段を動作させるにあたり、前記モニタ信号に電圧を印加することにより所定値まで強制的に変化させる補助手段を具備し、前記駆動手段は、ＡＰＣ動作であるところの、前記レーザダイオードによる出力光を受光したことに応じた前記フォトダイオードからの出力によるモニタ信号を前記コンパレータの前記一方の端子に入力し、当該入力されたモニタ信号と前記基準信号の差分に基づき前記レーザダイオードの駆動電流を制御し、前記モニタ信号が基準信号と一致するように帰還制御を行う閉回路を含み、前記補助手段は、前記モニタ信号を強制的に変化させることのない前記ＡＰＣ動作を開始させる前に、前記モニタ信号を所定値まで強制的に変化させるべく、電圧を印加することによって前記所定値の電圧信号を、前記ＡＰＣを動作させた場合に前記閉回路における前記コンパレータの前記一端の端子に供給するものである。
【００２０】
請求項２に係る本発明は、請求項１に記載のレーザダイオード駆動装置において、前記補助手段により電圧印加することで前記モニタ信号を前記目標レベルまで強制的に変化させる動作は、前記駆動手段によりＡＰＣ動作を開始する直前に終了する。
【００２２】
請求項３に係る本発明は、請求項１または請求項２に記載のレーザダイオード駆動装置において、前記駆動手段は、前記レーザダイオードの出力光量が、前記目標レベルに相当する第１目標レベルに該当する第１の光量となるように駆動電流を制御する第１の駆動手段と、前記レーザダイオードの出力光量が第２目標レベルに該当する第２の光量となるように駆動電流を制御する第２の駆動手段とを有し、前記補助手段は、前記第１の駆動手段および前記第２の駆動手段にそれぞれ対応した第１の補助手段および第２の補助手段を有する。
【００２３】
請求項４に係る本発明は、請求項３に記載のレーザダイオード駆動装置において、前記第１の光量は点灯時の発光量に相当し、前記第２の光量は前記点灯時の発光量における１／Ｎ（Ｎ：２以上の整数）の発光量に相当する。
【００２５】
請求項５に係る本発明は、請求項１から請求項４のいずれか１項に記載のレーザダイオード駆動装置において、レーザダイオードの出力光量に対応した前記モニタ信号と予め定められた基準信号とを比較する比較手段と、前記比較手段の出力をホールド容量に保持するサンプル／ホールド手段と、前記モニタ信号が前記予め定められた基準信号の所定の割合に到達したとき、前記ホールド容量の充電電流および放電電流を徐々に減少させる充放電制御手段とを有し、前記駆動手段は、前記ホールド容量の端子間電圧に基づいて前記レーザダイオードの駆動電流を制御する。
【００２６】
請求項６に係る本発明は、請求項５に記載のレーザダイオード駆動装置において、前記比較手段のゲインを外部制御信号により制御することにより、前記基準信号の所定の割合を決定する。
【００２７】
請求項７に係る本発明は、レーザダイオードの出力光を受光したフォトダイオードからの出力によるモニタ信号を一方の端子に入力し他方の端子に目標レベルの基準信号を入力するコンパレータを含み、前記一方の端子に入力された前記フォトダイオードからの出力によるモニタ信号に基づき前記レーザダイオードの駆動電流を制御する駆動手段を備えたレーザダイオード駆動装置によるレーザダイオード駆動方法であって、前記レーザダイオードの駆動電流を制御するために前記駆動手段を動作させるにあたり、前記モニタ信号を目標レベルまで電圧印加により強制的に変化させる補助ステップを具備し、前記駆動手段は、ＡＰＣ動作であるところの、前記一方の端子に入力されたモニタ信号と前記目標レベルの基準信号との差分に基づき前記レーザダイオードの駆動電流を制御することで前記モニタ信号が基準信号と一致するように帰還制御を行う閉回路を含んでなり、前記補助ステップは、前記モニタ信号を強制的に変化させることのない前記ＡＰＣ動作を開始する直前に、前記モニタ信号を所定値まで強制的に変化させるべく、前記電圧印加による前記目標レベルの電圧信号を、前記ＡＰＣを動作を開始した直後に前記フォトダイオードからの出力によるモニタ信号が前記目標レベルになるように、前記閉回路における前記モニタ信号の出力部に強制的に印加するものである。
【００３５】
【発明の実施の形態】
以下、図面を参照して、本発明の各実施の形態を詳細に説明する。
【００３６】
実施の形態１
ここで述べる実施の形態１は、レーザダイオードに電流を供給して発光量を制御するレーザダイオード駆動回路のＡＰＣ動作において、ＡＰＣ動作を開始する前に、フォトダイオードから出力されるモニタ電流をモニタ電圧に変換する電流電圧変換回路の出力電圧を、入力電圧を目標電圧とする電圧増幅回路とスイッチング回路で構成されるブロックを電流電圧変換回路の出力に接続することにより、故意且つ急速に目標電圧にさせるものである。
【００３７】
すなわち、レーザダイオード駆動回路において、ＡＰＣ動作開始直前までにモニタ電圧を故意に且つ急速に目標電圧にすることによって、モニタ電圧の立ち上がりスピードによる遅れを補うことができ、ＡＰＣ動作直後のコンパレータ回路の誤動作判定によるハンチングを防ぐことができる。その結果、ＡＰＣ動作に必要な制御時間を短縮することができる。これは、特にフォトダイオードからのモニタ電流が微少なものに対して非常に有効である。
【００３８】
図３は、本発明を適用したレーザ駆動回路の第１の実施の形態を示すものである。本図において、１０１はコンパレータ回路、１０２はサンプル／ホールド回路、１０３はホールドコンデンサ（ＣH）、１０４は電流増幅回路、１０５は基準電流源（Ｉ0）、１０６は第１のスイッチング回路、１０７はレーザダイオード（ＬＤ）、１０８はフォトダイオード（ＰＤ）、１０９は電流電圧変換回路、１１０は電圧増幅回路、１１１は第２のスイッチング回路を示す。
【００３９】
コンパレータ回路１０１の正極端子には第１の基準電圧Ｖｒｅｆ１が入力されており、その出力はサンプル／ホールド回路１０２に入力されている。サンプル／ホールド回路１０２には、ホールドコンデンサ１０３（ＣH）が接続されている。ホールドコンデンサ１０３（ＣH）の出力は、電流増幅回路１０４の正極端子に入力されている。
【００４０】
電流増幅回路１０４には基準電流源１０５（Ｉ0）が接続されており、その出力はスイッチング回路１０６に入力されている。また、電流増幅回路１０４の負極端子には、第２の基準電圧Ｖｒｅｆ２が入力されている。スイッチング回路１０６はパルス変調データ信号Ｄａｔａによりオン・オフ動作する。スイッチング回路１０６の出力端は、レーザダイオード１０７のカソードに接続されており、駆動電流Ｉｄｒｖを供給する。
【００４１】
レーザダイオード１０７のアノードは、電源ＶＣＣに接続されている。レーザダイオード１０７の発光量を検出するフォトダイオード１０８のカソードは、電源ＶＣＣに接続されている。フォトダイオード１０８のアノードは電流電圧変換回路１０９に接続され、モニタ電流Ｉｍをこれに流すことにより、モニタ電圧Ｖｍを発生させ、このモニタ電圧Ｖｍをコンパレータ回路１０１の負極端子に帰還入力している。
【００４２】
電圧増幅回路１１０の正極端子には、第１の基準電圧Ｖｒｅｆ１が入力されており、負極端子は出力端子と短絡してある。電圧増幅回路１１０の出力は第２のスイッチング回路１１１に入力されている。第２のスイッチング回路１１１は、制御信号Ｓ１によってオン・オフ動作をする。第２のスイッチング回路１１１の出力は、コンパレータ回路１０１の負極端子に入力されている。
【００４３】
図４は、本実施の形態における制御信号のタイミングチャートを示す。まず、時刻ｔ１において、Ｄａｔａ信号は消灯状態から点灯状態に変化する。時刻ｔ２において、ＳＨ（サンプル／ホールド）信号はホールド状態からサンプリング状態に変化し、ＡＰＣ動作が開始する。Ｓ１信号は、時刻ｔ１からｔ２の期間のみオン状態になり、この期間をモニタ電圧準備期間とする。なお、Ｓ１信号のオンからオフへの状態の変化は、ＳＨ信号がサンプリング状態を示す前に終わっていることが望ましい。
【００４４】
次に、図５を用いて本実施の形態の動作を説明する。なお、ここではＡＰＣ動作期間についてのみ説明する。
【００４５】
時刻ｔ１において、Ｄａｔａ信号によりレーザダイオード１０７に駆動電流を供給する。それと同時に、図１の破線で囲んだブロックＡのスイッチング回路１１１が導通状態となり、モニタ電圧Ｖｍを到達すべき目標電圧である基準電圧Ｖｒｅｆ１に急速にもっていくように動作する。
【００４６】
時刻ｔ２において、スイッチング回路１１１は開放状態になり、モニタ電圧準備動作を終了する。これと同時に、サンプル／ホールド回路１０２がサンプリング状態になり、ＡＰＣ動作を開始する。
【００４７】
この時、既にモニタ電圧Ｖｍは目標値になっているので、ＡＰＣ動作開始直後の制御系の誤動作判定による発光量のハンチングを回避できる。その結果、ＡＰＣ動作の収束に必要な時間を短くすることができる。
【００４８】
図１の破線で囲んだブロックＡの具体的一例を図６に示す。これは、ＢｉＣＭＯＳプロセスを用いて、実現したものである。
【００４９】
図６において、Ｑ１，Ｑ２，Ｑ５はＮＰＮトランジスタ、Ｑ３，Ｑ４はＰＮＰトランジスタ、Ｒ１，Ｒ２は抵抗、Ｉ１〜Ｉ４は電流源、ＭＮ１はｎＭＯＳ、ＭＰ１，ＭＰ２，ＭＰ３はｐＭＯＳ、ｉＮＶはインバータを示している。
【００５０】
第１のＮＰＮトランジスタＱ１と第２のＮＰＮトランジスタＱ２は、エミッタカップルの構成を採っており、第１の電流源Ｉ１が接続されている。Ｑ１のベースは、第１のｐＭＯＳトランジスタＭＰ１のドレインに接続されており、さらにＭＰ１のドレインには第３の電流源Ｉ３が接続されている。ＭＰ１のゲートには第１の基準電圧Ｖｒｅｆ１が入力されている。Ｑ２のベースは、第２のｐＭＯＳトランジスタＭＰ２のドレインに接続されており、さらにＭＰ２のドレインには第４の電流源Ｉ４が接続されている。
【００５１】
Ｑ１のコレクタは、第１のＰＮＰトランジスタＱ３のコレクタおよびベースと第２のＰＮＰトランジスタＱ４のベースに接続されている。Ｑ３のエミッタには第１の抵抗Ｒ１が接続されており、Ｒ１の他端は電源ＶＣＣに接続されている。同様に、Ｑ４のエミッタには第２の抵抗Ｒ２が接続されており、Ｒ２の他端は電源ＶＣＣに接続されている。Ｑ２のコレクタは、Ｑ４のコレクタおよび第３のＮＰＮトランジスタＱ５のベースに接続されている。Ｑ５のコレクタはＶＣＣに接続されている。
【００５２】
Ｑ５のエミッタは、第２の電流源Ｉ２とＭＰ２のゲート、および、第１のｎＭＯＳトランジスタＭＮ１と第３のｐＭＯＳトランジスタＭＰ３で構成される双方向スイッチの一端に接続されている。この双方向スイッチの他端は、コンパレータ回路１０１の負極端子に接続されている。
【００５３】
ＭＮ１のゲートには制御信号Ｓ１が入力され、ＭＰ３のゲートには、インバータ（ＩＮＶ）を介して、Ｓ１信号の反転信号が入力されている。
【００５４】
なお、本実施の形態はカソード駆動タイプのレーザダイオードに対して説明したが、アノード駆動タイプのレーザダイオードに対しても、同様な原理で、本実施の形態を採用できることは勿論である。
【００５５】
（実施の形態による効果）
本実施の形態によれば、ＡＰＣ動作を開始する前までに、モニタ電圧を故意且つ急速に目標電圧にすることにより、モニタ電圧の立ち上がりスピードの遅れによるＡＰＣ動作直後のコンパレータの誤動作判定をなくし、ハンチング現象を回避することができる。その結果として、ＡＰＣ動作に必要な制御時間を短縮することができる。これは、フォトダイオードの微少なモニタ電流を扱う場合に有効である。
【００５６】
実施の形態２
ここで述べる実施の形態２は、レーザダイオードに電流を供給して点灯時の発光量および消灯時の発光量を制御するレーザダイオード駆動回路のＡＰＣ動作において、各ＡＰＣ動作を開始する前に、入力電圧を目標電圧とする電圧増幅回路とスイッチング回路で構成される回路を、電流電圧変換回路（フォトダイオードから出力されるモニタ電流をモニタ電圧に変換する回路）の出力端に接続する。そして、点灯時には所望の光量に相当する目標電圧に、消灯時には所望のＩ／Ｎの光量に相当する目標電圧に、故意且つ急速に目標電圧にさせる。
【００５７】
すなわち、本実施の形態によるレーザダイオード駆動回路において、オンＡＰＣ動作およびオフＡＰＣ動作開始直前までに、モニタ電圧をそれぞれの動作の目標電圧になるよう故意に且つ急速に行うによって、ＡＰＣ動作直後のコンパレータ回路の誤動作判定によるハンチングを防ぐことができる。その結果、ＡＰＣ動作に必要な制御時間を短縮することができる。特に、オフＡＰＣ動作を行った場合、モニタ電流は点灯時に得られる電流のＩ／Ｎになるので、モニタ電圧の立ち上がりスピードによる遅れを解決するのに非常に有効である。
【００５８】
上述した実施の形態１では、発光状態が所望の光量になるようにＡＰＣ動作（以下、オンＡＰＣ動作と呼ぶ）を行っているが、ここで述べる実施の形態２では、消灯状態を制御するＡＰＣ動作（以下、オフＡＰＣ動作と呼ぶ）に対しても、実施の形態１のブロックＡと同じ回路をオフＡＰＣ動作回路に追加することにより、同様な効果を得ることができる。なお、本実施の形態２では、与えられたＡＰＣ制御時間内にオンＡＰＣ動作とオフＡＰＣ動作を終了しなければならず、各ＡＰＣ動作に与えられる時間は非常に短くなる。したがって、モニタ電圧の立ち上がりの遅れは、大きな問題となるが、斯かる問題を解決している点で本実施の形態は格別なものである。
【００５９】
図７は、本発明を適用したレーザ駆動回路の第２の実施の形態を示すものである。本実施の形態は、所望の光量のＩ／Ｎの光量を実現するように駆動電流を制御し、これより、レーザダイオードのしきい値電流Ｉｔｈを推定する。所望の光量を制御するには、オンＡＰＣ動作により駆動電流Ｉｍａｘを決定する。消灯状態を制御するには、後に詳述する演算を行う。
【００６０】
図７において、１０１，２０１はコンパレータ回路、１０２，２０２はサンプル／ホールド回路、１０３，２０３はホールドコンデンサ（ＣH）、１０４，２０４は電流増幅回路、１０５，２０５は基準電流源（Ｉ0）、１０６は第１のスイッチング回路、１０７はレーザダイオード（ＬＤ）、１０８はフォトダイオード（ＰＤ）、１０９は電流電圧変換回路、１１０，２１０は電圧増幅回路、１１１は第２のスイッチング回路、２１１は第３のスイッチング回路、３０１は電流増幅回路、３０２は第４のスイッチング回路を示す。
【００６１】
第１のコンパレータ回路１０１の正極端子には第１の基準電圧Ｖｒｅｆ１１が入力されており、その出力は第１のサンプル／ホールド回路１０２に入力されている。第１のサンプル／ホールド回路１０２には、第１のホールドコンデンサ１０３（ＣH1）が接続されている。第１のホールドコンデンサ１０３（ＣH1）からの出力電圧は、第１の電流増幅回路１０４の正極端子に入力されている。第１の電流増幅回路１０４には第１の基準電流源１０５（Ｉ01）が接続されている。
【００６２】
第２のコンパレータ回路２０１の負極端子には第２の基準電圧Ｖｒｅｆ１２が入力されており、その出力は第２のサンプル／ホールド回路２０２に入力されている。第２のサンプル／ホールド回路２０２には、第２のホールドコンデンサ２０３（ＣH2）が接続されている。第２のホールドコンデンサ２０３（ＣH2）からの出力電圧は、第２の電流増幅回路２０４の正極端子に入力されている。第２の電流増幅回路２０４には第２の基準電流源２０５（Ｉ02）が接続されている。
【００６３】
第２の電流増幅回路２０４の出力端は、第３の電流増幅回路３０１に接続されている。第３の電流増幅回路３０１には制御信号としてＳ３が入力されており、Ｓ３が“Ｈ”の時ゲインは（Ｎ−１）／Ｎで、“Ｌ”のときゲインは１である。
【００６４】
オフセット電源Ｉｘは第４のスイッチング回路３０２を介して、第２の電流増幅回路２０４の出力に加算され、第１のスイッチング回路１０６に入力される。第４のスイッチング回路３０２には、制御信号としてＳ３が入力されており、Ｓ３が“Ｈ”の時ＯＦＦ状態であり、“Ｌ”の時ＯＮ状態になる。
【００６５】
レーザダイオード１０７に供給される電流Ｉｄｒｖは、第１の電流増幅回路１０４の出力電流Ｉｍａｘから、第１のスイッチング回路１０６の出力電流Ｉｐを減じた電流となる。
【００６６】
フォトダイオード１０８の出力は、電流電圧変換回路１０９に入力されており、その出力は第１のコンパレータ回路１０１の負極入力端および第２のコンパレータ回路２０１の正極入力端に入力されている。
【００６７】
また、第１のコンパレータ回路１０１の負極入力端には、第１の電圧増幅回路１１０と第２のスイッチング回路１１１を介して、所望の光量に値する第１の基準電圧Ｖｒｅｆ１１が入力される。さらに、第２のコンパレータ回路２０１の正極入力端には、第２の電圧増幅回路２１０と第３のスイッチング回路２１１を介して、所望の光量のＩ／Ｎに値する基準電圧Ｖｒｅｆ１２（＝Ｖｒｅｆ１１／Ｎ）が入力される。
【００６８】
次に、図８を用いて、本実施の形態の動作を説明する。
【００６９】
時刻ｔ１において、Ｄａｔａ信号は消灯状態（ＯＮ）から点灯状態（ＯＦＦ）に変化する。時刻ｔ２では、ＳＨ１信号はホールド状態からサンプリング状態に変化してオンＡＰＣ動作を開始し、Ｉｍａｘを決定する。Ｓ１信号は、時刻ｔ１からｔ２の期間のみオン状態になり、この期間内に第１のコンパレータ回路１０１の負極入力電圧が所望の発光量に相当する電圧になるように、図中の破線で囲んだＡのブロックが動作する。そして、ＳＨ１信号がサンプリング状態を示す前にＡのブロックの動作は終了する。
【００７０】
時刻ｔ３でオンＡＰＣ動作が終了すると、Ｄａｔａ信号は消灯状態（ＯＮ）になり、同時に、第３の電流増幅回路３０１のゲインは（Ｎ−１）／Ｎとなり、また、第４のスイッチング回路３０２もオフ状態になる。引き続いてオフＡＰＣ動作が開始される。時刻ｔ４でＳＨ２信号はホールド状態からサンプリング状態に変化してオフＡＰＣ動作を開始し、Ｉｎを決定する。
【００７１】
Ｓ２信号は、時刻ｔ３から時刻ｔ４の期間のみオン状態になり、この期間内に第２のコンパレータ回路２０１の負極入力電圧が所望の発光量の１／Ｎに相当する電圧になるように図中の破線で囲んだＢのブロックが動作する。そして、ＳＨ２信号がサンプリング状態を示す前にＢのブロックの動作は終了する。
【００７２】
時刻ｔ５でオフＡＰＣ動作が終了すると、第３の電流増幅回路３０１のゲインは１となることで、（Ｉｍａｘ−Ｉｔｈ）が決定される。また、同時に第４のスイッチング回路３０２はオン状態になり、Ｉｘが加算される。したがって、時刻ｔ５以降のＩｐは、
【００７３】
【数１】
Ｉｐ＝（Ｉｍａｘ−Ｉｔｈ）＋Ｉｘ
となる。
【００７４】
図９は、上述した時刻ｔ１から時刻ｔ５にわたって駆動電流が変化する様子を示している。
【００７５】
（実施の形態による効果）
本実施の形態２によれば、オンＡＰＣおよびオフＡＰＣ動作を持つレーザダイオード駆動回路においても、モニタ電圧を故意且つ急速に目標電圧にすることにより、オン／オフＡＰＣ動作直後のコンパレータの誤動作判定をなくし、ハンチング現象を回避することができる。これにより、非常にモニタ電流の小さいレーザダイオードに対しても、短い時間内に制御を収束することができる。
【００７６】
すなわち、消灯状態を制御するオフＡＰＣ動作ができるレーザダイオード駆動回路においては、モニタ電流がさらに小さくなってしまい、ＡＰＣに与えられた時間内では制御を完了することができず目標光量にできない、ということが大きな問題になるが、本実施の形態を用いることで、オフＡＰＣ動作に関して非常に大きな利点を得ることができる。
【００７７】
実施の形態３
ここで述べる実施の形態３は、レーザダイオードに電流を供給して発光量を制御するレーザダイオード駆動回路のＡＰＣ動作において、コンパレータ回路のゲインを有限なものにし、モニタ電圧が目標電圧の所望の割合に近づくとサンプル／ホールド回路に接続されているホールドコンデンサの充放電電流を徐々に少なくしていくものである。
【００７８】
すなわち、本実施の形態に係るレーザダイオード駆動回路において、コンパレータ回路のゲインを有限にものにし、ホールドコンデンサの充放電電流を徐々に少なくすることにより、ホールドコンデンサを必要以上に大きくすることなくハンチングを抑えることができる。その結果、目標光量値に達するまでの時間、すなわちＡＰＣ動作に必要な時間を短くすることができる。
【００７９】
上述した実施の形態１，２では、従来技術の問題点に対して、ＡＰＣ動作直後の遅れを改善し、大きなハンチング現象を低減したものである。しかし、スロープ効率が大きいものを使用したときに顕著に現れる、ＡＰＣ動作中のハンチング現象そのものを改善したものではない。ここで述べる実施の形態３は、図３中のコンパレータ回路のゲインを有限にするものであり、モニタ電圧Ｖｍが目標電圧Ｖｒｅｆ１に近づくと、サンプル／ホールド回路に接続されているホールドコンデンサへの充電電流（または放電電流）を徐々に少なくすることが特有の点である。
【００８０】
図１０は、モニタ電圧Ｖｍに対する充電電流Ｉ充電および放電電流Ｉ放電の関係を示しているものである。本図は、一例として、モニタ電圧Ｖｍが基準電圧Ｖｒｅｆ１の９０％まで近づくと徐々に充電電流Ｉ充電が減少しはじめ、モニタ電圧と基準電圧が等しくなったとき充放電電流は零となる。モニタ電圧が基準電圧より大きくなった場合に関しては、１１０％までは放電電流が徐々に大きくなっていくことを示している。すなわち、モニタ電圧と基準電圧の電位差が基準電圧の±１０％以内では、充放電電流はアナログ的な変化をし、それ以上の電位差では、デジタル的に変化する。これにより、ＡＰＣ動作中のハンチングを回避することができる。
【００８１】
図１１は、図３中に示すコンパレータ回路１０１のゲインを有限にする回路構成の一例を示したものである。本図において、Ｑ１，Ｑ２はＰＮＰトランジスタ、Ｑ３，Ｑ４はＮＰＮトランジスタ、Ｄ１，Ｄ２はダイオード、ＭＰ１，ＭＰ２はｐＭＯＳトランジスタ、Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６は抵抗、Ｉ１，Ｉ２，Ｉ３，Ｉ４は電流源である。
【００８２】
第１のｐＭＯＳトランジスタＭＰ１と第２のｐＭＯＳトランジスタＭＰ２はソースカップル構造になっており、第１の電流源Ｉ１が接続されている。Ｉ１の他方は、電源ＶＣＣに接続されている。
【００８３】
ＭＰ１のゲートには第１の基準電圧Ｖｒｅｆ１が入力されており、ＭＰ２のゲートにはモニタ電圧Ｖｍが入力されている。ＭＰ１のドレインには第１の抵抗Ｒ１と第１のＰＮＰトランジスタＱ１のベースが接続されており、ＭＰ２のドレインには第２の抵抗Ｒ２と第２のＰＮＰトランジスタＱ２のベースが接続されている。
【００８４】
Ｒ１，Ｒ２の他端は接地されている。Ｑ１のコレクタは接地されており、エミッタは第１のダイオードＤ１のカソードに接続され、アノードは第１のＮＰＮトランジスタＱ３のベースと第２の電流源Ｉ２に接続されている。同様に、Ｑ２のコレクタは接地されており、エミッタは第２のダイオードＤ２のカソードに接続され、アノードは第２のＮＰＮトランジスタＱ４のベースと第３の電流源Ｉ３に接続されている。Ｉ２，Ｉ３の他端はＶＣＣに接続されている。
【００８５】
Ｑ３のコレクタは第３の抵抗Ｒ３と、Ｑ４のコレクタは第４の抵抗Ｒ４と接続されている。Ｒ３，Ｒ４の他端はＶＣＣに接続されている。Ｑ３とＲ３の接続点、および、Ｑ４とＲ４の接続点をコンパレータ回路の出力とし、これをサンプル／ホールド回路に接続する。Ｑ３のエミッタは第５の抵抗Ｒ５に接続され、Ｑ４のエミッタは第６の抵抗Ｒ６に接続され、Ｒ５，Ｒ６を介してＱ３，Ｑ４はエミッタカップルを構成し、第４の電流源Ｉ４が接続されている。
【００８６】
図１１に示すＲ５，Ｒ６の抵抗値、あるいは、ＭＰ１，ＭＰ２の電流駆動能力をコントロールすることで、図１０に示した特性を実現することは容易である。
【００８７】
なお、コンパレータの入力をバイポーラトランジスタで構成すると、入力にベース電流を必要とする為、微少なモニタ電流しか出力できないフォトダイオードを扱った場合、ＡＰＣ動作終了後の光量が所望の値と異なってしまう。この光量誤差は、モニタ電流値とベース電流値が近づくほど大きくなり、もし、モニタ電流とベース電流値が等しくなった場合、光量は所望の２倍になってしまい、ベース電流補償回路が必要不可欠となる。したがって、入力インピーダンスの高いＭＯＳトランジスタを入力段に使用することにより、上記補償回路を必要とせず、微少なモニタ電流の場合にも対応できる。
【００８８】
かくして、本実施の形態を用いることで、ホールドコンデンサの容量値を必要以上に大きくすることなく、ＡＰＣ動作における光量のハンチングを回避することができ、目標光量値に達するまでの時間を短くすることができる。
【００８９】
なお、本実施の形態は実施の形態２にも採用することができる。
【００９０】
（実施の形態による効果）
本実施の形態によれば、コンパレータ回路のゲインを有限することにより、ホールドコンデンサの容量値を必要以上に大きくすることなく、ＡＰＣ動作における光量のハンチングを回避することができ、目標光量値に達するまでの時間、すなわち制御に必要な時間を短くすることができる。これは、レーザダイオードのスロープ効率の高いものを扱う場合に有効である。
【００９１】
実施の形態４
ここで述べる実施の形態４は、レーザダイオードに電流を供給して発光量を制御するレーザダイオード駆動回路のＡＰＣ動作において、コンパレータ回路のゲインを有限なものにし、且つ、そのゲインを外部制御信号によって制御し、モニタ電圧とホールドコンデンサの充放電電流の関係を自由に変化させるものである。
【００９２】
すなわち、本実施の形態によるレーザダイオード駆動回路において、コンパレータ回路のゲインを有限にものにし、且つ、外部信号によりコンパレータ回路のゲインを制御することにより、レーザダイオードのスロープ効率等に合わせてコンパレータ回路の再設計を行う必要がなくなり、使用者の自由度を広げることができる。
【００９３】
上述した実施の形態３では、コンパレータ回路のゲインを一度決定すると、変更できない構成になっている。そこで、ここで述べる実施の形態４では、実施の形態３をさらに有効にする為、図３中のコンパレータ回路のゲインを有限にし、且つ、回路作成後、レーザダイオードのスロープ効率によってコンパレータのゲインを外部から変化させることができるコンパレータ回路を使用することである。
【００９４】
図１２は、図３中に示すコンパレータ回路１０１のゲインを有限かつ外部信号によりゲインをコントロールにする回路構成の一例を示しものである。本図において、Ｑ１，Ｑ２はＰＮＰトランジスタ、Ｑ３，Ｑ４，Ｑ５，Ｑ６はＮＰＮトランジスタ、Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６はダイオード、ＭＰ１，ＭＰ２はｐＭＯＰトランジスタ、Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５は抵抗、Ｉ１，Ｉ２，Ｉ３，Ｉ４は電流源、Ｉａは可変電流源である。
【００９５】
第１のｐＭＯＳトランジスタＭＰ１と第２のｐＭＯＳトランジスタＭＰ２はソースカップル構造になっており、第１の電流源Ｉ１が接続されている。Ｉ１の他方は、電源ＶＣＣに接続されている。ＭＰ１のゲートには第１の基準電圧Ｖｒｅｆ１が入力されており、ＭＰ２のゲートにはモニタ電圧Ｖｍが入力されている。ＭＰ１のドレインには第１の抵抗Ｒ１と第１のＰＮＰトランジスタＱ１のベースが接続されており、ＭＰ２のドレインには第２の抵抗Ｒ２と第２のＰＮＰトランジスタＱ２のベースが接続されている。
【００９６】
Ｒ１，Ｒ２の他端は接地されている。プリコンパレータにＭＯＳトランジスタを使用することは、大パワー（３０ｍＷ級）レーザダイオードに良く見られる。微少なモニタ電流に対応でき、目標光量値からの誤差を少なくすることができる。また、プリコンパレータ回路のゲインを１にすると、次段につながる可変利得コンパレータの特性を簡単に把握できる。
【００９７】
Ｑ１のコレクタは接地されており、エミッタは第１のダイオードＤ１のカソードに接続され、Ｄ１のアノードは第３のダイオードＤ３のカソードに接続されている。Ｄ３のアノードはＮＰＮトランジスタＱ３のベースと第２の電流源Ｉ２に接続されている。同様に、Ｑ２のコレクタは接地されており、エミッタは第２のダイオードＤ２のカソードに接続され、Ｄ２のアノードは第４のダイオードＤ４のカソードに接続されている。Ｄ４のアノードは第２のＮＰＮトランジスタＱ４のベースと第３の電流源Ｉ３に接続されている。
【００９８】
Ｉ２，Ｉ３の他端はＶＣＣに接続されている。Ｑ３のコレクタは第５のダイオードＤ５のカソードと第８のＮＰＮトランジスタＱ８のベースに接続されている。Ｄ５のアノードはＶＣＣに接続されている。同様に、Ｑ４のコレクタは第６のダイオードＤ６のカソードと第９のＮＰＮトランジスタＱ９のベースに接続されている。Ｄ６のアノードはＶＣＣに接続されている。
【００９９】
Ｑ３とＱ４は、第３の抵抗Ｒ３を介してエミッタカップルの構成を採っており、Ｑ３のエミッタは第５のＮＰＮトランジスタＱ５のコレクタに接続され、Ｑ４のエミッタは第６のＮＰＮトランジスタＱ６のコレクタに接続されている。Ｑ５のエミッタは第４の抵抗Ｒ４に接続され、Ｒ４の他端はＧＮＤに接続されている。
【０１００】
Ｑ６のエミッタは第５の抵抗Ｒ５に接続され、Ｒ５の他端はＧＮＤに接続されている。Ｑ５，Ｑ６のベースは第７のＮＰＮトランジスタＱ７のベースとコレクタに接続されている。Ｑ７のエミッタには第６の抵抗Ｒ６が接続されており、Ｒ６の他端はＧＮＤに接続されている。すなわち、Ｑ５，Ｑ６，Ｑ７はカレントミラーを構成しており、各トランジスタに流れる電流は、１：１：１である。
【０１０１】
Ｑ７のコレクタには、制御信号ＣＮＴで制御される可変電流源Ｉａが接続されている。Ｑ５とＱ６はエミッタカップルの構成になっており、第４の電流源Ｉ４が接続されている。Ｑ５のコレクタには、第４の抵抗Ｒ４が接続され、Ｑ６のコレクタには第５の抵抗Ｒ５が接続されている。Ｒ４，Ｒ５の他端はＶＣＣに接続されている。Ｑ５とＲ４の接続点を正出力とし、Ｑ６とＲ５の接続点を負出力として、次段のサンプル／ホールド回路に接続されている。
【０１０２】
次に、本実施の形態の動作を説明する。なお、初段のＭＯＳコンパレータのゲインを１とする。
【０１０３】
初段のＭＯＳコンパレータのゲインが１であるので、入力の基準電圧Ｖｒｅｆ１とモニタ電圧Ｖｍの電位差（ΔＶ）は、Ｑ３，Ｑ４のベースの電位差となり、Ｑ３，Ｑ４のベース・エミッタ間電圧ＶBEを同じと仮定すると、入力電圧の電位差は、Ｒ３の両端にかかる電圧となる。ゆえに、Ｒ３に流れる電流ＩＲ３は、
【０１０４】
【数２】
ＩＲ３＝ΔＶ／Ｒ３
で与えられる。
【０１０５】
次に、Ｑ３，Ｑ４のベース電流を無視すると、Ｑ３のコレクタ電流ＩｘおよびＱ４のコレクタ電流Ｉｙは、
【０１０６】
【数３】
Ｉｘ＝Ｉａ−ＩＲ３
Ｉｙ＝Ｉａ＋ＩＲ３
となる。（ここで、Ｖｒｅｆ１＞Ｖｍとした。）
Ｑ８，Ｑ９で構成されるコンパレータ回路で、Ｑ８のコレクタ電流ＩαおよびＱ９のコレクタ電流Ｉβは、各々のベース電流を無視すると、
【０１０７】
【数４】
Ｉα＋Ｉβ＝Ｉ４
の関係にある。
【０１０８】
また、Ｉｘ，Ｉｙ，Ｉα，Ｉβは、Ｉｘ／Ｉｙ＝Ｉβ／Ｉαの関係で与えられるので、出力電圧の電位差を決定することができる。この関係式を、ΔＶ，Ｒ３，Ｉａ，Ｉ４を使って表現すると以下の式になる。
【０１０９】
【数５】
（Ｉａ−ΔＶ／Ｒ３）／（Ｉａ＋ΔＶ／Ｒ３）＝（Ｉ４−Ｉα）／Ｉα
上式より、入力電圧の電位差が同じであっても、可変電流源Ｉａの電流値を制御することで、出力電圧の電位差を制御することができる。従って、サンプル／ホールド回路の充放電電流について、モニタ電圧が目標電圧の何パーセントから減少させていくか制御することができる。
【０１１０】
図１３は、図１２に示したコンパレータ回路を用いた場合の、ホールドコンデンサの充放電電流の変化を示したものである。すなわち、制御信号ＣＮＴを変化させ、可変電流源Ｉａの電流値を変えることで、モニタ電圧に対する充放電電流の関係を変化させることができる。なお、Ｉａの値を大きくすると、充放電電流は、モニタ電圧が目標電圧に対して小さいところから徐々に減少していく。
【０１１１】
かくして、本実施の形態を用いることで、コンパレータ回路のゲインを有限にし、且つ、回路作成後、レーザダイオードのスロープ効率等に合わせて、コンパレータのゲインを外部信号で制御することができる。
【０１１２】
なお、本実施の形態は実施の形態２にも採用することができる。
【０１１３】
（実施の形態による効果）
本実施の形態によれば、コンパレータ回路のゲインを有限にし、且つ、外部信号でコンパレータ回路のゲインを制御することにより、レーザダイオードのスロープ効率等に合わせてコンパレータ回路の再設計を行う必要がなくなるので、使用者の自由度が広くなる。
【０１１４】
【発明の効果】
以上説明した通り、本発明によれば、従来に比してＡＰＣ期間の短縮化を図ったレーザダイオード駆動装置およびレーザダイオード駆動方法を実現することができる。
【図面の簡単な説明】
【図１】従来のレーザダイオード駆動回路を示す図である。
【図２】従来のレーザダイオード駆動回路を用いたときの光量・モニタ電圧の時間変化を示す図である。
【図３】本発明の実施の形態１によるレーザダイオード駆動回路の構成図である。
【図４】実施の形態１における制御信号のタイミング図である。
【図５】実施の形態１を用いたときの光量・モニタ電圧の時間的変化を示す図である。
【図６】図３の破線で示すブロックＡの具体的な回路例を示す図である。
【図７】本発明の実施の形態２によるレーザダイオード駆動回路を示す図である。
【図８】実施の形態２における制御信号のタイミング図である。
【図９】実施の形態２における駆動電流の時間的変化を示す図である。
【図１０】本発明の実施の形態３における、モニタ電圧とホールドコンデンサの充放電電流との関係を示す図である。
【図１１】実施の形態３におけるコンパレータ回路の具体的な回路例を示す図である。
【図１２】本発明の実施の形態４におけるコンパレータ回路の具体的回路例を示す図である。
【図１３】実施の形態４におけるモニタ電圧とホールドコンデンサの充放電電流との関係を示す図である。
【符号の説明】
１０１ コンパレータ回路
１０２ サンプル／ホールド回路
１０３ ホールドコンデンサ
１０４ 電流増幅回路
１０５ 基準電流源
１０６ 第１のスイッチング回路
１０７ レーザダイオード
１０８ フォトダイオード
１０９ 電流電圧変換回路
１１０ 電圧増幅回路
１１１ 第２のスイッチング回路
Claims (7)
- レーザダイオードの出力光を受光したフォトダイオードからの出力によるモニタ信号を一方の端子に入力し他方の端子に目標レベルの基準信号を入力するコンパレータを含み、前記一方の端子に入力された前記フォトダイオードからの出力によるモニタ信号に基づき前記レーザダイオードの駆動電流を制御する駆動手段を備えたレーザダイオード駆動装置であって、
前記レーザダイオードの駆動電流を制御するために前記駆動手段を動作させるにあたり、前記モニタ信号を前記目標レベルまで電圧印加により強制的に変化させる補助手段を具備し、
前記駆動手段は、ＡＰＣ動作であるところの、前記一方の端子に入力されたモニタ信号と前記目標レベルの基準信号との差分に基づき前記レーザダイオードの駆動電流を制御することで前記モニタ信号が基準信号と一致するように帰還制御を行う閉回路を有し、
前記補助手段は、前記モニタ信号を強制的に変化させることのない前記ＡＰＣ動作を開始する直前に、前記モニタ信号を所定値まで強制的に変化させるべく、前記電圧印加による前記目標レベルの電圧信号を、前記ＡＰＣを動作を開始した直後に前記フォトダイオードからの出力によるモニタ信号が前記目標レベルになるように、前記閉回路における前記モニタ信号の出力部に強制的に印加することを特徴とするレーザダイオード駆動装置。 - 請求項１に記載のレーザダイオード駆動装置において、
前記補助手段により電圧印加することで前記モニタ信号を前記目標レベルまで強制的に変化させる動作は、前記駆動手段によりＡＰＣ動作を開始する直前に終了することを特徴とするレーザダイオード駆動装置。 - 請求項１または請求項２に記載のレーザダイオード駆動装置において、
前記駆動手段は、前記レーザダイオードの出力光量が、前記目標レベルに相当する第１目標レベルに該当する第１の光量となるように駆動電流を制御する第１の駆動手段と、前記レーザダイオードの出力光量が第２目標レベルに該当する第２の光量となるように駆動電流を制御する第２の駆動手段とを有し、
前記補助手段は、前記第１の駆動手段および前記第２の駆動手段にそれぞれ対応した第１の補助手段および第２の補助手段を有することを特徴とするレーザダイオード駆動装置。 - 請求項３に記載のレーザダイオード駆動装置において、
前記第１の光量は点灯時の発光量に相当し、前記第２の光量は前記点灯時の発光量における１／Ｎ（Ｎ：２以上の整数）の発光量に相当することを特徴とするレーザダイオード駆動装置。 - 請求項１から請求項４のいずれか１項に記載のレーザダイオード駆動装置において、
レーザダイオードの出力光量に対応した前記モニタ信号と予め定められた基準信号とを比較する比較手段と、
前記比較手段の出力をホールド容量に保持するサンプル／ホールド手段と、
前記モニタ信号が前記予め定められた基準信号の所定の割合に到達したとき、前記ホールド容量の充電電流および放電電流を徐々に減少させる充放電制御手段とを有し、
前記駆動手段は、前記ホールド容量の端子間電圧に基づいて前記レーザダイオードの駆動電流を制御することを特徴とするレーザダイオード駆動装置。 - 請求項５に記載のレーザダイオード駆動装置において、
前記比較手段のゲインを外部制御信号により制御することにより、前記基準信号の所定の割合を決定することを特徴とするレーザダイオード駆動装置。 - レーザダイオードの出力光を受光したフォトダイオードからの出力によるモニタ信号を一方の端子に入力し他方の端子に目標レベルの基準信号を入力するコンパレータを含み、前記一方の端子に入力された前記フォトダイオードからの出力によるモニタ信号に基づき前記レーザダイオードの駆動電流を制御する駆動手段を備えたレーザダイオード駆動装置によるレーザダイオード駆動方法であって、
前記レーザダイオードの駆動電流を制御するために前記駆動手段を動作させるにあたり、前記モニタ信号を目標レベルまで電圧印加により強制的に変化させる補助ステップを具備し、
前記駆動手段は、ＡＰＣ動作であるところの、前記一方の端子に入力されたモニタ信号と前記目標レベルの基準信号との差分に基づき前記レーザダイオードの駆動電流を制御することで前記モニタ信号が基準信号と一致するように帰還制御を行う閉回路を含んでなり、
前記補助ステップは、前記モニタ信号を強制的に変化させることのない前記ＡＰＣ動作を開始する直前に、前記モニタ信号を所定値まで強制的に変化させるべく、前記電圧印加による前記目標レベルの電圧信号を、前記ＡＰＣを動作を開始した直後に前記フォトダイオードからの出力によるモニタ信号が前記目標レベルになるように、前記閉回路における前記モニタ信号の出力部に強制的に印加することを特徴とするレーザダイオード駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000056370A JP4109815B2 (ja) | 2000-03-01 | 2000-03-01 | レーザダイオード駆動装置およびレーザダイオード駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000056370A JP4109815B2 (ja) | 2000-03-01 | 2000-03-01 | レーザダイオード駆動装置およびレーザダイオード駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001244556A JP2001244556A (ja) | 2001-09-07 |
| JP4109815B2 true JP4109815B2 (ja) | 2008-07-02 |
Family
ID=18577333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000056370A Expired - Lifetime JP4109815B2 (ja) | 2000-03-01 | 2000-03-01 | レーザダイオード駆動装置およびレーザダイオード駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4109815B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4541131B2 (ja) * | 2004-12-24 | 2010-09-08 | 株式会社沖データ | 駆動回路及びｌｅｄアレイ駆動回路、並びに駆動回路用配線基板、印刷ヘッド、及び印刷装置 |
| JP2007227638A (ja) | 2006-02-23 | 2007-09-06 | Brother Ind Ltd | 光学制御装置 |
| JP4975348B2 (ja) | 2006-03-31 | 2012-07-11 | 住友電工デバイス・イノベーション株式会社 | レーザダイオード駆動回路、電子回路及びデューティ制御方法 |
| WO2009011085A1 (ja) | 2007-07-18 | 2009-01-22 | Panasonic Corporation | レーザ光源の光出力制御装置 |
| JP5487637B2 (ja) * | 2009-02-13 | 2014-05-07 | 富士ゼロックス株式会社 | 露光装置、画像形成装置、及び露光制御プログラム |
| JP2014173842A (ja) | 2013-03-05 | 2014-09-22 | Canon Inc | 発光素子駆動装置、その制御方法、光学式エンコーダ、およびカメラ |
| CN110445547A (zh) * | 2019-09-17 | 2019-11-12 | 成都芯瑞科技股份有限公司 | 一种利用光纤传输宽度可调脉冲信号的电路 |
-
2000
- 2000-03-01 JP JP2000056370A patent/JP4109815B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001244556A (ja) | 2001-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6097159A (en) | Drive circuit of light emitting element | |
| US5140175A (en) | Light-emitting diode drive circuit with fast rise time and fall time | |
| JP3740291B2 (ja) | 光送信器 | |
| JP5509662B2 (ja) | レーザ駆動装置 | |
| JPH05243654A (ja) | 半導体発光素子の駆動回路 | |
| JP2001094202A (ja) | レーザダイオードの消光比を制御する方法および制御回路 | |
| JP2001352125A (ja) | Ａｐｃ方式レーザダイオード駆動回路 | |
| JPH11121852A (ja) | 発光素子駆動回路 | |
| JPWO2005096480A1 (ja) | 電源装置および表示装置 | |
| JP4109815B2 (ja) | レーザダイオード駆動装置およびレーザダイオード駆動方法 | |
| JP2914431B2 (ja) | 高速ａｐｃ回路 | |
| US20020093999A1 (en) | Laser diode drive circuit and optical transmission system | |
| JP4749049B2 (ja) | 定電流回路および電子機器 | |
| JP4125582B2 (ja) | 半導体レーザ駆動装置 | |
| CN111313226B (zh) | 用于量子通信高消光比窄脉冲光源高速驱动方法及装置 | |
| JPH11245444A (ja) | レーザダイオード駆動装置 | |
| JP2006100555A (ja) | 発光素子駆動回路および前置増幅回路 | |
| JP2002353554A (ja) | 光出力制御回路 | |
| JP2005268338A (ja) | レーザー駆動回路 | |
| US5262688A (en) | Operational amplifier circuit | |
| JPH07154016A (ja) | 高速ａｐｃ回路 | |
| JP2006352930A (ja) | 電力増幅器および電力増幅器を動作させる方法 | |
| JPH07106873A (ja) | 電圧モニタ回路 | |
| KR20030079762A (ko) | Ｄ급 증폭기 에너지 제어 | |
| JPH10190118A (ja) | 発光素子駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040610 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070710 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070910 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071116 |
|
| RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20071218 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071218 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080307 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080328 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080407 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4109815 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140411 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |