JP4975348B2 - レーザダイオード駆動回路、電子回路及びデューティ制御方法 - Google Patents

レーザダイオード駆動回路、電子回路及びデューティ制御方法 Download PDF

Info

Publication number
JP4975348B2
JP4975348B2 JP2006097498A JP2006097498A JP4975348B2 JP 4975348 B2 JP4975348 B2 JP 4975348B2 JP 2006097498 A JP2006097498 A JP 2006097498A JP 2006097498 A JP2006097498 A JP 2006097498A JP 4975348 B2 JP4975348 B2 JP 4975348B2
Authority
JP
Japan
Prior art keywords
signal
duty control
amplifier
duty
main signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006097498A
Other languages
English (en)
Other versions
JP2007273722A (ja
Inventor
英俊 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2006097498A priority Critical patent/JP4975348B2/ja
Priority to PCT/JP2007/056427 priority patent/WO2007114119A1/ja
Publication of JP2007273722A publication Critical patent/JP2007273722A/ja
Priority to US12/241,927 priority patent/US8259766B2/en
Application granted granted Critical
Publication of JP4975348B2 publication Critical patent/JP4975348B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
    • H01S5/06209—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes in single-section lasers
    • H01S5/06213—Amplitude modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018514—Interface arrangements with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/09441—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0427—Electrical excitation ; Circuits therefor for applying modulation to the laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/068—Stabilisation of laser output parameters
    • H01S5/06825—Protecting the laser, e.g. during switch-on/off, detection of malfunctioning or degradation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、レーザダイオード駆動回路（以下、簡単のためにＬＤ駆動回路と表記する）関する。特に、半導体レーザの発光を制御する電流を直接オン、オフして変調を行う直接変調用のＬＤ駆動回路に関する。
半導体レーザは、様々な分野で用いられており、これを駆動する駆動回路の研究も盛んに行われている（例えば特許文献１参照）。図１には、半導体レーザの発光を制御する電流を直接オン、オフして変調を行う直接変調用のＬＤ駆動回路の一般的な構成を示す。直接変調用のＬＤ駆動回路は、図１に示すように複数段の差動アンプから構成され、デューティの可変機能や、レーザダイオードの出力をシャットダウンする出力断制御機能を実現していた。
図１に示す第１アンプ２がデューティ制御用のアンプであって、第２アンプ３がバッファアンプとして機能し、ＡＮＤゲート４の後段のアンプ５、６が増幅用のアンプとして機能する。
図２にＡＮＤゲート４の回路構成を示す。ＡＮＤゲート４は、半導体レーザをオン、オフさせる主信号を取り込む差動ＦＥＴ対７、８と、データクランプ用の差動ＦＥＴ対１０、１１と、差動ＦＥＴ対１０、１１の共通ソースの下に設けられ、電流源として機能するＦＥＴ１２とを有している。差動ＦＥＴ対１０、１１がクランプ回路９として機能する。
ところで、第１アンプ２では、半導体レーザのオンとオフとを制御する主信号に、この主信号のデューティ比を制御するデューティ制御信号を重畳している。主信号のデューティ比を変更する場合、第１アンプ２の出力信号は、例えば図３（Ｂ）のような信号となる。なお、図３（Ａ）が第１アンプ２に入力される前の主信号を示し、図３（Ｂ）が第１アンプ２の出力信号を示す。図３（Ｂ）に示すように、デューティ比制御後の主信号は、正転側の電圧レベルと、反転側の電圧レベルが一致しない不安定な信号となる。
近年では、動作電源として＋３．３Ｖ電源が用いられるようになってきており、低電圧化によって信号間のマージンが少なくなっている。このような状況下で、電圧レベルの一致しない信号を図２のＡＮＤゲート４に直接入力すると、ＡＮＤゲート４が誤動作し、正常に動作しなかったり、クランプ回路９の出力を一定に保つことができない事態が起こり得る。
そこで、従来のＬＤ駆動回路では、第１アンプ２とＡＮＤゲート４との間にバッファ用の第２アンプ３を介在させて、デューティ比を調整した主信号のレベルを調整した後に、ＡＮＤゲート４に入力していた。
特開２００１−２４４５５６号公報
上述のように従来のＬＤ駆動回路は、信号レベル調整用のバッファアンプ（第２アンプ３）を追加しなければならず、消費電力が増えるという問題がある。
また、主信号にデューティ制御信号を重畳して主信号のデューティ比を調整する場合、主信号の振幅によってデューティ可変特性に差異が生じてしまう。例えば、主信号の振幅が大きいと、主信号にデューティ制御信号を重畳してデューティ比を調整しても、主信号のデューティ比の変動量は小さい。逆に主信号の振幅が小さい場合、主信号にデューティ制御信号を重畳してデューティ比を調整すると、主信号のデューティ比が大きく変わってしまうという課題もある。
さらに、信号レベル調整用のバッファアンプに利得をつけてアンプ段数を削減する（すなわち、バッファアンプ自体をドライバアンプと兼用させる）場合には、ＡＮＤゲート４のクランプ回路９は、第２アンプ３によって増幅された信号を十分にクランプする必要からトランジスタが大型化する。
本発明は上記事情に鑑みてなされたものであり、半導体レーザの出力シャットダウンと、出力デューティの制御とを安定して実現することができるレーザダイオード駆動回路、電子回路及びデューティ制御方法を提供することを目的とする。
かかる目的を達成するために本発明のレーザダイオード駆動回路は、レーザ制御のための主信号の振幅を調整する第１アンプと、前記第１アンプから出力される主信号を受け、該主信号のデューティ比をデューティ制御信号に応じて制御するデューティ制御アンプと、前記デューティ制御アンプに前記デューティ制御信号を出力すると共に、レーザダイオードのシャットダウン信号に応じて、前記デューティ制御アンプにおける前記主信号のデューティ比を０％に制御するデューティ制御信号を出力する論理回路と、を有し、前記論理回路は外部からのデューティ制御信号と外部からのシャットダウン信号を受けるＡＮＤゲートであることを特徴としている。
従って、デューティ比を制御した後の主信号を、動作が不安定となる論理回路に入力する必要がなくなる。このため、半導体レーザの出力シャットダウンと、出力デューティの制御を安定して実現することができる。
上記レーザダイオード駆動回路において、前記デューティ制御アンプの後段で、前記主信号を増幅する第２アンプを備えるとよい。
したがって、所望とする振幅の主信号を得ることができる。
上記レーザダイオード駆動回路において、前記デューティ制御アンプは、前記主信号に前記デューティ制御信号を重畳して前記主信号のデューティ比を調整するとよい。
本発明の電子回路は、レーザ制御のための主信号の振幅を調整する第１アンプと、前記第１アンプから出力される主信号を受け、該主信号のデューティ比をデューティ制御信号に応じて制御するデューティ制御アンプと、前記デューティ制御アンプに前記デューティ制御信号を出力すると共に、シャットダウン信号に応じて、前記デューティ制御信号を制御し、前記デューティ制御アンプにおける前記主信号のデューティ比を０％に制御するデューティ制御信号を出力する論理回路とを有し、前記論理回路は外部からのデューティ制御信号と外部からのシャットダウン信号を受けるＡＮＤゲートであることを特徴としている。
本発明のデューティ制御方法は、レーザ制御のための主信号の振幅を第１アンプで調整する第１ステップと、前記第１アンプから出力される主信号をデューティ制御アンプで受け、前記デューティ制御アンプにおいて、前記主信号のデューティ比をデューティ制御信号に応じて制御する第２ステップと、前記デューティ制御アンプに対し、レーザダイオードのシャットダウン信号に応じて、前記デューティ制御アンプにおけるデューティ制御が前記主信号をデューティ０％とする値で、前記デューティ制御信号を入力させる第３ステップとを有し、前記第３ステップは、外部からのデューティ制御信号と外部からのシャットダウン信号を受けるＡＮＤゲートの出力信号を前記デューティ制御アンプに入力させることを特徴としている。
本発明によれば、半導体レーザの出力シャットダウンと、出力デューティの制御とを安定して実現することができる。
添付図面を参照しながら本発明の好適な実施例を説明する。
図４に本発明のＬＤ駆動回路の構成を示す。本実施例のＬＤ駆動回路２０は、半導体レーザのオンとオフとを制御する主信号を増幅する第１アンプ２１と、外部からデューティ制御信号と、シャットダウン信号（ＳＤ信号）とが入力され論理積演算を行うＡＮＤゲート２２と、第１アンプ２１とＡＮＤゲート２２の出力信号を入力してデューティ制御を行うデューティ制御アンプ２３と、増幅用に設けられた第２アンプ２４、第３アンプ２５とを有している。なお、図４に示すＬＤ駆動回路２０は、１つのＩＣチップ上に設けられており、外部からディーティ制御信号と、シャットダウン信号とを入力して動作する。
第１アンプ２１は、デューティ制御用のデューティ制御アンプ２３の前段で主信号を増幅する。デューティを調整する前に主信号の増幅をしておくことで、主信号の振幅の影響を受けずにデューティを制御することができる。
ＡＮＤゲート２２は、半導体レーザの出力をシャットダウンさせるシャットダウン信号が入力されると、半導体レーザの出力を制御するデューティ制御信号が後段の回路に出力されないように論理演算を行う。なお、本実施例では、シャットダウン信号はディジタル信号である。
デューティ制御アンプ２３は、第１アンプ２１によって増幅された主信号を入力する。またシャットダウン信号がＡＮＤゲート２２に入力されていない時に、ＡＮＤゲート２２から出力されるデューティ制御信号を入力する。デューティ制御アンプ２３は、入力した主信号にデューティ制御信号を重畳することで主信号のデューティ比を決定する。デューティ制御アンプ２３から出力される信号は、例えば図３（Ｂ）に示すように正転側と反転側で電圧レベルに差のある信号となる。本実施例は、図４に示すように主信号のデューティを制御した後に、動作が不安定となる論理演算回路を設ける必要がない。このため、半導体レーザの出力シャットダウンと、出力デューティの制御を安定して実現することができる。なお、デューティ制御信号は、アナログ信号である。
第２アンプ２４と、第３アンプ２５は、デューティ制御後の信号のレベル調整や、増幅を行う。
図５にＡＮＤゲート２２と、デューティ制御アンプ２３の詳細な構成を示す。
ＡＮＤゲート２２は、デューティ制御信号を取り込む差動ＦＥＴ対３２、３４と、データクランプ用の差動ＦＥＴ対３６、３７と、差動ＦＥＴ対３６、３７の共通ソースの下に設けられ、電流源として機能するＦＥＴ３８とを有している。
同様にデューティ制御アンプ２３は、ＡＮＤゲート２２から出力されるデューティ制御信号を取り込む差動ＦＥＴ対４０、４３と、主信号を取り込む差動ＦＥＴ対４１、４４と、差動ＦＥＴ対４１、４４の共通ソースの下に設けられ、電流源として機能するＦＥＴ４５とを有している。
ＡＮＤゲート２２は、シャットダウン信号ＳＤが低レベル（以下、Ｌレベルという）、シャットダウン信号ＳＤの反転信号が高レベル（以下、Ｈレベルという）の場合、ＦＥＴ３６が導通し、ＦＥＴ３７が非導通となる。従って、ＦＥＴ３２、３４に入力されるデューティ制御信号の論理がそのままデューティ制御アンプ２３に出力される。すなわち、デューティ制御信号ＤｗがＨレベルで、デューティ制御信号Ｄｗの反転信号がＬレベルの場合、ＦＥＴ３２が導通し、ＦＥＴ３４が非導通となる。従って、デューティ制御アンプ２３のＦＥＴ４０にＬレベルのデューティ制御信号Ｄｗが供給され、ＦＥＴ４３にＨレベルの反転信号が供給される。逆に、デューティ制御信号ＤｗがＬレベルで、デューティ制御信号Ｄｗの反転信号がＨレベルの場合、デューティ制御アンプ２３のＦＥＴ４０にＨレベルのデューティ制御信号Ｄｗが供給され、ＦＥＴ４３にＬレベルの反転信号が供給される。
デューティ制御アンプ２３は、差動ＦＥＴ対４０、４３のゲートに共有されるデューティ制御信号を、差動ＦＥＴ対４１、４４のゲートに供給される主信号に重畳して、後段の第２アンプ２４に出力する。
また、シャットダウン信号ＳＤがＨレベルで、この信号の反転信号がＬレベルの場合、ＦＥＴ３６が非導通となり、ＦＥＴ３７が導通状態となる。従って、差動ＦＥＴ対３２、３４を流れる電流パスが閉じられ、外部より入力されたデューティ制御信号が次段のデューティ制御アンプ２３に出力されなくなる。ＦＥＴ４０にはＨレベル、ＦＥＴ４３にはＬレベルの信号が入力される。デューティ制御アンプ２３には、主信号のデューティ比を０％とする信号が入力されて、主信号に重畳するので、半導体レーザの出力がシャットダウンする。
このように本実施例は、シャットダウン信号に応じて、デューティ制御アンプ２３にデューティ制御信号を出力するか否かをＡＮＤゲート２２で制御するようにしたので、主信号のデューティを制御した後に、動作が不安定となる論理演算回路を設ける必要がなくなる。このため、半導体レーザの出力シャットダウンと、出力デューティの制御を安定して実現することができる。さらに、アンプによって増幅された信号をクランプする必要がないため、トランジスタを大型化する必要がない。また、主信号のデューティを制御した後に、動作が不安定となる論理演算回路を設ける必要がないので、信号レベル調整用のバッファアンプも必要ない。
また、主信号の振幅を第１アンプ２１で調整した後に、主信号のデューティを制御するので、主信号の振幅の影響を受けずにデューティを制御することができる。
次に、図６に示すフローチャートを参照しながら本実施例の構成を説明する。
ＬＤ駆動回路２０の外部からシャットダウン信号が入力されると（ステップＳ１／ＹＥＳ）、ＡＮＤゲート２２でデューティ制御信号が後段のデューティ制御アンプ２３に出力されないように制御し、主信号のデューティ比が０％となる信号を出力する（ステップＳ２）。主信号は第１アンプ２１で増幅後にデューティ制御アンプ２３に入力される。デューティ制御アンプ２３は、主信号のデューティ比を０％に変換して後段の第２アンプ２４に出力する（ステップＳ３）。また、シャットダウン信号が入力されない場合には（ステップＳ１／ＮＯ）、デューティ制御アンプ２３で主信号にデューティ制御信号を重畳してデューティ比を制御し、後段の第２アンプ２４に出力する（ステップＳ４）。
上述した実施例は本発明の好適な実施例である。但し、これに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変形実施可能である。例えば、上述した実施例では、デューティ制御アンプをＬＤ駆動回路の２段目のアンプとしているが、３段目のアンプにこのデューティ制御機能を持たせることもできる。なお、デューティ制御機能を持たせるアンプは、できるだけＬＤ駆動回路の前段側に配置した方が好ましい。後段側に行くに従って、ＦＥＴのゲートに加わる電圧が大きくなるため、ゲート幅が大きくなり、チップサイズが大きくなるからである。
また、上述した実施例では、レーザダイオードの発光を制御するレーザダイオード駆動回路に本発明を適用した場合を示したが、主信号のデューティを制御することでオンとオフとが切り替えられる電子回路においても十分適用可能である。
従来のＬＤ駆動回路の構成を示すブロック図である。 ＡＮＤゲートの構成を示す図である。 （Ａ）はデューティ比を調整する前の主信号の波形を示す図であり、（Ｂ）はデューティ比を調整した後の主信号の波形を示す図である。 本発明のＬＤ駆動回路の構成を示すブロック図である。 ＡＮＤゲートとデューティ制御アンプの構成を示す図である。 ＬＤ駆動回路の動作手順を示すフローチャートである。
符号の説明
２０ ＬＤ駆動回路
２１ 第１アンプ
２２ ＡＮＤゲート
２３ デューティ制御アンプ
２４ 第２アンプ
２５ 第３アンプ

Claims (5)

  1. レーザ制御のための主信号の振幅を調整する第１アンプと、
    前記第１アンプから出力される主信号を受け、該主信号のデューティ比をデューティ制御信号に応じて制御するデューティ制御アンプと、
    前記デューティ制御アンプに前記デューティ制御信号を出力すると共に、レーザダイオードのシャットダウン信号に応じて、前記デューティ制御信号を制御し、前記デューティ制御アンプにおける前記主信号のデューティ比を０％に制御するデューティ制御信号を出力する論理回路と、
    を有し、前記論理回路は外部からのデューティ制御信号と外部からのシャットダウン信号を受けるＡＮＤゲートであることを特徴とするレーザダイオード駆動回路。
  2. 前記デューティ制御アンプの後段で、前記主信号を増幅する第２アンプを備えることを特徴とする請求項１記載のレーザダイオード駆動回路。
  3. 前記デューティ制御アンプは、前記主信号に前記デューティ制御信号を重畳して前記主信号のデューティ比を調整することを特徴とする請求項１又は２記載のレーザダイオード駆動回路。
  4. レーザ制御のための主信号の振幅を調整する第１アンプと、
    前記第１アンプから出力される主信号を受け、該主信号のデューティ比をデューティ制御信号に応じて制御するデューティ制御アンプと、
    前記デューティ制御アンプに前記デューティ制御信号を出力すると共に、シャットダウン信号に応じて、前記デューティ制御信号を制御し、前記デューティ制御アンプにおける前記主信号のデューティ比を０％に制御するデューティ制御信号を出力する論理回路と、
    を有し、前記論理回路は外部からのデューティ制御信号と外部からのシャットダウン信号を受けるＡＮＤゲートであることを特徴とする電子回路。
  5. レーザ制御のための主信号の振幅を第１アンプで調整する第１ステップと、
    前記第１アンプから出力される主信号をデューティ制御アンプで受け、前記デューティ制御アンプにおいて、前記主信号のデューティ比をデューティ制御信号に応じて制御する第２ステップと、
    前記デューティ制御アンプに対し、レーザダイオードのシャットダウン信号に応じて、前記デューティ制御アンプにおけるデューティ制御が前記主信号をデューティ０％とする値で、前記デューティ制御信号を入力させる第３ステップとを有し、
    前記第３ステップは、外部からのデューティ制御信号と外部からのシャットダウン信号を受けるＡＮＤゲートの出力信号を前記デューティ制御アンプに入力させることを特徴とするデューティ制御方法。
JP2006097498A 2006-03-31 2006-03-31 レーザダイオード駆動回路、電子回路及びデューティ制御方法 Expired - Fee Related JP4975348B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006097498A JP4975348B2 (ja) 2006-03-31 2006-03-31 レーザダイオード駆動回路、電子回路及びデューティ制御方法
PCT/JP2007/056427 WO2007114119A1 (ja) 2006-03-31 2007-03-27 レーザダイオード駆動回路、電子回路、レーザダイオード駆動回路の制御方法及びデューティ制御方法
US12/241,927 US8259766B2 (en) 2006-03-31 2008-09-30 Laser diode drive circuit, electronic circuit, method for controlling laser diode drive circuit, and method for controlling duty

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006097498A JP4975348B2 (ja) 2006-03-31 2006-03-31 レーザダイオード駆動回路、電子回路及びデューティ制御方法

Publications (2)

Publication Number Publication Date
JP2007273722A JP2007273722A (ja) 2007-10-18
JP4975348B2 true JP4975348B2 (ja) 2012-07-11

Family

ID=38563388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006097498A Expired - Fee Related JP4975348B2 (ja) 2006-03-31 2006-03-31 レーザダイオード駆動回路、電子回路及びデューティ制御方法

Country Status (3)

Country Link
US (1) US8259766B2 (ja)
JP (1) JP4975348B2 (ja)
WO (1) WO2007114119A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979745B (zh) * 2015-07-01 2018-12-04 深圳市镭神智能系统有限公司 一种亚纳秒级窄脉宽脉冲光纤激光装置
US20180126336A1 (en) * 2016-11-04 2018-05-10 Nrgtek, Inc. Renewable Energy Storage Methods and Systems

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0418819B1 (en) 1989-09-19 2003-09-03 Canon Kabushiki Kaisha Method and apparatus for modulating semiconductor laser or the like, and system using the same
JP2692984B2 (ja) * 1989-09-19 1997-12-17 キヤノン株式会社 レーザ記録装置
JPH04155981A (ja) * 1990-10-19 1992-05-28 Fujitsu Ltd レーザーのａｐｃ回路のシャットダウン方式
JPH05129689A (ja) * 1991-10-30 1993-05-25 Fujitsu Ltd 発光源オン／オフ回路
JP3063515B2 (ja) * 1994-02-28 2000-07-12 日本電気株式会社 光直接増幅装置
JPH08279788A (ja) * 1995-04-07 1996-10-22 Hitachi Cable Ltd 光送信装置
JPH09200153A (ja) * 1996-01-23 1997-07-31 Toyo Commun Equip Co Ltd データ伝送回路
JPH09246646A (ja) * 1996-03-04 1997-09-19 Mitsubishi Electric Corp 半導体レーザ制御装置
WO1998056089A1 (fr) * 1997-06-06 1998-12-10 Hitachi, Ltd. Procede de production de donnees de gestion de commande
JP3169065B2 (ja) * 1997-10-13 2001-05-21 日本電気株式会社 レーザダイオード駆動回路
JPH11177174A (ja) * 1997-12-10 1999-07-02 Sumitomo Electric Ind Ltd 発光モジュール
JP3644010B2 (ja) * 1999-03-29 2005-04-27 富士通株式会社 光送信回路
JP4109815B2 (ja) * 2000-03-01 2008-07-02 キヤノン株式会社 レーザダイオード駆動装置およびレーザダイオード駆動方法
JP3438779B2 (ja) * 2000-05-09 2003-08-18 住友電気工業株式会社 駆動回路および半導体レーザ駆動装置
JP2003298524A (ja) * 2002-04-03 2003-10-17 Toshiba Corp 波長安定化光源および発光素子のスタートアップ制御方法
US7166826B1 (en) * 2002-11-13 2007-01-23 Micrel, Incorporated Automatic control of laser diode current and optical power output
US7203213B2 (en) * 2003-12-15 2007-04-10 Micrel, Incorporated Laser turn-on accelerator independent of bias control loop bandwidth

Also Published As

Publication number Publication date
US8259766B2 (en) 2012-09-04
WO2007114119A1 (ja) 2007-10-11
US20090028200A1 (en) 2009-01-29
JP2007273722A (ja) 2007-10-18

Similar Documents

Publication Publication Date Title
JP4836253B2 (ja) 電力増幅装置および携帯電話端末
WO2013111381A1 (ja) Ｄｃ結合型レーザ駆動回路、及び、半導体レーザ素子の駆動方法
JP2003142999A (ja) 内部降圧回路
JP2009290844A (ja) 増幅器、オフセット調整回路
TWI383569B (zh) 切換調整器控制ic及切換調整器
US7525359B2 (en) Duty cycle correction amplification circuit
US20140300416A1 (en) Operational amplifier circuit
TWI535196B (zh) 放大器及其操作方法
JP2005286815A (ja) 電力増幅器
JP4975348B2 (ja) レーザダイオード駆動回路、電子回路及びデューティ制御方法
JP4717692B2 (ja) リミッタ回路
KR20090059658A (ko) 버퍼 회로
US6946907B2 (en) Common mode feedback amplifier
US7755428B2 (en) Amplifying circuit
US7830207B2 (en) Amplifier circuit
US20060170497A1 (en) Gain variable amplifier
JP4814747B2 (ja) 定電圧回路
KR101011540B1 (ko) 차동 증폭기
JP3653658B2 (ja) 電源降圧回路
US7816989B2 (en) Differential amplifier
US7907013B2 (en) Class AB output stage with programmable bias point control
US20210367559A1 (en) Power amplifier circuit
KR101109242B1 (ko) 전력 증폭 장치
JP2005071067A (ja) 電圧発生回路
KR20070115054A (ko) 반도체 메모리의 차동 증폭기

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070719

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120411

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees