JPH05129689A - 発光源オン／オフ回路 - Google Patents
発光源オン／オフ回路Info
- Publication number
- JPH05129689A JPH05129689A JP3284888A JP28488891A JPH05129689A JP H05129689 A JPH05129689 A JP H05129689A JP 3284888 A JP3284888 A JP 3284888A JP 28488891 A JP28488891 A JP 28488891A JP H05129689 A JPH05129689 A JP H05129689A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- light emitting
- emitting source
- optical
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Lasers (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】
【目的】本発明は光信号となる発光源を高速にオン／オ
フすることができる発光源オン／オフ回路を提供するこ
とを目的とする。 【構成】発光源モジュールをオン／オフ制御する回路の
データ入力側に、データとシャットダウン信号との論理
積を取る論理積手段を設け、シャットダウン信号のイン
アクティブ／アクティブ状態に応じて、瞬時に論理積手
段から発光源モジュールをオン／オフするデータが出力
されるように構成する。
フすることができる発光源オン／オフ回路を提供するこ
とを目的とする。 【構成】発光源モジュールをオン／オフ制御する回路の
データ入力側に、データとシャットダウン信号との論理
積を取る論理積手段を設け、シャットダウン信号のイン
アクティブ／アクティブ状態に応じて、瞬時に論理積手
段から発光源モジュールをオン／オフするデータが出力
されるように構成する。
Description
【０００１】
【産業上の利用分野】本発明は光信号を出力するレーザ
ーダイオード等の発光源を瞬時にオン／オフする発光源
オン／オフ回路に関する。
ーダイオード等の発光源を瞬時にオン／オフする発光源
オン／オフ回路に関する。
【０００２】近年、光通信システムの現用・予備切替方
式において、現用回線・予備回線間を光伝送することが
行われ始め、予備回線に切り替えが必要な現用回線のみ
の送信光源を発光させ、その他は消光させる等のオン／
オフ制御を行うことが必要となってきた。
式において、現用回線・予備回線間を光伝送することが
行われ始め、予備回線に切り替えが必要な現用回線のみ
の送信光源を発光させ、その他は消光させる等のオン／
オフ制御を行うことが必要となってきた。
【０００３】この場合の切替時間は、光伝送装置におい
て一般的に５０ｍｓ以内と短時間な制限が設けられてい
る。そこで、高速にオン／オフ制御を行うことができる
発光源オン／オフ回路が要望されている。
て一般的に５０ｍｓ以内と短時間な制限が設けられてい
る。そこで、高速にオン／オフ制御を行うことができる
発光源オン／オフ回路が要望されている。
【０００４】
【従来の技術】図４に従来例による発光源オン／オフ回
路のブロック構成図を示し、その説明を行う。
路のブロック構成図を示し、その説明を行う。
【０００５】この図に示す発光源オン／オフ回路は、Ｌ
Ｄ(Laser Diode) 駆動回路１と、ＬＤモジュール２と、
ローパスフィルタ３と、ローパスフィルタ回路４と、オ
フセット回路５と、シャットダウン制御回路６と、加算
器７と、ＡＰＣ(Automatic Power Control)ループ制御
比較器８とを具備して構成されている。
Ｄ(Laser Diode) 駆動回路１と、ＬＤモジュール２と、
ローパスフィルタ３と、ローパスフィルタ回路４と、オ
フセット回路５と、シャットダウン制御回路６と、加算
器７と、ＡＰＣ(Automatic Power Control)ループ制御
比較器８とを具備して構成されている。
【０００６】ＬＤ駆動回路１は、第１入力端子Ｔ１に供
給される「０」，「１」のデータＤと、ＡＰＣループ制
御比較器８から出力される制御電圧Ｖｃに応じて、バイ
アス電流ＩB 及びパルス電流ＩP を流してＬＤモジュー
ル２の発光側ＬＤ２ａの発光を制御するものであり、図
５に示すような回路構成になっている。
給される「０」，「１」のデータＤと、ＡＰＣループ制
御比較器８から出力される制御電圧Ｖｃに応じて、バイ
アス電流ＩB 及びパルス電流ＩP を流してＬＤモジュー
ル２の発光側ＬＤ２ａの発光を制御するものであり、図
５に示すような回路構成になっている。
【０００７】図５に示す回路構成を説明する。第１トラ
ンジスタＴＲ１のベース端がデータＤの供給端子１０に
接続され、コレクタ端が抵抗器Ｒ１を介して接地され、
エミッタ端が第２トランジスタＴＲ２のエミッタ端と、
第３トランジスタのコレクタ端に接続されている。
ンジスタＴＲ１のベース端がデータＤの供給端子１０に
接続され、コレクタ端が抵抗器Ｒ１を介して接地され、
エミッタ端が第２トランジスタＴＲ２のエミッタ端と、
第３トランジスタのコレクタ端に接続されている。
【０００８】第２トランジスタＴＲ２のコレクタ端はパ
ルス電流ＩP が出力される端子１１に接続され、ベース
端は、一端が負電源−Ｖに接続され、他端が接地された
直列接続のバイアス供給抵抗器Ｒ２とＲ３との中間に接
続されている。
ルス電流ＩP が出力される端子１１に接続され、ベース
端は、一端が負電源−Ｖに接続され、他端が接地された
直列接続のバイアス供給抵抗器Ｒ２とＲ３との中間に接
続されている。
【０００９】第３トランジスタＴＲ３のエミッタ端は、
抵抗器Ｒ４を介して負電源−Ｖに接続され、ベース端は
第４トランジスタＴＲ４のベース端、及び制御電圧Ｖｃ
の供給端子１２に接続されている。
抵抗器Ｒ４を介して負電源−Ｖに接続され、ベース端は
第４トランジスタＴＲ４のベース端、及び制御電圧Ｖｃ
の供給端子１２に接続されている。
【００１０】第４トランジスタＴＲ４のコレクタ端は、
コイルＬを介してバイアス電流ＩB が出力される端子１
３に接続され、エミッタ端は抵抗器Ｒ５を介して負電源
−Ｖに接続されている。
コイルＬを介してバイアス電流ＩB が出力される端子１
３に接続され、エミッタ端は抵抗器Ｒ５を介して負電源
−Ｖに接続されている。
【００１１】このようなＬＤ駆動回路１において、所定
レベルの制御電圧Ｖｃが第３及び第４トランジスタＴＲ
３，ＴＲ４に供給されることによりバイアス電流ＩB が
出力されている際に、データＤの「Ｈ」レベルが供給さ
れるとパルス電流ＩP が出力される。また、制御電圧Ｖ
ｃのレベルが（−Ｖ）Ｖとなるとバイアス電流ＩB 及び
パルス電流ＩP が出力されなくなる。
レベルの制御電圧Ｖｃが第３及び第４トランジスタＴＲ
３，ＴＲ４に供給されることによりバイアス電流ＩB が
出力されている際に、データＤの「Ｈ」レベルが供給さ
れるとパルス電流ＩP が出力される。また、制御電圧Ｖ
ｃのレベルが（−Ｖ）Ｖとなるとバイアス電流ＩB 及び
パルス電流ＩP が出力されなくなる。
【００１２】図４に示すＬＤモジュール２は、発光側Ｌ
Ｄ２ａと受光側ＬＤｂとが光結合されるように構成され
ており、バイアス電流ＩB 及びパルス電流ＩP によって
発光側ＬＤ２ａの発光／消光が制御され、これによって
光ファイバケーブル９に光信号ＯＳが出力される。ま
た、発光側ＬＤ２ａの光を受光側ＬＤｂが受光すると、
これによって流れる電流がローパスフィルタ３を介して
加算器７に供給される。
Ｄ２ａと受光側ＬＤｂとが光結合されるように構成され
ており、バイアス電流ＩB 及びパルス電流ＩP によって
発光側ＬＤ２ａの発光／消光が制御され、これによって
光ファイバケーブル９に光信号ＯＳが出力される。ま
た、発光側ＬＤ２ａの光を受光側ＬＤｂが受光すると、
これによって流れる電流がローパスフィルタ３を介して
加算器７に供給される。
【００１３】ローパスフィルタ回路４は、トランジスタ
とローパスフィルタとを有して構成されており、データ
Ｄを一旦増幅した後で低周波成分のみを加算器７へ出力
するものである。
とローパスフィルタとを有して構成されており、データ
Ｄを一旦増幅した後で低周波成分のみを加算器７へ出力
するものである。
【００１４】オフセット回路５は、データＤのマーク率
が変化した場合でもバイアス電流Ｉ B 及びパルス電流Ｉ
P が変動しないように調整するものである。シャットダ
ウン制御回路６は、第２入力端子Ｔ２に供給されるシャ
ットダウン信号ＳＤがアクティブ状態（「０」をアクテ
ィブ状態、「１」をインアクティブ状態とする）になる
と作動するものであり、この作動によりＡＰＣループ制
御比較器８の入力電圧Ｖｉを強制的に下げ、バイアス電
流ＩB 及びパルス電流ＩP がＯＦＦ状態となるように制
御するものである。
が変化した場合でもバイアス電流Ｉ B 及びパルス電流Ｉ
P が変動しないように調整するものである。シャットダ
ウン制御回路６は、第２入力端子Ｔ２に供給されるシャ
ットダウン信号ＳＤがアクティブ状態（「０」をアクテ
ィブ状態、「１」をインアクティブ状態とする）になる
と作動するものであり、この作動によりＡＰＣループ制
御比較器８の入力電圧Ｖｉを強制的に下げ、バイアス電
流ＩB 及びパルス電流ＩP がＯＦＦ状態となるように制
御するものである。
【００１５】このような構成の発光源オン／オフ回路に
おいて、送信光源である光信号ＯＳをオン／オフ制御す
る場合、ＡＰＣループ制御比較器８の入力電圧Ｖｉを制
御することによって強制的にオフする方法が取られる。
これは、前記したようにシャットダウン信号ＳＤをアク
ティブ状態「０」にすることによって行われる。
おいて、送信光源である光信号ＯＳをオン／オフ制御す
る場合、ＡＰＣループ制御比較器８の入力電圧Ｖｉを制
御することによって強制的にオフする方法が取られる。
これは、前記したようにシャットダウン信号ＳＤをアク
ティブ状態「０」にすることによって行われる。
【００１６】
【発明が解決しようとする課題】ところで、上述した発
光源オン／オフ回路においては、ＡＰＣループ制御比較
器８に、１００ｍｓ程度の時定数の帯域制限フィルタが
付加されるのが一般的であり、比較器８の入力電圧Ｖｉ
を強制的にオフとした際に、オフからオンに正常復帰さ
せる場合、その応答速度が、ＡＰＣループ制御比較器８
の全体の応答速度そのものになるために遅くなるといっ
た問題がある。
光源オン／オフ回路においては、ＡＰＣループ制御比較
器８に、１００ｍｓ程度の時定数の帯域制限フィルタが
付加されるのが一般的であり、比較器８の入力電圧Ｖｉ
を強制的にオフとした際に、オフからオンに正常復帰さ
せる場合、その応答速度が、ＡＰＣループ制御比較器８
の全体の応答速度そのものになるために遅くなるといっ
た問題がある。
【００１７】このようにオン／オフ制御の遅い回路で
は、産業上の利用分野に記述したように、近年必要とさ
れている光伝送装置における高速オン／オフ切替（一般
的に５０ｍｓ以内）が実現出来ないことになる。
は、産業上の利用分野に記述したように、近年必要とさ
れている光伝送装置における高速オン／オフ切替（一般
的に５０ｍｓ以内）が実現出来ないことになる。
【００１８】本発明は、このような点に鑑みてなされた
ものであり、光信号となる発光源を高速にオン／オフす
ることができる発光源オン／オフ回路を提供することを
目的としている。
ものであり、光信号となる発光源を高速にオン／オフす
ることができる発光源オン／オフ回路を提供することを
目的としている。
【００１９】
【課題を解決するための手段】図１に本発明の発光源オ
ン／オフ回路の原理図を示す。図中、２０は本発明の特
徴要素の論理積手段であり、データＤとシャットダウン
信号ＳＤとの論理積を取って出力するものである。１は
駆動回路であり、論理積手段２０を介して入力されるデ
ータＤと制御電圧Ｖｃとに応じて、パルス電流ＩP 及び
バイアス電流Ｉ B を出力するものである。
ン／オフ回路の原理図を示す。図中、２０は本発明の特
徴要素の論理積手段であり、データＤとシャットダウン
信号ＳＤとの論理積を取って出力するものである。１は
駆動回路であり、論理積手段２０を介して入力されるデ
ータＤと制御電圧Ｖｃとに応じて、パルス電流ＩP 及び
バイアス電流Ｉ B を出力するものである。
【００２０】２は発光源モジュールであり、パルス電流
ＩP 及びバイアス電流ＩB によりオン／オフが制御され
ることによって光信号ＯＳを光ファイバケーブル９へ出
力すると共に、光信号ＯＳを電気信号に変換して出力す
るものである。
ＩP 及びバイアス電流ＩB によりオン／オフが制御され
ることによって光信号ＯＳを光ファイバケーブル９へ出
力すると共に、光信号ＯＳを電気信号に変換して出力す
るものである。
【００２１】５はオフセット回路であり、データＤのマ
ーク率が変化した場合等にパルス電流ＩP 及びバイアス
電流ＩB の変動を抑制するための電圧を出力するもので
ある。
ーク率が変化した場合等にパルス電流ＩP 及びバイアス
電流ＩB の変動を抑制するための電圧を出力するもので
ある。
【００２２】７は加算器であり、第１フィルタ３を通過
した発光源モジュールからの電気信号と第２フィルタ４
を通過したデータＤとオフセット回路５の出力電圧との
加算をとって出力するものである。
した発光源モジュールからの電気信号と第２フィルタ４
を通過したデータＤとオフセット回路５の出力電圧との
加算をとって出力するものである。
【００２３】８はＡＰＣ回路であり、加算器７から出力
される電圧Ｖｉに応じて制御電圧Ｖｃを出力するもので
ある。このような構成手段に加えて、図２に示すよう
に、シャットダウン信号ＳＤが分圧用抵抗器Ｒ６，Ｒ７
により分圧されオフセット回路５に入力されるようにす
ることで、シャットダウン信号ＳＤをアクティブ状態と
した際に、オフセット回路５からパルス電流ＩP 及びバ
イアス電流ＩB の変動を抑制するための電圧が出力され
るようにしてもよい。
される電圧Ｖｉに応じて制御電圧Ｖｃを出力するもので
ある。このような構成手段に加えて、図２に示すよう
に、シャットダウン信号ＳＤが分圧用抵抗器Ｒ６，Ｒ７
により分圧されオフセット回路５に入力されるようにす
ることで、シャットダウン信号ＳＤをアクティブ状態と
した際に、オフセット回路５からパルス電流ＩP 及びバ
イアス電流ＩB の変動を抑制するための電圧が出力され
るようにしてもよい。
【００２４】
【作用】上述した本発明回路において、シャットダウン
信号ＳＤのアクティブ状態を「０」、インアクティブ状
態を「１」とする。通常、シャットダウン信号ＳＤの
「１」が論理積手段２０の一入力端に供給されている場
合に、他入力端に「１」のデータＤが供給されたとする
と、そのデータＤが駆動回路１に供給されると共に、第
１フィルタ４及び加算器７を介してＡＰＣ回路８に供給
される。これによってＡＰＣ回路８から制御電圧Ｖｃが
出力され、駆動回路１に供給されるので、駆動回路１か
ら発光源モジュール２にバイアス電流ＩB 及びパルス電
流ＩP が出力され、発光源モジュール２がオンとなり発
光する。この発光による光信号ＯＳが光ファイバケーブ
ル９へ出力される。
信号ＳＤのアクティブ状態を「０」、インアクティブ状
態を「１」とする。通常、シャットダウン信号ＳＤの
「１」が論理積手段２０の一入力端に供給されている場
合に、他入力端に「１」のデータＤが供給されたとする
と、そのデータＤが駆動回路１に供給されると共に、第
１フィルタ４及び加算器７を介してＡＰＣ回路８に供給
される。これによってＡＰＣ回路８から制御電圧Ｖｃが
出力され、駆動回路１に供給されるので、駆動回路１か
ら発光源モジュール２にバイアス電流ＩB 及びパルス電
流ＩP が出力され、発光源モジュール２がオンとなり発
光する。この発光による光信号ＯＳが光ファイバケーブ
ル９へ出力される。
【００２５】光信号ＯＳ出力時には、光信号ＯＳが電気
信号に変換されてフィードバックされることにより、光
信号ＯＳの電力が一定となるようにバイアス電流ＩB 及
びパルス電流ＩP がＡＰＣ回路８によって制御される。
信号に変換されてフィードバックされることにより、光
信号ＯＳの電力が一定となるようにバイアス電流ＩB 及
びパルス電流ＩP がＡＰＣ回路８によって制御される。
【００２６】このように光信号ＯＳが出力されている際
に、シャットダウン信号ＳＤをアクティブ状態の「０」
にすると、論理積回路２０から「０」が出力され、バイ
アス電流ＩB 及びパルス電流ＩP が遮断され、発光源モ
ジュール２がオフとなる。
に、シャットダウン信号ＳＤをアクティブ状態の「０」
にすると、論理積回路２０から「０」が出力され、バイ
アス電流ＩB 及びパルス電流ＩP が遮断され、発光源モ
ジュール２がオフとなる。
【００２７】シャットダウン信号ＳＤをインアクティブ
状態の「１」に戻すと、発光源モジュール２がオンとな
る。この場合、発光源モジュール２がオン／オフする時
間は、論理積回路２０及び駆動回路１の応答時間に委ね
られる。従来、ＡＰＣ回路８の入力電圧Ｖｉを強制的に
オフとしていた場合に比較すると、論理積回路２０の応
答時間は、ＡＰＣ回路８の応答時間よりもかなり速いの
で、本発明回路においては、発光源モジュール２のオン
／オフ時間が従来よりもかなり速くなっていることがわ
かる。
状態の「１」に戻すと、発光源モジュール２がオンとな
る。この場合、発光源モジュール２がオン／オフする時
間は、論理積回路２０及び駆動回路１の応答時間に委ね
られる。従来、ＡＰＣ回路８の入力電圧Ｖｉを強制的に
オフとしていた場合に比較すると、論理積回路２０の応
答時間は、ＡＰＣ回路８の応答時間よりもかなり速いの
で、本発明回路においては、発光源モジュール２のオン
／オフ時間が従来よりもかなり速くなっていることがわ
かる。
【００２８】また、図２に示すような構成にした場合、
シャットダウン信号ＳＤにより図１の場合と同様に発光
源モジュール２のオン／オフを行うことができ、この
際、Ｒ６とＲ７の定数を選択することによりシャットダ
ウン時のバイアス電流ＩB 及びパルス電流ＩP レベルを
調整することができる。
シャットダウン信号ＳＤにより図１の場合と同様に発光
源モジュール２のオン／オフを行うことができ、この
際、Ｒ６とＲ７の定数を選択することによりシャットダ
ウン時のバイアス電流ＩB 及びパルス電流ＩP レベルを
調整することができる。
【００２９】
【実施例】以下、図面を参照して本発明の一実施例につ
いて説明する。図３は本発明の一実施例による現用・予
備切替方式による光通信システムの構成を示す図であ
り、図３に示す各光伝送装置３１〜３８に、前述の課題
を解決するための手段及び作用で説明した図１又は図２
に示す発光源オン／オフ回路を適用したものである。
いて説明する。図３は本発明の一実施例による現用・予
備切替方式による光通信システムの構成を示す図であ
り、図３に示す各光伝送装置３１〜３８に、前述の課題
を解決するための手段及び作用で説明した図１又は図２
に示す発光源オン／オフ回路を適用したものである。
【００３０】図３に示す光通信システムは、第１局２８
と第２局とが光ファイバケーブルによる現用回線と予備
回線とで接続されて構成されている。双方の局２８，２
９の光伝送装置３１〜３８は、各々が、第１電気・光変
換部Ｅ／Ｏ１及び第１光・電気変換部Ｏ／Ｅ１と、第２
電気・光変換部Ｅ／Ｏ２及び第２光・電気変換部Ｏ／Ｅ
２とを有して構成されており、各第２電気・光変換部Ｅ
／Ｏ２に図１又は図２に示す発光源オン／オフ回路が用
いられている。
と第２局とが光ファイバケーブルによる現用回線と予備
回線とで接続されて構成されている。双方の局２８，２
９の光伝送装置３１〜３８は、各々が、第１電気・光変
換部Ｅ／Ｏ１及び第１光・電気変換部Ｏ／Ｅ１と、第２
電気・光変換部Ｅ／Ｏ２及び第２光・電気変換部Ｏ／Ｅ
２とを有して構成されており、各第２電気・光変換部Ｅ
／Ｏ２に図１又は図２に示す発光源オン／オフ回路が用
いられている。
【００３１】光伝送装置３１〜３８は、局２８，２９間
で光ファイバケーブルにより接続されると共に、同一局
２８，２９内で光ファイバケーブルにより光カプラ３９
〜４６を介して接続されている。
で光ファイバケーブルにより接続されると共に、同一局
２８，２９内で光ファイバケーブルにより光カプラ３９
〜４６を介して接続されている。
【００３２】即ち、局２８，２９間は、予備回線（図に
は予備と記入）の、光伝送装置３１のＥ／Ｏ１と光伝送
装置３６のＯ／Ｅ１、Ｏ／Ｅ１とＥ／Ｏ１が光ファイバ
ケーブルにより接続され、現用回線＃１〜＃Ｎ（図には
現用１＃１〜＃Ｎと記入）の、光伝送装置３２〜３４の
Ｅ／Ｏ１と光伝送装置３６〜３８のＯ／Ｅ１、Ｏ／Ｅ１
とＥ／Ｏ１が光ファイバケーブルにより接続されてい
る。
は予備と記入）の、光伝送装置３１のＥ／Ｏ１と光伝送
装置３６のＯ／Ｅ１、Ｏ／Ｅ１とＥ／Ｏ１が光ファイバ
ケーブルにより接続され、現用回線＃１〜＃Ｎ（図には
現用１＃１〜＃Ｎと記入）の、光伝送装置３２〜３４の
Ｅ／Ｏ１と光伝送装置３６〜３８のＯ／Ｅ１、Ｏ／Ｅ１
とＥ／Ｏ１が光ファイバケーブルにより接続されてい
る。
【００３３】同一局２８，２９内は、局２８において、
光伝送装置３１〜３４のＥ／Ｏ２同士が光カプラ３９及
び４１を介して光ファイバケーブルにより接続され、Ｏ
／Ｅ２同士が光カプラ４０，４２を介して光ファイバケ
ーブルにより接続されている。局２９において、光伝送
装置３５〜３８のＥ／Ｏ２同士が光カプラ４３及び４５
を介して光ファイバケーブルにより接続され、Ｏ／Ｅ２
同士が光カプラ４４，４６を介して光ファイバケーブル
により接続されている。
光伝送装置３１〜３４のＥ／Ｏ２同士が光カプラ３９及
び４１を介して光ファイバケーブルにより接続され、Ｏ
／Ｅ２同士が光カプラ４０，４２を介して光ファイバケ
ーブルにより接続されている。局２９において、光伝送
装置３５〜３８のＥ／Ｏ２同士が光カプラ４３及び４５
を介して光ファイバケーブルにより接続され、Ｏ／Ｅ２
同士が光カプラ４４，４６を介して光ファイバケーブル
により接続されている。
【００３４】このような構成において、例えば、局２８
と２９とを接続する現用回線＃２の光ファイバケーブル
の図に×で示す部分が切断したとする。この場合、現用
回線＃２を予備回線で救済しなければならないが、その
際、光信号の混合を防止するために、局２８内の光伝送
装置３３のＥ／Ｏ２のみを発光させ、他の光伝送装置３
２，３４は消光させる必要がある。
と２９とを接続する現用回線＃２の光ファイバケーブル
の図に×で示す部分が切断したとする。この場合、現用
回線＃２を予備回線で救済しなければならないが、その
際、光信号の混合を防止するために、局２８内の光伝送
装置３３のＥ／Ｏ２のみを発光させ、他の光伝送装置３
２，３４は消光させる必要がある。
【００３５】これを、各光伝送装置３２〜３４のＥ／Ｏ
２に用いられている図１又は図２に示す発光源オン／オ
フ回路によって実現する。光伝送装置３３のＥ／Ｏ２の
みが発光すると、この発光による光信号が、光カプラ４
１，３９を介して、予備の光伝送装置３１のＯ／Ｅ２に
入力され電気信号に変換される。この変換された電気信
号は、同光伝送装置３１のＥ／Ｏ１により光信号に変換
され、光ファイバケーブルを介して局２９の光伝送装置
３５のＯ／Ｅ１に入力され、電気信号に変換される。そ
して、その変換された電気信号が、同光伝送装置３５の
Ｅ／Ｏ２により光信号に変換され、光カプラ４４，４６
を介して光伝送装置３７のＯ／Ｅ２へ入力され、電気信
号に変換される。
２に用いられている図１又は図２に示す発光源オン／オ
フ回路によって実現する。光伝送装置３３のＥ／Ｏ２の
みが発光すると、この発光による光信号が、光カプラ４
１，３９を介して、予備の光伝送装置３１のＯ／Ｅ２に
入力され電気信号に変換される。この変換された電気信
号は、同光伝送装置３１のＥ／Ｏ１により光信号に変換
され、光ファイバケーブルを介して局２９の光伝送装置
３５のＯ／Ｅ１に入力され、電気信号に変換される。そ
して、その変換された電気信号が、同光伝送装置３５の
Ｅ／Ｏ２により光信号に変換され、光カプラ４４，４６
を介して光伝送装置３７のＯ／Ｅ２へ入力され、電気信
号に変換される。
【００３６】このような動作によって、現用回線＃２が
予備回線で救済されることになる。この光信号のオン／
オフによる救済は、各光伝送装置３２〜３４のＥ／Ｏ２
に用いられた発光源オン／オフ回路によって行われるの
で、高速に行うことができる。
予備回線で救済されることになる。この光信号のオン／
オフによる救済は、各光伝送装置３２〜３４のＥ／Ｏ２
に用いられた発光源オン／オフ回路によって行われるの
で、高速に行うことができる。
【００３７】また、発光源オン／オフ回路を用いる他の
応用例として、一方の局に複数の電気・光変換装置Ｅ／
Ｏを並列に接続したアレイ型モジュールと、他方の局に
複数の光・電気変換装置Ｏ／Ｅを並列に接続したアレイ
型モジュールとを１本の光ファイバケーブルで接続し、
一方の局から他方の局へ時分割でデータの光伝送を行う
場合に適用することができる。
応用例として、一方の局に複数の電気・光変換装置Ｅ／
Ｏを並列に接続したアレイ型モジュールと、他方の局に
複数の光・電気変換装置Ｏ／Ｅを並列に接続したアレイ
型モジュールとを１本の光ファイバケーブルで接続し、
一方の局から他方の局へ時分割でデータの光伝送を行う
場合に適用することができる。
【００３８】これは、発光源オン／オフ回路により、一
局内の１つの電気・光変換装置Ｅ／Ｏを発光させ、他の
電気・光変換装置Ｅ／Ｏを消光させると言った動作を繰
り返すことによって実現される。
局内の１つの電気・光変換装置Ｅ／Ｏを発光させ、他の
電気・光変換装置Ｅ／Ｏを消光させると言った動作を繰
り返すことによって実現される。
【００３９】
【発明の効果】以上説明したように、本発明によれば、
光信号となる発光源を高速にオン／オフすることができ
る効果がある。
光信号となる発光源を高速にオン／オフすることができ
る効果がある。
【図１】本発明の発光源オン／オフ回路の原理図であ
る。
る。
【図２】図１に示す原理構成の他に、シャットオフ時に
オフセットが行えるような手段を設けた回路図である。
オフセットが行えるような手段を設けた回路図である。
【図３】本発明の一実施例による現用・予備切替方式に
よる光通信システムの構成を示す図である。
よる光通信システムの構成を示す図である。
【図４】従来の発光源オン／オフ回路の構成を示す回路
図である。
図である。
【図５】ＬＤ駆動回路の構成図である。
１ 駆動回路 ２ 発光源モジュール ３，４ フィルタ ５ オフセット回路 ７ 加算器 ８ ＡＰＣ回路 ９ 光ファイバケーブル ２０ 論理積手段 Ｄ 入力データ ＳＤ シャットダウン信号 ＯＳ 光信号 Ｖｉ ＡＰＣ回路の入力電圧 Ｖｃ 駆動回路１の制御電圧 ＩP パルス電流 ＩB バイアス電流
Claims (3)
- 【請求項１】 入力されるデータ(D) 及び制御電圧(Vc)
に応じてパルス電流(IP ) 及びバイアス電流(IB ) を出
力する駆動回路(1) と、パルス電流(IP ) 及びバイアス
電流(IB ) によりオン／オフが制御されることによって
光信号(OS)を出力すると共に、該光信号(OS)を電気信号
に変換して出力する発光源モジュール(2) と、第１フィ
ルタ(3) を通過した該電気信号と第２フィルタ(4) を通
過した該データ(D) とオフセット回路(5) から出力され
る該パルス電流(IP ) 及び該バイアス電流(IB ) の変動
を抑制するための電圧との加算をとって出力する加算器
(7) と、該加算器(7) から出力される電圧(Vi)に応じて
該制御電圧(Vc)を出力するＡＰＣ回路(8) とを有して構
成される発光源オン／オフ回路において、 前記データ(D) とシャットダウン信号(SD)との論理積を
取り、この論理積結果を前記駆動回路(1) と第２フィル
タ(4) を介して前記加算器(7) とに供給する論理積手段
(20)を設け、 該シャットダウン信号(SD)をインアクティブ又はアクテ
ィブ状態とすることにより該論理積手段(20)の論理積結
果が、前記発光源モジュール(2) をオン又はオフとする
データとなるように構成したことを特徴とする発光源オ
ン／オフ回路。 - 【請求項２】 前記シャットダウン信号(SD)をアクティ
ブ状態とした際に、前記オフセット回路(5) から前記パ
ルス電流(IP ) 及び前記バイアス電流(IB )の変動を抑
制するための電圧が出力されるようにしたことを特徴と
する請求項１記載の発光源オン／オフ回路。 - 【請求項３】 前記請求項１記載の発光源オン／オフ回
路を光伝送装置の光スイッチ手段に用いたことを特徴と
する発光源オン／オフ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3284888A JPH05129689A (ja) | 1991-10-30 | 1991-10-30 | 発光源オン／オフ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3284888A JPH05129689A (ja) | 1991-10-30 | 1991-10-30 | 発光源オン／オフ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129689A true JPH05129689A (ja) | 1993-05-25 |
Family
ID=17684341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3284888A Withdrawn JPH05129689A (ja) | 1991-10-30 | 1991-10-30 | 発光源オン／オフ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05129689A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007114119A1 (ja) * | 2006-03-31 | 2007-10-11 | Eudyna Devices Inc. | レーザダイオード駆動回路、電子回路、レーザダイオード駆動回路の制御方法及びデューティ制御方法 |
-
1991
- 1991-10-30 JP JP3284888A patent/JPH05129689A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007114119A1 (ja) * | 2006-03-31 | 2007-10-11 | Eudyna Devices Inc. | レーザダイオード駆動回路、電子回路、レーザダイオード駆動回路の制御方法及びデューティ制御方法 |
| JP2007273722A (ja) * | 2006-03-31 | 2007-10-18 | Eudyna Devices Inc | レーザダイオード駆動回路、電子回路及びデューティ制御方法 |
| US20090028200A1 (en) * | 2006-03-31 | 2009-01-29 | Eudyna Devices Inc. | Laser diode drive circuit, electronic circuit, method for controlling laser diode drive circuit, and method for controlling duty |
| US8259766B2 (en) | 2006-03-31 | 2012-09-04 | Eudyna Devices Inc. | Laser diode drive circuit, electronic circuit, method for controlling laser diode drive circuit, and method for controlling duty |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7031357B2 (en) | High speed switching driver | |
| JP2640443B2 (ja) | Ｃｍｏｓ技術による光源の高速駆動用回路 | |
| US6483345B1 (en) | High speed level shift circuit for low voltage output | |
| US6018538A (en) | High speed non-biased semiconductor laser dione driver for high speed digital communication | |
| JPH05129689A (ja) | 発光源オン／オフ回路 | |
| JPH01166582A (ja) | レーザ駆動回路 | |
| JPH10117033A (ja) | 光源の高速駆動用ｃｍｏｓ技術回路 | |
| JP3672424B2 (ja) | レーザダイオード駆動回路 | |
| JPH07273388A (ja) | 光送信器 | |
| US20030142707A1 (en) | Optical margin testing system for automatic power control loops | |
| KR20040081372A (ko) | 반도체 레이저의 구동회로 | |
| JPH06338778A (ja) | 双方向光カプラ | |
| JPH07154016A (ja) | 高速ａｐｃ回路 | |
| JP2000164972A (ja) | レーザーダイオードドライブ回路 | |
| JPH09200153A (ja) | データ伝送回路 | |
| JP2913958B2 (ja) | 半導体レーザ駆動停止回路 | |
| JPH02170631A (ja) | 発光素子の駆動回路 | |
| JPH077929B2 (ja) | 光送信装置 | |
| JP2927993B2 (ja) | Ｌｄ切替回路 | |
| KR100327231B1 (ko) | 디지털 신호의 송수신 장치_ | |
| JPS6313533A (ja) | 光双方向通信におけるａｇｃ方式 | |
| JPH0541554A (ja) | レーザダイオード駆動回路 | |
| JPH0157537B2 (ja) | ||
| JPH0974383A (ja) | 高速レーザダイオード駆動回路 | |
| JPH0252867B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990107 |