JPH0974383A - 高速レーザダイオード駆動回路 - Google Patents
高速レーザダイオード駆動回路Info
- Publication number
- JPH0974383A JPH0974383A JP7228183A JP22818395A JPH0974383A JP H0974383 A JPH0974383 A JP H0974383A JP 7228183 A JP7228183 A JP 7228183A JP 22818395 A JP22818395 A JP 22818395A JP H0974383 A JPH0974383 A JP H0974383A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- laser diode
- current
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】
【課題】 バースト信号を入力した場合にも光通信の伝
送効率が劣化しない高速レーザダイオード駆動回路。 【解決手段】 その正側入力端に光通信データの各ビッ
ト毎の論理に対応した信号を入力し、その負側入力端に
信号加算回路から帰還される光出力モニタ信号を入力
し、増幅制御信号を出力するオペアンプ１と、オペアン
プ１の出力信号に基づきＬＤ３を駆動制御するＬＤ駆動
回路２と、前記駆動制御されるＬＤ３と、ＬＤ３の発光
の一部を受光し、受光電流を発生するＰＤ４と、ＰＤ４
の発生電流を電圧に変換して出力する電流／電圧変換回
路５と、オペアンプ１の出力信号を入力し、前記ＬＤ駆
動回路２から電流／電圧変換回路５までの周波数帯域特
性を補償する帯域補償信号を出力する帯域補償回路６
と、電流／電圧変換回路５と帯域補償回路６の出力信号
を加算し、その加算出力をオペアンプ１の負入力端に帰
還する信号加算回路７とを備えたもの。
送効率が劣化しない高速レーザダイオード駆動回路。 【解決手段】 その正側入力端に光通信データの各ビッ
ト毎の論理に対応した信号を入力し、その負側入力端に
信号加算回路から帰還される光出力モニタ信号を入力
し、増幅制御信号を出力するオペアンプ１と、オペアン
プ１の出力信号に基づきＬＤ３を駆動制御するＬＤ駆動
回路２と、前記駆動制御されるＬＤ３と、ＬＤ３の発光
の一部を受光し、受光電流を発生するＰＤ４と、ＰＤ４
の発生電流を電圧に変換して出力する電流／電圧変換回
路５と、オペアンプ１の出力信号を入力し、前記ＬＤ駆
動回路２から電流／電圧変換回路５までの周波数帯域特
性を補償する帯域補償信号を出力する帯域補償回路６
と、電流／電圧変換回路５と帯域補償回路６の出力信号
を加算し、その加算出力をオペアンプ１の負入力端に帰
還する信号加算回路７とを備えたもの。
Description
【０００１】
【発明の属する技術分野】本発明は光送信器におけるレ
ーザダイオード（以下ＬＤと記す）駆動回路、特に高速
ＡＰＣ（Ａｕｔｏｍａｔｉｃ Ｐｏｗｅｒ Ｃｏｎｔｒ
ｏｌ）回路構成のＬＤ駆動回路に関するものである。
ーザダイオード（以下ＬＤと記す）駆動回路、特に高速
ＡＰＣ（Ａｕｔｏｍａｔｉｃ Ｐｏｗｅｒ Ｃｏｎｔｒ
ｏｌ）回路構成のＬＤ駆動回路に関するものである。
【０００２】
【従来の技術】図４は従来のレーザダイオード駆動回路
の構成例を示す図であり、上記ＡＰＣ回路の構成となっ
ている。図４において、１はオペアンプ、２はＬＤ駆動
回路、３はＬＤ、４はフォトダイオード（以下ＰＤと記
す）、５は電流／電圧変換回路、８，９はそれぞれピー
ク検出回路である。図５は図４の動作を説明するための
波形図であり、入力データとしてデータが数多く連続す
る連続信号を使用した場合の例を示している。なおこの
連続信号内にはそれぞれ１ビットのデータ時間がｔのビ
ットデータが数多く含まれており、この各ビットデータ
がＨレベル又はＬレベルに変化すると、これに対応して
レーザ光をＯＮ又はＯＦＦさせるようにＬＤを駆動させ
ることにより光通信を行う。
の構成例を示す図であり、上記ＡＰＣ回路の構成となっ
ている。図４において、１はオペアンプ、２はＬＤ駆動
回路、３はＬＤ、４はフォトダイオード（以下ＰＤと記
す）、５は電流／電圧変換回路、８，９はそれぞれピー
ク検出回路である。図５は図４の動作を説明するための
波形図であり、入力データとしてデータが数多く連続す
る連続信号を使用した場合の例を示している。なおこの
連続信号内にはそれぞれ１ビットのデータ時間がｔのビ
ットデータが数多く含まれており、この各ビットデータ
がＨレベル又はＬレベルに変化すると、これに対応して
レーザ光をＯＮ又はＯＦＦさせるようにＬＤを駆動させ
ることにより光通信を行う。
【０００３】図５を参照し、図４の動作を説明する。図
５の（ａ）に示す連続信号の入力データがＬＤ駆動回路
２及びピーク検出回路８に供給される。ピーク検出回路
８は入力データのピーク（即ちＨレベル）を検出した信
号Ｖp （図５の（ｂ）を参照）をオペアンプ１の正入力
側へ供給する。ＬＤ駆動回路２は、オペアンプ１の入力
Ｖp に応答した出力信号と、入力データの各ビット毎の
Ｈレベル又はＬレベル信号とに基づき、ＬＤ３の発光又
はその停止の駆動制御を行い、図５の（ｄ）に示すよう
な通信用光出力を得る。ＰＤ４は、この通信用光出力の
一部をモニタ用に受光し、受光電流を発生する。このＰ
Ｄ４の受光電流は電流／電圧変換回路４により電圧信号
に変換され、この電圧信号はピーク検出回路９によって
そのピーク値Ｖm が検出される（図５の（ｃ）を参
照）。
５の（ａ）に示す連続信号の入力データがＬＤ駆動回路
２及びピーク検出回路８に供給される。ピーク検出回路
８は入力データのピーク（即ちＨレベル）を検出した信
号Ｖp （図５の（ｂ）を参照）をオペアンプ１の正入力
側へ供給する。ＬＤ駆動回路２は、オペアンプ１の入力
Ｖp に応答した出力信号と、入力データの各ビット毎の
Ｈレベル又はＬレベル信号とに基づき、ＬＤ３の発光又
はその停止の駆動制御を行い、図５の（ｄ）に示すよう
な通信用光出力を得る。ＰＤ４は、この通信用光出力の
一部をモニタ用に受光し、受光電流を発生する。このＰ
Ｄ４の受光電流は電流／電圧変換回路４により電圧信号
に変換され、この電圧信号はピーク検出回路９によって
そのピーク値Ｖm が検出される（図５の（ｃ）を参
照）。
【０００４】ピーク検出回路９の出力するＬＤモニタ出
力のピーク値Ｖm はオペアンプ１の負入力側へ帰還さ
れ、オペアンプ１はこの帰還信号Ｖm が正入力側への入
力Ｖpと等しくなるように動作する。しかし図４の回路
は、オペアンプ１からの出力信号が、ＬＤ駆動回路２、
ＬＤ３、ＰＤ４、電流／電圧変換回路５及びピーク検出
回路９を通って再びオペアンプ１に帰還する帰還ループ
の利得及び応答性で決まる帰還時定数τを有するので、
この時定数τによって連続信号が入力された時点から光
出力波形及びピーク検出信号Ｖm が定常値に立上る時点
までに一定の待ち時間を要していた（図５の（ｃ）及び
（ｄ）を参照）。この場合、連続信号が入力されてから
前記一定の待ち時間を経過した後に、有効データを入力
するようにすれば、この有効データについては十分なパ
ワーを有する安定な光出力を得ることができる。
力のピーク値Ｖm はオペアンプ１の負入力側へ帰還さ
れ、オペアンプ１はこの帰還信号Ｖm が正入力側への入
力Ｖpと等しくなるように動作する。しかし図４の回路
は、オペアンプ１からの出力信号が、ＬＤ駆動回路２、
ＬＤ３、ＰＤ４、電流／電圧変換回路５及びピーク検出
回路９を通って再びオペアンプ１に帰還する帰還ループ
の利得及び応答性で決まる帰還時定数τを有するので、
この時定数τによって連続信号が入力された時点から光
出力波形及びピーク検出信号Ｖm が定常値に立上る時点
までに一定の待ち時間を要していた（図５の（ｃ）及び
（ｄ）を参照）。この場合、連続信号が入力されてから
前記一定の待ち時間を経過した後に、有効データを入力
するようにすれば、この有効データについては十分なパ
ワーを有する安定な光出力を得ることができる。
【０００５】
【発明が解決しようとする課題】図４に示した従来のレ
ーザダイオード駆動回路では、ＬＤモニタ出力のピーク
信号Ｖm を得るまでの帰還回路の帰還時定数τを長くす
ることで帰還制御系の安定化を計っていた。従って入力
データが図５のような連続信号の場合には、一定の待ち
時間を設ければ、その後は安定な光出力を得ることがで
きた。しかし図６のように入力データがバースト信号の
場合には、複数ビットのデータを含む１つのバースト信
号のデータが終了すると、一定時間入力データの無いＯ
ＦＦ期間があり、このＯＦＦ期間が終了すると再び次の
バースト信号が入力される。
ーザダイオード駆動回路では、ＬＤモニタ出力のピーク
信号Ｖm を得るまでの帰還回路の帰還時定数τを長くす
ることで帰還制御系の安定化を計っていた。従って入力
データが図５のような連続信号の場合には、一定の待ち
時間を設ければ、その後は安定な光出力を得ることがで
きた。しかし図６のように入力データがバースト信号の
場合には、複数ビットのデータを含む１つのバースト信
号のデータが終了すると、一定時間入力データの無いＯ
ＦＦ期間があり、このＯＦＦ期間が終了すると再び次の
バースト信号が入力される。
【０００６】図７は入力データとしてバースト信号が供
給され、バースト周期Ｔよりも前記帰還時定数τがきわ
めて大きくＴ<<τと設定された場合の図４の回路の波形
例を示す図である。図７において、ピーク検出回路８の
検出するピーク出力Ｖp は最初のバースト信号の入力に
応じて直ちに定常値のＨレベルに到達するが（同図の
（ｂ）を参照）、ピーク検出回路９の検出するピーク出
力Ｖm は＃３バースト信号の入力終了後に、やっと定常
値のＨレベルに到達するので（同図の（ｃ）を参照）、
その間安定な光出力波形を得ることができない（同図の
（ｄ）を参照）。従って光通信の伝送効率が悪くなる。
給され、バースト周期Ｔよりも前記帰還時定数τがきわ
めて大きくＴ<<τと設定された場合の図４の回路の波形
例を示す図である。図７において、ピーク検出回路８の
検出するピーク出力Ｖp は最初のバースト信号の入力に
応じて直ちに定常値のＨレベルに到達するが（同図の
（ｂ）を参照）、ピーク検出回路９の検出するピーク出
力Ｖm は＃３バースト信号の入力終了後に、やっと定常
値のＨレベルに到達するので（同図の（ｃ）を参照）、
その間安定な光出力波形を得ることができない（同図の
（ｄ）を参照）。従って光通信の伝送効率が悪くなる。
【０００７】図８はバースト信号入力で、Ｔ＝２τと設
定された場合の図４の波形例を示す図であり、各バース
ト信号内で光出力レベルが安定せず変動した状態となり
（同図の（ｄ）を参照）、伝送特性を劣化させる。図９
はバースト信号入力でＴ>>τの場合の図４の波形例を示
す図であり、バースト信号内での光出力波形は良好とな
るが（同図の（ｄ）を参照）、前記帰還時定数τよりバ
ースト周期Ｔをできるだけ大きくする必要があるため、
やはり伝送効率が悪化する。このように従来のレーザダ
イオード駆動回路にバースト信号を入力した場合には、
光通信の伝送効率が悪化するという問題点があった。
定された場合の図４の波形例を示す図であり、各バース
ト信号内で光出力レベルが安定せず変動した状態となり
（同図の（ｄ）を参照）、伝送特性を劣化させる。図９
はバースト信号入力でＴ>>τの場合の図４の波形例を示
す図であり、バースト信号内での光出力波形は良好とな
るが（同図の（ｄ）を参照）、前記帰還時定数τよりバ
ースト周期Ｔをできるだけ大きくする必要があるため、
やはり伝送効率が悪化する。このように従来のレーザダ
イオード駆動回路にバースト信号を入力した場合には、
光通信の伝送効率が悪化するという問題点があった。
【０００８】
【課題を解決するための手段】本発明に係る高速レーザ
ダイオード駆動回路は、その正側入力端に光通信データ
の各ビット毎の論理に対応した信号を入力し、その負側
入力端に信号加算回路から帰還される光出力モニタ信号
を入力し、その出力信号をレーザダイオード駆動回路及
び帯域補償回路へ供給するオペアンプと、前記オペアン
プの出力信号に基づきレーザダイオードを駆動制御する
レーザダイオード駆動回路と、前記レーザダイオード駆
動回路の駆動制御によりレーザ光の発生及び停止を行う
レーザダイオードと、前記レーザダイオードの発光の一
部を受光し、受光電流を発生するフォトダイオードと、
前記フォトダイオードの発生した電流を電圧に変換して
出力する電流／電圧変換回路と、前記オペアンプの出力
信号を入力し、前記レーザダイオード駆動回路、レーザ
ダイオード、フォトダイオード及び電流／電圧変換回路
により構成される回路の周波数帯域特性を補償する帯域
補償信号を出力する帯域補償回路と、前記電流／電圧変
換回路の出力信号と帯域補償回路の出力信号とを加算
し、その加算信号を前記オペアンプの負側入力端に帰還
する信号加算回路とを備えるようにしたので、前記レー
ザダイオード駆動回路から電流／電圧変換回路までの構
成回路の狭帯域周波数特性を補償し、高周波領域までの
広帯域周波数特性を有する帰還回路によってその帰還時
定数τを短縮し、光通信の伝送効率を向上できる。
ダイオード駆動回路は、その正側入力端に光通信データ
の各ビット毎の論理に対応した信号を入力し、その負側
入力端に信号加算回路から帰還される光出力モニタ信号
を入力し、その出力信号をレーザダイオード駆動回路及
び帯域補償回路へ供給するオペアンプと、前記オペアン
プの出力信号に基づきレーザダイオードを駆動制御する
レーザダイオード駆動回路と、前記レーザダイオード駆
動回路の駆動制御によりレーザ光の発生及び停止を行う
レーザダイオードと、前記レーザダイオードの発光の一
部を受光し、受光電流を発生するフォトダイオードと、
前記フォトダイオードの発生した電流を電圧に変換して
出力する電流／電圧変換回路と、前記オペアンプの出力
信号を入力し、前記レーザダイオード駆動回路、レーザ
ダイオード、フォトダイオード及び電流／電圧変換回路
により構成される回路の周波数帯域特性を補償する帯域
補償信号を出力する帯域補償回路と、前記電流／電圧変
換回路の出力信号と帯域補償回路の出力信号とを加算
し、その加算信号を前記オペアンプの負側入力端に帰還
する信号加算回路とを備えるようにしたので、前記レー
ザダイオード駆動回路から電流／電圧変換回路までの構
成回路の狭帯域周波数特性を補償し、高周波領域までの
広帯域周波数特性を有する帰還回路によってその帰還時
定数τを短縮し、光通信の伝送効率を向上できる。
【０００９】
【発明の実施の形態】図１は本発明に係る高速レーザダ
イオード駆動回路の構成を示す図である。図１におい
て、１はオペアンプ、２はＬＤ駆動回路、３はＬＤ、４
はＰＤ、５は電流／電圧変換回路、６は帯域補償回路、
７は信号加算回路である。図２は図１の動作を説明する
ための波形図であり、図３はバースト信号入力でｔ>>τ
の場合の図１の回路の波形例を示す図である。最初に図
１の回路を構成する各素子について説明する。まず、図
１の回路へ供給される光通信用のデータ入力は、図２の
（ａ）に示されるように、各ビットのデータ時間ｔの
間、論理“１”のＨレベル又は論理“０”のＬレベルの
信号として入力され、入力信号Ｖp は図２の（ｂ）に示
されるよに、入力データの各ビットの論理に対応した信
号（例えば入力データの各論理レベルを、オペアンプ入
力用にレベル変換した信号）である。
イオード駆動回路の構成を示す図である。図１におい
て、１はオペアンプ、２はＬＤ駆動回路、３はＬＤ、４
はＰＤ、５は電流／電圧変換回路、６は帯域補償回路、
７は信号加算回路である。図２は図１の動作を説明する
ための波形図であり、図３はバースト信号入力でｔ>>τ
の場合の図１の回路の波形例を示す図である。最初に図
１の回路を構成する各素子について説明する。まず、図
１の回路へ供給される光通信用のデータ入力は、図２の
（ａ）に示されるように、各ビットのデータ時間ｔの
間、論理“１”のＨレベル又は論理“０”のＬレベルの
信号として入力され、入力信号Ｖp は図２の（ｂ）に示
されるよに、入力データの各ビットの論理に対応した信
号（例えば入力データの各論理レベルを、オペアンプ入
力用にレベル変換した信号）である。
【００１０】オペアンプ１の正側入力端には、前記光通
信データの各ビット毎の論理に対応した入力信号Ｖp が
供給され、その負側入力端には、信号加算回路７から帰
還されるモニタ出力信号Ｖm が入力される。そしてオペ
アンプ１は、入力信号Ｖp がＨレベルのときに、帰還回
路から帰還されるモニタ出力信号Ｖm が入力信号Ｖpと
等しくなるような増幅制御信号を出力し、ＬＤ駆動回路
２及び帯域補償回路６へ供給する。
信データの各ビット毎の論理に対応した入力信号Ｖp が
供給され、その負側入力端には、信号加算回路７から帰
還されるモニタ出力信号Ｖm が入力される。そしてオペ
アンプ１は、入力信号Ｖp がＨレベルのときに、帰還回
路から帰還されるモニタ出力信号Ｖm が入力信号Ｖpと
等しくなるような増幅制御信号を出力し、ＬＤ駆動回路
２及び帯域補償回路６へ供給する。
【００１１】ＬＤ駆動回路２は、入力信号Ｖp がＨレベ
ルのときのオペアンプ１の出力信号に基づきＬＤ３を駆
動してこれを発光させる。ＬＤ３から発生されたレーザ
光は、光通信用に使用されるが、その一部はＰＤ４によ
ってモニタ用に受光され、ＰＤ４は受光電流を発生す
る。電流／電圧変換回路５はＰＤ４の発生電流を電圧信
号に変換して出力し、信号加算回路７の一方の入力に供
給する。
ルのときのオペアンプ１の出力信号に基づきＬＤ３を駆
動してこれを発光させる。ＬＤ３から発生されたレーザ
光は、光通信用に使用されるが、その一部はＰＤ４によ
ってモニタ用に受光され、ＰＤ４は受光電流を発生す
る。電流／電圧変換回路５はＰＤ４の発生電流を電圧信
号に変換して出力し、信号加算回路７の一方の入力に供
給する。
【００１２】ここでオペアンプ１の出力信号と、この出
力信号がＬＤ駆動回路２を介してＬＤ３を発光させ、こ
の発光の一部をＰＤ４が受光して発生した電流が電流／
電圧変換回路５を介して出力される電圧信号とを比較し
てみると、オペアンプ１の出力信号は高周波帯域まで信
号成分を有する広帯域信号であるが、前記ＬＤ駆動回路
２、ＬＤ３、ＰＤ４及び電流／電圧変換回路５により構
成される従来の帰還回路の周波数特性は相対的に狭帯域
のため、電流／電圧変換回路５の出力信号はオペアンプ
１の出力信号に対して高周波信号成分を有しない狭帯域
信号となる。
力信号がＬＤ駆動回路２を介してＬＤ３を発光させ、こ
の発光の一部をＰＤ４が受光して発生した電流が電流／
電圧変換回路５を介して出力される電圧信号とを比較し
てみると、オペアンプ１の出力信号は高周波帯域まで信
号成分を有する広帯域信号であるが、前記ＬＤ駆動回路
２、ＬＤ３、ＰＤ４及び電流／電圧変換回路５により構
成される従来の帰還回路の周波数特性は相対的に狭帯域
のため、電流／電圧変換回路５の出力信号はオペアンプ
１の出力信号に対して高周波信号成分を有しない狭帯域
信号となる。
【００１３】そしていま入力信号Ｖp がＬレベルからＨ
レベルに変化し、これに追従して広帯域特性を有するオ
ペアンプ１がその制御出力信号を急速にＨレベルに変化
させた場合に、このオペアンプ１の出力信号を入力する
前記ＬＤ駆動回路２から電流／電圧変換回路５までの従
来の帰還回路は、この入力信号の急峻な立上りに応答で
きず、電流／電圧変換回路５の出力電圧は滑らかな曲線
によって時間をかけてゆっくりと立上ることになる。従
ってこの電流／電圧変換回路５の出力電圧をそのままオ
ペアンプ１の負入力側に帰還すると帰還時定数τはきわ
めて大きな値となる。
レベルに変化し、これに追従して広帯域特性を有するオ
ペアンプ１がその制御出力信号を急速にＨレベルに変化
させた場合に、このオペアンプ１の出力信号を入力する
前記ＬＤ駆動回路２から電流／電圧変換回路５までの従
来の帰還回路は、この入力信号の急峻な立上りに応答で
きず、電流／電圧変換回路５の出力電圧は滑らかな曲線
によって時間をかけてゆっくりと立上ることになる。従
ってこの電流／電圧変換回路５の出力電圧をそのままオ
ペアンプ１の負入力側に帰還すると帰還時定数τはきわ
めて大きな値となる。
【００１４】そこで図１においては、電流／電圧変換回
路５の出力信号は信号加算回路７の一方の入力に供給
し、前記ＬＤ駆動回路２から電流／電圧変換回路５に至
る回路の狭帯域周波数特性を補償するため、帯域補償回
路６は、オペアンプ１の出力信号を入力し、高周波帯域
の信号成分を含む帯域補償信号を出力し、信号加算回路
７の他方の入力に直接供給するようにしている。帯域補
償回路６としては、例えばＣ，Ｒより構成される微分回
路と、その後段に直列に接続される増幅器により実現可
能である。
路５の出力信号は信号加算回路７の一方の入力に供給
し、前記ＬＤ駆動回路２から電流／電圧変換回路５に至
る回路の狭帯域周波数特性を補償するため、帯域補償回
路６は、オペアンプ１の出力信号を入力し、高周波帯域
の信号成分を含む帯域補償信号を出力し、信号加算回路
７の他方の入力に直接供給するようにしている。帯域補
償回路６としては、例えばＣ，Ｒより構成される微分回
路と、その後段に直列に接続される増幅器により実現可
能である。
【００１５】信号加算回路７は、電流／電圧変換回路５
から入力する立上り波形の鈍化した狭帯域信号と、帯域
補償回路６から入力する立上り波形を急峻にすることが
できる高周波帯域信号とを加算し、この加算結果として
高周波帯域までの広帯域周波数特性を有し、立上り波形
が急峻になったモニタ出力信号Ｖm をオペアンプ１の負
入力側へ帰還する。
から入力する立上り波形の鈍化した狭帯域信号と、帯域
補償回路６から入力する立上り波形を急峻にすることが
できる高周波帯域信号とを加算し、この加算結果として
高周波帯域までの広帯域周波数特性を有し、立上り波形
が急峻になったモニタ出力信号Ｖm をオペアンプ１の負
入力側へ帰還する。
【００１６】従って、従来の帰還回路に帯域補償回路６
と信号加算回路７を付加した本発明の帰還回路によっ
て、その帰還時定数τを、従来よりも大幅に短縮した値
とすることが可能となる。なお、本発明においては、入
力データにおける各ビット毎の論理データにより、ＬＤ
駆動回路を制御できるようにするため、前記帰還回路の
時定数τを、光通信データの各ビット毎のデータ時間ｔ
に対して、ｔ>>τとなるように回路設計を行うようにし
ている。
と信号加算回路７を付加した本発明の帰還回路によっ
て、その帰還時定数τを、従来よりも大幅に短縮した値
とすることが可能となる。なお、本発明においては、入
力データにおける各ビット毎の論理データにより、ＬＤ
駆動回路を制御できるようにするため、前記帰還回路の
時定数τを、光通信データの各ビット毎のデータ時間ｔ
に対して、ｔ>>τとなるように回路設計を行うようにし
ている。
【００１７】図２及び図３を参照し、図１の動作を説明
する。なお、図１の高速ＬＤ駆動回路は、図３のように
バースト信号入力にも対応できるように、入力信号Ｖp
の各ビット毎にＬＤ駆動回路を動作／非動作とさせるＡ
ＰＣ回路である。従って前記帰還回路の時定数τを、入
力データの各ビット毎のデータ時間ｔに対して、ｔ>>τ
となるように設定することが必要となる。その結果、光
通信の伝送効果を向上させることができる。
する。なお、図１の高速ＬＤ駆動回路は、図３のように
バースト信号入力にも対応できるように、入力信号Ｖp
の各ビット毎にＬＤ駆動回路を動作／非動作とさせるＡ
ＰＣ回路である。従って前記帰還回路の時定数τを、入
力データの各ビット毎のデータ時間ｔに対して、ｔ>>τ
となるように設定することが必要となる。その結果、光
通信の伝送効果を向上させることができる。
【００１８】いま図２の（ｂ）に示されるように入力信
号Ｖp がＬレベルからＨレベルに変化したとすると、オ
ペアンプ１はこの入力信号Ｖp の変化に応答したＨレベ
ルの増幅制御信号を出力する。このオペアンプ１から出
力される増幅制御信号は、ＬＤ駆動回路２を駆動し、Ｌ
Ｄ３を発光させ、この発光した光の一部がＰＤ４で受光
され、この受光電流が電流／電圧変換回路５により電圧
信号に変換されて信号加算回路７の入力の一方に供給さ
れる。しかしこの電圧信号は狭帯域の信号成分しか有し
ないため、立上りの鈍化した滑らかな波形である。
号Ｖp がＬレベルからＨレベルに変化したとすると、オ
ペアンプ１はこの入力信号Ｖp の変化に応答したＨレベ
ルの増幅制御信号を出力する。このオペアンプ１から出
力される増幅制御信号は、ＬＤ駆動回路２を駆動し、Ｌ
Ｄ３を発光させ、この発光した光の一部がＰＤ４で受光
され、この受光電流が電流／電圧変換回路５により電圧
信号に変換されて信号加算回路７の入力の一方に供給さ
れる。しかしこの電圧信号は狭帯域の信号成分しか有し
ないため、立上りの鈍化した滑らかな波形である。
【００１９】このためオペアンプ１の出力する増幅制御
信号は帯域補償回路６にも供給され、帯域補償回路６は
前記狭帯域信号を補償するための高周波帯域信号を発生
して信号加算回路７の入力の他方に供給する。その結
果、信号加算回路７は、図２の（ｃ）に示すように、帰
還時定数τが各ビットのデータ時間ｔに比較してきわめ
て小さく、従って波形の立上り所要時間も小さい波形の
モニタ出力信号Ｖm をオペアンプ１の負入力側へ帰還
し、オペアンプ１はＶm ＝Ｖp となるように帰還回路を
動作させる。また光通信用の光出力波形は、図２の
（ｄ）に示すように、当然同図の（ｃ）のモニタ出力Ｖ
m と同一波形となる。
信号は帯域補償回路６にも供給され、帯域補償回路６は
前記狭帯域信号を補償するための高周波帯域信号を発生
して信号加算回路７の入力の他方に供給する。その結
果、信号加算回路７は、図２の（ｃ）に示すように、帰
還時定数τが各ビットのデータ時間ｔに比較してきわめ
て小さく、従って波形の立上り所要時間も小さい波形の
モニタ出力信号Ｖm をオペアンプ１の負入力側へ帰還
し、オペアンプ１はＶm ＝Ｖp となるように帰還回路を
動作させる。また光通信用の光出力波形は、図２の
（ｄ）に示すように、当然同図の（ｃ）のモニタ出力Ｖ
m と同一波形となる。
【００２０】そして、入力信号Ｖp の次のビットもＨレ
ベルの場合には、ＡＰＣ回路の動作は継続されるため、
図２の（ｂ），（ｃ），（ｄ）のＶp ，Ｖm 、光出力波
形のＨレベルはそのまま継続される。また次のビットが
Ｌレベルの場合には、ＡＰＣ回路は非動作となり、ＬＤ
３は発光されないため、図２の（ｃ），（ｄ）のＶm 、
光出力波形は前記時定数τでＬレベルになる。
ベルの場合には、ＡＰＣ回路の動作は継続されるため、
図２の（ｂ），（ｃ），（ｄ）のＶp ，Ｖm 、光出力波
形のＨレベルはそのまま継続される。また次のビットが
Ｌレベルの場合には、ＡＰＣ回路は非動作となり、ＬＤ
３は発光されないため、図２の（ｃ），（ｄ）のＶm 、
光出力波形は前記時定数τでＬレベルになる。
【００２１】図３は入力データとしてバースト信号を入
力し、ｔ>>τのＬＤ駆動回路で処理した場合の波形例を
示しており、各バースト信号内にはそれぞれ１ビットの
データ時間がｔの複数ビットのデータが含まれている。
従ってこのバースト信号内のビットデータ毎に、このビ
ットデータの論理レベルに対応して、図２の（ｃ），
（ｄ）のように、モニタ出力Ｖm と光出力波形もＨ又は
Ｌレベルに応答変化する。
力し、ｔ>>τのＬＤ駆動回路で処理した場合の波形例を
示しており、各バースト信号内にはそれぞれ１ビットの
データ時間がｔの複数ビットのデータが含まれている。
従ってこのバースト信号内のビットデータ毎に、このビ
ットデータの論理レベルに対応して、図２の（ｃ），
（ｄ）のように、モニタ出力Ｖm と光出力波形もＨ又は
Ｌレベルに応答変化する。
【００２２】本発明は図１で説明したように、入力デー
タの各ビット毎にＡＰＣ回路をＯＮ／ＯＦＦさせて応答
させるので、入力データが図３のようなバースト信号に
対しても、安定な光出力波形を得ることができる。また
本発明は、光ＬＡＮ（ローカルエリアネットワーク）等
のバースト信号伝送用の光送信器に適用でき、また任意
のマーク率を有する伝送符号にも適用することができ
る。
タの各ビット毎にＡＰＣ回路をＯＮ／ＯＦＦさせて応答
させるので、入力データが図３のようなバースト信号に
対しても、安定な光出力波形を得ることができる。また
本発明は、光ＬＡＮ（ローカルエリアネットワーク）等
のバースト信号伝送用の光送信器に適用でき、また任意
のマーク率を有する伝送符号にも適用することができ
る。
【００２３】
【発明の効果】以上のように本発明に係る高速レーザダ
イオード駆動回路は、その正側入力端に光通信データの
各ビット毎の論理に対応した信号を入力し、その負側入
力端に信号加算回路から帰還される光出力モニタ信号を
入力し、その出力信号をレーザダイオード駆動回路及び
帯域補償回路へ供給するオペアンプと、前記オペアンプ
の出力信号に基づきレーザダイオードを駆動制御するレ
ーザダイオード駆動回路と、前記レーザダイオード駆動
回路の駆動制御によりレーザ光の発生及び停止を行うレ
ーザダイオードと、前記レーザダイオードの発光の一部
を受光し、受光電流を発生するフォトダイオードと、前
記フォトダイオードの発生した電流を電圧に変換して出
力する電流／電圧変換回路と、前記オペアンプの出力信
号を入力し、前記レーザダイオード駆動回路、レーザダ
イオード、フォトダイオード及び電流／電圧変換回路に
より構成される回路の周波数帯域特性を補償する帯域補
償信号を出力する帯域補償回路と、前記電流／電圧変換
回路の出力信号と帯域補償回路の出力信号とを加算し、
その加算信号を前記オペアンプの負側入力端に帰還する
信号加算回路とを備え、帰還時定数τを短縮するように
したので、光通信の伝送効率を向上できると共に、光通
信データがバースト信号の場合にも、安定な光出力波形
が得られるという効果がある。
イオード駆動回路は、その正側入力端に光通信データの
各ビット毎の論理に対応した信号を入力し、その負側入
力端に信号加算回路から帰還される光出力モニタ信号を
入力し、その出力信号をレーザダイオード駆動回路及び
帯域補償回路へ供給するオペアンプと、前記オペアンプ
の出力信号に基づきレーザダイオードを駆動制御するレ
ーザダイオード駆動回路と、前記レーザダイオード駆動
回路の駆動制御によりレーザ光の発生及び停止を行うレ
ーザダイオードと、前記レーザダイオードの発光の一部
を受光し、受光電流を発生するフォトダイオードと、前
記フォトダイオードの発生した電流を電圧に変換して出
力する電流／電圧変換回路と、前記オペアンプの出力信
号を入力し、前記レーザダイオード駆動回路、レーザダ
イオード、フォトダイオード及び電流／電圧変換回路に
より構成される回路の周波数帯域特性を補償する帯域補
償信号を出力する帯域補償回路と、前記電流／電圧変換
回路の出力信号と帯域補償回路の出力信号とを加算し、
その加算信号を前記オペアンプの負側入力端に帰還する
信号加算回路とを備え、帰還時定数τを短縮するように
したので、光通信の伝送効率を向上できると共に、光通
信データがバースト信号の場合にも、安定な光出力波形
が得られるという効果がある。
【図１】本発明に係る高速レーザダイオード駆動回路の
構成を示す図である。
構成を示す図である。
【図２】図１の動作を説明するための波形図である。
【図３】バースト信号入力でｔ>>τの場合の図１の波形
例を示す図である。
例を示す図である。
【図４】従来のレーザダイオード駆動回路の構成例を示
す図である。
す図である。
【図５】図４の動作を説明するための波形図である。
【図６】入力データがバースト信号の場合の波形例を示
す図である。
す図である。
【図７】バースト信号入力でＴ<<τの場合の図４の波形
例を示す図である。
例を示す図である。
【図８】バースト信号入力でＴ＝２τの場合の図４の波
形例を示す図である。
形例を示す図である。
【図９】バースト信号入力でＴ>>τの場合の図４の波形
例を示す図である。
例を示す図である。
１ オペアンプ ２ ＬＤ駆動回路 ３ ＬＤ ４ ＰＤ ５ 電流／電圧変換回路 ６ 帯域補償回路 ７ 信号加算回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 10/26 (72)発明者 中村 和彦 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内
Claims (2)
- 【請求項１】 その正側入力端に光通信データの各ビッ
ト毎の論理に対応した信号を入力し、その負側入力端に
信号加算回路から帰還される光出力モニタ信号を入力
し、その出力信号をレーザダイオード駆動回路及び帯域
補償回路へ供給するオペアンプと、 前記オペアンプの出力信号に基づきレーザダイオードを
駆動制御するレーザダイオード駆動回路と、 前記レーザダイオード駆動回路の駆動制御によりレーザ
光の発生及び停止を行うレーザダイオードと、 前記レーザダイオードの発光の一部を受光し、受光電流
を発生するフォトダイオードと、 前記フォトダイオードの発生した電流を電圧に変換して
出力する電流／電圧変換回路と、 前記オペアンプの出力信号を入力し、前記レーザダイオ
ード駆動回路、レーザダイオード、フォトダイオード及
び電流／電圧変換回路により構成される回路の周波数帯
域特性を補償する帯域補償信号を出力する帯域補償回路
と、 前記電流／電圧変換回路の出力信号と帯域補償回路の出
力信号とを加算し、その加算信号を前記オペアンプの負
側入力端に帰還する信号加算回路とを備え、帰還時定数
τを短縮することを特徴とする高速レーザダイオード駆
動回路。 - 【請求項２】 前記帰還時定数τを、前記光通信データ
の各ビット毎のデータ時間ｔに対して、ｔ>>τとなるよ
うに設定することを特徴とする請求項１記載の高速レー
ザダイオード駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07228183A JP3125262B2 (ja) | 1995-09-05 | 1995-09-05 | 高速レーザダイオード駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07228183A JP3125262B2 (ja) | 1995-09-05 | 1995-09-05 | 高速レーザダイオード駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0974383A true JPH0974383A (ja) | 1997-03-18 |
| JP3125262B2 JP3125262B2 (ja) | 2001-01-15 |
Family
ID=16872517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07228183A Expired - Fee Related JP3125262B2 (ja) | 1995-09-05 | 1995-09-05 | 高速レーザダイオード駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3125262B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000101125A (ja) * | 1998-09-21 | 2000-04-07 | Fujitsu Ltd | 光通信装置及び波形成形回路 |
-
1995
- 1995-09-05 JP JP07228183A patent/JP3125262B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000101125A (ja) * | 1998-09-21 | 2000-04-07 | Fujitsu Ltd | 光通信装置及び波形成形回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3125262B2 (ja) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3130571B2 (ja) | 半導体レーザアレイ装置 | |
| JPH08172236A (ja) | Ａｐｃ回路 | |
| US4580293A (en) | Circuit arrangement for driving a current-controlled component | |
| CA1281075C (en) | Semiconductor laser modulation control system | |
| JP2914431B2 (ja) | 高速ａｐｃ回路 | |
| US6982885B2 (en) | Current distribution circuit | |
| JPH0974383A (ja) | 高速レーザダイオード駆動回路 | |
| JP2531117B2 (ja) | 高速ａｐｃ回路 | |
| JP3569383B2 (ja) | 半導体レーザ制御方法及び装置 | |
| JP2006100555A (ja) | 発光素子駆動回路および前置増幅回路 | |
| JP3109467B2 (ja) | 光送信器 | |
| CN220985122U (zh) | 一种影像扫描装置的激光功率自动补偿模块 | |
| JP2001094201A (ja) | 半導体レーザ装置 | |
| JPH1013359A (ja) | 自動パルス幅制御ａｐｃ回路方式 | |
| JPH0590673A (ja) | 光送信器 | |
| JPH02170631A (ja) | 発光素子の駆動回路 | |
| JP2000299498A (ja) | 光送信器及び光通信システム | |
| JPH06113542A (ja) | スイッチング電源回路 | |
| JPH11298416A (ja) | 発光素子駆動回路 | |
| JPH11298075A (ja) | レーザーダイオード駆動回路 | |
| JP2734026B2 (ja) | 半導体レーザ駆動回路 | |
| JPS59124182A (ja) | 半導体レ−ザ駆動回路 | |
| JPH0541555A (ja) | 自動光出力制御回路 | |
| JPH0453286A (ja) | 断続通信用レーザ駆動回路 | |
| JPH09266340A (ja) | 半導体レーザ制御方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 12 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |