JPH10117033A - 光源の高速駆動用ｃｍｏｓ技術回路 - Google Patents
光源の高速駆動用ｃｍｏｓ技術回路Info
- Publication number
- JPH10117033A JPH10117033A JP9118622A JP11862297A JPH10117033A JP H10117033 A JPH10117033 A JP H10117033A JP 9118622 A JP9118622 A JP 9118622A JP 11862297 A JP11862297 A JP 11862297A JP H10117033 A JPH10117033 A JP H10117033A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- current
- circuit
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0427—Electrical excitation ; Circuits therefor for applying modulation to the laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
- H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Optical Communication System (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 両方の伝導タイプの光源が駆動でき、製造プ
ロセスに実質的に依存しない動作が可能な駆動回路を提
供すること。 【解決手段】 本回路は、ｐ型とｎ型の両方の光源に対
するバイアス及び変調電流発生器(T1...T6) 、並びにバ
イアス及び変調電流発生器に対する一対の制御電圧源
(B,M) から成る。制御電圧源は、調節可能な駆動電流か
ら制御電圧の対を得る。外部信号により、光源(LA)が要
求する発生器を制御ロジック(LC)及びＣＭＯＳゲート(P
1...P6) を用いて選択できる。本回路は集積回路からな
る３つのパッドを用いることにより作成され、これらの
パッドとしては、各制御電圧源(B,M)のもの、及び電流
発生器(T1...T6) とＣＭＯＳゲート(P1...P6) と制御ロ
ジック(LC)から成る三番目のもの(D) がある。
ロセスに実質的に依存しない動作が可能な駆動回路を提
供すること。 【解決手段】 本回路は、ｐ型とｎ型の両方の光源に対
するバイアス及び変調電流発生器(T1...T6) 、並びにバ
イアス及び変調電流発生器に対する一対の制御電圧源
(B,M) から成る。制御電圧源は、調節可能な駆動電流か
ら制御電圧の対を得る。外部信号により、光源(LA)が要
求する発生器を制御ロジック(LC)及びＣＭＯＳゲート(P
1...P6) を用いて選択できる。本回路は集積回路からな
る３つのパッドを用いることにより作成され、これらの
パッドとしては、各制御電圧源(B,M)のもの、及び電流
発生器(T1...T6) とＣＭＯＳゲート(P1...P6) と制御ロ
ジック(LC)から成る三番目のもの(D) がある。
Description
【０００１】
【発明の属する技術分野】ここに記載した発明は光通信
システムに係り、特に光源の高速駆動用ＣＭＯＳ技術回
路に関する。
システムに係り、特に光源の高速駆動用ＣＭＯＳ技術回
路に関する。
【０００２】
【従来の技術】光通信システムでは、光源（レーザーダ
イオード又はＬＥＤなど）が電気式データ源から送られ
た電気信号に従って光ファイバーに送るべき適切な光信
号を発生するように、それらの光源を駆動するという課
題が存在する。単純化するためレーザーダイオードにつ
いて考えると、レーザーダイオードはその中を流れる電
流が閾値電流Ｉs を越えるときのみ光放射を放つこと、
また、放たれた光放射のパワーはレーザーダイオード中
を流れる電流と閾値電流の差に直接比例することが知ら
れている。オン−オフ変調に関する問題を避けるため
に、閾値を常に越えるようなバイアス電流Ｉb をレーザ
ーダイオードに供給することがデジタルシステムでは一
般に行われている。このバイアス電流は変調電流Ｉm に
加えられる。変調電流の値は、伝送されるべき信号の論
理レベルに依存し、また、２つのレベルの間の所望のパ
ワー差に比例する。駆動回路はレーザーダイオードに電
流ＩbとＩm を供給する目的を本質的に有する。
イオード又はＬＥＤなど）が電気式データ源から送られ
た電気信号に従って光ファイバーに送るべき適切な光信
号を発生するように、それらの光源を駆動するという課
題が存在する。単純化するためレーザーダイオードにつ
いて考えると、レーザーダイオードはその中を流れる電
流が閾値電流Ｉs を越えるときのみ光放射を放つこと、
また、放たれた光放射のパワーはレーザーダイオード中
を流れる電流と閾値電流の差に直接比例することが知ら
れている。オン−オフ変調に関する問題を避けるため
に、閾値を常に越えるようなバイアス電流Ｉb をレーザ
ーダイオードに供給することがデジタルシステムでは一
般に行われている。このバイアス電流は変調電流Ｉm に
加えられる。変調電流の値は、伝送されるべき信号の論
理レベルに依存し、また、２つのレベルの間の所望のパ
ワー差に比例する。駆動回路はレーザーダイオードに電
流ＩbとＩm を供給する目的を本質的に有する。
【０００３】駆動回路は一般に集積回路として製造さ
れ、この集積回路には光通信システムにおける送信器の
他の回路及び場合によってはシステム受信器も含まれ
る。過度に高くないビットレート（例えば、Gbit/sのオ
ーダー）での用途に対しては、ＣＭＯＳ技術でそれらの
集積回路を製造することに広く興味が持たれる。これは
実際十分に確立した技術であり、低消費のみならず低コ
ストで高集積密度を実現し、さらに一般にはＣＭＯＳ技
術で作られた信号処理用の他のロジック回路と共に駆動
回路を集積化することを可能にする。
れ、この集積回路には光通信システムにおける送信器の
他の回路及び場合によってはシステム受信器も含まれ
る。過度に高くないビットレート（例えば、Gbit/sのオ
ーダー）での用途に対しては、ＣＭＯＳ技術でそれらの
集積回路を製造することに広く興味が持たれる。これは
実際十分に確立した技術であり、低消費のみならず低コ
ストで高集積密度を実現し、さらに一般にはＣＭＯＳ技
術で作られた信号処理用の他のロジック回路と共に駆動
回路を集積化することを可能にする。
【０００４】光源を駆動するためのＣＭＯＳ技術回路の
例が、Ｍ．ステイアート(Steyaert)他によりＩＥＥＥ１
９９２カスタム集積回路コンファレンスに提出された
「光通信用の１５０Mbit/s ＣＭＯＳ ＬＥＤドライバ
ー及びＰＩＮ受信器ＩＣ」と題する文献に記載されてい
る。この回路は受信器と共に一つのチップに集積化され
ており、１５０Mbit/sの周波数でＬＥＤを駆動するもの
である。この回路はその入力側にカスケード状のＣＭＯ
Ｓインバーターを有する。これらのＣＭＯＳインバータ
ーの機能は、上流のＣＭＯＳ又はＴＴＬ回路とＬＥＤ駆
動ステージを結合することである。この駆動ステージは
本質的に電流ミラー回路とトランジスターから成り、電
流ミラー回路はバイアス電流をＬＥＤに流し、その電流
値は外部抵抗器により与えられ、前記トランジスターは
変調電流を制御し且つ電流ミラーと並列に配置される。
この回路は、光ファイバー通信システムで通常要求され
る相対的に高い周波数（２００ＭＨｚより大）では十分
に機能しない。これは、このような条件下ではスイッチ
ング前部において生じる変動であって、変調電流を制御
するトランジスタのゲート入力からバイアス電流を設定
する電流ミラー回路の支流に向かって伝播する前記変動
を作り出す現象が強められるからである。このことが、
レーザーダイオード出力における信号対ノイズ比の減少
をもたらす。前記変動により生じる電流ピークが光信号
のダイナミックレンジを縮小させるからである。さら
に、公称バイアス電流が外部抵抗器によりしっかりと固
定されたままである限り、変調電流を調整することはで
きない。
例が、Ｍ．ステイアート(Steyaert)他によりＩＥＥＥ１
９９２カスタム集積回路コンファレンスに提出された
「光通信用の１５０Mbit/s ＣＭＯＳ ＬＥＤドライバ
ー及びＰＩＮ受信器ＩＣ」と題する文献に記載されてい
る。この回路は受信器と共に一つのチップに集積化され
ており、１５０Mbit/sの周波数でＬＥＤを駆動するもの
である。この回路はその入力側にカスケード状のＣＭＯ
Ｓインバーターを有する。これらのＣＭＯＳインバータ
ーの機能は、上流のＣＭＯＳ又はＴＴＬ回路とＬＥＤ駆
動ステージを結合することである。この駆動ステージは
本質的に電流ミラー回路とトランジスターから成り、電
流ミラー回路はバイアス電流をＬＥＤに流し、その電流
値は外部抵抗器により与えられ、前記トランジスターは
変調電流を制御し且つ電流ミラーと並列に配置される。
この回路は、光ファイバー通信システムで通常要求され
る相対的に高い周波数（２００ＭＨｚより大）では十分
に機能しない。これは、このような条件下ではスイッチ
ング前部において生じる変動であって、変調電流を制御
するトランジスタのゲート入力からバイアス電流を設定
する電流ミラー回路の支流に向かって伝播する前記変動
を作り出す現象が強められるからである。このことが、
レーザーダイオード出力における信号対ノイズ比の減少
をもたらす。前記変動により生じる電流ピークが光信号
のダイナミックレンジを縮小させるからである。さら
に、公称バイアス電流が外部抵抗器によりしっかりと固
定されたままである限り、変調電流を調整することはで
きない。
【０００５】本出願人と同じ出願人による欧州特許出願
ＥＰ−Ａ０６８７０４６には、光ファイバー通信システ
ムにより課せられた高いビットレート要求に更に適した
駆動回路が記載されている。この回路は、バイアス電流
発生器、変調電流発生器及びカスケード状のＣＭＯＳイ
ンバーターステージから成る。このＣＭＯＳインバータ
ーステージは、駆動電圧を変調電流発生器に供給し、そ
の入力においてはデータ信号を受け取る。バイアス電流
発生器はＭＯＳトランジスタであり、そのゲートはバイ
アス電流を制御するための端子に接続され、そのソース
は電源端子の一つに接続され、そのドレインは駆動され
る光源の端子の一つに接続される。変調電流発生器は直
列に配列された一対のＭＯＳトランジスタから成り、そ
のうちの一つのトランジスタは、光源の端子に接続され
たドレイン、カスケード状のインバーターステージの出
力に接続されたゲート、及びこの対のもう一方のトラン
ジスタのドレインに接続されたソースを有する。もう一
方のトランジスタでは、ソースは前記電源端子に接続さ
れ、ゲートは変調制御用の端子に接続されている。バイ
アス及び変調を制御するための端子は、調整ポテンショ
メータを介してそれぞれの電圧源に接続される。
ＥＰ−Ａ０６８７０４６には、光ファイバー通信システ
ムにより課せられた高いビットレート要求に更に適した
駆動回路が記載されている。この回路は、バイアス電流
発生器、変調電流発生器及びカスケード状のＣＭＯＳイ
ンバーターステージから成る。このＣＭＯＳインバータ
ーステージは、駆動電圧を変調電流発生器に供給し、そ
の入力においてはデータ信号を受け取る。バイアス電流
発生器はＭＯＳトランジスタであり、そのゲートはバイ
アス電流を制御するための端子に接続され、そのソース
は電源端子の一つに接続され、そのドレインは駆動され
る光源の端子の一つに接続される。変調電流発生器は直
列に配列された一対のＭＯＳトランジスタから成り、そ
のうちの一つのトランジスタは、光源の端子に接続され
たドレイン、カスケード状のインバーターステージの出
力に接続されたゲート、及びこの対のもう一方のトラン
ジスタのドレインに接続されたソースを有する。もう一
方のトランジスタでは、ソースは前記電源端子に接続さ
れ、ゲートは変調制御用の端子に接続されている。バイ
アス及び変調を制御するための端子は、調整ポテンショ
メータを介してそれぞれの電圧源に接続される。
【０００６】
【発明が解決しようとする課題】上記欧州特許出願に記
載された回路は、なお幾つかの欠点を有している。この
回路は一つの型（ｐ型又はｎ型）のレーザーダイオード
のみ駆動でき、従って、柔軟性が低い。レーザーダイオ
ードのバイアス及び変調電流を電圧制御することによ
り、回路は集積回路の製造プロセスに敏感なものとな
る。これは、このような条件下ではトランジスタのスイ
ッチング点がドーピングに依存し、インバーター内のｎ
型及びｐ型トランジスタのドーピングを正確に同じもの
とすることを保証することは明らかに不可能であるから
である。このことが回路の精度を制限している。
載された回路は、なお幾つかの欠点を有している。この
回路は一つの型（ｐ型又はｎ型）のレーザーダイオード
のみ駆動でき、従って、柔軟性が低い。レーザーダイオ
ードのバイアス及び変調電流を電圧制御することによ
り、回路は集積回路の製造プロセスに敏感なものとな
る。これは、このような条件下ではトランジスタのスイ
ッチング点がドーピングに依存し、インバーター内のｎ
型及びｐ型トランジスタのドーピングを正確に同じもの
とすることを保証することは明らかに不可能であるから
である。このことが回路の精度を制限している。
【０００７】本発明により提供される装置により、両方
の伝導タイプ（伝導性）を有する光源が駆動でき、ま
た、製造プロセスに実質的に依存しない動作が可能とな
る。
の伝導タイプ（伝導性）を有する光源が駆動でき、ま
た、製造プロセスに実質的に依存しない動作が可能とな
る。
【０００８】
【課題を解決するための手段】この装置は、 （あ）光源用バイアス電流を発生するための手段であっ
て、第１ＭＯＳトランジスタを含み、そのゲートは第１
制御電圧源に接続され、そのソースは第１電源端子に接
続され、そのドレインは回路出力に接続されている前記
手段、及び （い）光源用変調電流を発生するための手段であって、
直列に配置され且つ第１トランジスタと同じ伝導性を有
する第２及び第３ＭＯＳトランジスタを含み、第２トラ
ンジスタのソースは前記第１電源端子に接続され、ゲー
トは第２制御電圧源に接続され、ドレインは第３トラン
ジスタのソースに接続され、第３トランジスタのゲート
はデジタルデータ信号入力に接続され、ドレインは回路
出力に接続されている前記手段を含み、（１）バイアス
電流を発生するための前記手段が第４ＭＯＳトランジス
タをも含み、その伝導性は第１トランジスタの伝導性と
相補的であり、第４トランジスタのゲートは第１制御電
圧源に接続され、ソースは第２電源端子に接続され、ド
レインは回路出力に接続され、（２）変調電流を発生す
るための前記手段が第５及び第６ＭＯＳトランジスタを
も含み、それらのトランジスタは直列に配置され且つ第
４トランジスタと同じ伝導性を有し、第５トランジスタ
のソースは前記第２電源端子に接続され、ゲートは第２
制御電圧源に接続され、ドレインは第６トランジスタの
ソースに接続され、第６トランジスタのゲートは前記デ
ータ信号入力に接続され、ドレインは回路出力に接続さ
れ、（３）前記第１及び第２制御電圧源は、調節可能な
制御電流の夫々の発生器に接続された入力と２つの出力
を有し、相補的伝導性を有する光源のバイアス及び変調
電流を制御するための２つの異なる制御電圧を前記出力
上に送り出し、駆動電圧の一つは第１及び第４トランジ
スタに夫々供給され、もう一方の駆動電圧は第２及び第
５トランジスタに夫々供給され、更に、本回路は、 （う）ＣＭＯＳゲートの第１及び第２の組であって、一
方の側では夫々前記第１、第２及び第３トランジスタ又
は前記第４、第５及び第６トランジスタのゲートに接続
され、もう一方の側では夫々第１及び第２制御電圧源の
第１又は第２出力並びにデータ入力に接続されている前
記組、及び （え）外部から与えられる選択信号であって、駆動され
る光源の伝導性により第１又は第２の値を有する該選択
信号に従って相互に排他的な方法でゲートのどちらかの
組をイネーブルするための手段を含むことを特徴とす
る。
て、第１ＭＯＳトランジスタを含み、そのゲートは第１
制御電圧源に接続され、そのソースは第１電源端子に接
続され、そのドレインは回路出力に接続されている前記
手段、及び （い）光源用変調電流を発生するための手段であって、
直列に配置され且つ第１トランジスタと同じ伝導性を有
する第２及び第３ＭＯＳトランジスタを含み、第２トラ
ンジスタのソースは前記第１電源端子に接続され、ゲー
トは第２制御電圧源に接続され、ドレインは第３トラン
ジスタのソースに接続され、第３トランジスタのゲート
はデジタルデータ信号入力に接続され、ドレインは回路
出力に接続されている前記手段を含み、（１）バイアス
電流を発生するための前記手段が第４ＭＯＳトランジス
タをも含み、その伝導性は第１トランジスタの伝導性と
相補的であり、第４トランジスタのゲートは第１制御電
圧源に接続され、ソースは第２電源端子に接続され、ド
レインは回路出力に接続され、（２）変調電流を発生す
るための前記手段が第５及び第６ＭＯＳトランジスタを
も含み、それらのトランジスタは直列に配置され且つ第
４トランジスタと同じ伝導性を有し、第５トランジスタ
のソースは前記第２電源端子に接続され、ゲートは第２
制御電圧源に接続され、ドレインは第６トランジスタの
ソースに接続され、第６トランジスタのゲートは前記デ
ータ信号入力に接続され、ドレインは回路出力に接続さ
れ、（３）前記第１及び第２制御電圧源は、調節可能な
制御電流の夫々の発生器に接続された入力と２つの出力
を有し、相補的伝導性を有する光源のバイアス及び変調
電流を制御するための２つの異なる制御電圧を前記出力
上に送り出し、駆動電圧の一つは第１及び第４トランジ
スタに夫々供給され、もう一方の駆動電圧は第２及び第
５トランジスタに夫々供給され、更に、本回路は、 （う）ＣＭＯＳゲートの第１及び第２の組であって、一
方の側では夫々前記第１、第２及び第３トランジスタ又
は前記第４、第５及び第６トランジスタのゲートに接続
され、もう一方の側では夫々第１及び第２制御電圧源の
第１又は第２出力並びにデータ入力に接続されている前
記組、及び （え）外部から与えられる選択信号であって、駆動され
る光源の伝導性により第１又は第２の値を有する該選択
信号に従って相互に排他的な方法でゲートのどちらかの
組をイネーブルするための手段を含むことを特徴とす
る。
【０００９】
【発明の実施の形態】本発明の特徴は添付した図面を参
照することでより明白なものとなるであろう。図１は一
つの光源ＬＡの駆動に関するものであり、本発明の駆動
装置ＤＲ１は本質的に３つの部分から成る。第１のもの
はＤで示されている実際の駆動回路であり、所与のデー
タビットの伝送に要求されるバイアス及び変調電流
Ｉb ，Ｉmを発生してレーザーダイオードＬＡに与え
る。残りの２つの部分はＢとＭで示されており、夫々バ
イアス及び変調電流のための制御回路であり、これらの
電流を発生するトランジスタ用のバイアス電圧を回路Ｄ
に供給する。装置ＤＲ１はｎ型及びｐ型レーザーダイオ
ードの両方を駆動するものであり、従って、後でより良
く分かるように、回路Ｄは異なるバイアス電圧を必要と
するｐ型及びｎ型トランジスタを用いて製造された電流
発生器を含む。よって、回路ＢとＭは出力１、２又は
３、４上に２つの異なる電圧レベルを夫々供給する。出
力１と３はｐ型トランジスタにより要求される電圧を与
え、出力２と４はｎ型トランジスタが要求する電圧を与
えると仮定する。回路ＢとＭにより供給される電圧レベ
ルは、外部から調節可能であり、可変抵抗器ＲＢ，ＲＭ
により表された調整装置を用いて電流発生器ＧＢ，ＧＭ
により供給される電流から得られる。発生器ＧＢ，ＧＭ
は、レーザーダイオードにより実際に要求されるバイア
ス又は変調電流の一部（例えば、１０％）を制御電流と
して供給する。制御電流は接続線５、６を介してＢ、Ｍ
に供給される。
照することでより明白なものとなるであろう。図１は一
つの光源ＬＡの駆動に関するものであり、本発明の駆動
装置ＤＲ１は本質的に３つの部分から成る。第１のもの
はＤで示されている実際の駆動回路であり、所与のデー
タビットの伝送に要求されるバイアス及び変調電流
Ｉb ，Ｉmを発生してレーザーダイオードＬＡに与え
る。残りの２つの部分はＢとＭで示されており、夫々バ
イアス及び変調電流のための制御回路であり、これらの
電流を発生するトランジスタ用のバイアス電圧を回路Ｄ
に供給する。装置ＤＲ１はｎ型及びｐ型レーザーダイオ
ードの両方を駆動するものであり、従って、後でより良
く分かるように、回路Ｄは異なるバイアス電圧を必要と
するｐ型及びｎ型トランジスタを用いて製造された電流
発生器を含む。よって、回路ＢとＭは出力１、２又は
３、４上に２つの異なる電圧レベルを夫々供給する。出
力１と３はｐ型トランジスタにより要求される電圧を与
え、出力２と４はｎ型トランジスタが要求する電圧を与
えると仮定する。回路ＢとＭにより供給される電圧レベ
ルは、外部から調節可能であり、可変抵抗器ＲＢ，ＲＭ
により表された調整装置を用いて電流発生器ＧＢ，ＧＭ
により供給される電流から得られる。発生器ＧＢ，ＧＭ
は、レーザーダイオードにより実際に要求されるバイア
ス又は変調電流の一部（例えば、１０％）を制御電流と
して供給する。制御電流は接続線５、６を介してＢ、Ｍ
に供給される。
【００１０】有利には、本装置を構成する３つの部分
Ｄ，Ｂ，Ｍの各々はＣＭＯＳ集積回路の周辺セル（パッ
ド）として作られ、回路ＢとＭを形成するセルは同じ構
造を有する。もちろん、制御電流発生器や調整抵抗器は
集積回路の外部に配置される。この構造により、レイア
ウトの柔軟性が高くなり、回路のモジュール式拡張が容
易となる。
Ｄ，Ｂ，Ｍの各々はＣＭＯＳ集積回路の周辺セル（パッ
ド）として作られ、回路ＢとＭを形成するセルは同じ構
造を有する。もちろん、制御電流発生器や調整抵抗器は
集積回路の外部に配置される。この構造により、レイア
ウトの柔軟性が高くなり、回路のモジュール式拡張が容
易となる。
【００１１】実際の駆動回路Ｄ（本装置の出力セル）は
伝送されるデータ信号を接続線７を介してデータ源ＳＤ
から受け取り、出力８に総計電流Ｉb ＋Ｉm を送る。こ
のセルは２組の同じ回路から成り、どちらかの伝導タイ
プのレーザーダイオードを駆動する。伝導タイプによ
り、出力８がレーザーダイオードのアノードか又はカソ
ードに接続される。この図では、駆動されるレーザーダ
イオードはｐ型レーザーダイオードであると仮定した。
その選択は、接続線９を介してＤにあたえられる信号
（特に、グランド電圧又は＋５Ｖ）により行われる。も
う一方の信号は、接続線１０を介してセルＤの出力をイ
ネーブルする。
伝送されるデータ信号を接続線７を介してデータ源ＳＤ
から受け取り、出力８に総計電流Ｉb ＋Ｉm を送る。こ
のセルは２組の同じ回路から成り、どちらかの伝導タイ
プのレーザーダイオードを駆動する。伝導タイプによ
り、出力８がレーザーダイオードのアノードか又はカソ
ードに接続される。この図では、駆動されるレーザーダ
イオードはｐ型レーザーダイオードであると仮定した。
その選択は、接続線９を介してＤにあたえられる信号
（特に、グランド電圧又は＋５Ｖ）により行われる。も
う一方の信号は、接続線１０を介してセルＤの出力をイ
ネーブルする。
【００１２】通常行うように電圧によってではなく電流
によって装置を制御することにより、集積回路の製造プ
ロセスにほとんど依存しなくなり、よって、優れた制御
精度が可能となった。実際、電圧制御の場合にはトラン
ジスタのスイッチング点はドーピングに依存するという
ことを思い起こすべきである。即ち、ＣＭＯＳ技術では
相補的方法でドープされたトランジスタ対が製造される
ので、２つのトランジスタのドーピングレベルを正確に
同じにすることを保証することは不可能であり、よっ
て、２つのトランジスタの応答は異なりうる。
によって装置を制御することにより、集積回路の製造プ
ロセスにほとんど依存しなくなり、よって、優れた制御
精度が可能となった。実際、電圧制御の場合にはトラン
ジスタのスイッチング点はドーピングに依存するという
ことを思い起こすべきである。即ち、ＣＭＯＳ技術では
相補的方法でドープされたトランジスタ対が製造される
ので、２つのトランジスタのドーピングレベルを正確に
同じにすることを保証することは不可能であり、よっ
て、２つのトランジスタの応答は異なりうる。
【００１３】レーザーダイオードアレイＬＡ１．．．Ｌ
Ａｎを駆動する場合、図２でＤＲ２として示された本装
置は、複数の出力セルＤ１．．．Ｄｎと一対の制御セル
Ｂ，Ｍから成る。これらの出力セルの数はアレイ中のレ
ーザーダイオードの数と同じであり、これらの出力セル
はそれぞれのデータ源ＳＤ１．．．ＳＤｎに各々接続さ
れる。制御セルＢ，Ｍは、ＧＢとＧＭにより発生された
電流から全てのセルＤ１．．．Ｄｎ用制御電圧を得る。
参照符号７−１．．．７ｎ，８−１．．．８ｎは、デー
タ転送接続線とセルＤ１．．．Ｄｎの出力を示す。アレ
イ中の全レーザーダイオードは同じタイプなので、接続
線９上のレーザーダイオードタイプ選択信号は全ての出
力セルＤ１．．．Ｄｎに対して共通となる。イネーブル
信号も共通である。
Ａｎを駆動する場合、図２でＤＲ２として示された本装
置は、複数の出力セルＤ１．．．Ｄｎと一対の制御セル
Ｂ，Ｍから成る。これらの出力セルの数はアレイ中のレ
ーザーダイオードの数と同じであり、これらの出力セル
はそれぞれのデータ源ＳＤ１．．．ＳＤｎに各々接続さ
れる。制御セルＢ，Ｍは、ＧＢとＧＭにより発生された
電流から全てのセルＤ１．．．Ｄｎ用制御電圧を得る。
参照符号７−１．．．７ｎ，８−１．．．８ｎは、デー
タ転送接続線とセルＤ１．．．Ｄｎの出力を示す。アレ
イ中の全レーザーダイオードは同じタイプなので、接続
線９上のレーザーダイオードタイプ選択信号は全ての出
力セルＤ１．．．Ｄｎに対して共通となる。イネーブル
信号も共通である。
【００１４】図３において、ＰＤとＮＤは、ｐ型又はｎ
型レーザーダイオードを駆動するセルＤの２つの部分を
示す。通常、セルの端の小さな黒い四角は、他の集積回
路セルからの信号入力を示し、小さい白い四角は外部信
号入力を示す。両方の部分は３つの最終ＭＯＳトランジ
スタＴ１，Ｔ２，Ｔ３（ｐ型）及びＴ４，Ｔ５，Ｔ６
（ｎ型）から成る組を有し、それらは電流Ｉb 及びＩm
の発生器を形成する。セルＢとＭ（図１及び２）により
発生された制御電圧はどちらかの組の最初の２つのトラ
ンジスタ（夫々、Ｔ１，Ｔ２又はＴ４，Ｔ５）のゲート
に与えられ、一方、データ信号は三番目のトランジスタ
（Ｔ３又はＴ６）のゲートに与えられる。トランジスタ
Ｔ１又はＴ４は、発生器ＧＢ（図１）により供給された
制御電流の値に従ってレーザーダイオード用バイアス電
流Ｉb を発生し、一方、トランジスタ対Ｔ２，Ｔ３又は
Ｔ４，Ｔ５は、発生器ＧＭ（図１）により供給された制
御電流の値および伝送されるデータビットの論理値に従
って変調電流Ｉm を発生する。各組の３つのトランジス
タは、上述した欧州特許出願ＥＰ−Ａ０６８７０４６に
記載された様に、お互いに接続され、且つ、電源端子に
接続され、且つ、セル出力８に接続される。
型レーザーダイオードを駆動するセルＤの２つの部分を
示す。通常、セルの端の小さな黒い四角は、他の集積回
路セルからの信号入力を示し、小さい白い四角は外部信
号入力を示す。両方の部分は３つの最終ＭＯＳトランジ
スタＴ１，Ｔ２，Ｔ３（ｐ型）及びＴ４，Ｔ５，Ｔ６
（ｎ型）から成る組を有し、それらは電流Ｉb 及びＩm
の発生器を形成する。セルＢとＭ（図１及び２）により
発生された制御電圧はどちらかの組の最初の２つのトラ
ンジスタ（夫々、Ｔ１，Ｔ２又はＴ４，Ｔ５）のゲート
に与えられ、一方、データ信号は三番目のトランジスタ
（Ｔ３又はＴ６）のゲートに与えられる。トランジスタ
Ｔ１又はＴ４は、発生器ＧＢ（図１）により供給された
制御電流の値に従ってレーザーダイオード用バイアス電
流Ｉb を発生し、一方、トランジスタ対Ｔ２，Ｔ３又は
Ｔ４，Ｔ５は、発生器ＧＭ（図１）により供給された制
御電流の値および伝送されるデータビットの論理値に従
って変調電流Ｉm を発生する。各組の３つのトランジス
タは、上述した欧州特許出願ＥＰ−Ａ０６８７０４６に
記載された様に、お互いに接続され、且つ、電源端子に
接続され、且つ、セル出力８に接続される。
【００１５】セルＢとＭ（図１及び２）により供給され
た電圧は、ＣＭＯＳゲートＰ１，Ｐ２又はＰ４，Ｐ５を
通ってトランジスタＴ１，Ｔ２又はＴ４，Ｔ５のゲート
に与えられる。これらＣＭＯＳゲートＰ１，Ｐ２又はＰ
４，Ｐ５にはπフィルターＦ１，Ｆ２又はＦ３，Ｆ４が
夫々続く。上述した欧州特許出願に記載されているよう
に、データ信号は代わりに更なるＣＭＯＳゲートＰ３，
Ｐ６を介し、さらに例えばカスケード状のＣＭＯＳイン
バータから作られている増幅手段ＡＭ１，ＡＭ２を介し
てトランジスタＴ３，Ｔ６に与えられる。制御ロジック
ＬＣは、接続線９上のレーザーダイオードタイプの選択
信号の値に従って、相互に排他的な方法でゲートの組Ｐ
１−Ｐ３又はＰ４−Ｐ６をイネーブルしてそれらの入力
にある信号を通過させる。よって、セルＤの出力にはＮ
Ｄか又はＬＤのどちらかで発生された電流Ｉb ＋Ｉm が
存在する。接続線１０上のイネーブル信号も同じ制御ロ
ジックＬＣに供給され、選択信号と論理的に結合され
る。ＬＣの様な回路の組み込みは通常の設計技術であ
る。
た電圧は、ＣＭＯＳゲートＰ１，Ｐ２又はＰ４，Ｐ５を
通ってトランジスタＴ１，Ｔ２又はＴ４，Ｔ５のゲート
に与えられる。これらＣＭＯＳゲートＰ１，Ｐ２又はＰ
４，Ｐ５にはπフィルターＦ１，Ｆ２又はＦ３，Ｆ４が
夫々続く。上述した欧州特許出願に記載されているよう
に、データ信号は代わりに更なるＣＭＯＳゲートＰ３，
Ｐ６を介し、さらに例えばカスケード状のＣＭＯＳイン
バータから作られている増幅手段ＡＭ１，ＡＭ２を介し
てトランジスタＴ３，Ｔ６に与えられる。制御ロジック
ＬＣは、接続線９上のレーザーダイオードタイプの選択
信号の値に従って、相互に排他的な方法でゲートの組Ｐ
１−Ｐ３又はＰ４−Ｐ６をイネーブルしてそれらの入力
にある信号を通過させる。よって、セルＤの出力にはＮ
Ｄか又はＬＤのどちらかで発生された電流Ｉb ＋Ｉm が
存在する。接続線１０上のイネーブル信号も同じ制御ロ
ジックＬＣに供給され、選択信号と論理的に結合され
る。ＬＣの様な回路の組み込みは通常の設計技術であ
る。
【００１６】出力回路の各部分ＰＤ，ＮＤの動作は、上
述した欧州特許出願に記載されているものに対応する。
述した欧州特許出願に記載されているものに対応する。
【００１７】図４から分かるように、セルＢ，Ｍは一連
の電流ミラーを通してセルＤ（図３）の最終トランジス
タＴ１，Ｔ２，Ｔ４，Ｔ５用の制御電圧を得ており、こ
のことにより、３つのトランジスタのゲートが制御電流
用の入力ピンから（従って、夫々の発生器ＧＢ，ＧＭ
（図１）から）デカップリングできる。例えば一対のｎ
型ＭＯＳトランジスタＴ７，Ｔ８から成る第１の電流ミ
ラーＳ１は、制御電流を電圧信号に変換し、この電圧信
号は第２電流ミラーを介して最終トランジスタＴ１又は
Ｔ２（図３）のゲートに転送される（第２電流ミラーの
第１ステージは２つのｐ型トランジスタＴ９，Ｔ１０か
ら成り、これらのトランジスタのゲートはＳ１の出力ト
ランジスタＴ８のドレイン及び接続線１又は３に接続さ
れる）。一方、出力ステージはバイアスが掛けられる同
じトランジスタＴ１又はＴ２から成る。第３電流ミラー
の第１ステージはｎ型トランジスタＴ１１から成り（そ
のゲートとドレインは両方ともトランジスタＴ１０のソ
ース及び接続線２又は４に接続されており）、第３電流
ミラーの第２ステージはトランジスタＴ４又はＴ５から
成り、第３電流ミラーは第２電流ミラーの第１ステージ
の出力信号からトランジスタＴ４又はＴ５のゲート用制
御信号を得る。このセルは、セル出力とグランドの間に
フィルタリング機能を有するキャパシターＣ１，Ｃ２も
含む。
の電流ミラーを通してセルＤ（図３）の最終トランジス
タＴ１，Ｔ２，Ｔ４，Ｔ５用の制御電圧を得ており、こ
のことにより、３つのトランジスタのゲートが制御電流
用の入力ピンから（従って、夫々の発生器ＧＢ，ＧＭ
（図１）から）デカップリングできる。例えば一対のｎ
型ＭＯＳトランジスタＴ７，Ｔ８から成る第１の電流ミ
ラーＳ１は、制御電流を電圧信号に変換し、この電圧信
号は第２電流ミラーを介して最終トランジスタＴ１又は
Ｔ２（図３）のゲートに転送される（第２電流ミラーの
第１ステージは２つのｐ型トランジスタＴ９，Ｔ１０か
ら成り、これらのトランジスタのゲートはＳ１の出力ト
ランジスタＴ８のドレイン及び接続線１又は３に接続さ
れる）。一方、出力ステージはバイアスが掛けられる同
じトランジスタＴ１又はＴ２から成る。第３電流ミラー
の第１ステージはｎ型トランジスタＴ１１から成り（そ
のゲートとドレインは両方ともトランジスタＴ１０のソ
ース及び接続線２又は４に接続されており）、第３電流
ミラーの第２ステージはトランジスタＴ４又はＴ５から
成り、第３電流ミラーは第２電流ミラーの第１ステージ
の出力信号からトランジスタＴ４又はＴ５のゲート用制
御信号を得る。このセルは、セル出力とグランドの間に
フィルタリング機能を有するキャパシターＣ１，Ｃ２も
含む。
【００１８】発生器ＧＢ，ＧＭ（図１）がレーザーダイ
オードにより要求される全電流の一部しか供給しないと
仮定すると、セルＤの最終トランジスタＴ１，Ｔ２，Ｔ
４，Ｔ５（図３）は要求される最終電流を作り出すよう
な大きさにしなければならないことにも注意すべきであ
る。（従って、制御電流が最終電流の１０％であると仮
定すれば、それらのトランジスタの大きさは約１０倍大
きくなけらばならない。）
オードにより要求される全電流の一部しか供給しないと
仮定すると、セルＤの最終トランジスタＴ１，Ｔ２，Ｔ
４，Ｔ５（図３）は要求される最終電流を作り出すよう
な大きさにしなければならないことにも注意すべきであ
る。（従って、制御電流が最終電流の１０％であると仮
定すれば、それらのトランジスタの大きさは約１０倍大
きくなけらばならない。）
【００１９】異なるチャンネル間の混信を避けるために
は、セルＢ，Ｍ中にキャパシターＣ１，Ｃ２（図４）を
設けること、及び図２の構成で出力セル中にｐフィルタ
ーＦ１，Ｆ２を設けることが必要である。この構成で
は、レーザーダイオードアレイＬＡ１．．．ＬＡｎの一
つの間での電圧振動は、本装置の夫々の出力セルＤ
１．．．Ｄｎの最終トランジスタＴ１．．．Ｔ６（図
３）の寄生キャパシタンスを介してセルＢ，Ｍに向かっ
て伝播する。セルＢ，Ｍが全ての出力セルに共通のと
き、その様に導入された変動は他のレーザーダイオード
を駆動する電流を今度は変調し、それにより、望ましく
ないノイズを混入させる。実際には、これらの変動の伝
播は、上記構成により遮断される。一つのレーザーダイ
オード用駆動回路の場合には両方の用途に対し同じセル
タイプとすることができるので、フィルターにも明らか
な製造上の利点が与えられる（理論上はそれらのフィル
ターは必ずしも必要ではないのではあるが）。
は、セルＢ，Ｍ中にキャパシターＣ１，Ｃ２（図４）を
設けること、及び図２の構成で出力セル中にｐフィルタ
ーＦ１，Ｆ２を設けることが必要である。この構成で
は、レーザーダイオードアレイＬＡ１．．．ＬＡｎの一
つの間での電圧振動は、本装置の夫々の出力セルＤ
１．．．Ｄｎの最終トランジスタＴ１．．．Ｔ６（図
３）の寄生キャパシタンスを介してセルＢ，Ｍに向かっ
て伝播する。セルＢ，Ｍが全ての出力セルに共通のと
き、その様に導入された変動は他のレーザーダイオード
を駆動する電流を今度は変調し、それにより、望ましく
ないノイズを混入させる。実際には、これらの変動の伝
播は、上記構成により遮断される。一つのレーザーダイ
オード用駆動回路の場合には両方の用途に対し同じセル
タイプとすることができるので、フィルターにも明らか
な製造上の利点が与えられる（理論上はそれらのフィル
ターは必ずしも必要ではないのではあるが）。
【００２０】上記説明したことは非制限的な例により単
に与えられたものであり、変形や変更が本発明の範囲を
逸脱することなく可能であることは明らかである。特
に、たとえ記載がレーザーダイオードの駆動に明らかに
焦点が当てられていようとも、変調及びバイアス電流値
を選ぶことにより元のままでもＬＥＤ駆動にも適用でき
る。
に与えられたものであり、変形や変更が本発明の範囲を
逸脱することなく可能であることは明らかである。特
に、たとえ記載がレーザーダイオードの駆動に明らかに
焦点が当てられていようとも、変調及びバイアス電流値
を選ぶことにより元のままでもＬＥＤ駆動にも適用でき
る。
【図１】一つのレーザーダイオードのための駆動回路の
ブロック図を表す。
ブロック図を表す。
【図２】レーザーダイオードアレイのための駆動回路の
ブロック図を表す。
ブロック図を表す。
【図３】出力セルの図を表す。
【図４】制御セルの回路図を表す。
ＤＲ１，ＤＲ２ 駆動装置 Ｄ 駆動回路 Ｂ バイアス電流のための制御回路 Ｍ 変調電流のための制御回路 ＲＢ 可変抵抗器 ＲＭ 可変抵抗器 ＧＢ 電流発生器 ＧＭ 電流発生器 ＳＤ データ源 ＬＡ レーザーダイオード Ｔ１．．．Ｔ６ ＭＯＳトランジスタ Ｐ１．．．Ｐ６ ＣＭＯＳゲート Ｆ１．．．Ｆ４ πフィルター ＡＭ１，ＡＭ２ 増幅手段 ＬＣ 制御ロジック Ｓ１ 電流ミラー Ｔ７．．．Ｔ１１ ＭＯＳトランジスタ Ｃ１，Ｃ２ キャパシター
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０４Ｂ 10/04 10/06 (72)発明者 ブルーノ・ボステイカ イタリー国 ピノ・トリネーゼ（トリ ノ）、ヴイア・ピオツピー 12 (72)発明者 マルコ・ブルジオ イタリー国 グルーグリアスコ（トリ ノ）、ヴイア・モンタナーロ 17／１ (72)発明者 パオロ・ペレグリーノ イタリー国 トリノ、ヴイア・オー．・ヴ イグリアーニ 15／10 (72)発明者 ルカ・ペサンド イタリー国 ブツソレノ（トリノ）、ヴイ ア・トラツテネロ 14
Claims (7)
- 【請求項１】 （あ）光源(LA;LA1...LAn)用バイアス電
流を発生するための手段であって、第１ＭＯＳトランジ
スタ(T1)を含み、そのゲートは第１制御電圧源(B) に接
続され、そのソースは第１電源端子に接続され、そのド
レインは回路出力(8;8-1...8n)に接続されている前記手
段、及び （い）光源(LA;LA1...LAn)用変調電流を発生するための
手段であって、直列に配置され且つ第１トランジスタ(T
1)と同じ伝導性を有する第２及び第３ＭＯＳトランジス
タ(T2,T3) を含み、第２トランジスタ(T2)のソースは前
記第１電源端子に接続され、ゲートは第２制御電圧源
(M) に接続され、ドレインは第３トランジスタ(T3)のソ
ースに接続され、第３トランジスタ(T3)のゲートはデジ
タルデータ信号入力(7;7-1...7n)に接続され、ドレイン
は回路出力(8;8-1...8n)に接続されている前記手段 を含む光源の高速駆動用ＣＭＯＳ技術回路であって、
（１）バイアス電流を発生するための前記手段が第４Ｍ
ＯＳトランジスタ(T4)をも含み、その伝導性は第１トラ
ンジスタ(T1)の伝導性と相補的であり、第４トランジス
タ(T4)のゲートは第１制御電圧源(B) に接続され、ソー
スは第２電源端子に接続され、ドレインは回路出力(8;8
-1...8n)に接続され、（２）変調電流を発生するための
前記手段が第５及び第６ＭＯＳトランジスタ(T5,T6) を
も含み、それらのトランジスタは直列に配置され且つ第
４トランジスタ(T4)と同じ伝導性を有し、第５トランジ
スタのソースは前記第２電源端子に接続され、ゲートは
第２制御電圧源(M) に接続され、ドレインは第６トラン
ジスタ(T6)のソースに接続され、第６トランジスタのゲ
ートは前記データ信号入力(7;7-1...7n)に接続され、ド
レインは回路出力(8;8-1...8n)に接続され、（３）前記
第１及び第２制御電圧源(B,M) は、調節可能な制御電流
の夫々の発生器(GB,GM) に接続された入力(5,6) と２つ
の出力(1,2;3,4) を有し、相補的伝導性を有する光源の
バイアス及び変調電流を制御するための２つの異なる制
御電圧を前記出力上に送り出し、駆動電圧の一つは第１
及び第４トランジスタ(T1,T4)に夫々供給され、もう一
方の駆動電圧は第２及び第５トランジスタ(T2,T5) に夫
々供給され、更に、本回路は、 （う）ＣＭＯＳゲートの第１及び第２の組(P1...P3,P
4...P6) であって、一方の側では夫々前記第１、第２及
び第３トランジスタ(T1,T2,T3)又は前記第４、第５及び
第６トランジスタ(T4,T5,T6)のゲートに接続され、もう
一方の側では夫々第１及び第２制御電圧源(B,M) の第１
又は第２出力(1,3;2,4) 並びにデータ入力(7;7-1...7n)
に接続されている前記組、及び （え）外部から与えられる選択信号であって、駆動され
る光源(LA;LA1...LAn)の伝導性により第１又は第２の値
を有する該選択信号に従って相互に排他的な方法でゲー
トのどちらかの組(P1...P3,P4...P6) をイネーブルする
ための手段(LC) を含むことを特徴とする前記光源の高速駆動用ＣＭＯＳ
技術回路。 - 【請求項２】 バイアス電流を発生するための手段(T1,
T4) と変調電流を発生するための手段(T2,T3,T5,T6)
が、集積回路の第１パッド(D;D1...Dn) に属し、該パッ
ドは、ＣＭＯＳゲートから成る第１及び第２の組(P1...
P3,P4...P6) 、これらのゲートに対するイネーブル手段
(LC)及びデータ信号に対する増幅手段(AM1,AM2) をも含
み、そして、第１及び第２制御電圧源(B,M) が夫々前記
集積回路の第２及び第３パッドであることを特徴とする
請求項１に記載の駆動回路。 - 【請求項３】 光源のアレイ(LA1...LAn) を駆動するた
めに、前記第１パッドのアレイ(D1...Dn) を含み、光源
アレイ(LA1...LAn) 中の各光源に対して一つの第１パッ
ドがあり、第２及び第３パッド(B,M) が全ての第１パッ
ド(D1...Dn)に対して制御電圧を供給することを特徴と
する請求項２に記載の駆動回路。 - 【請求項４】 前記第２及び第３パッド(B,M) は、制御
電流を受け取り第１電圧信号を発生する第１電流ミラー
(S1)並びに第２及び第３電流ミラーの入力ステージ(T9,
T10;T11)を含み、 これらの入力ステージは、相補的な伝導性を有するトラ
ンジスタを含み、第１ミラー(S1)及びお互いに対して直
列に接続され、そして第１及び第２出力に夫々供給され
る２つの制御電圧を前記第１電圧信号から得ることを特
徴とする請求項２又は３に記載の駆動回路。 - 【請求項５】 前記第２及び第３電流ミラーが、出力ス
テージとして第１又は第４トランジスタ(T1,T4) 及び第
２又は第５トランジスタ(T2,T5) を夫々含むことを特徴
とする請求項４に記載の駆動回路。 - 【請求項６】 更に、フィルター手段(F1...F4,C1,C2)
を含み、該フィルター手段は、前記第２及び第３パッド
(B,M) の出力(1,2,3,4) 、並びに前記第１パッド(D;D
1...Dn) において前記第１及び第２又は第４及び第５ト
ランジスタ(T1,T2,T4,T5) のゲートに夫々制御電圧を送
る接続線に接続されていることを特徴とする請求項１乃
至５のいずれか一項に記載の駆動回路。 - 【請求項７】 前記フィルター手段が、第１及び第２パ
ッド(B,M) の第１及び第２出力(1,3;2,4) に夫々接続さ
れた第１及び第２キャパシター(C1,C2) 、並びに前記第
１パッド(D;D1...Dn) において前記第１及び第２又は第
４及び第５トランジスタ(T1,T2,T4,T5) のゲートに夫々
制御電圧を送る接続線に接続された第１及び第２ｐフィ
ルター(F1,F2,F3,F4) を含むことを特徴とする請求項６
に記載の駆動回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT96A000326 | 1996-04-24 | ||
| IT96TO000326A IT1285852B1 (it) | 1996-04-24 | 1996-04-24 | Circuito di pilotaggio ad alta velocita' di sorgenti ottiche realizzato in tecnologia cmos. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10117033A true JPH10117033A (ja) | 1998-05-06 |
| JP2867251B2 JP2867251B2 (ja) | 1999-03-08 |
Family
ID=11414577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9118622A Expired - Lifetime JP2867251B2 (ja) | 1996-04-24 | 1997-04-23 | 光源の高速駆動用ｃｍｏｓ技術回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5828246A (ja) |
| EP (1) | EP0803947A3 (ja) |
| JP (1) | JP2867251B2 (ja) |
| CA (1) | CA2203489C (ja) |
| IT (1) | IT1285852B1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3166840B2 (ja) * | 1998-03-10 | 2001-05-14 | 日本電気株式会社 | 波形出力回路及びそれを備えたデバイス |
| JP2001127366A (ja) | 1999-10-25 | 2001-05-11 | Toshiba Corp | 固体レーザ装置の出力制御方法、固体レーザ用電源装置及び固体レーザ装置 |
| WO2002037623A1 (en) * | 2000-11-06 | 2002-05-10 | Vitesse Semiconductor Corporation | Modulators for vertical cavity surface emitting lasers |
| WO2002037622A2 (en) | 2000-11-06 | 2002-05-10 | Vitesse Semiconductor Corporation | Method of controlling the turn off characteristics of a vcsel diode |
| US6590916B2 (en) * | 2001-02-08 | 2003-07-08 | Quantum Devices, Inc. | Method for fabricating a wave division laser array multiplexer |
| DE10250981A1 (de) * | 2002-10-29 | 2004-05-19 | Infineon Technologies Ag | Schaltung zur Steuerung von Laserströmen |
| US20090219964A1 (en) * | 2008-03-03 | 2009-09-03 | Dror Yossi | laser diode driver |
| TWI552611B (zh) * | 2014-12-26 | 2016-10-01 | 廣達電腦股份有限公司 | 音樂播放裝置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3226624B2 (ja) * | 1992-09-24 | 2001-11-05 | 日本オプネクスト株式会社 | レーザダイオード駆動回路及び光伝送装置 |
| IT1268070B1 (it) * | 1994-06-06 | 1997-02-20 | Cselt Centro Studi Lab Telecom | Circuito in tecnologia cmos per il pilotaggo ad alta velocita' di sorgenti ottiche. |
-
1996
- 1996-04-24 IT IT96TO000326A patent/IT1285852B1/it active IP Right Grant
-
1997
- 1997-03-11 US US08/815,118 patent/US5828246A/en not_active Expired - Lifetime
- 1997-04-21 EP EP97106558A patent/EP0803947A3/en not_active Withdrawn
- 1997-04-23 CA CA002203489A patent/CA2203489C/en not_active Expired - Fee Related
- 1997-04-23 JP JP9118622A patent/JP2867251B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| ITTO960326A0 (it) | 1996-04-24 |
| IT1285852B1 (it) | 1998-06-24 |
| ITTO960326A1 (it) | 1997-10-24 |
| JP2867251B2 (ja) | 1999-03-08 |
| CA2203489A1 (en) | 1997-10-24 |
| EP0803947A2 (en) | 1997-10-29 |
| EP0803947A3 (en) | 2000-03-22 |
| US5828246A (en) | 1998-10-27 |
| CA2203489C (en) | 2001-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2640443B2 (ja) | Ｃｍｏｓ技術による光源の高速駆動用回路 | |
| US6720830B2 (en) | Low-power, differential optical receiver in silicon on insulator | |
| WO2006009242A1 (ja) | Ｌｅｄ駆動回路 | |
| GB2096852A (en) | Optical receiver | |
| JP2867251B2 (ja) | 光源の高速駆動用ｃｍｏｓ技術回路 | |
| US6483345B1 (en) | High speed level shift circuit for low voltage output | |
| EP0382373B1 (en) | Nonlinear noninverting transimpedance amplifier | |
| EP0721254B1 (en) | CMOS-PECL level conversion circuit | |
| MXPA98000634A (en) | Univer issuing device | |
| EP0577896B1 (en) | Preamplifier | |
| JP3394371B2 (ja) | 絶縁伝送装置 | |
| US6778569B2 (en) | Optical source driver with improved input stage | |
| US6462852B1 (en) | Selectable low-voltage differential signal/current mode logic (LVDS/CML) receiver with the option of AC or DC coupling | |
| JPH04223628A (ja) | 差動伝送を利用したデータ・リンク・アレイ | |
| US6683480B2 (en) | Designs of integrated circuits for high-speed signals and methods therefor | |
| US5343323A (en) | Lan electro-optical interface | |
| KR100539921B1 (ko) | 양방향 신호 레벨 변환 회로 | |
| US6404223B1 (en) | Self-terminating current mirror transceiver logic | |
| CN111245513B (zh) | 一种光网络中长距离传输qsfp光模块 | |
| US5508508A (en) | Apparatus for converting optical bipolar signals to optical unipolar signals | |
| JP2746197B2 (ja) | 光送信装置 | |
| JP2738656B2 (ja) | 光受信器及び光受信器を初期化する方法 | |
| Cooke et al. | Integrated circuits for a 200 Mbit/s fiber-optic link | |
| EP0647039A1 (en) | Optically-coupled differential line driver | |
| US20050135444A1 (en) | Laser driver circuit and system |