JP2001352125A - Ａｐｃ方式レーザダイオード駆動回路 - Google Patents

Abstract

(57)【要約】 【課題】 ＬＤのピークおよびボトム出力光レベル（消
光比）の安定化を、高速かつ高精度で制御することが可
能なレーザダイオード駆動回路を提供する。 【解決手段】 ＬＤ１は、駆動電流ＩLDとバイアス電流
ＩB とに従って、対応する光を出力する。ＰＤ２は、Ｌ
Ｄ１と光結合されており、ＬＤ１の光量を検出して電流
Ｉpdに変換する。Ｉ／Ｖ変換部３は、電流Ｉpdを電圧Ｖ
out に変換する。ピークホールド部４１は、電圧Ｖout
のピーク電圧Ｖout-p を検出して保持する。オペアンプ
４２は、ピーク電圧Ｖout-p とピーク値を決定する基準
ピーク電圧Ｖpeakとを比較し、比較結果に従って駆動電
流ＩLDを制御する。ボトムホールド部５１は、電圧Ｖou
t のボトム電圧Ｖout-b を検出して保持する。基準電圧
生成部６は、ボトム値を決定する基準ボトム電圧Ｖbott
omを出力する。オペアンプ５２は、ボトム電圧Ｖout-b
と基準ボトム電圧Ｖbottomとを比較し、比較結果に従っ
てバイアス電流ＩB を制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＡＰＣ方式レーザ
ダイオード駆動回路に関し、より特定的には、光通信等
に用いられるレーザダイオードの光出力パワーを、ＡＰ
Ｃ(Automatic Power Control) 方式によって制御する駆
動回路に関する。

【０００２】

【従来の技術】周知のように、レーザダイオード（以
下、ＬＤと記す）は、その温度変化によって駆動電流と
光出力レベルとの関係が変動する。そこで、従来、ＬＤ
のピーク出力光（ＬＤを発光動作させた時の出力光）の
レベル、およびピーク出力光に対するボトム出力光（Ｌ
Ｄを消光動作させた時の出力光）のレベル比率である消
光比を常に一定に制御するため、ＬＤの出力光を検出
し、その検出した値と基準値とを比較した値でＬＤを駆
動させる電流をフィードバック制御する技術が、種々提
案されている。この技術としては、例えば特許公報第２
８５６２４７号に開示されている技術（以下、従来の技
術という）が存在する。以下、図１６を参照して、この
従来の技術を説明する。

【０００３】図１６は、上記従来の技術で開示されてい
るＡＰＣ方式のＬＤ駆動回路の構成を示すブロック図で
ある。図１６において、従来のＬＤ駆動回路は、ＬＤ２
０１と、モニタ用のフォトダイオード（以下、ＰＤと記
す）２０２と、Ｉ／Ｖ変換部２０３と、ピークホールド
部２０４と、ボトムホールド部２０５と、ピークレベル
比較部２０６と、ボトムレベル比較部２０７と、ＬＤ駆
動電流制御部２０８と、バイアス電流制御部２０９とを
備えている。

【０００４】ＬＤ駆動電流制御部２０８は、差動接続さ
れた１対のトランジスタ２８１，２８２と可変可能な電
流源２８３とを含む。このＬＤ駆動電流制御部２０８
は、トランジスタ２８１および２８２のベース端子にそ
れぞれ入力される変調信号Ｄａｔａ＋およびそれを論理
反転させた変調信号Ｄａｔａ−に従って、ＬＤ２０１に
駆動電流ＩLDを供給する。バイアス電流制御部２０９
は、可変可能な電流源２９１を含み、ＬＤ２０１にバイ
アス電流ＩB を供給する。ＬＤ２０１は、ＬＤ駆動電流
制御部２０８によって供給される駆動電流ＩLDと、バイ
アス電流制御部２０９によって供給されるバイアス電流
ＩB とに基づく光を出力する。ＰＤ２０２は、ＬＤ２０
１と光結合されており、ＬＤ２０１から出力される光量
を検出して電流Ｉpdに変換する。Ｉ／Ｖ変換部２０３
は、ＰＤ２０２から出力される電流Ｉpdを、電圧Ｖout
に変換する。ピークホールド部２０４は、Ｉ／Ｖ変換部
２０３から出力される電圧Ｖout のピークレベルとなる
ピーク電圧Ｖout-p を検出し、その電圧レベルを保持す
る。ボトムホールド部２０５は、Ｉ／Ｖ変換部２０３か
ら出力される電圧Ｖout のボトムレベルとなるボトム電
圧Ｖout-b を検出し、その電圧レベルを保持する。ピー
クレベル比較部２０６は、オペアンプ２６１と帰還抵抗
２６２とを含む。このピークレベル比較部２０６は、ピ
ークホールド部２０４から出力されるピーク電圧Ｖout-
p と基準ピーク電圧Ｖpeakとを比較し、双方の電圧値が
一致する（比較結果が零になる）ように、ＬＤ駆動電流
制御部２０８の電流源２８３が流す駆動電流ＩLDの量を
フィードバック制御する。ボトムレベル比較部２０７
は、オペアンプ２７１と帰還抵抗２７２と消光比を定め
る分圧抵抗２７３，２７４とを含む。このボトムレベル
比較部２０７は、ボトムホールド部２０５から出力され
るボトム電圧Ｖout-b と、ピーク電圧Ｖout-p を分圧抵
抗２７３および２７４によって分圧させた基準ボトム電
圧Ｖbottomとを比較し、双方の電圧値が一致する（比較
結果が零になる）ように、バイアス電流制御部２０９の
電流源２９１が流すバイアス電流ＩB の量をフィードバ
ック制御する。

【０００５】この構成によって、上記従来のＬＤ駆動回
路は、ＰＤ２０２において検出された電流Ｉpdに応じ
て、フィードバック制御によってＬＤ２０１に供給する
駆動電流ＩLDおよびバイアス電流ＩB の量を変化させ、
ＬＤ２０１のピーク出力光レベルおよびボトム出力光レ
ベル（すなわち、消光比）を常に一定に制御するように
している。

【０００６】

【発明が解決しようとする課題】しかしながら、上記従
来のＬＤ駆動回路では、ピーク電圧Ｖout-p を分圧させ
た基準ボトム電圧Ｖbottomを比較基準にして、ＬＤ２０
１のボトム出力光レベル、すなわちバイアス電流制御部
２０９の電流源２９１が流すバイアス電流ＩB の量を一
定に制御するようにしている。このため、従来のＬＤ駆
動回路では、ピーク出力光レベル（ピーク電圧Ｖout-p
）を安定させた後でないと、ボトム出力光レベル（基
準ボトム電圧Ｖbottom）を安定させることができない。
従って、従来のＬＤ駆動回路では、ボトム出力光レベル
を安定化させるまでに時間を要するという問題がある。
また、ＬＤ２０１とＰＤ２０２とを光結合させる結合効
率には、一般的には最小値と最大値との間で１０倍程度
までのばらつきが発生する。特にこの結合効率が小さい
場合には、ピーク出力光レベルに応じてＰＤ２０２から
出力される電流Ｉpdが少なくなるため、比較基準にする
基準ボトム電圧Ｖbottomを生成するピーク電圧Ｖout-p
自体が、元から小さくなる。従って、単純に分圧抵抗２
７３および２７４の比率によって消光比を決定させる従
来のＬＤ駆動回路では、ピーク電圧Ｖout-p に応じて基
準ボトム電圧Ｖbottomの値も小さくなるので、安定化さ
せたボトム出力光レベルに大きな誤差を含んでしまうと
いう問題がある。

【０００７】それ故、本発明の目的は、ＬＤのピーク出
力光レベルおよびボトム出力光レベル（消光比）の安定
化を、高速かつ高精度で制御することが可能なＡＰＣ方
式レーザダイオード駆動回路を提供することである。

【０００８】

【課題を解決するための手段および発明の効果】第１の
発明は、入力される変調信号に応答してＬＤを発光させ
る駆動電流を発生させる手段と、当該ＬＤを消光させた
時のバイアス電流を発生させる手段とを含み、当該ＬＤ
の光出力パワーをフィードバック制御する駆動回路であ
って、ＬＤと光結合されており、ＬＤから出力される光
量を検出して、その光量を電流に変換するＰＤと、ＰＤ
から出力される電流を、その電流量に応じた電圧に変換
するＩ／Ｖ変換手段と、Ｉ／Ｖ変換手段から出力される
電圧のピークレベルが、ＬＤのピーク出力光レベルを決
定するための予め定めた基準ピーク電圧へ収束するよう
に、駆動電流の量をフィードバック制御するピーク値制
御手段と、基準ピーク電圧から、ＬＤのボトム出力光レ
ベルを決定するための基準ボトム電圧を生成する基準電
圧生成手段と、Ｉ／Ｖ変換手段から出力される電圧のボ
トムレベルが、基準ボトム電圧へ収束するように、バイ
アス電流の量をフィードバック制御するボトム値制御手
段とを備える。

【０００９】上記のように、第１の発明によれば、固定
的に与えられる基準ピーク電圧を用いて、ピーク出力光
レベルのフィードバック制御と、ボトム出力光レベルの
フィードバック制御とを、並行して独立的に行う。従っ
て、第１の発明では、ピーク出力光レベルを安定させた
後でなくても、ボトム出力光レベルを安定させることが
できるので、ボトム出力光レベルの安定化を高速に行う
ことが可能となる。

【００１０】第２の発明は、入力される変調信号に応答
してＬＤを発光させる駆動電流を発生させる手段と、当
該ＬＤを消光させた時のバイアス電流を発生させる手段
とを含み、当該ＬＤの光出力パワーをフィードバック制
御する駆動回路であって、ＬＤと光結合されており、Ｌ
Ｄから出力される光量を検出して、その光量を電流に変
換するＰＤと、ＰＤから出力される電流を、その電流量
に応じた電圧に変換するＩ／Ｖ変換手段と、Ｉ／Ｖ変換
手段から出力される電圧のピークレベルが、ＬＤのピー
ク出力光レベルを決定するための予め定めた基準ピーク
電圧へ収束するように、駆動電流の量をフィードバック
制御するピーク値制御手段と、ＬＤとＰＤとの光結合効
率に対応させた予め定めた最大基準ピーク電圧から、Ｌ
Ｄのボトム出力光レベルを決定するための基準ボトム電
圧を生成する基準電圧生成手段と、Ｉ／Ｖ変換手段から
出力される電圧のピークレベルが最大基準ピーク電圧と
常に一致するように、当該出力される電圧を増幅制御す
るＡＧＣ増幅手段と、ＡＧＣ増幅手段から出力される電
圧のボトムレベルが、基準ボトム電圧へ収束するよう
に、バイアス電流の量をフィードバック制御するボトム
値制御手段とを備える。

【００１１】上記のように、第２の発明によれば、固定
的に与えられる基準ピーク電圧および最大基準ピーク電
圧を用いて、ピーク出力光レベルのフィードバック制御
と、ボトム出力光レベルのフィードバック制御とを、並
行して独立的に行う。従って、第２の発明では、ピーク
出力光レベルを安定させた後でなくても、ボトム出力光
レベルを安定させることができるので、ボトム出力光レ
ベルの安定化を高速に行うことが可能となる。また、第
２の発明によれば、固定的に与えられる最大基準ピーク
電圧を用いて、ボトム出力光レベルを制御するための基
準ボトム電圧を生成している。従って、第２の発明で
は、ＬＤとＰＤとを光結合させる結合効率に影響される
ことなく、常に一定の基準ボトム電圧を与えることがで
きるので、誤差を含むことなく高精度でボトム出力光レ
ベルを安定させることが可能となる。

【００１２】第３の発明は、第１の発明に従属する発明
であって、基準電圧生成手段は、設定されるＬＤの消光
比（ピーク出力光レベル：ボトム出力光レベル＝ｎ：
１）に従って、予め定めた基準ピーク電圧を１／ｎ倍し
た電圧を、基準ボトム電圧として生成することを特徴す
る。

【００１３】第４の発明は、第２の発明に従属する発明
であって、基準電圧生成手段は、設定されるＬＤの消光
比（ピーク出力光レベル：ボトム出力光レベル＝ｎ：
１）に従って、予め定めた最大基準ピーク電圧を１／ｎ
倍した電圧を、基準ボトム電圧として生成することを特
徴する。

【００１４】上記のように、第３および第４の発明によ
れば、第１および第２の発明において、固定的に与えら
れる基準ピーク電圧または最大基準ピーク電圧から、消
光比に従った基準ボトム電圧を生成する。従って、第３
および第４の発明では、常に一定の消光比に基づくボト
ム出力光レベルを容易に与えることが可能となる。

【００１５】第５の発明は、第３の発明に従属する発明
であって、ピーク値制御手段は、Ｉ／Ｖ変換手段から出
力される電圧のピークレベルとなるピーク電圧を検出す
るピークホールド手段と、ピーク電圧と基準ピーク電圧
とを比較し、ピーク電圧が基準ピーク電圧と一致するよ
うに、駆動電流の量をフィードバック制御する比較制御
手段とを備え、ボトム値制御手段は、Ｉ／Ｖ変換手段か
ら出力される電圧のボトムレベルとなるボトム電圧を検
出するボトムホールド手段と、ボトム電圧と基準ボトム
電圧とを比較し、ボトム電圧が基準ボトム電圧と一致す
るように、バイアス電流の量をフィードバック制御する
比較制御手段とを備える。

【００１６】第６の発明は、第４の発明に従属する発明
であって、ピーク値制御手段は、Ｉ／Ｖ変換手段から出
力される電圧のピークレベルとなるピーク電圧を検出す
るピークホールド手段と、ピーク電圧と基準ピーク電圧
とを比較し、ピーク電圧が基準ピーク電圧と一致するよ
うに、駆動電流の量をフィードバック制御する比較制御
手段とを備え、ボトム値制御手段は、ＡＧＣ増幅手段か
ら出力される電圧のボトムレベルとなるボトム電圧を検
出するボトムホールド手段と、ボトム電圧と基準ボトム
電圧とを比較し、ボトム電圧が基準ボトム電圧と一致す
るように、バイアス電流の量をフィードバック制御する
比較制御手段とを備える。

【００１７】第７の発明は、第５および第６の発明に従
属する発明であって、ボトムホールド手段は、入力され
る電圧に応じた電圧を出力するオペアンプと、オペアン
プの出力端子にカソード端子が接続されるダイオード
と、ダイオードのアノード端子と電源電圧との間に挿入
される容量と、ダイオードのアノード端子と電源電圧と
の間に挿入される放電部と、ゲート端子がダイオードの
アノード端子に接続され、ドレイン端子が電源電圧に接
続され、ソース端子が電流源を介して接地されるＦＥＴ
とを含み、入力される電圧をオペアンプの負入力端子に
入力し、ＦＥＴのソース端子に現れる電圧を、ボトム電
圧として出力すると共に、当該電圧をオペアンプの正入
力端子に帰還入力させる構成であることを特徴とする。

【００１８】上記のように、第７の発明によれば、第５
および第６の発明のボトムホールド手段に、放電部を用
意する。これにより、第７の発明では、ボトム値が徐々
に大きくなる信号にも処理を追従させることができ、ボ
トム出力光レベルを比較的短時間で安定化させることが
できる。

【００１９】第８の発明は、第３および第４の発明に従
属する発明であって、基準電圧生成手段は、第１および
第２のＦＥＴと、第１のＦＥＴのドレイン端子と電源電
圧との間に挿入される第１の抵抗と、第２のＦＥＴのド
レイン端子と電源電圧との間に挿入される第２の抵抗
と、第１のＦＥＴのソース端子に、一方端子が接続され
る第３の抵抗と、第２のＦＥＴのソース端子に、一方端
子が接続される第４の抵抗と、共通接続される第３およ
び第４の抵抗の各他方端子と、接地との間に挿入される
第１の電流源と、一方端子が電源電圧に接続され、他方
端子が第２のＦＥＴのゲート端子に接続される第５の抵
抗と、第５の抵抗の他方端子と、接地との間に挿入され
る第２の電流源とを含み、入力される電圧を第１のＦＥ
Ｔのゲート端子に入力し、第１および第２の抵抗と第３
および第４の抵抗との比率に基づいて、第２のＦＥＴの
ドレイン端子に現れる電圧を、基準ボトム電圧として出
力する構成であることを特徴とする。

【００２０】第９の発明は、第３および第４の発明に従
属する発明であって、基準電圧生成手段は、第１〜第４
のＦＥＴと、共通接続される第１および第３のＦＥＴの
各ドレイン端子と電源電圧との間に挿入される第１の抵
抗と、共通接続される第２および第４のＦＥＴの各ドレ
イン端子と電源電圧との間に挿入される第２の抵抗と、
ドレイン端子に、共通接続される第１および第２のＦＥ
Ｔの各ソース端子が接続され、ゲート端子に第１の電圧
が印加される第５のＦＥＴと、ドレイン端子に、共通接
続される第３および第４のＦＥＴの各ソース端子が接続
され、ゲート端子に第２の電圧が印加される第６のＦＥ
Ｔと、共通接続される第５および第６のＦＥＴの各ソー
ス端子と、接地との間に挿入される第１の電流源と、一
方端子が電源電圧に接続され、他方端子が共通接続され
る第２および第３のＦＥＴの各ゲート端子に接続される
第３の抵抗と、第３の抵抗の他方端子と、接地との間に
挿入される第２の電流源とを含み、入力される電圧を共
通接続される第１および第４のＦＥＴの各ゲート端子に
入力し、第１の電圧と第２の電圧との比率に基づいて、
第２および第４のＦＥＴの各ドレイン端子に現れる電圧
を、基準ボトム電圧として出力する構成であることを特
徴とする。

【００２１】第１０の発明は、第３の発明に従属する発
明であって、ピーク値制御手段は、ＬＤの発光タイミン
グに同期した期間を与える第１の制御信号を発生する制
御信号発生手段と、第１の制御信号で与えられる期間に
おいて、Ｉ／Ｖ変換手段から出力される電圧と基準ピー
ク電圧との差分に基づく電流を、流出または流入させる
第１の電圧電流変換手段と、第１の電圧電流変換手段か
ら流出または流入される電流によって、電荷の充放電が
行われる第１の容量と、第１の容量の端子間電圧に従っ
て、駆動電流の量をフィードバック制御する制御手段と
を備え、ボトム値制御手段は、ＬＤの消光タイミングに
同期した期間を与える第２の制御信号を発生する制御信
号発生手段と、第２の制御信号で与えられる期間におい
て、Ｉ／Ｖ変換手段から出力される電圧と基準ボトム電
圧との差分に基づく電流を、流出または流入させる第２
の電圧電流変換手段と、第２の電圧電流変換手段から流
出または流入される電流によって、電荷の充放電が行わ
れる第２の容量と、第２の容量の端子間電圧に従って、
駆動電流の量をフィードバック制御する制御手段とを備
える。

【００２２】第１１の発明は、第４の発明に従属する発
明であって、ピーク値制御手段は、ＬＤの発光タイミン
グに同期した期間を与える第１の制御信号を発生する制
御信号発生手段と、第１の制御信号で与えられる期間に
おいて、Ｉ／Ｖ変換手段から出力される電圧と基準ピー
ク電圧との差分に基づく電流を、流出または流入させる
第１の電圧電流変換手段と、第１の電圧電流変換手段か
ら流出または流入される電流によって、電荷の充放電が
行われる第１の容量と、第１の容量の端子間電圧に従っ
て、駆動電流の量をフィードバック制御する制御手段と
を備え、ボトム値制御手段は、ＬＤの消光タイミングに
同期した期間を与える第２の制御信号を発生する制御信
号発生手段と、第２の制御信号で与えられる期間におい
て、ＡＧＣ増幅手段から出力される電圧と基準ボトム電
圧との差分に基づく電流を、流出または流入させる第２
の電圧電流変換手段と、第２の電圧電流変換手段から流
出または流入される電流によって、電荷の充放電が行わ
れる第２の容量と、第２の容量の端子間電圧に従って、
駆動電流の量をフィードバック制御する制御手段とを備
える。

【００２３】第１２の発明は、第１０および第１１の発
明に従属する発明であって、電圧電流変換手段は、入力
される電圧をゲート端子に入力する第１のＦＥＴと、基
準ピーク電圧または基準ボトム電圧をゲート端子に入力
する第２のＦＥＴと、第１のＦＥＴのドレイン端子と電
源電圧との間に挿入される第１の抵抗と、第２のＦＥＴ
のドレイン端子と電源電圧との間に挿入される第２の抵
抗と、共通接続される第１および第２のＦＥＴの各ソー
ス端子と、接地との間に挿入される第１の電流源と、第
２のＦＥＴのドレイン端子に現れる電圧に反比例して、
流出させる電流を制御する第２の電流源と、第２のＦＥ
Ｔのドレイン端子に現れる電圧に正比例して、流入させ
る電流を制御する第３の電流源と、第２の電流源が流出
させる電流および第３の電流源が流入させる電流を、制
御信号で与えられる期間にだけ出力させるスイッチ手段
とを含む構成であることを特徴とする。

【００２４】

【発明の実施の形態】（第１の実施形態）図１は、本発
明の第１の実施形態に係るＡＰＣ方式レーザダイオード
駆動回路の構成を示すブロック図である。図１におい
て、第１の実施形態に係るＡＰＣ方式レーザダイオード
駆動回路は、ＬＤ１と、ＰＤ２と、Ｉ／Ｖ変換部３と、
ピーク値制御部４と、ボトム値制御部５と、基準電圧生
成部６と、ＬＤ駆動電流制御部８と、バイアス電流制御
部９とを備える。まず、図１を参照して、第１の実施形
態に係るＡＰＣ方式レーザダイオード駆動回路の各構成
を説明する。

【００２５】ＬＤ駆動電流制御部８は、差動接続された
１対のトランジスタ８１，８２と可変可能な電流源８３
とを含む。なお、トランジスタ８１，８２には、様々な
タイプのものが使用可能であるが、本実施形態では、Ｃ
ＭＯＳ ＦＥＴを一例に挙げて説明する。トランジスタ
８１のドレイン端子は、ＬＤ１のカソード端子に接続さ
れる。トランジスタ８２のドレイン端子には、電源電圧
Ｖccが印加される。トランジスタ８１および８２の各ソ
ース端子は、共通接続され、電流源８３に接続される。
トランジスタ８１および８２の各ゲート端子には、変調
信号Ｄａｔａ＋およびそれを論理反転させた変調信号Ｄ
ａｔａ−が、それぞれ入力される。差動接続された１対
のトランジスタ８１，８２は、変調信号Ｄａｔａ＋およ
びＤａｔａ−に応答して、相補的なスイッチング動作を
行う。すなわち、変調信号Ｄａｔａ＋がハイレベルの時
は、トランジスタ８１がオン状態、トランジスタ８２が
オフ状態となり、ＬＤ１に駆動電流ＩLDが流れる。一
方、変調信号Ｄａｔａ−がハイレベルの時は、トランジ
スタ８２がオン状態、トランジスタ８１がオフ状態とな
り、電流バイパス経路が形成されてＬＤ１には駆動電流
ＩLDが流れない。バイアス電流制御部９は、可変可能な
電流源９１を含み、ＬＤ消光状態における電流値である
バイアス電流ＩB を、常にＬＤ１に流させる。

【００２６】ＬＤ１のアノード端子には、電源電圧Ｖcc
が印加される。ＬＤ１は、ＬＤ駆動電流制御部８によっ
て供給される駆動電流ＩLDと、バイアス電流制御部９に
よって供給されるバイアス電流ＩB とに従って、対応す
る光を出力する。ＰＤ２は、カソード端子に電源電圧Ｖ
ccが印加され、アノード端子がＩ／Ｖ変換部３に接続さ
れる。ＰＤ２は、ＬＤ１と光結合されており、ＬＤ１か
ら出力される光量を検出して、その光量を電流Ｉpdに変
換する。Ｉ／Ｖ変換部３は、ＰＤ２から出力される電流
Ｉpdを、その電流量に応じた電圧Ｖout に変換する。

【００２７】ピーク値制御部４は、ピークホールド部４
１と、オペアンプ４２と、帰還抵抗４３とを含む。ピー
クホールド部４１は、Ｉ／Ｖ変換部３から出力される電
圧Ｖout のピークレベルとなるピーク電圧Ｖout-p を検
出し、その電圧レベルを保持する。オペアンプ４２の正
入力端子には、電源電圧Ｖccを抵抗１１と抵抗１２とで
分圧した基準ピーク電圧Ｖpeakが入力される。この基準
ピーク電圧Ｖpeakは、ＬＤ１のピーク出力光レベルを決
定するための基準となる電圧であり、抵抗１１および抵
抗１２の比率によって予め定められている。オペアンプ
４２の負入力端子には、ピークホールド部４１で検出さ
れたピーク電圧Ｖout-p が入力されると共に、出力端子
の電圧が帰還抵抗４３を介して帰還入力される。このオ
ペアンプ４２は、入力されるピーク電圧Ｖout-p と基準
ピーク電圧Ｖpeakとを比較し、双方の電圧値が一致する
（比較結果が零になる）ように、ＬＤ駆動電流制御部８
の電流源８３が流す駆動電流ＩLDの量をフィードバック
制御する。この構成により、第１の実施形態に係るＡＰ
Ｃ方式レーザダイオード駆動回路は、ＬＤ１のピーク出
力光レベルを常に安定させることができる。

【００２８】ボトム値制御部５は、ボトムホールド部５
１と、オペアンプ５２と、帰還抵抗５３とを含む。ボト
ムホールド部５１は、Ｉ／Ｖ変換部３から出力される電
圧Ｖout のボトムレベルとなるボトム電圧Ｖout-b を検
出し、その電圧レベルを保持する。オペアンプ５２の正
入力端子には、基準電圧生成部６で生成される基準ボト
ム電圧Ｖbottomが入力される。この基準ボトム電圧Ｖbo
ttomは、ＬＤ１のボトム出力光レベルを決定するための
基準となる電圧であり、基準電圧生成部６において予め
定められる。なお、基準電圧生成部６については、後で
詳述する。オペアンプ５２の負入力端子には、ボトムホ
ールド部５１で検出されたボトム電圧Ｖout-b が入力さ
れると共に、出力端子の電圧が帰還抵抗５３を介して帰
還入力される。このオペアンプ５２は、入力されるボト
ム電圧Ｖout-b と基準ボトム電圧Ｖbottomとを比較し、
双方の電圧値が一致する（比較結果が零になる）よう
に、バイアス電流制御部９の電流源９１が流すバイアス
電流ＩB の量をフィードバック制御する。この構成によ
り、第１の実施形態に係るＡＰＣ方式レーザダイオード
駆動回路は、ＬＤ１のボトム出力光レベル（換言すれ
ば、消光比）を常に安定させることができる。

【００２９】次に、図２〜図５をさらに参照して、第１
の実施形態に係るＡＰＣ方式レーザダイオード駆動回路
の詳細な動作を説明する。図２は、図１に示すＩ／Ｖ変
換部３の詳細な構成の一例を示す回路図である。図３
は、図１に示すボトムホールド部５１の詳細な構成の一
例を示す回路図である。図４は、図１に示す基準電圧生
成部６の詳細な構成の一例を示す回路図である。図５
は、本発明の第１の実施形態に係るＡＰＣ方式レーザダ
イオード駆動回路の動作概念を説明する図である。

【００３０】図２を参照して、Ｉ／Ｖ変換部３を説明す
る。図２において、Ｉ／Ｖ変換部３は、抵抗３１〜３４
と、差動接続された１対のトランジスタ３５，３６と、
可変可能な電流源３７と、反転アンプ３８，３９とを含
む。なお、トランジスタ３５，３６には、様々なタイプ
のものが使用可能であるが、本実施形態では、ＣＭＯＳ
ＦＥＴを一例に挙げて説明する。トランジスタ３５の
ドレイン端子には、抵抗値がＲ１の抵抗３１を介して、
電源電圧Ｖccが印加される。このトランジスタ３５のド
レイン端子に現れる電圧は、電圧Ｖout として出力され
る。トランジスタ３６のドレイン端子には、抵抗値が同
じＲ１の抵抗３２を介して、電源電圧Ｖccが印加され
る。トランジスタ３５および３６の各ソース端子は、共
通接続され、電流値がＩ１の電流源３７にさらに接続さ
れる。トランジスタ３５のゲート端子は、反転アンプ３
８の出力端子に接続される。トランジスタ３６のゲート
端子は、反転アンプ３９の出力端子に接続される。反転
アンプ３８の入力端子には、ＰＤ２から出力される電流
Ｉpdが入力される。抵抗３３は、反転アンプ３８の入力
端子と出力端子との間に帰還接続される。抵抗３４は、
反転アンプ３９の入力端子と出力端子との間に帰還接続
される。

【００３１】反転アンプ３８および抵抗３３は、電流／
電圧変換回路を構成し、入力される電流Ｉpdを対応する
電圧Ｖpdに変換して、トランジスタ３５のゲート端子に
出力する。一方、反転アンプ３９および抵抗３４は、上
記電流／電圧変換回路と同様の構成であり、電流Ｉpd＝
０の時にトランジスタ３５のゲート端子に入力される電
圧Ｖpdと同一の電圧Ｖref を、トランジスタ３６のゲー
ト端子に出力する。差動接続された１対のトランジスタ
３５，３６は、電圧Ｖref に対する電圧Ｖpdの変化に応
答して、光入力の光電力に応じて電流源３７の電流を分
流する。この構成により、反転アンプ３８の入力端子に
入力される電流Ｉpdは、その電流量に応じて、電源電圧
Ｖccから電圧Ｖoffset（＝Ｖcc−Ｒ１＊Ｉ１／２）まで
の範囲で変化する電圧Ｖout に変換されて、トランジス
タ３５のドレイン端子に現れる。なお、この電圧Ｖoffs
etのレベルを、以下ＤＣオフセットレベルという。

【００３２】図３を参照して、ボトムホールド部５１を
説明する。図３において、ボトムホールド部５１は、オ
ペアンプ５１１と、ダイオード５１２と、容量５１３
と、放電部５１４と、トランジスタ５１５と、電流源５
１６とを含む。なお、トランジスタ５１５には、様々な
タイプのものが使用可能であるが、本実施形態では、Ｃ
ＭＯＳ ＦＥＴを一例に挙げて説明する。オペアンプ５
１１の負入力端子には、Ｉ／Ｖ変換部３から出力される
電圧Ｖout が入力される。オペアンプ５１１の出力端子
は、ダイオード５１２のカソード端子が接続される。ダ
イオード５１２のアノード端子は、トランジスタ５１５
のゲート端子に接続されると共に、容量５１３を介して
電源電圧Ｖccが印加され、かつ放電部５１４が接続され
る。トランジスタ５１５のドレイン端子には、電源電圧
Ｖccが印加される。トランジスタ５１５ソース端子に
は、電流源５１６が接続される。このトランジスタ５１
５のソース端子に現れる電圧は、ボトム電圧Ｖout-b と
して出力されると共に、オペアンプ５１１の正入力端子
に帰還入力される。

【００３３】この構成により、容量５１３の充電をダイ
オード５１２およびオペアンプ５１１によって、容量５
１３の放電を放電部５１４によって制御することができ
る。従って、オペアンプ５１１の負入力端子に入力され
る電圧Ｖout のボトムレベルを、トランジスタ５１５の
ソース端子にホールドさせて出力させることができる。
なお、放電部５１４で設定される電流値は、値が徐々に
上昇するボトムレベルに対する応答追従時間を規定する
ものである。よって、この電流値は、容量５１３におい
て保持される電圧値の変動が、システムで規定される同
符号のＤａｔａ、特に「０」の値が連続する最大時間に
対して十分に大きくなるように、設定されることが望ま
しい。

【００３４】図４を参照して、基準電圧生成部６を説明
する。図４において、基準電圧生成部６は、抵抗６１〜
６５と、差動接続された１対のトランジスタ６６，６７
と、可変可能な電流源６８，６９とを含む。なお、トラ
ンジスタ６６，６７には、様々なタイプのものが使用可
能であるが、本実施形態では、ＣＭＯＳ ＦＥＴを一例
に挙げて説明する。

【００３５】トランジスタ６６のドレイン端子には、抵
抗値がＩ／Ｖ変換部３における抵抗３１，３２と同じＲ
１の抵抗６１を介して、電源電圧Ｖccが印加される。ト
ランジスタ６７のドレイン端子には、抵抗値が同様にＲ
１の抵抗６２を介して、電源電圧Ｖccが印加される。こ
のトランジスタ６７のドレイン端子に現れる電圧は、基
準ボトム電圧Ｖbottomとして出力される。トランジスタ
６６のソース端子は、抵抗値がＲ２の抵抗６３を介し
て、トランジスタ６７のソース端子は、抵抗値が同じＲ
２の抵抗６４を介して、共通接続され、電流源６８にさ
らに接続される。この電流源６８に流れる電流値は、Ｉ
／Ｖ変換部３における電流源３７の電流値と同一の電流
Ｉ１である。電流源６９は、抵抗値が同様にＲ１の抵抗
６５を介して、電源電圧Ｖccに接続される。この電流源
６９に流れる電流値は、電流源６８に流れる電流値の半
分、すなわち電流（Ｉ１／２）である。トランジスタ６
６のゲート端子には、電源電圧Ｖccを抵抗１１と抵抗１
２とで分圧した基準ピーク電圧Ｖpeakが入力される。ト
ランジスタ６７のゲート端子には、電流源６９と抵抗６
５とで定まる電圧（Ｖcc−Ｒ１＊Ｉ１／２）、すなわち
Ｉ／Ｖ変換部３におけるＤＣオフセットレベルと同一の
電圧Ｖoffsetが入力される。

【００３６】トランジスタ６６，６７の相互コンダクタ
ンスをｇｍと表す場合、抵抗６１〜６４と差動接続され
たトランジスタ６６，６７で実現される増幅率は、抵抗
６１，６２の抵抗値がＲ１、抵抗６３，６４の抵抗値が
Ｒ２であるので、Ｒ１／｛２＊（Ｒ２＋１／ｇｍ）｝と
記述できる。この増幅率が１／ｎ（ｎは、消光比に基づ
いて予め定められる値）となるように、抵抗値とトラン
ジスタの相互コンダクタンスを適切に選ぶと、トランジ
スタ６７のドレイン端子には、トランジスタ６７のゲー
ト端子に入力される電圧Ｖoffsetに、当該電圧Ｖoffset
とトランジスタ６６のゲート端子に入力される基準ピー
ク電圧Ｖpeakとの差分を１／ｎ倍した電圧（＝（Ｖpeak
−Ｖoffset）／ｎ）を加算した、基準ボトム電圧Ｖbott
om（＝Ｖoffset＋（Ｖpeak−Ｖoffset）／ｎ）が現れ
る。

【００３７】よって、図４に示した基準電圧生成部６で
は、基準ピーク電圧ＶpeakをＬＤ１のピーク出力光レベ
ルに対応させて設定した場合、上述した抵抗値Ｒ１，Ｒ
２を最適に設定することにより、基準ボトム電圧Ｖbott
omを、消光比が１／ｎであるＬＤ１のボトム出力光レベ
ルに対応させた設定とすることができる。なお、図５
（ａ）に、本発明の第１の実施形態に係るＡＰＣ方式レ
ーザダイオード駆動回路が行う、ピーク出力光レベルを
安定させるまでのフィードバック制御の動作概念を示
す。同図のように、電圧Ｖout は、ピーク電圧Ｖout-p
が基準ピーク電圧Ｖpeakと一致するように制御される。
また、図５（ｂ）に、本発明の第１の実施形態に係るＡ
ＰＣ方式レーザダイオード駆動回路が行う、ボトム出力
光レベルを安定させるまでのフィードバック制御の動作
概念を示す。同図のように、電圧Ｖout は、ボトム電圧
Ｖout-b が基準ボトム電圧Ｖbottomと一致するように制
御される。

【００３８】以上のように、本発明の第１の実施形態に
係るＡＰＣ方式レーザダイオード駆動回路によれば、固
定的に与えられる基準ピーク電圧Ｖpeakを用いて、ピー
ク出力光レベルのフィードバック制御と、ボトム出力光
レベルのフィードバック制御とを、並行して独立的に行
う。従って、本発明の第１の実施形態に係るＡＰＣ方式
レーザダイオード駆動回路では、ピーク出力光レベルを
安定させた後でなくても、ボトム出力光レベルを安定さ
せることができるので、ボトム出力光レベルの安定化を
高速に行うことが可能となる。

【００３９】（第２の実施形態）また、本発明の第２の
実施形態に係るＡＰＣ方式レーザダイオード駆動回路と
して、図１の基準電圧生成部６の詳細な構成を、図６に
示す構成とした回路が考えられる。以下、図６を参照し
て、本発明の第２の実施形態に係るＡＰＣ方式レーザダ
イオード駆動回路を説明する。なお、第２の実施形態に
係るＡＰＣ方式レーザダイオード駆動回路における基準
電圧生成部６以外の構成は、上記第１の実施形態に係る
ＡＰＣ方式レーザダイオード駆動回路の構成と同様であ
るので、当該構成についての説明は省略する。

【００４０】図６を参照して、基準電圧生成部６を説明
する。図６において、基準電圧生成部６は、抵抗６１１
〜６１３と、差動接続された３対のトランジスタ６１
４，６１５および６１６，６１７並びに６１８，６１９
と、可変可能な電流源６２０，６２１とを含む。なお、
トランジスタ６１４〜６１９には、様々なタイプのもの
が使用可能であるが、本実施形態では、ＣＭＯＳ ＦＥ
Ｔを一例に挙げて説明する。

【００４１】トランジスタ６１４および６１６の各ドレ
イン端子は、共通接続され、抵抗値がＩ／Ｖ変換部３に
おける抵抗３１，３２と同じＲ１の抵抗６１１を介し
て、電源電圧Ｖccが印加される。トランジスタ６１５お
よび６１７の各ドレイン端子は、共通接続され、抵抗値
が同様にＲ１の抵抗６１２を介して、電源電圧Ｖccが印
加される。この共通接続されるトランジスタ６１５およ
び６１７のドレイン端子に現れる電圧は、基準ボトム電
圧Ｖbottomとして出力される。トランジスタ６１４およ
び６１５の各ソース端子は、共通接続され、トランジス
タ６１８のドレイン端子にさらに接続される。トランジ
スタ６１６および６１７の各ソース端子は、共通接続さ
れ、トランジスタ６１９のドレイン端子にさらに接続さ
れる。トランジスタ６１８および６１９の各ソース端子
は、共通接続され、電流源６２０にさらに接続される。
この電流源６２０に流れる電流値は、Ｉ／Ｖ変換部３に
おける電流源３７の電流値と同一の電流Ｉ１である。電
流源６２１は、抵抗値が同様にＲ１の抵抗６１３を介し
て、電源電圧Ｖccに接続される。この電流源６２１に流
れる電流値は、電流源６２０に流れる電流値の半分、す
なわち電流（Ｉ１／２）である。トランジスタ６１８の
ゲート端子には、予め定めた電圧Ｖ１が印加される。ト
ランジスタ６１９のゲート端子には、予め定めた電圧Ｖ
２が印加される。トランジスタ６１４および６１７の各
ゲート端子は、共通接続され、電源電圧Ｖccを抵抗１１
と抵抗１２とで分圧した基準ピーク電圧Ｖpeakが入力さ
れる。トランジスタ６１５および６１６の各ゲート端子
は、共通接続され、電流源６２１と抵抗６１３とで定ま
る電圧（Ｖcc−Ｒ１＊Ｉ１／２）、すなわちＩ／Ｖ変換
部３におけるＤＣオフセットレベルと同一の電圧Ｖoffs
etが入力される。トランジスタ６１４および６１７の各
ゲート端子に入力される電圧と、トランジスタ６１５お
よび６１６の各ゲート端子に入力される電圧とが等しい
場合、共通接続されるトランジスタ６１５および６１７
の各ドレイン端子には、（Ｖcc−Ｒ１＊Ｉ１／２）の電
圧が発生する。この電圧を、第２のＤＣオフセットレベ
ルとする。この第２のＤＣオフセットレベルは、電圧Ｖ
offsetと同じである。

【００４２】図７は、縦軸をトランジスタ６１４〜６１
９と抵抗６１１〜６１３と電流源６２０，６２１とで構
成される回路の増幅率と、横軸を電圧（Ｖ１−Ｖ２）と
した場合の、基準電圧生成部６における増幅率特性を示
したものである。よって、横軸の電圧値を適切に設定す
る（Ｖａｍｐ）ことで、基準電圧生成部６の増幅率を１
／ｎに設定することができる。共通接続されるトランジ
スタ６１５および６１７の各ドレイン端子には、第２の
ＤＣオフセットレベルである電圧Ｖoffsetに、当該電圧
Ｖoffsetと共通接続されるトランジスタ６１４および６
１７の各ゲート端子に入力される基準ピーク電圧Ｖpeak
との差分を１／ｎ倍した電圧（＝（Ｖpeak−Ｖoffset）
／ｎ）を加算した、基準ボトム電圧Ｖbottom（＝Ｖoffs
et＋（Ｖpeak−Ｖoffset）／ｎ）が現れる。

【００４３】よって、図６に示した基準電圧生成部６で
は、基準ピーク電圧ＶpeakをＬＤ１のピーク出力光レベ
ルに対応させて設定した場合、上述した電圧Ｖ１，Ｖ２
を最適に設定することにより、基準ボトム電圧Ｖbottom
を、消光比が１／ｎであるＬＤ１のボトム出力光レベル
に対応させた設定とすることができる。特に、図６に示
す回路構成では、回路が実際に製造された後において
も、電圧Ｖ１，Ｖ２を任意に変更することが可能であ
り、必要に応じて自由に消光比を設定できるという利便
性がある。

【００４４】（第３の実施形態）図８は、本発明の第３
の実施形態に係るＡＰＣ方式レーザダイオード駆動回路
の構成を示すブロック図である。図８において、第３の
実施形態に係るＡＰＣ方式レーザダイオード駆動回路
は、ＬＤ１と、ＰＤ２と、Ｉ／Ｖ変換部３と、ピーク値
制御部４と、ボトム値制御部５と、基準電圧生成部６
と、ＡＧＣ増幅部１０と、ＬＤ駆動電流制御部８と、バ
イアス電流制御部９とを備える。図８に示すように、第
３の実施形態に係るＡＰＣ方式レーザダイオード駆動回
路は、上記第１または第２の実施形態に係るＡＰＣ方式
レーザダイオード駆動回路にＡＧＣ増幅部１０をさらに
加えた構成である。なお、第３の実施形態に係るＡＰＣ
方式レーザダイオード駆動回路における他の構成は、上
記第１または第２の実施形態に係るＡＰＣ方式レーザダ
イオード駆動回路と同様であるので、当該他の構成につ
いては同一の参照番号を付してその説明を一部省略す
る。以下、図８を参照して、第３の実施形態に係るＡＰ
Ｃ方式レーザダイオード駆動回路の構成を、上記第１ま
たは第２の実施形態に係るＡＰＣ方式レーザダイオード
駆動回路と異なる部分を中心に説明する。

【００４５】ＡＧＣ増幅部１０は、Ｉ／Ｖ変換部３から
出力される電圧Ｖout と、電源電圧Ｖccを抵抗２１と抵
抗２２とで分圧した最大基準ピーク電圧Ｖmax とを入力
し、ボトム値制御部５へ出力する電圧ＡＧＣＶout が最
大基準ピーク電圧Ｖmax と一致するように、オート・ゲ
イン・コントロール（ＡＧＣ）を行う。なお、このＡＧ
Ｃ増幅部１０については、後で詳細に説明する。この最
大基準ピーク電圧Ｖmax は、基準ピーク電圧Ｖpeakに代
わり、ＬＤ１とＰＤ２との光結合効率に対応させてボト
ムレベルを決定するために用いられる基準電圧であり、
抵抗２１および抵抗２２の比率によって予め定められて
いる。

【００４６】基準電圧生成部６は、入力される電圧が最
大基準ピーク電圧Ｖmax に変わるだけで、その構成は上
記第１または第２の実施形態で示した構成（図４，図
６）と同様である。よって、基準電圧生成部６は、同様
にして、ＬＤ１のボトム出力光レベルを決定するための
基準となる基準ボトム電圧Ｖbottom（＝Ｖoffset＋（Ｖ
max −Ｖoffset）／ｎ）を生成し、ボトム値制御部５へ
出力する。従って、第３の実施形態における基準電圧生
成部６は、最大基準ピーク電圧Ｖmax をＬＤ１のピーク
出力光レベルに対応させて設定した場合、上述した抵抗
値Ｒ１，Ｒ２または電圧Ｖ１，Ｖ２をその増幅率が１／
ｎとなるように設定することにより、基準ボトム電圧Ｖ
bottomを、消光比が１／ｎであるＬＤ１のボトム出力光
レベルに対応させた設定とすることができる。

【００４７】ボトム値制御部５の構成は、上記第１の実
施形態で示した構成（図１）と同様であり、ボトムホー
ルド部５１と、オペアンプ５２と、帰還抵抗５３とを含
む。ボトムホールド部５１は、ＡＧＣ増幅部１０から出
力される電圧ＡＧＣＶout のボトムレベルとなるボトム
電圧ＡＧＣＶout-b を検出し、その電圧レベルを保持す
る。オペアンプ５２の正入力端子には、基準電圧生成部
６で生成される基準ボトム電圧Ｖbottomが入力される。
オペアンプ５２の負入力端子には、ボトムホールド部５
１で検出されたボトム電圧ＡＧＣＶout-b が入力される
と共に、出力端子の電圧が帰還抵抗５３を介して帰還入
力される。このオペアンプ５２は、入力されるボトム電
圧ＡＧＣＶout-b と基準ボトム電圧Ｖbottomとを比較
し、双方の電圧値が一致する（比較結果が零になる）よ
うに、バイアス電流制御部９の電流源９１が流すバイア
ス電流ＩB の量をフィードバック制御する。これによ
り、第３の実施形態に係るＡＰＣ方式レーザダイオード
駆動回路は、ＬＤ１のボトム出力光レベル（換言すれ
ば、消光比）を常に安定させることができる。

【００４８】次に、図９および図１０をさらに参照し
て、第３の実施形態に係るＡＰＣ方式レーザダイオード
駆動回路の詳細な動作を説明する。図９は、図８に示す
ＡＧＣ増幅部１０の詳細な構成の一例を示す回路図であ
る。図１０は、本発明の第３の実施形態に係るＡＰＣ方
式レーザダイオード駆動回路の動作概念を説明する図で
ある。

【００４９】図９を参照して、ＡＧＣ増幅部１０を説明
する。図９において、ＡＧＣ増幅部１０は、抵抗１０１
〜１０４と、差動接続された３対のトランジスタ１０
５，１０６および１０７，１０８並びに１０９，１１０
と、可変可能な電流源１１１，１１２と、ピークホール
ド部１１３と、オペアンプ１１４と、バッファ１１５と
を含む。なお、トランジスタ１０５〜１１０には、様々
なタイプのものが使用可能であるが、本実施形態では、
ＣＭＯＳ ＦＥＴを一例に挙げて説明する。

【００５０】トランジスタ１０５および１０７の各ドレ
イン端子は、共通接続され、抵抗値がＩ／Ｖ変換部３に
おける抵抗３１，３２と同じＲ１の抵抗１０１を介し
て、電源電圧Ｖccが印加される。トランジスタ１０６お
よび１０８の各ドレイン端子は、共通接続され、抵抗値
が同様にＲ１の抵抗１０２を介して、電源電圧Ｖccが印
加される。この共通接続されるトランジスタ１０６およ
び１０８のドレイン端子に現れる電圧は、電圧ＡＧＣＶ
out として出力される。トランジスタ１０５および１０
６の各ソース端子は、共通接続され、トランジスタ１０
９のドレイン端子にさらに接続される。トランジスタ１
０７および１０８の各ソース端子は、共通接続され、ト
ランジスタ１１０のドレイン端子にさらに接続される。
トランジスタ１０９および１１０の各ソース端子は、共
通接続され、電流源１１１にさらに接続される。この電
流源１１１に流れる電流値は、Ｉ／Ｖ変換部３における
電流源３７の電流値と同一の電流Ｉ１である。電流源１
１２は、抵抗値が同様にＲ１の抵抗１０３を介して、電
源電圧Ｖccに接続される。この電流源１１２に流れる電
流値は、電流源１１１に流れる電流値の半分、すなわち
電流（Ｉ１／２）である。トランジスタ１０５および１
０８の各ゲート端子は、共通接続され、Ｉ／Ｖ変換部３
から出力される電圧Ｖout が入力される。トランジスタ
１０６および１０７の各ゲート端子は、共通接続され、
電流源１１２と抵抗１０３とで定まる電圧（Ｖcc−Ｒ１
＊Ｉ１／２）、すなわちＩ／Ｖ変換部３におけるＤＣオ
フセットレベルと同一の電圧Ｖoffsetが入力される。ピ
ークホールド部１１３は、共通接続されるトランジスタ
１０６および１０８のドレイン端子に現れる電圧ＡＧＣ
Ｖout のピークレベルとなるピーク電圧ＡＧＣＶout-p
を検出し、その電圧レベルを保持する。オペアンプ１１
４の正入力端子には、電源電圧Ｖccを抵抗２１と抵抗２
２とで分圧した最大基準ピーク電圧Ｖmax が入力され
る。オペアンプ１１４の負入力端子には、ピークホール
ド部１１３で検出されたピーク電圧ＡＧＣＶout-p が入
力されると共に、出力端子の電圧が帰還抵抗１０４を介
して帰還入力される。このオペアンプ１１４は、入力さ
れるピーク電圧ＡＧＣＶout-p と最大基準ピーク電圧Ｖ
max とを比較し、双方の電圧値が一致する（比較結果が
零になる）制御電圧をバッファ１１５へ出力する。バッ
ファ１１５は、１つの信号入力に対して極性が異なる２
つの信号を出力するバッファである。このバッファ１１
５は、オペアンプ１１４から出力される制御電圧を、正
極性でトランジスタ１０９のゲート端子に、負極性でト
ランジスタ１１０のゲート端子に出力する。

【００５１】この構成により、ＡＧＣ増幅部１０は、ト
ランジスタ１０６および１０７の各ゲート端子に入力さ
れる電圧Ｖoffsetに、当該電圧Ｖoffsetとトランジスタ
１０５および１０８の各ゲート端子に入力される電圧Ｖ
out との差分を増幅した電圧を加算した、電圧ＡＧＣＶ
out のピークレベルが、常に最大基準ピーク電圧Ｖmax
となるように、増幅利得の制御を行うことができる。従
って、ＡＧＣ増幅部１０は、ＬＤ１とＰＤ２とを光結合
させる結合効率がばらついて、Ｉ／Ｖ変換部３が出力す
る電圧Ｖout が大きく変動しても、最大基準ピーク電圧
Ｖmax に基づいて常に一定レベルの電圧ＡＧＣＶout
を、ボトム値制御部５へ出力することができる。なお、
図１０（ａ）に、本発明の第３の実施形態に係るＡＰＣ
方式レーザダイオード駆動回路が行う、ピーク出力光レ
ベルを安定させるまでのフィードバック制御の動作概念
を示す。同図のように、電圧Ｖout は、ピーク電圧Ｖou
t-p が基準ピーク電圧Ｖpeakと一致するように制御され
る。また、図１０（ｂ）および（ｃ）に、本発明の第３
の実施形態に係るＡＰＣ方式レーザダイオード駆動回路
が行う、ボトム出力光レベルを安定させるまでのフィー
ドバック制御の動作概念を示す。まず、同図（ｂ）のよ
うに、電圧ＡＧＣＶout は、ピーク電圧ＡＧＣＶout-p
が最大基準ピーク電圧Ｖmax と一致するように制御され
る。そして、同図（ｃ）のように、電圧ＡＧＣＶout
は、ボトム電圧Ｖout-b が基準ボトム電圧Ｖbottomと一
致するように制御される。

【００５２】以上のように、本発明の第３の実施形態に
係るＡＰＣ方式レーザダイオード駆動回路によれば、固
定的に与えられる基準ピーク電圧Ｖpeakおよび最大基準
ピーク電圧Ｖmax を用いて、ピーク出力光レベルのフィ
ードバック制御と、ボトム出力光レベルのフィードバッ
ク制御とを、並行して独立的に行う。従って、本発明の
第３の実施形態に係るＡＰＣ方式レーザダイオード駆動
回路では、ピーク出力光レベルを安定させた後でなくて
も、ボトム出力光レベルを安定させることができるの
で、ボトム出力光レベルの安定化を高速に行うことが可
能となる。また、本発明の第３の実施形態に係るＡＰＣ
方式レーザダイオード駆動回路によれば、固定的に与え
られる最大基準ピーク電圧Ｖmax を用いて、ボトム出力
光レベルを制御するための基準ボトム電圧Ｖbottomを生
成している。従って、本発明の第３の実施形態に係るＡ
ＰＣ方式レーザダイオード駆動回路では、ＬＤ１とＰＤ
２とを光結合させる結合効率に影響されることなく、常
に一定の基準ボトム電圧Ｖbottomを与えることができる
ので、誤差を含むことなく高精度でボトム出力光レベル
を安定させることが可能となる。

【００５３】（第４の実施形態）図１１は、本発明の第
４の実施形態に係るＡＰＣ方式レーザダイオード駆動回
路の構成を示すブロック図である。図１１において、第
４の実施形態に係るＡＰＣ方式レーザダイオード駆動回
路は、ＬＤ１と、ＰＤ２と、Ｉ／Ｖ変換部３と、ピーク
値制御部４と、ボトム値制御部５と、基準電圧生成部６
と、ＬＤ駆動電流制御部８と、バイアス電流制御部９と
を備える。図１１に示すように、第４の実施形態に係る
ＡＰＣ方式レーザダイオード駆動回路は、上記第１また
は第２の実施形態に係るＡＰＣ方式レーザダイオード駆
動回路のピーク値制御部４およびボトム値制御部５の詳
細な構成を代えた回路である。なお、第４の実施形態に
係るＡＰＣ方式レーザダイオード駆動回路における他の
構成は、上記第１または第２の実施形態に係るＡＰＣ方
式レーザダイオード駆動回路と同様であるので、当該他
の構成については同一の参照番号を付してその説明を一
部省略する。

【００５４】以下、図１１〜図１４を参照して、第４の
実施形態に係るＡＰＣ方式レーザダイオード駆動回路の
構成を、上記第１または第２の実施形態に係るＡＰＣ方
式レーザダイオード駆動回路と異なる部分を中心に説明
する。図１２は、変調信号Ｄａｔａ＋およびＤａｔａ−
と制御信号timing１およびtiming２とのタイミングを示
す図である。図１３は、図１１の電圧電流変換部４４，
５４の詳細な構成の一例を示す回路図である。図１４
は、図１１の電圧電流変換部４４，５４の電圧−電流特
性の一例を示す図である。

【００５５】ピーク値制御部４は、電圧電流変換部４４
と、制御信号発生部４５と、容量４６と、アンプ４７と
を含む。制御信号発生部４５は、変調信号Ｄａｔａ＋お
よびＤａｔａ−を入力し、変調信号Ｄａｔａ＋に同期し
た同一極性の制御信号timing１を生成する（図１２）。
電圧電流変換部４４は、端子IN１に基準ピーク電圧Ｖpe
akを、端子IN２にＩ／Ｖ変換部３から出力される電圧Ｖ
out を、端子Timingに制御信号timing１を入力する。そ
して、電圧電流変換部４４は、制御信号timing１で与え
られるタイミングに従って、基準ピーク電圧Ｖpeakと電
圧Ｖout との差分に基づく電流を端子OUT から入出力さ
せる。容量４６は、電圧電流変換部４４から入出力され
る電流に従って、電荷の充放電を行うための電荷蓄積用
容量である。アンプ４７は、容量４６の端子間電圧を増
幅した後、駆動電流ＩLDの量を制御させる電圧信号とし
て、増幅した電圧をＬＤ駆動電流制御部８の電流源８３
へフィードバックさせる。この構成により、第４の実施
形態に係るＡＰＣ方式レーザダイオード駆動回路は、Ｌ
Ｄ１のピーク出力光レベルを常に安定させることができ
る。

【００５６】ボトム値制御部５は、電圧電流変換部５４
と、制御信号発生部５５と、容量５６と、アンプ５７と
を含む。制御信号発生部５５は、変調信号Ｄａｔａ＋お
よびＤａｔａ−を入力し、変調信号Ｄａｔａ−に同期し
た同一極性の制御信号timing２を生成する（図１２）。
電圧電流変換部５４は、端子IN１に基準ボトム電圧Ｖbo
ttomを、端子IN２にＩ／Ｖ変換部３から出力される電圧
Ｖout を、端子Timingに制御信号timing２を入力する。
そして、電圧電流変換部５４は、制御信号timing２で与
えられるタイミングに従って、基準ボトム電圧Ｖbottom
と電圧Ｖout との差分に基づく電流を端子OUT から入出
力させる。容量５６は、電圧電流変換部５４から入出力
される電流に従って、電荷の充放電を行うための電荷蓄
積用容量である。アンプ５７は、容量５６の端子間電圧
を増幅した後、バイアス駆動電流ＩB の量を制御させる
電圧として、増幅した電圧をバイアス電流制御部９の電
流源９１へフィードバックさせる。この構成により、第
４の実施形態に係るＡＰＣ方式レーザダイオード駆動回
路は、ＬＤ１のボトム出力光レベル（換言すれば、消光
比）を常に安定させることができる。

【００５７】上記電圧電流変換部４４，５４は、例え
ば、図１３に示す回路で構成される。図１３を参照し
て、電圧電流変換部４４，５４を説明する。図１３にお
いて、電圧電流変換部４４，５４は、抵抗４５１，４５
２と、トランジスタ４５３〜４５５と、電流源４５６〜
４５８とを含む。なお、トランジスタ４５３〜４５５に
は、様々なタイプのものが使用可能であるが、本実施形
態では、ＣＭＯＳ ＦＥＴを一例に挙げて説明する。ト
ランジスタ４５３のドレイン端子には、抵抗値がＲの抵
抗４５１を介して、電源電圧Ｖddが印加される。トラン
ジスタ４５４のドレイン端子には、抵抗値がＲの抵抗４
５２を介して、電源電圧Ｖddが印加される。トランジス
タ４５４のゲート端子には、端子IN１に入力される基準
ピーク電圧Ｖpeakまたは基準ボトム電圧Ｖbottomが印加
される。トランジスタ４５３のゲート端子には、端子IN
２に入力される電圧Ｖout が印加される。トランジスタ
４５３および４５４の各ソース端子は、共通接続され、
電流値がＩｓの電流源４５６にさらに接続される。これ
らにより、差動増幅器が構成される。なお、この差動増
幅器の増幅率は、βとする。トランジスタ４５４のドレ
イン端子に現れる電圧は、電流源４５７および４５８の
制御端子に入力される。電流源４５７は、端子OUT へ電
流を流出させるように、電流源４５８は、端子OUT から
電流を流入させるように、トランジスタ４５５を介して
接続されている。ここで、電流源４５７は、制御端子に
入力される電圧値に従って、図１４（ａ）に示す電流を
流す特性を有する。すなわち、制御端子に入力される電
圧値が（Ｖdd−Ｒ＊Ｉｓ／２）の場合に流れる電流値が
Ｉ０であり、かつ、電圧値の変化に対する電流値の変化
が傾き＝−αで与えられる特性である。また、電流源４
５８は、制御端子に入力される電圧値に従って、図１４
（ｂ）に示す電流を流す特性を有する。すなわち、制御
端子に入力される電圧値が（Ｖdd−Ｒ＊Ｉｓ／２）の場
合に流れる電流値がＩ０であり、かつ、電圧値の変化に
対する電流値の変化が傾き＝αで与えられる特性であ
る。トランジスタ４５５は、端子Timingに入力される電
圧に従ってＯＮ／ＯＦＦを行う、スイッチ用トランジス
タである。

【００５８】このような回路構成による電圧電流変換部
４４，５４は、トランジスタ４５５がＯＮの場合に、次
のような電流制御を行う（図１４（ｃ））。まず、端子
IN１に入力される電圧と端子IN２に入力される電圧とが
等しい場合には、電圧電流変換部４４，５４は、端子OU
T に電流を流さない。そして、端子IN１に入力される電
圧と端子IN２に入力される電圧との差がΔＶ１である場
合には、電圧電流変換部４４，５４は、値（２＊α＊β
＊ΔＶ１）の電流を端子OUT から容量４６，５６へ流出
させる。また、端子IN１に入力される電圧と端子IN２に
入力される電圧との差が−ΔＶ２である場合には、電圧
電流変換部４４，５４は、値（２＊α＊β＊ΔＶ２）の
電流を容量４６，５６から端子OUT へ流入させる。従っ
て、容量４６，５６は、電圧電流変換部４４，５４から
電流が流入される場合、電流を蓄積して端子間電圧を増
大させる。また、容量４６，５６は、電圧電流変換部４
４，５４へ電流が流出される場合、蓄積している電荷が
抜き取られるので端子間電圧が減少する。

【００５９】以上のように、本発明の第４の実施形態に
係るＡＰＣ方式レーザダイオード駆動回路によれば、上
記第１または第２の実施形態の効果に加え、目標値であ
る基準ピーク電圧Ｖpeakまたは基準ボトム電圧Ｖbottom
に対する電圧Ｖout の大小に依存せず、出力光レベルを
収束させるまでの時間が同じになるので、収束させるま
での時間を短く設定することが可能となる。

【００６０】（第５の実施形態）図１５は、本発明の第
５の実施形態に係るＡＰＣ方式レーザダイオード駆動回
路の構成を示すブロック図である。図１５において、第
５の実施形態に係るＡＰＣ方式レーザダイオード駆動回
路は、ＬＤ１と、ＰＤ２と、Ｉ／Ｖ変換部３と、ピーク
値制御部４と、ボトム値制御部５と、基準電圧生成部６
と、ＡＧＣ増幅部１０と、ＬＤ駆動電流制御部８と、バ
イアス電流制御部９とを備える。図１５に示すように、
第５の実施形態に係るＡＰＣ方式レーザダイオード駆動
回路は、上記第３の実施形態に係るＡＰＣ方式レーザダ
イオード駆動回路のピーク値制御部４およびボトム値制
御部５を、上記第４の実施形態と同様の詳細な構成に代
えた回路である。なお、第５の実施形態に係るＡＰＣ方
式レーザダイオード駆動回路における他の構成は、上記
第１〜第３の実施形態に係るＡＰＣ方式レーザダイオー
ド駆動回路と同様であるので、当該他の構成については
同一の参照番号を付してその説明を一部省略する。以
下、図１５を参照して、第５の実施形態に係るＡＰＣ方
式レーザダイオード駆動回路の構成を、上記第１〜第３
の実施形態に係るＡＰＣ方式レーザダイオード駆動回路
と異なる部分を中心に説明する。

【００６１】ＡＧＣ増幅部１０は、Ｉ／Ｖ変換部３から
出力される電圧Ｖout と、電源電圧Ｖccを抵抗２１と抵
抗２２とで分圧した最大基準ピーク電圧Ｖmax とを入力
し、ボトム値制御部５へ出力する電圧ＡＧＣＶout が最
大基準ピーク電圧Ｖmax と一致するように、オート・ゲ
イン・コントロール（ＡＧＣ）を行う。基準電圧生成部
６は、ＬＤ１のボトム出力光レベルを決定するための基
準となる基準ボトム電圧Ｖbottom（＝Ｖoffset＋（Ｖma
x −Ｖoffset）／ｎ）を生成し、ボトム値制御部５へ出
力する。

【００６２】ボトム値制御部５は、電圧電流変換部５４
と、制御信号発生部５５と、容量５６と、アンプ５７と
を含む。制御信号発生部５５は、変調信号Ｄａｔａ＋お
よびＤａｔａ−を入力し、変調信号Ｄａｔａ−に同期し
た同一極性の制御信号timing２を生成する（図１２）。
電圧電流変換部５４は、端子IN１に基準ボトム電圧Ｖbo
ttomを、端子IN２にＡＧＣ増幅部１０から出力される電
圧ＡＧＣＶout を、端子Timingに制御信号timing２を入
力する。そして、電圧電流変換部５４は、制御信号timi
ng２で与えられるタイミングに従って、基準ボトム電圧
Ｖbottomと電圧ＡＧＣＶout との差分に基づく電流を端
子OUT から入出力させる。容量５６は、電圧電流変換部
５４から入出力される電流に従って、電荷の充放電を行
うための電荷蓄積用容量である。アンプ５７は、容量５
６の端子間電圧を増幅した後、バイアス駆動電流ＩB の
量を制御させる電圧として、増幅した電圧をバイアス電
流制御部９の電流源９１へフィードバックさせる。この
構成により、第５の実施形態に係るＡＰＣ方式レーザダ
イオード駆動回路は、ＬＤ１のボトム出力光レベル（換
言すれば、消光比）を常に安定させることができる。

【００６３】以上のように、本発明の第５の実施形態に
係るＡＰＣ方式レーザダイオード駆動回路によれば、上
記第３の実施形態の効果に加え、目標値である基準ピー
ク電圧Ｖpeakまたは基準ボトム電圧Ｖbottomに対する電
圧Ｖout の大小に依存せず、出力光レベルを収束させる
までの時間が同じになるので、収束させるまでの時間を
短く設定することが可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係るＡＰＣ方式レー
ザダイオード駆動回路の構成を示すブロック図である。

【図２】図１に示すＩ／Ｖ変換部３の詳細な構成の一例
を示す回路図である。

【図３】図１に示すボトムホールド部５１の詳細な構成
の一例を示す回路図である。

【図４】図１に示す基準電圧生成部６の詳細な構成の一
例を示す回路図である。

【図５】本発明の第１の実施形態に係るＡＰＣ方式レー
ザダイオード駆動回路の動作概念を説明する図である。

【図６】本発明の第２の実施形態に係るＡＰＣ方式レー
ザダイオード駆動回路の基準電圧生成部６の詳細な構成
を示す回路図である。

【図７】図６の基準電圧生成部６における増幅率特性を
示す図である。

【図８】本発明の第３の実施形態に係るＡＰＣ方式レー
ザダイオード駆動回路の構成を示すブロック図である。

【図９】図８に示すＡＧＣ増幅部１０の詳細な構成の一
例を示す回路図である。

【図１０】本発明の第３の実施形態に係るＡＰＣ方式レ
ーザダイオード駆動回路の動作概念を説明する図であ
る。

【図１１】本発明の第４の実施形態に係るＡＰＣ方式レ
ーザダイオード駆動回路の構成を示すブロック図であ
る。

【図１２】変調信号と制御信号とのタイミングを示す図
である。

【図１３】図１１の電圧電流変換部４４，５４の詳細な
構成の一例を示す回路図である。

【図１４】図１１の電圧電流変換部４４，５４の電圧−
電流特性の一例を示す図である。

【図１５】本発明の第５の実施形態に係るＡＰＣ方式レ
ーザダイオード駆動回路の構成を示すブロック図であ
る。

【図１６】従来のＡＰＣ方式レーザダイオード駆動回路
の構成を示すブロック図である。

【符号の説明】

１，２０１…ＬＤ（レーザダイオード） ２，２０２…ＰＤ（フォトダイオード） ３，２０３…Ｉ／Ｖ変換部 ４…ピーク値制御部 ５…ボトム値制御部 ６…基準電圧生成部 ８，２０８…ＬＤ駆動電流制御部 ９，２０９…バイアス電流制御部 １０…ＡＧＣ増幅部 １１，１２，２１，２２，３１〜３４，４３，５３，６
１〜６５，１０１〜１０４，２６２，２７２〜２７４，
４５１，４５２，６１１〜６１３…抵抗 ３５，３６，６６，６７，８１，８２，１０５〜１１
０，２８１，２８２，４５３〜４５５，５１５，６１４
〜６１９…トランジスタ ３７，６８，６９，８３，９１，１１１，１１２，２８
３，２９１，４５６〜４５８，５１６，６２０，６２１
…電流源 ３８，３９…反転アンプ ４１，１１３，２０４…ピークホールド部 ４２，５２，１１４，２６１，２７１，５１１…オペア
ンプ ４４，５４…電圧電流変換部 ４５，５５…制御信号発生部 ４６，５６，５１３…容量 ４７，５７…アンプ ５１，２０５…ボトムホールド部 １１５…バッファ ２０６…ピークレベル比較部 ２０７…ボトムレベル比較部 ５１２…ダイオード ５１４…放電部

Claims (12)

【特許請求の範囲】
1. 【請求項１】 入力される変調信号に応答してレーザダ
   イオード（以下、ＬＤと記す）を発光させる駆動電流を
   発生させる手段と、当該ＬＤを消光させた時のバイアス
   電流を発生させる手段とを含み、当該ＬＤの光出力パワ
   ーをフィードバック制御する駆動回路であって、 前記ＬＤと光結合されており、前記ＬＤから出力される
   光量を検出して、その光量を電流に変換するフォトダイ
   オード（以下、ＰＤと記す）と、 前記ＰＤから出力される電流を、その電流量に応じた電
   圧に変換するＩ／Ｖ変換手段と、 前記Ｉ／Ｖ変換手段から出力される電圧のピークレベル
   が、前記ＬＤのピーク出力光レベルを決定するための予
   め定めた基準ピーク電圧へ収束するように、前記駆動電
   流の量をフィードバック制御するピーク値制御手段と、 前記基準ピーク電圧から、前記ＬＤのボトム出力光レベ
   ルを決定するための基準ボトム電圧を生成する基準電圧
   生成手段と、 前記Ｉ／Ｖ変換手段から出力される電圧のボトムレベル
   が、前記基準ボトム電圧へ収束するように、前記バイア
   ス電流の量をフィードバック制御するボトム値制御手段
   とを備える、レーザダイオード駆動回路。
2. 【請求項２】 入力される変調信号に応答してレーザダ
   イオード（以下、ＬＤと記す）を発光させる駆動電流を
   発生させる手段と、当該ＬＤを消光させた時のバイアス
   電流を発生させる手段とを含み、当該ＬＤの光出力パワ
   ーをフィードバック制御する駆動回路であって、 前記ＬＤと光結合されており、前記ＬＤから出力される
   光量を検出して、その光量を電流に変換するフォトダイ
   オード（以下、ＰＤと記す）と、 前記ＰＤから出力される電流を、その電流量に応じた電
   圧に変換するＩ／Ｖ変換手段と、 前記Ｉ／Ｖ変換手段から出力される電圧のピークレベル
   が、前記ＬＤのピーク出力光レベルを決定するための予
   め定めた基準ピーク電圧へ収束するように、前記駆動電
   流の量をフィードバック制御するピーク値制御手段と、 前記ＬＤと前記ＰＤとの光結合効率に対応させた予め定
   めた最大基準ピーク電圧から、前記ＬＤのボトム出力光
   レベルを決定するための基準ボトム電圧を生成する基準
   電圧生成手段と、 前記Ｉ／Ｖ変換手段から出力される電圧のピークレベル
   が前記最大基準ピーク電圧と常に一致するように、当該
   出力される電圧を増幅制御するＡＧＣ増幅手段と、 前記ＡＧＣ増幅手段から出力される電圧のボトムレベル
   が、前記基準ボトム電圧へ収束するように、前記バイア
   ス電流の量をフィードバック制御するボトム値制御手段
   とを備える、レーザダイオード駆動回路。
3. 【請求項３】 前記基準電圧生成手段は、設定される前
   記ＬＤの消光比（ピーク出力光レベル：ボトム出力光レ
   ベル＝ｎ：１）に従って、予め定めた前記基準ピーク電
   圧を１／ｎ倍した電圧を、前記基準ボトム電圧として生
   成することを特徴する、請求項１に記載のレーザダイオ
   ード駆動回路。
4. 【請求項４】 前記基準電圧生成手段は、設定される前
   記ＬＤの消光比（ピーク出力光レベル：ボトム出力光レ
   ベル＝ｎ：１）に従って、予め定めた前記最大基準ピー
   ク電圧を１／ｎ倍した電圧を、前記基準ボトム電圧とし
   て生成することを特徴する、請求項２に記載のレーザダ
   イオード駆動回路。
5. 【請求項５】 前記ピーク値制御手段は、 前記Ｉ／Ｖ変換手段から出力される電圧のピークレベル
   となるピーク電圧を検出するピークホールド手段と、 前記ピーク電圧と前記基準ピーク電圧とを比較し、前記
   ピーク電圧が前記基準ピーク電圧と一致するように、前
   記駆動電流の量をフィードバック制御する比較制御手段
   とを備え、 前記ボトム値制御手段は、 前記Ｉ／Ｖ変換手段から出力される電圧のボトムレベル
   となるボトム電圧を検出するボトムホールド手段と、 前記ボトム電圧と前記基準ボトム電圧とを比較し、前記
   ボトム電圧が前記基準ボトム電圧と一致するように、前
   記バイアス電流の量をフィードバック制御する比較制御
   手段とを備える、請求項３に記載のレーザダイオード駆
   動回路。
6. 【請求項６】 前記ピーク値制御手段は、 前記Ｉ／Ｖ変換手段から出力される電圧のピークレベル
   となるピーク電圧を検出するピークホールド手段と、 前記ピーク電圧と前記基準ピーク電圧とを比較し、前記
   ピーク電圧が前記基準ピーク電圧と一致するように、前
   記駆動電流の量をフィードバック制御する比較制御手段
   とを備え、 前記ボトム値制御手段は、 前記ＡＧＣ増幅手段から出力される電圧のボトムレベル
   となるボトム電圧を検出するボトムホールド手段と、 前記ボトム電圧と前記基準ボトム電圧とを比較し、前記
   ボトム電圧が前記基準ボトム電圧と一致するように、前
   記バイアス電流の量をフィードバック制御する比較制御
   手段とを備える、請求項４に記載のレーザダイオード駆
   動回路。
7. 【請求項７】 前記ボトムホールド手段は、 入力される電圧に応じた電圧を出力するオペアンプと、 前記オペアンプの出力端子にカソード端子が接続される
   ダイオードと、 前記ダイオードのアノード端子と電源電圧との間に挿入
   される容量と、 前記ダイオードのアノード端子と電源電圧との間に挿入
   される放電部と、 ゲート端子が前記ダイオードのアノード端子に接続さ
   れ、ドレイン端子が電源電圧に接続され、ソース端子が
   電流源を介して接地される電界効果トランジスタ（以
   下、ＦＥＴと記す）とを含み、 入力される電圧を前記オペアンプの負入力端子に入力
   し、前記ＦＥＴのソース端子に現れる電圧を、前記ボト
   ム電圧として出力すると共に、当該電圧を前記オペアン
   プの正入力端子に帰還入力させる構成であることを特徴
   とする、請求項５または６に記載のレーザダイオード駆
   動回路。
8. 【請求項８】 前記基準電圧生成手段は、 第１および第２の電界効果トランジスタ（以下、ＦＥＴ
   と記す）と、 前記第１のＦＥＴのドレイン端子と電源電圧との間に挿
   入される第１の抵抗と、 前記第２のＦＥＴのドレイン端子と電源電圧との間に挿
   入される第２の抵抗と、 前記第１のＦＥＴのソース端子に、一方端子が接続され
   る第３の抵抗と、 前記第２のＦＥＴのソース端子に、一方端子が接続され
   る第４の抵抗と、 共通接続される前記第３および第４の抵抗の各他方端子
   と、接地との間に挿入される第１の電流源と、 一方端子が電源電圧に接続され、他方端子が前記第２の
   ＦＥＴのゲート端子に接続される第５の抵抗と、 前記第５の抵抗の他方端子と、接地との間に挿入される
   第２の電流源とを含み、 入力される電圧を前記第１のＦＥＴのゲート端子に入力
   し、前記第１および第２の抵抗と前記第３および第４の
   抵抗との比率に基づいて、前記第２のＦＥＴのドレイン
   端子に現れる電圧を、前記基準ボトム電圧として出力す
   る構成であることを特徴とする、請求項３または４に記
   載のレーザダイオード駆動回路。
9. 【請求項９】 前記基準電圧生成手段は、 第１〜第４の電界効果トランジスタ（以下、ＦＥＴと記
   す）と、 共通接続される前記第１および第３のＦＥＴの各ドレイ
   ン端子と電源電圧との間に挿入される第１の抵抗と、 共通接続される前記第２および第４のＦＥＴの各ドレイ
   ン端子と電源電圧との間に挿入される第２の抵抗と、 ドレイン端子に、共通接続される前記第１および第２の
   ＦＥＴの各ソース端子が接続され、ゲート端子に第１の
   電圧が印加される第５のＦＥＴと、 ドレイン端子に、共通接続される前記第３および第４の
   ＦＥＴの各ソース端子が接続され、ゲート端子に第２の
   電圧が印加される第６のＦＥＴと、 共通接続される前記第５および第６のＦＥＴの各ソース
   端子と、接地との間に挿入される第１の電流源と、 一方端子が電源電圧に接続され、他方端子が共通接続さ
   れる前記第２および第３のＦＥＴの各ゲート端子に接続
   される第３の抵抗と、 前記第３の抵抗の他方端子と、接地との間に挿入される
   第２の電流源とを含み、 入力される電圧を共通接続される前記第１および第４の
   ＦＥＴの各ゲート端子に入力し、前記第１の電圧と前記
   第２の電圧との比率に基づいて、前記第２および第４の
   ＦＥＴの各ドレイン端子に現れる電圧を、前記基準ボト
   ム電圧として出力する構成であることを特徴とする、請
   求項３または４に記載のレーザダイオード駆動回路。
10. 【請求項１０】 前記ピーク値制御手段は、 前記ＬＤの発光タイミングに同期した期間を与える第１
    の制御信号を発生する制御信号発生手段と、 前記第１の制御信号で与えられる期間において、前記Ｉ
    ／Ｖ変換手段から出力される電圧と前記基準ピーク電圧
    との差分に基づく電流を、流出または流入させる第１の
    電圧電流変換手段と、 前記第１の電圧電流変換手段から流出または流入される
    電流によって、電荷の充放電が行われる第１の容量と、 前記第１の容量の端子間電圧に従って、前記駆動電流の
    量をフィードバック制御する制御手段とを備え、 前記ボトム値制御手段は、 前記ＬＤの消光タイミングに同期した期間を与える第２
    の制御信号を発生する制御信号発生手段と、 前記第２の制御信号で与えられる期間において、前記Ｉ
    ／Ｖ変換手段から出力される電圧と前記基準ボトム電圧
    との差分に基づく電流を、流出または流入させる第２の
    電圧電流変換手段と、 前記第２の電圧電流変換手段から流出または流入される
    電流によって、電荷の充放電が行われる第２の容量と、 前記第２の容量の端子間電圧に従って、前記駆動電流の
    量をフィードバック制御する制御手段とを備える、請求
    項３に記載のレーザダイオード駆動回路。
11. 【請求項１１】 前記ピーク値制御手段は、 前記ＬＤの発光タイミングに同期した期間を与える第１
    の制御信号を発生する制御信号発生手段と、 前記第１の制御信号で与えられる期間において、前記Ｉ
    ／Ｖ変換手段から出力される電圧と前記基準ピーク電圧
    との差分に基づく電流を、流出または流入させる第１の
    電圧電流変換手段と、 前記第１の電圧電流変換手段から流出または流入される
    電流によって、電荷の充放電が行われる第１の容量と、 前記第１の容量の端子間電圧に従って、前記駆動電流の
    量をフィードバック制御する制御手段とを備え、 前記ボトム値制御手段は、 前記ＬＤの消光タイミングに同期した期間を与える第２
    の制御信号を発生する制御信号発生手段と、 前記第２の制御信号で与えられる期間において、前記Ａ
    ＧＣ増幅手段から出力される電圧と前記基準ボトム電圧
    との差分に基づく電流を、流出または流入させる第２の
    電圧電流変換手段と、 前記第２の電圧電流変換手段から流出または流入される
    電流によって、電荷の充放電が行われる第２の容量と、 前記第２の容量の端子間電圧に従って、前記駆動電流の
    量をフィードバック制御する制御手段とを備える、請求
    項４に記載のレーザダイオード駆動回路。
12. 【請求項１２】 前記電圧電流変換手段は、 入力される電圧をゲート端子に入力する第１の電界効果
    トランジスタ（以下、ＦＥＴと記す）と、 前記基準ピーク電圧または前記基準ボトム電圧をゲート
    端子に入力する第２のＦＥＴと、 前記第１のＦＥＴのドレイン端子と電源電圧との間に挿
    入される第１の抵抗と、 前記第２のＦＥＴのドレイン端子と電源電圧との間に挿
    入される第２の抵抗と、 共通接続される前記第１および第２のＦＥＴの各ソース
    端子と、接地との間に挿入される第１の電流源と、 前記第２のＦＥＴのドレイン端子に現れる電圧に反比例
    して、流出させる電流を制御する第２の電流源と、 前記第２のＦＥＴのドレイン端子に現れる電圧に正比例
    して、流入させる電流を制御する第３の電流源と、 前記第２の電流源が流出させる電流および前記第３の電
    流源が流入させる電流を、前記制御信号で与えられる期
    間にだけ出力させるスイッチ手段とを含む構成であるこ
    とを特徴とする、請求項１０または１１に記載のレーザ
    ダイオード駆動回路。