KR20030079762A - Ｄ급 증폭기 에너지 제어 - Google Patents

Ｄ급 증폭기 에너지 제어 Download PDF

Info

Publication number
KR20030079762A
KR20030079762A KR10-2003-0020777A KR20030020777A KR20030079762A KR 20030079762 A KR20030079762 A KR 20030079762A KR 20030020777 A KR20030020777 A KR 20030020777A KR 20030079762 A KR20030079762 A KR 20030079762A
Authority
KR
South Korea
Prior art keywords
amplifier
signal
class
output drive
drive signal
Prior art date
Application number
KR10-2003-0020777A
Other languages
English (en)
Other versions
KR101057313B1 (ko
Inventor
크뇌트겐호어스트
Original Assignee
다이얼로그 세미컨덕터 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이얼로그 세미컨덕터 게엠베하 filed Critical 다이얼로그 세미컨덕터 게엠베하
Publication of KR20030079762A publication Critical patent/KR20030079762A/ko
Application granted granted Critical
Publication of KR101057313B1 publication Critical patent/KR101057313B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

D급 증폭기용의 에너지 제어 회로가 얻어진다. 이 에너지 제어 회로는, 먼저, D급 증폭기의 출력 구동 신호에 비례하는 에너지 축적 신호를 발생하는 수단을 포함한다. 마지막으로, 에너지 축적 신호를 수신하고, 이 에너지 축적 신호가 기준 레벨을 초과할 때 출력 구동 신호를 인터럽트하는 수단을 포함한다. 싱글 엔디드형 및 H 브리지 증폭기들이 얻어진다.

Description

Ｄ급 증폭기 에너지 제어{Class D amplifier control}
(1) 발명의 분야
본 발명은 D급 증폭기 회로들에 관한 것이며, 특히, D급 증폭기 회로의 전력 공급 제거비(power supply rejection ratio)를 개선하기 위한 방법 및 회로에 관한 것이다.
(2) 종래 기술의 설명
D급 증폭기들은 다양한 응용들에 사용된다. MOSFET-기초의 D급 증폭기들은 오디오 응용들에 점점 더 사용되고 있다. 이제, 도 1을 참조하면, D급 오디오 증폭기의 간략화된 개략도가 도시된다. CMOS 버퍼(B1;14)는 오디오 증폭기로서 사용된다. 그 버퍼(B1;14)는 입력 신호(IN;10)를 수신하여 출력 신호(OUT;18)를 생성한다. 그 결합이 커패시터를 통해서와 같이 간접적일수 있을 지라도, 그 출력 신호(OUT;18)는 오디오 스피커(SPK;22)를 구동한다.
도면에 도시된 바와 같이, 그 CMOS 버퍼(14)는 입력 신호(IN;10)를 출력 (OUT;18)으로 변환한다. 그 출력 전압(18)은 그 버퍼(14)를 파워링하는 배터리 전압(BATT;26)에 의해 직접적으로 변경됨을 유의하라. 제 1 신호 펄스동안, 그 배터리(BATT;26) 레벨은 V1이다. 그러나, 제 2 펄스동안, 그 배터리 레벨은 V2가 된다. 그 출력 레벨(OUT;18)은 BATT(26) 레벨로의 증가에 기인하여 증가한다. D급 증폭기에 의해 스피커(SPK;22)로 전달된 에너지는 ON 타임에 의해 곱해진 출력(OUT;18) 전압에 비례한다. 그러므로, 제 1 펄스에 대한 에너지 전달은 신호 곡선 아래의 영역(A1)에 비례하나, 제 2 펄스의 에너지 전달은 영역(A2)에 비례한다. 배터리 전압(BATT;22)의 변동은 스피커(SPK;22) 음향세기(loudness)의 큰 차이로 변형되는 에너지 전달의 큰 차이를 야기한다. BATT(22)의 변동은 도시된 바와 같이, 큰 신호 DC 시프트에 기인할 수 있으며, 또는 그 배터리 서플라이에 결합된 큰 신호 AC 성분에 기인할 수 있다. 어느 방법이든지, 종래 기술의 회로는 PSRR(power supply rejection ratio)을 디스플레이한다. D급 증폭기는 어느 하나의 시나리오가 상당한 스피커(SPK;22) 음향세기 변동을 초래할 수 있음을 보여준다는 것이 종래 기술의 간략한 분석이다.
몇몇 종래 기술의 발명들이 D급 증폭기들을 기재한다. Pullen의 미국특허 제6,107,875호는 D급 증폭기를 기재한다. 주파수 보상 및 이득 제어 회로가 주파수 성능을 개선하는데 사용된다. 적분기가 그 회로에 사용된다. Corsi 등의 미국특허 제6,262,632호는 크로스-토크(cross-talk)를 제거하기 위해 지연을 생성하는 램프(ramp) 발생기를 사용한 D급 증폭기를 기재한다. Andersson의 미국특허 제5,815,581호는 피드백 루프를 갖는 D급 증폭기를 가르친다. Wittlinger의 미국특허 제5,672,998호는 왜곡을 감소시키기 위해 펄스 폭 변조된 신호를 사용하는 피드백 루프를 갖는 D급 증폭기를 기재한다.
발명의 개요
본 발명의 주요 목적은 효율적이고 매우 제조가 용이한 D급 증폭기 회로를 제공하기 위한 것이다.
본 발명의 다른 목적은 PSRR(power supply rejection ratio)을 개선하기 위해 에너지 제어를 갖는 D급 증폭기 회로를 제공하기 위한 것이다.
본 발명의 또 다른 목적은 아날로그 피드백 루프를 사용한 D급 증폭기용 에너지 제어 회로를 제공하기 위한 것이다.
본 발명의 또 다른 목적은 에너지 제어를 갖는 D급 증폭기에 기초한 개선된 H 브리지 구동기를 제공하기 위한 것이다.
본 발명의 또 다른 목적은 에너지 제어를 통해 D급 증폭기를 개선하기 위한 방법을 제공하기 위한 것이다.
도 1은 종래의 D급 증폭기 회로를 도시하는 도면.
도 2는 본 발명의 D급 증폭기 에너지 제어 방법의 바람직한 실시예를 도시하는 도면.
도 3은 본 발명의 D급 증폭기 회로의 제 1 바람직한 실시예를 도시한 도면.
도 4는 본 발명의 제 1 바람직한 실시예의 성능을 도시하고, 에너지 제어 능력을 설명하는 도면.
도 5는 D급 증폭기가 H 브리지 회로에 사용되는 본 발명의 제 2 바람직한 실시예를 도시한 도면.
도 6은 적분기가 전류원 및 커패시터로서 구현되는 본 발명의 제 3 바람직한 실시예를 도시한 도면.
도 7은 적분기가 전류원 및 커패시터로서 구현되고, 적분기 전류가 출력 전압으로부터 얻어지는 본 발명의 제 4 바람직한 실시예를 도시한 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
10: 입력 신호14: 버퍼
18: 출력 신호 22: 오디오 스피커
26: 배터리 전압50: D급 증폭기
70: 입력 신호74: 출력 구동 신호
66: 오디오 스피커54: 적분기 회로
58: 인터럽트 수단114: 배터리 공급
본 발명의 목적들에 따라서, D급 증폭기용 에너지 제어 회로가 달성된다. 그 에너지 제어 회로는 첫째, D급 증폭기의 출력 구동 신호에 비례하는 에너지 축적 신호를 발생하는 수단을 포함한다. 마지막으로, 그 에너지 축적 신호를 수신하여, 그 에너지 축적 신호가 기준 레벨을 초과할 때 출력 구동 신호를 인터럽트하는 수단이 사용된다.
또한, 본 발명의 목적들에 따라서, 그 회로는 첫째, 제 1 D급 증폭기를 포함한다. 그 제 1 D급 증폭기는 첫째, 제 1 입력 신호를 수신하여 그 제 1 입력 신호에 대응하는 제 1 출력 구동 신호를 발생하기 위한 제 1 출력 구동기를 포함한다. 둘째, 제 1 적분기가 제 1 D급 증폭기의 제 1 출력 구동 신호에 비례하는 제 1 에너지 축적 신호를 발생한다. 최종적으로, 제 1 비교기(comparitor)가 제 1 에너지 축적 신호를 수신하고, 그 제 1 에너지 축적 신호가 기준 레벨을 초과할 때 그 제 1 출력 구동 신호를 인터럽트하기 위해 제 1 리셋(reset) 신호를 발생한다. 둘째, 제 2 D급 증폭기는 첫째, 제 2 입력 신호를 수신하여 그 제 2 입력 신호에 대응하는 제 2 출력 구동 신호를 발생하는 제 2 출력 구동기를 포함한다. 둘째, 제 2 적분기가 제 2 D급 증폭기의 제 2 출력 구동 신호에 비례하는 제 2 에너지 축적 신호를 발생한다. 최종적으로, 제 2 비교기가 제 2 에너지 축적 신호를 수신하고, 그 제 2 에너지 축적 신호가 기준 레벨을 초과할 때 그 제 2 출력 구동 신호를 인터럽트하기 위해 제 2 리셋 신호를 발생한다.
또한, 본 발명의 목적들에 따라서, D급 증폭기용의 에너지 제어를 수행하는 방법이 달성된다. 그 방법은 첫째, D급 증폭기의 출력 구동 신호에 비례하는 에너지 축적 신호를 발생하는 단계를 포함한다. 둘째, 그 출력 구동 신호는 그 에너지 축적 신호가 기준 레벨을 초과할 때 인터럽트된다.
첨부 도면들에서, 본 명세서의 구체적인 부분이 형성된다.
바람직한 실시예들의 설명
바람직한 실시예들은 새로운 D급 증폭기 회로 및 D급 증폭기의 출력 에너지를 제어하는 방법을 기재한다. 그 새로운 회로 및 방법은 출력 구동 전압에 비례하는 에너지 축적 신호를 발생한다. 그 출력 구동 신호는 에너지 축적 신호가 기준 값을 초과할 때 인터럽트되며, 그에 의해 그 증폭기의 PSRR을 개선한다. 그 방법 및 회로는 싱글-엔디드(single-ended) 및 H 브리지 구동기 실시예들에 기재되어 있다. 본 발명은 본 발명의 범위로부터 이탈하지 않고 적용 및 확장될 수 있음이 본 기술 분야의 숙련자들에게 명백해야 한다.
이제 도 2를 참조하면, 본 발명의 방법의 바람직한 실시예가 도시된다. 본 발명의 몇몇 중요한 특징들이 도시된다. 그 방법에서, 에너지 축적 신호(EAS)는 단계(40)에서 발생된다. 그 EAS는 D급 증폭기의 출력 구동 신호에 비례한다. 단계(44)에서, EAS가 기준 레벨을 초과할 때 출력 구동 신호가 인터럽트된다. 이러한 방식으로 D급 증폭기의 출력 에너지 레벨을 제어함으로써, 본 발명의 새로운 방법이 전원 공급 변화의 결과를 제한하고 증폭기의 PSRR을 강화한다.
이제 도 3을 참조하면, 본 발명의 D급 증폭기 회로(50)의 제 1 바람직한 실시예가 도시된다. 본 발명의 몇몇의 중요한 특성들이 도시된다. 출력 버퍼(B1;62)는 입력 신호(IN;60)에 결합되고, 출력 구동 신호(OUT;74)를 생성시킨다. 이러한 실시예에서, 입력 신호(IN;70)는 조합 논리 회로(G1;75)를 통해 중간 신호(IN1;78)를 생성시킨다. 바람직하게 출력 버퍼(B1;62)는 분야에 잘 알려져 있는 인버터 또는 일련의 인버터들과 같은 CMOS 트랜지스터 쌍을 포함한다. 출력 버퍼(B1;62)는 공급 BATT(114)에 의해 파워링된다. D급 증폭기(50)는 부하(load)를 구동하고, 보다 바람직하게, 오디오 스피커(SPK;66)를 구동한다. 출력 구동 신호(OUT;74)는 바람직하게 배터리 공급(BATT;114)와 접지(118) 사이에서 진동하는 디지털 출력을 포함한다. 이러한 제 1 실시예의 D급 증폭기는 부하(SPK;66)로 싱글 엔디드(single-ended) 출력을 제공한다.
제 1 중요 특징으로서, 에너지 축적 신호(EAS;98)의 생성 수단(54)이 D급 증폭기 회로(50)로 부가된다. 에너지 축적 신호(EAS;98)는 여기서 부하(66)로 이송된 에너지에 비례하는 값을 갖는 신호로서 정의된다. EAS(98)는 바람직하게 적분기(54) 회로를 사용하여 생성된다. 본 발명의 이러한 제 1 실시예에서, 적분기 회로(54)는 증폭기(A1;82)와 커패시터(C;90)로서 구현된다.
이상적인 연산 증폭기를 가정하면, A1(82)이 반전 및 비반전 입력들을 동일한 전압으로 강요한다. 따라서, 저항기(R;86)를 통한 전류는 출력 전압(OUT;74)에 비례한다. 스위치(SW;94)가 개방되고 A1(82)의 입력 임피던스가 매우 크면, 모든 증폭기 전류는 커패시터(C;90)를 통해 흐른다. 이 전류는 시간에 걸쳐서 커패시터(C;90)를 충전한다. 시간에 대한 결과적인 적분 값(EAS;98)은 D급 증폭기(50)의 출력 에너지에 비례한다.
스위치(SW;94)는 입력 신호(IN;70)가 낮을 때 ON-상태에 있다. 따라서 커패시터(C;90)가 단락되고, EAS(98)는 접지된다. 따라서 EAS(98)는 대기 상태에 있게 된다. IN(70)이 하이 상태로 될 때, 스위치(SW;94)가 OFF-상태로 변화한다. 이후 적분기(54)가 커패시터(C;90)를 충전시키기 위해 활성화된다.
본 발명의 다른 중요한 특징은 출력 구동 신호(OUT;74)를 인터럽트하는 수단(58)이다. EAS 신호(98)는 바람직하게 비교기(A2;102)를 사용하여 기준 값(REF;106)과 비교된다. 적분기 회로(54)의 EAS 출력(98)이 기준(REF;106)을 초과할 때, 입력 리셋(RESET;110)이 나타난다. RESET(110)은 조합 논리 블럭(G1;75)에서 입력 신호(IN;70)와 함께 결합된다. RESET(110)이 나타나면, 이후 IN1(78)은 낮아지게 된다. RESET(110)이 나타나지 않으면, 이후 IN1은 IN(70)과 동일하다.
이제 도 4를 참조하면, 제 1 바람직한 실시예 회로의 동작이 도시된다. 입력 신호(IN;70)의 두 개의 트랜지스터들이 도시된다. 제 1 IN(70) 펄스 동안, 배터리 전압(BATT;114)은 제 1 레벨(V1)에 있다. 제 2 IN(70) 펄스 동안, BATT(114)는 제 2 레벨(V2)에 있다. 종래 기술의 경우에서처럼, 출력 구동 신호(OUT;74)는 배터리 전압에서의 변화를 반영한다.
각 IN(70) 펄스 동안, 적분기 회로(54)는 EAS 신호(98)를 생성한다. BATT 전압(74;V1, V2)의 차이는 EAS 신호(98)의 다른 기울기들(111 및 112)에서 반영된다. 제 1 펄스 동안, EAS 신호(98)는 비교기(102)의 REF(106) 레벨에 도달하지 않는다. 그러나, 제 2 펄스 동안, EAS 신호(98)는 REF 전압(106)에 도달한다. 따라서, RESET 펄스(110)가 생성되고 출력 구동 신호(OUT;74)에서 인터럽트를 야기한다.
출력 구동에서의 인터럽트에 기인하여, 출력 전압(OUT;74)의 적분 영역들(A1, A2)은 대략적으로 동일하다. 따라서, 본 발명의 D급 증폭기(50)의 출력 전원은 여전히 공급 전압이 변화되어도 펄스들의 각각에 대해 거의 동일하게 유지된다. 이러한 방법에서, D급 증폭기(50)의 PSRR이 크게 개선된다.
이제 도 5를 참조하면, 본 발명의 제 2 바람직한 실시예가 도시된다. 이 실시예에서, 본 발명의 새로운 D급 증폭기가 H 스위치 회로로 적용된다. 이러한 경우에, 두 신호들(INS(242), INR(314))이 출력 스피커(SPK;370)를 구동하기 위한 더블 엔디드(double-ended) 출력들(OUTL(250), OUTR(322))을 생성시키기 위해 사용된다.
회로는 첫째, 제 1 D급 증폭기(210)를 포함한다. 제 1 D급 증폭기(210)는 첫째, 제 1 입력 신호(INL;242)를 수신하고 제 1 입력 신호에 대응하는 제 1 출력 구동 신호(OUTL;250)을 생성하기 위한 제 1 출력 구동기(B1;238)를 포함한다. 둘째, 제 1 적분기(234)는 제 1 D급 증폭기(210)의 제 1 출력 구동 신호(OUTL;250)에 비례하는 제 1 에너지 축적 신호(266;EASL)를 생성한다. 최종적으로, 제 1 비교기(258)는 제 1 에너지 축적 신호(EASL;266)을 수신하고 제 1 에너지 축적 신호(EASL;266)이 기준 레벨(REF;262)를 초과할 때 제 1 출력 구동 신호(OUTL;250)을 인터럽트하기 위하여 제 1 리셋 신호(RESETL;282)를 생성한다.
둘째, 제 2 D급 증폭기(220)는 첫째, 제 2 입력 신호(INR;314)를 수신하고 제 2 입력 신호(INR;314)에 대응하는 제 2 출력 구동 신호(OUTR;322)를 생성하기 위한 제 2 출력 구동기(B2;290)를 포함한다. 둘째, 제 2 적분기(300)는 제 2 D급 증폭기(220)의 제 2 출력 구동 신호(OUTR;322)에 비례하는 제 2 에너지 축적 신호(EASR;342)를 생성한다. 최종적으로, 제 2 비교기(350)가 제 2 에너지 축적 신호(EASR;342)를 수신하고, 제 2 에너지 축적 신호(EASR;342)가 기준 레벨(REF;346)을 초과할 때 제 2 출력 구동 신호(OUTR;322)를 중지하기 위한 제 2 리셋 신호(RESETR;354)를 생성한다. 제 1 출력 구동 신호(OUTL;250) 및 제 2 출력 구동 신호(OUTR;322)는 그 사이에 부하(SPK;370)와 연결된다.
제 1 및 제 2 D급 증폭기들(210, 220)의 동작은 제 1 실시예의 D급 증폭기에대해 위에서 설명된 바와 동일하다. D급 증폭기들(210, 220)의 각각의 에너지 제어 메카니즘들은 독립적이다.
이제 도 6을 참조하면, 본 발명의 제 3 바람직한 실시예가 도시된다. 이 실시에에서, 출력 버퍼(430)는 바람직하게 CMOS 인버터(P5(532), N5(536))를 포함한다. 적분기 단(410) 및 비교기 단(420)은 에너지 제어를 제공하기 위해 아날로그 피드백에서 다시 사용된다. 그러나, 이 실시예에서, 적분기(410)는 전류원(Is) 및 커패시터(C;492)를 포함한다. 전류원(Is)은 전압 기준(REF2;460)에 연결된 전압 팔로어(464)에 의해 형성된다. 이 실시예에서, 전압 기준(REF2;460)은 베터리 소스(BATT;444)로부터 도출된다. 전압 팔로어(464)는 저항기(R1;468) 양단에 REF2(460) 전압을 강요한다. 이것은 정전류원(Is)을 형성한다. P1(480), P2(476), P3(484), 및 P4(488)에 의해 형성된 전류 미러(mirror)는 C(492), R2(472), 및 SW(496)에 의해 형성된 RC 네트워크로 정전류원(Is)을 반영한다.
입력 신호(IN;512)가 로우(low)이면, 스위치(SW;496)는 턴 온되고 EAS 전압은 R2(472)에 의해 곱해진 정전류원(I2)에 의해 설정된다. IN이 높아지면, SW는 턴 오프되고 정전류원(Is)은 캐패시터(C;492)를 충전하고 적분기 기능(410)을 생성한다. 또한, 정전류원(Is)은 BATT(444)에 비례함을 유의하라. 따라서, EAS 신호(502)의 기울기는 배터리(BATT,444) 전압에 대응할 것이며, 따라서 증폭기(400)의 전원 출력에 대응할 것이다.
비교기 단(420)은 EAS 신호(502)를 기준(REF1;500)과 비교하기 위해 바람직하게 비교기 회로(504)를 사용한다. 리셋 신호(RST;508)가 EAS(502)가 기준(REF1;500)을 초과할 때 생성된다. 게이트(I1;513) 및 플립-플롭, 즉 래치(L1;520)는 RST(508)가 출력 구동 신호(OUT;528)를 인터럽트하는 것을 허용한다. 출력은 L1(520)을 설정하기 위해 IN(512)에서의 펄스로 시작한다. 출력은 RST(508)가 L1(520)으로 리셋되면 종결한다. 실시예는 싱글 엔디드 D급 출력을 보여준다. 또한, 이 실시예는 H 브리지 출력을 형성하기 위해 확장될 수 있으며, 여기서 이 실시예의 형태의 두 개의 D급 증폭기들이 사용된다.
이제 도 7을 참조하면, 본 발명의 제 4 바람직한 실시예가 도시된다. 전원 증폭기(500)의 이러한 실시예에서, 전압 기준(REF2;460)은 출력 전압(OUT;528)으로부터 도출된다. OUT(528)가 전압 분할기(R3(448) 및 R4(452))에 전원공급하여 적분기 전류(Is)가 출력 전압(OUT;528)에 정비례하게 된다. 모든 다른 사항들에서, 제 4 실시예는 앞서 기재된 제 3 실시예들과 동일하다.
본 발명의 이점들이 이제 요약될 것이다. 효율적이고 매우 제조가 용이한 D급 증폭기 회로가 얻어진다. D급 증폭기 회로는 PSRR(power supply rejection ratio)을 개선시키기 위해 에너지 제어를 사용한다. D급 증폭기에 대한 에너지 제어 회로는 PSRR을 개선시키기 위해 아날로그 피드백을 사용한다. 또한, 에너지 제어를 갖는 D급 증폭기에 기초한 개선된 H 브리지 구동기가 제공된다. 최종적으로, 에너지 제어를 통해 D급 증폭기를 개선시키기 위한 방법이 설명된다.
바람직한 실시예들에 도시된 바와 같이, 새로운 회로 및 방법은 종래 기술에 효율적이고 매우 제조가 용이한 대안을 제공한다.
본 발명은 특히 그 바람직한 실시예들을 참조하여 도시되고 기재되었지만, 본 기술 분야의 숙련자는 본 발명의 정신 및 범위를 벗어나지 않고 형태 및 세부사항들의 다양한 변화들이 이루어질 수 있음을 이해할 것이다.
본 발명은 효율적이고 매우 제조가 용이한 D급 증폭기 회로를 제공한다.

Claims (31)

  1. D급 증폭기용의 에너지 제어 회로에 있어서,
    상기 D급 증폭기의 출력 구동 신호에 비례하는 에너지 축적 신호를 발생하는 수단과;
    상기 에너지 축적 신호가 기준 레벨을 초과할 때 상기 출력 구동 신호를 인터럽트하는 수단을 포함하는, D급 증폭기용의 에너지 제어 회로.
  2. 제 1 항에 있어서, 상기 출력 구동 신호는 오디오 스피커를 포함하는 부하에 연결되는, D급 증폭기용의 에너지 제어 회로.
  3. 제 1 항에 있어서, 상기 출력 구동 신호는 CMOS 인버터에 의해 발생되는, D급 증폭기용의 에너지 제어 회로.
  4. 제 1 항에 있어서, 상기 출력 구동 신호는 디지털 신호를 포함하는, D급 증폭기용의 에너지 제어 회로.
  5. 제 1 항에 있어서, 상기 에너지 축적 신호를 발생하는 상기 수단은 적분기를 포함하는, D급 증폭기용의 에너지 제어 회로.
  6. 제 5 항에 있어서, 상기 적분기는,
    연산 증폭기와;
    커패시터를 포함하고, 상기 출력 구동 신호는 상기 연산 증폭기에 연결되는, D급 증폭기용의 에너지 제어 회로.
  7. 제 5 항에 있어서, 상기 적분기는,
    정전류원과;
    커패시터를 포함하고, 상기 정전류원은 상기 출력 구동 신호에 비례하는, D급 증폭기용의 에너지 제어 회로.
  8. 제 1 항에 있어서, 상기 출력 구동 신호를 인터럽트하는 상기 수단은 비교기를 포함하는, D급 증폭기용의 에너지 제어 회로.
  9. 제 1 항에 있어서, 상기 D급 증폭기는 H 브리지 회로의 1/2를 포함하는, D급 증폭기용의 에너지 제어 회로.
  10. D급 증폭기에 있어서,
    입력 신호에 대응하는 출력 구동 신호를 발생하는 출력 구동기와;
    상기 D급 증폭기의 상기 출력 구동 신호에 비례하는 에너지 축적 신호를 발생하는 적분기와;
    상기 에너지 축적 신호가 기준 레벨을 초과할 때 상기 출력 구동 신호를 인터럽트하기 위해 리셋 신호를 발생하는 비교기를 포함하는, D급 증폭기.
  11. 제 10 항에 있어서, 상기 출력 구동 신호는 오디오 스피커를 포함하는 부하에 연결되는, D급 증폭기.
  12. 제 10 항에 있어서, 상기 출력 구동기는 CMOS 인버터를 포함하는, D급 증폭기.
  13. 제 10 항에 있어서, 상기 출력 구동기 신호는 디지털 신호를 포함하는, D급 증폭기.
  14. 제 10 항에 있어서, 상기 적분기는,
    연산 증폭기와;
    커패시터를 포함하고, 상기 출력 구동 신호는 상기 적분기에 연결되는, D급 증폭기.
  15. 제 10 항에 있어서, 상기 적분기는,
    정전류원과;
    커패시터를 포함하고, 상기 정전류원은 상기 출력 구동 신호에 비례하는, D급 증폭기.
  16. 제 10 항에 있어서, 상기 D급 증폭기는 H 브리지 회로의 1/2를 포함하는, D급 증폭기.
  17. H 브리지 증폭기 회로에 있어서,
    제 1 D급 증폭기로서,
    제 1 입력 신호에 대응하는 제 1 출력 구동 신호를 발생하는 제 1 출력 구동기;
    상기 제 1 D급 증폭기의 상기 제 1 출력 구동 신호에 비례하는 제 1 에너지 축적 신호를 발생하는 제 1 적분기; 및
    상기 제 1 에너지 축적 신호가 기준 레벨을 초과할 때 상기 제 1 출력 구동 신호를 인터럽트하기 위해 제 1 리셋 신호를 발생하는 제 1 비교기를 포함하는, 상기 제 1 D급 증폭기와;
    제 2 D급 증폭기로서,
    제 2 입력 신호에 대응하는 제 2 출력 구동 신호를 발생하는 제 2 출력 구동기;
    상기 제 2 D급 증폭기의 제 2 출력 구동 신호에 비례하는 제 2 에너지 축적 신호를 발생하는 제 2 적분기; 및
    상기 제 1 에너지 축적 신호가 기준 레벨을 초과할 때 상기 제 2 출력구동 신호를 인터럽트하기 위해 제 2 리셋 신호를 발생하는 제 2 비교기를 포함하는, 상기 제 2 D급 증폭기를 포함하고,
    상기 제 1 출력 구동 신호와 상기 제 2 출력 구동 신호는 이들 사이의 부하와 연결되는, H 브리지 증폭기 회로.
  18. 제 17 항에 있어서, 상기 부하는 오디오 스피커를 포함하는, H 브리지 증폭기 회로.
  19. 제 17 항에 있어서, 상기 제 1 및 제 2 출력 구동기들의 각각은 CMOS 인버터를 포함하는, H 브리지 증폭기 회로.
  20. 제 17 항에 있어서, 상기 제 1 및 제 2 출력 구동 신호들의 각각은 디지털 신호를 포함하는, H 브리지 증폭기 회로.
  21. 제 17 항에 있어서, 상기 제 1 및 제 2 적분기들의 각각은,
    연산 증폭기와;
    커패시터를 포함하고, 대응하는 상기 출력 구동 신호는 상기 적분기에 연결되는, H 브리지 증폭기 회로.
  22. 제 17 항에 있어서, 상기 제 1 및 제 2 적분기들의 각각은,
    정전류원과;
    커패시터를 포함하고, 상기 정전류원은 대응하는 상기 출력 구동 신호에 비례하는, H 브리지 증폭기 회로.
  23. D급 증폭기용의 에너지 제어 수행 방법에 있어서,
    상기 D급 증폭기의 출력 구동 신호에 비례하는 에너지 축적 신호를 발생하는 단계와;
    상기 에너지 축적 신호가 기준 레벨을 초과할 때 상기 출력 구동 신호를 인터럽트하는 단계를 포함하는, D급 증폭기용의 에너지 제어 수행 방법.
  24. 제 23 항에 있어서, 상기 출력 구동 신호는 오디오 스피커를 포함하는 부하에 연결되는, D급 증폭기용의 에너지 제어 수행 방법.
  25. 제 23 항에 있어서, 상기 출력 구동 신호는 CMOS 인버터에 의해 발생되는, D급 증폭기용의 에너지 제어 수행 방법.
  26. 제 23 항에 있어서, 상기 출력 구동 신호는 디지털 신호를 포함하는, D급 증폭기용의 에너지 제어 수행 방법.
  27. 제 23 항에 있어서, 에너지 축적 신호를 발생하는 상기 단계는 적분기를 사용하여 수행되는, D급 증폭기용의 에너지 제어 수행 방법.
  28. 제 27 항에 있어서, 상기 적분기는,
    연산 증폭기와;
    커패시터를 포함하고, 상기 출력 구동기 신호는 상기 적분기에 연결되는, D급 증폭기용의 에너지 제어 수행 방법.
  29. 제 27 항에 있어서, 상기 적분기는,
    정전류원과;
    커패시터를 포함하고, 상기 정전류원은 상기 출력 구동 신호에 비례하는, D급 증폭기용의 에너지 제어 수행 방법.
  30. 제 23 항에 있어서, 상기 출력 구동 신호를 인터럽트하는 상기 단계는 비교기에 의해 수행되는, D급 증폭기용의 에너지 제어 수행 방법.
  31. 제 23 항에 있어서,
    상기 D급 증폭기는 H 브리지 회로의 1/2를 포함하는, D급 증폭기용의 에너지 제어 수행 방법.
KR1020030020777A 2002-04-02 2003-04-02 Ｄ급 증폭기 에너지 제어 KR101057313B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP02392005.1 2002-04-02
EP02392005A EP1351380A1 (en) 2002-04-02 2002-04-02 Class D amplifier energy control

Publications (2)

Publication Number Publication Date
KR20030079762A true KR20030079762A (ko) 2003-10-10
KR101057313B1 KR101057313B1 (ko) 2011-08-18

Family

ID=27838186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030020777A KR101057313B1 (ko) 2002-04-02 2003-04-02 Ｄ급 증폭기 에너지 제어

Country Status (4)

Country Link
US (1) US6750705B2 (ko)
EP (1) EP1351380A1 (ko)
JP (1) JP2003304126A (ko)
KR (1) KR101057313B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102354635B1 (ko) 2020-12-24 2022-01-24 대한민국 동합금을 이용한 항균 필름 및 항균 필름이 구비된 항균 핸들

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070065375A (ko) * 2004-09-14 2007-06-22 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 펄스폭 변조 장치
EP3048724B1 (en) * 2010-10-27 2017-06-14 Merus Audio ApS Audio amplifier using multi-level pulse width modulation
US9559642B2 (en) 2015-01-02 2017-01-31 Logitech Europe, S.A. Audio delivery system having an improved efficiency and extended operation time between recharges or battery replacements

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5672998A (en) 1995-08-09 1997-09-30 Harris Corporation Class D amplifier and method
US5815581A (en) 1995-10-19 1998-09-29 Mitel Semiconductor, Inc. Class D hearing aid amplifier with feedback
US5682998A (en) * 1996-02-27 1997-11-04 Reese Products, Inc. Packaging for a trailer hitch receiver
US5767740A (en) * 1996-09-27 1998-06-16 Harris Corporation Switching amplifier closed loop dual comparator modulation technique
US6107875A (en) 1998-10-15 2000-08-22 Intersil Corporation Variable frequency class D modulator with built in soft clipping and frequency limiting
US6362683B1 (en) * 1999-07-29 2002-03-26 Tripath Technology, Inc. Break-before-make distortion compensation for a digital amplifier
US6262632B1 (en) 1999-11-16 2001-07-17 Texas Instruments Incorporated Concept and method to enable filterless, efficient operation of Class-D amplifiers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102354635B1 (ko) 2020-12-24 2022-01-24 대한민국 동합금을 이용한 항균 필름 및 항균 필름이 구비된 항균 핸들

Also Published As

Publication number Publication date
US6750705B2 (en) 2004-06-15
KR101057313B1 (ko) 2011-08-18
US20030184376A1 (en) 2003-10-02
JP2003304126A (ja) 2003-10-24
EP1351380A1 (en) 2003-10-08

Similar Documents

Publication Publication Date Title
US7339425B2 (en) Class-D audio amplifier with half-swing pulse-width-modulation
JP3593261B2 (ja) ヒステリシスコンパレータ回路、及び波形発生回路
US8284953B2 (en) Circuit and method of reducing pop-up noise in a digital amplifier
EP1050103A1 (en) Start-up circuit for self oscillating class d amplifier
JP3398113B2 (ja) ミュート回路およびデジタルオーディオ増幅回路
JP2002186250A (ja) パルス幅変調ｐｗｍ式電力供給制御システム
US20060197570A1 (en) Pulse-width modulation circuits of self-oscillation type and pulse-width modulation methods
US20070139839A1 (en) Overcurrent detection circuit and switching circuit
JP2003115730A (ja) Ｐｗｍ変調回路及び電力増幅回路
JP2007124574A (ja) Ｄ級増幅器およびそれを用いた赤外線データ受信装置
US7564275B2 (en) Switching circuit and a method of driving a load
JP4765316B2 (ja) パワーアンプ装置
JP2003318658A (ja) ショック音防止回路
KR101057313B1 (ko) Ｄ급 증폭기 에너지 제어
JP2003318656A (ja) ショック音防止回路
JP2004179591A (ja) レーザダイオード駆動装置
JP2001223536A (ja) ミュート回路およびデジタルオーディオ増幅回路
KR100449950B1 (ko) 부하구동력 가변형 증폭회로
JP2003264435A (ja) Ｄ級増幅器
JP3988555B2 (ja) Ｄ級増幅器
CN114696760A (zh) 消除d类音频功放掉电噗声的电路结构及其电路系统
JP2004056254A (ja) パワーアンプ装置
JP4043835B2 (ja) ポップ音防止回路
JP5713543B2 (ja) パルス幅変調回路及びそれを用いたスイッチングアンプ
JP2003046347A (ja) 高出力増幅器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140804

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150806

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee