JP5163116B2 - 半導体レーザ駆動装置及びその半導体レーザ駆動装置を備えた画像形成装置 - Google Patents

Description

本発明は、レーザプリンタやデジタル複写機における光書込み装置に関し、特に、その光源として使用される複数のレーザ光ビームを出射することができる半導体レーザ素子（マルチビームレーザ）の駆動に用いて、レーザ出力の制御を高速でかつ安定して行うことができる半導体レーザ駆動装置及びその半導体レーザ駆動装置を備えた画像形成装置に関するものである。

従来、半導体レーザのレーザ光を記録媒体上に画像信号に応じて露光走査して画像を記録するレーザ記録装置においては、該半導体レーザのレーザ出力を一定にするための制御を行う光量制御が行われていた。
半導体レーザが急激に発光し始めるときのしきい値電流Ｉｔｈや、所望のレーザ出力に必要となるしきい値電流Ｉｔｈ以上の領域を対象とした発光電流Ｉηは、製造工程のばらつきによって半導体レーザごとにばらつく。ただし、発光電流Ｉηに対して半導体レーザの発光量は直線的に増加するため、半導体レーザにおける発光電流と発光量は常に比例関係にある。

通常、半導体レーザ駆動装置では、半導体レーザに対して定常的に供給するバイアス電流Ｉｂｉと、画像情報に応じて変調して供給するスイッチ電流Ｉｓｗとからなる動作電流Ｉｏｐ（バイアス電流Ｉｂｉ＋スイッチ電流Ｉｓｗ）を、実際のレーザ出力状態を検知しながら適宜調整することにより、常に所望のレーザ出力が安定して得られるようになっていた。
このような半導体レーザ駆動装置による光量制御の場合、バイアス電流Ｉｂｉは、しきい値電流Ｉｔｈよりも小さい値で、かつ該しきい値電流Ｉｔｈに近い値であるほど、画像形成時における半導体レーザの入力パルス信号に対する応答特性が良くなることが知られていた。このため、通常、バイアス電流Ｉｂｉは、しきい値電流Ｉｔｈよりも若干小さい値に設定されていた。

しきい値電流Ｉｔｈを半導体レーザごとに検出し、該検出したしきい値電流Ｉｔｈに基づいてバイアス電流Ｉｂｉを設定する技術として次のようなものがあった。
第１に、複数の基準電圧とサンプルホールド回路でしきい値電流Ｉｔｈを検出してバイアス電流Ｉｂｉを設定するものがあった（例えば、特許文献１参照。）。この場合、アナログ的に容量に電荷を保存するサンプルホールド回路を使用する方式では、ホールド期間のリーク電流によるバイアス電流Ｉｂｉの変動が懸念される。特に、ホールド期間が長くなった場合にリーク電流による誤差が大きくなるという問題があった。

第２に、Ａ／Ｄコンバータで半導体レーザの発光量を検出し、Ｄ／Ａコンバータでバイアス電流Ｉｂｉとスイッチ電流Ｉｓｗを設定するものがあった（例えば、特許文献２参照。）。このようなＤ／Ａコンバータで設定する場合、前記のようなサンプルホールド回路でのリークの問題はなくなる。しかし、光量の設定精度に依存するが、一般的に前記のようなＤ／Ａコンバータには１０ビット程度かそれ以上の分解能が必要になるため、回路規模が大きくなり、半導体集積回路に内蔵する場合、チップサイズが大きくなってコストアップになるという問題があった。

一方、半導体レーザを光源とするレーザプリンタやデジタル複写機の分野では、高解像度化と高速化の要求が強くなってきている。入力画像データに応じて半導体レーザの駆動をオン／オフ制御する速度である変調速度には限度があり、レーザ光のビーム数が１本である場合、解像度やプリント速度を上げるために変調速度を上げる必要があった。したがって、変調速度を上げずに解像度やプリント速度を上げるには、レーザ光のビーム数を増やすしかなかった。レーザ光のビーム数を例えば４本にした場合は、変調速度とプリント速度が１本の場合と同じであると仮定すると、主走査及び副走査方向（横縦方向）の解像度を２倍に向上させることができる。解像度が同じである場合は、プリント速度を４倍近くに上げられる可能性がある。

光源として使用される半導体レーザは、レーザ光が活性層と平行な方向に取り出される構造をなす端面発光型レーザ素子（以下、端面発光レーザと呼ぶ）と、レーザ光が活性層に垂直な方向に取り出される構造をなす面発光型レーザ素子（以下、面発光レーザと呼ぶ）とに大別される。端面発光レーザの場合、ビーム数が１、２又は４本のものがプリンタや複写機に使用されている。ビーム数が８本必要な場合は、１ビームのシングルレーザを８本、２ビームのマルチビームレーザを４本、又は４ビームのマルチビームレーザを２本使用するという選択肢がある。ビーム数が増えるほど、レーザ素子は高価になる。マルチビームレーザのレーザ間の光軸は安定しているため、複数のビームが必要な場合は、シングルレーザを機器上で個別に調整するよりも、マルチビームレーザを使用する方がレーザ間の光軸調整が容易になる。

また、高速化及び高解像度化を図るためにレーザ光のビーム数を増やすという観点からすると、端面発光レーザでは、これ以上ビーム数を増やすことは技術的に難しいとされており、構造上、端面発光レーザよりも面発光レーザの方がレーザ光のビーム数を増やすのに有利である。このような理由から、近年、レーザ素子を光源とするレーザプリンタやデジタル複写機の分野において、高解像度化及び高速化の要求に応えるために、レーザ光源として、多数のレーザ光ビームを出射することができる面発光レーザを使用した装置の開発が進められている。面発光レーザは、ビーム数を３０〜４０本にすることができる。

通常、端面発光レーザは、レーザ素子内部に受光素子を１つ有しているため、受光素子を１つ内蔵している４ビームのマルチビームレーザ２本を使用して８ビームを構成する場合でも、光量調整期間の各１／４を１ビームの光量調整に割り当てることができる。一方、面発光レーザの場合は、その構造上、レーザ素子内部に受光素子を有することができないため、レーザ素子の外部に受光素子を設ける必要があった。また、レーザの光軸が近接しているため、異なるビームを、同時に異なる受光素子で個別に検出するのは困難であった。これらのことから、面発光レーザでは、例えばビーム数が４０ある場合、光量調整期間の各１／４０しか１ビームの光量調整に割り当てることができなかった。

１走査（ライン）期間中、光量調整に割り当てられる期間は限られている。仮に１走査期間に４ビームの光量調整ができる光量制御装置で４０ビームの面発光レーザの光量制御を行う場合、１０走査に１回しかレーザビームの光量調整を行うことができなかった。特に、容量によるサンプルホールド回路を使用して電流を生成する場合、光量調整ができない期間は回路をホールドしておく必要があり、１０走査に１回の光量調整では、１走査ごとに行う場合よりもホールド期間が１０倍になり、この期間のリーク電流による設定電流の変動を無視することができなかった。

図１３は、従来の半導体レーザ駆動装置の回路構成例を示した概略のブロック図であり、図１３を使用して、発光電流を設定するためのＤ／Ａコンバータに必要とされるビット数について説明する。
図１３において、バイアス電流制御回路からしきい値電流以下のバイアス電流が設定され、スイッチ電流制御回路からスイッチ電流が設定されるものとし、スイッチ電流は発光量に比例する設定になっているものとする。設定発光量には幅があり、発光電流設定範囲は、１.２５ｍＡ〜５ｍＡであるとする。例えば、発光量の設定分解能が０.５％以下になるようにするためには、発光電流の設定分解能が０.５％以下である必要があった。

Ｄ／Ａコンバータの最大出力電流を５ｍＡとし、出力電流の最小値が１.２５ｍＡであっても、少なくとも２００ステップ（０.５％、６.２５μＡの分解能）必要であり、１.２５ｍＡで２５０ステップ（０.４％、５μＡの分解能）の設定にすると、５ｍＡでは１０００ステップ（５ｍＡ／５μＡ）必要である。すなわち、発光電流値を設定するＤ／Ａコンバータは、１０ビットの分解能が必要となる。
Ｄ／Ａコンバータは、ビット数が大きくなるほど要求される出力精度が高くなる。概算で、１ビット増えると半導体集積回路（ＩＣ）上のデバイス面積は２倍になる。前記のような４０ビームのマルチビームレーザを駆動する場合、１０ビットのＤ／Ａコンバータを同一ＩＣ上に４０個必要になり、チップサイズやコストの増大要因になっていた。
特許第３６８７６２１号公報 特許第３３６５０９４号公報

このように、機器の高速化や高解像度化を図るために、レーザ光のビーム数を増加させる方向にある。ビーム数を増やすと光量調整ができない期間が長くなるため、アナログ方式のサンプルホールド回路で光量調整を行うとホールド期間のリーク電流によるバイアス電流の変動が懸念される。定電流とデジタルデータに基づいて所定の電流を生成するＤ／Ａコンバータ方式ではこのような問題は発生しない。しかし、Ｄ／Ａコンバータ方式では、回路規模が大きくなり、従来のシングルビームを駆動するための回路をマルチビームのビーム数と同じだけ用意すると、半導体集積回路に集積する場合、チップサイズが増大しコストアップになるという問題があった。

本発明は、このような問題を解決するためになされたものであり、回路規模を小さくすることができ、集積化を行った場合に発熱、実装及び製造歩留等の改善を図ることができる、複数の半導体レーザの発光量を制御する半導体レーザ駆動装置及びその半導体レーザ駆動装置を備えた画像形成装置を得ることを目的とする。

この発明に係る半導体レーザ駆動装置は、半導体レーザのしきい値電流以下のバイアス電流とスイッチ電流を加算した駆動電流により各半導体レーザを駆動し、該各半導体レーザの発光量が所望の値になるように該各半導体レーザに供給する電流を制御する半導体レーザ駆動装置において、
入力された信号に応じた値の共通スイッチ電流を生成する共通スイッチ電流生成回路部と、
該共通スイッチ電流生成回路部で生成された共通スイッチ電流を基にして、入力された信号に応じた値の前記スイッチ電流を生成する、前記各半導体レーザに対応して設けられた各スイッチ電流生成回路部と、
入力された制御信号に応じて、対応する該スイッチ電流生成回路部で生成されたスイッチ電流の対応する前記半導体レーザへの出力制御を行う各スイッチ回路部と、
前記バイアス電流を生成して対応する前記半導体レーザに出力する各バイアス電流生成回路部と、
前記各半導体レーザの発光量の検出を行い、該検出した各発光量が所望の値になるように前記共通スイッチ電流生成回路部、前記各スイッチ電流生成回路部及び前記各スイッチ回路部の動作制御を行う制御回路部と、
を備えるものである。

具体的には、前記制御回路部は、前記各半導体レーザの発光量を変える場合、前記共通スイッチ電流生成回路部に対して、前記共通スイッチ電流を該変化量に応じた値に変えさせるようにした。

また、前記制御回路部は、前記各スイッチ電流生成回路部に対して、対応して設定された比例定数を前記共通スイッチ電流に乗算した値の前記スイッチ電流を生成させるようにした。

この場合、前記制御回路部は、前記各半導体レーザの発光量を変える場合、前記各スイッチ電流生成回路部に対して、前記各比例定数を該変化量に応じた値に変えさせるようにした。

また、前記制御回路部は、前記各比例定数の設定範囲がそれぞれ同じである場合、該各比例定数の平均値が該設定範囲の中心値になるように、前記共通スイッチ電流の電流値の決定を行うようにした。

また、前記制御回路部は、前記各比例定数の設定範囲がそれぞれ同じである場合、該各比例定数の最大値と最小値の中心値が該設定範囲の中心値になるように、前記共通スイッチ電流の電流値の決定を行うようにしてもよい。

具体的には、前記共通スイッチ電流生成回路部は、Ｄ／Ａコンバータで構成され、前記制御回路部から入力されたデジタルデータ信号に応じた値の前記共通スイッチ電流を生成するようにした。

また具体的には、前記各スイッチ電流生成回路部は、それぞれＤ／Ａコンバータで構成され、前記共通スイッチ電流を基にして、前記制御回路部から入力されたデジタルデータ信号に応じた値の前記スイッチ電流をそれぞれ生成するようにした。

また、前記各バイアス電流生成回路部は、それぞれＤ／Ａコンバータで構成されるようにしてもよい。

具体的には、前記制御回路部は、
前記各半導体レーザの発光量の検出を行い、検出した光量に応じた電流を生成して出力する受光素子と、
該受光素子から出力された電流を電圧に変換して出力する電流‐電圧変換回路と、
該電流‐電圧変換回路からの出力電圧をＡ／Ｄ変換して出力するＡ／Ｄ変換回路と、
該Ａ／Ｄ変換回路からの出力信号から前記各半導体レーザの発光量の検出を行い、該検出した各発光量が所望の値になるように前記共通スイッチ電流生成回路部、前記各スイッチ電流生成回路部及び前記各スイッチ回路部の動作制御を行う制御回路と、
を備えるようにした。

また、前記共通スイッチ電流生成回路部、各スイッチ電流生成回路部、各スイッチ回路部、各バイアス電流生成回路部及び制御回路は、１つのＩＣに集積されるようにしてもよい。

また、この発明に係る画像形成装置は、前記いずれかの半導体レーザ駆動装置を備えたものである。

本発明の半導体レーザ駆動装置及びその半導体レーザ駆動装置を備えた画像形成装置によれば、制御回路部からの信号に応じて共通スイッチ電流生成回路部で生成された共通スイッチ電流を基にして、制御回路部からの信号に応じた各スイッチ電流を各スイッチ電流生成回路部でそれぞれ生成するようにした。このことから、共通スイッチ電流生成回路部及び各スイッチ電流生成回路部をそれぞれＤ／Ａコンバータで構成した場合、回路規模を小さくすることができるため、集積化を行った際のチップサイズやチップコストを低減させることができると共に、実装及び製造歩留等の改善を図ることができる。

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
図１に示すように、マルチビームレーザを使用した場合、所望の発光量を得るために必要となる駆動電流は、製造ばらつきによってシングルビームレーザの場合と同様にレーザ素子ごとに大きくばらつく。しかし、同じレーザ素子内の各半導体レーザは同じ工程で製造されているため、該半導体レーザ間のばらつきはレーザ素子ごとのばらつきよりも小さくなる。具体的には、駆動電流に対する発光量の比率である微分効率は、レーザ製造工程のばらつきによってレーザ素子ごとには０.５Ｗ／Ａ〜１Ｗ／Ａ程度ばらつく。これに対して、レーザ素子内の異なる半導体レーザ間の微分効率のばらつきは±１０％程度である。

このようなことから、本発明の半導体レーザ駆動装置では、複数の半導体レーザを有するマルチビームレーザのレーザ素子の駆動制御を行う際、発光量の設定範囲に対応したスイッチ電流の設定とレーザ素子ごとの大きなばらつきは、高分解能であり、かつ出力電流範囲の広いＤ／Ａコンバータから供給する共通スイッチ電流で設定及び補正を行い、レーザ素子内の半導体レーザ間でのばらつきは、半導体レーザごとにＤ／Ａコンバータを設け、前記共通スイッチ電流の電流値に該Ｄ／Ａコンバータのデジタルデータによって決まる値を乗算した個別のスイッチ電流によって補正を行うようにする。このようにすることにより、高分解能で出力電流範囲の広い１つのＤ／Ａコンバータに加えて、レーザ素子内の半導体レーザ間のばらつきを補正できるだけの低分解能のＤ／Ａコンバータを半導体レーザの数と同じだけ用意すればよく、高分解能のＤ／Ａコンバータを半導体レーザの数と同じだけ用意する従来の方式よりも回路規模を小さくすることができる。

第１の実施の形態．
図２は、本発明の第１の実施の形態における半導体レーザ駆動装置の構成例を示したブロック図である。
図２において、半導体レーザ駆動装置１は、複数のレーザ光ビームを出射することができるマルチビームレーザ等のようなレーザ素子を構成するレーザダイオードからなる各半導体レーザＬＤ１〜ＬＤｎ（ｎは、ｎ＞１の整数）に対して、それぞれ所望の光量が得られるように駆動制御を行うものである。

半導体レーザ駆動装置１は、前記共通スイッチ電流Ｉｓｗｃを生成する共通スイッチ電流生成回路２と、対応する半導体レーザＬＤ１〜ＬＤｎに供給する、共通スイッチ電流Ｉｓｗｃに応じたスイッチ電流Ｉｓｗ１〜Ｉｓｗｎを生成して出力するスイッチ電流生成回路ＳＩ１〜ＳＩｎと、対応する半導体レーザＬＤ１〜ＬＤｎに供給するバイアス電流Ｉｂ１〜Ｉｂｎを生成して出力するバイアス電流生成回路ＢＩ１〜ＢＩｎとを備えている。更に、半導体レーザ駆動装置１は、スイッチ電流生成回路ＳＩ１〜ＳＩｎから出力されたスイッチ電流Ｉｓｗ１〜Ｉｓｗｎを、対応する半導体レーザＬＤ１〜ＬＤｎに出力するスイッチＳＷ１〜ＳＷｎと、フォトダイオードＰＤと、フォトダイオードＰＤから出力される電流を電圧に変換して出力する光量検出回路３と、共通スイッチ電流生成回路２、スイッチ電流生成回路ＳＩ１〜ＳＩｎ、バイアス電流生成回路ＢＩ１〜ＢＩｎ及びスイッチＳＷ１〜ＳＷｎの動作制御を行う制御回路４とを備えている。

なお、共通スイッチ電流生成回路２は共通スイッチ電流生成回路部をなし、スイッチ電流生成回路ＳＩ１〜ＳＩｎはそれぞれスイッチ電流生成回路部をなす。また、スイッチＳＷ１〜ＳＷｎはそれぞれスイッチ回路部をなし、バイアス電流生成回路ＢＩ１〜ＢＩｎはそれぞれバイアス電流生成回路部をなし、光量検出回路３、制御回路４及びフォトダイオードＰＤは制御回路部をなす。また、共通スイッチ電流生成回路２、スイッチ電流生成回路ＳＩ１〜ＳＩｎ、バイアス電流生成回路ＢＩ１〜ＢＩｎ、スイッチＳＷ１〜ＳＷｎ及び制御回路４は１つのＩＣに集積するようにしてもよい。

共通スイッチ電流生成回路２は、１０ビットのＤ／Ａコンバータで構成され、制御回路４から入力されるデジタルデータ信号ＣＯＤＥｃに応じた共通スイッチ電流Ｉｓｗｃを生成する。
スイッチ電流生成回路ＳＩ１〜ＳＩｎは、それぞれＤ／Ａコンバータで構成され、制御回路４から対応して入力されるデジタルデータ信号ＣＯＤＥ１〜ＣＯＤＥｎに応じた、共通スイッチ電流Ｉｓｗｃに比例するスイッチ電流Ｉｓｗ１〜Ｉｓｗｎを生成して出力する。すなわち、スイッチ電流生成回路ＳＩ１〜ＳＩｎは、入力されたデジタルデータ信号ＣＯＤＥ１〜ＣＯＤＥｎに応じた比例定数α１〜αｎを前記共通スイッチ電流Ｉｓｗｃに乗算してスイッチ電流Ｉｓｗ１〜Ｉｓｗｎを生成する。

バイアス電流生成回路ＢＩ１〜ＢＩｎは、生成するバイアス電流Ｉｂ１〜Ｉｂｎが、対応する半導体レーザＬＤ１〜ＬＤｎのしきい値電流付近か又はしきい値電流よりも少し小さい値になるように設定されており、Ｄ／Ａコンバータで構成されるようにしてもよい。バイアス電流生成回路ＢＩ１〜ＢＩｎは、生成したバイアス電流Ｉｂ１〜Ｉｂｎを対応する半導体レーザＬＤ１〜ＬＤｎに供給する。
スイッチＳＷ１〜ＳＷｎは、制御回路４から出力された制御信号ＳＣ１〜ＳＣｎに応じてスイッチングを行い、オンして導通状態になると対応するスイッチ電流生成回路ＳＩ１〜ＳＩｎから出力されたスイッチ電流Ｉｓｗ１〜Ｉｓｗｎを対応する半導体レーザＬＤ１〜ＬＤｎに出力する。

また、光量検出回路３は、電流‐電圧変換回路１１とＡ／Ｄコンバータ１２とで構成されており、電流‐電圧変換回路１１は、フォトダイオードＰＤから出力された電流を電圧に変換して出力し、Ａ／Ｄコンバータ１２は、電流‐電圧変換回路１１の出力電圧をＡ／Ｄ変換してデジタルデータ信号ＣＯＤＥａを生成して制御回路４に出力する。
制御回路４は、Ａ／Ｄコンバータ１２から入力されたデジタルデータ信号ＣＯＤＥａに基づいて、半導体レーザＬＤ１〜ＬＤｎがそれぞれ所望の光量になるようにデジタルデータ信号ＣＯＤＥｃ，ＣＯＤＥ１〜ＣＯＤＥｎ及び制御信号ＳＣ１〜ＳＣｎをそれぞれ生成して出力する。

このような構成において、制御回路４による共通スイッチ電流Ｉｓｗｃの設定動作について、図３のフローチャートを使用して説明する。
図３において、まず最初に、制御回路４は、ステップＳ１で、共通スイッチ電流Ｉｓｗｃが０になるようにデジタルデータ信号ＣＯＤＥｃを生成して出力すると共に、スイッチＳＷ１〜ＳＷｎをそれぞれオフさせて遮断状態にし、更にバイアス電流生成回路ＢＩ１〜ＢＩｎに対してバイアス電流Ｉｂ１〜Ｉｂｎの出力を停止させる。次に、制御回路４は、ステップＳ２で、比例定数α１が設定範囲の中心値になるようにデジタルデータ信号ＣＯＤＥ１を生成して出力し、ステップＳ３で、バイアス電流生成回路Ｂｉ１に対してバイアス電流Ｉｂ１を出力させた後、ステップＳ４で、スイッチＳＷ１をオンさせて導通状態にする。

次に、制御回路４は、ステップＳ５で、Ａ／Ｄコンバータ１２から入力されるデジタルデータ信号ＣＯＤＥａが示す光量が、外部から入力された基準デジタルデータ信号ＣＯＤＥｒが示す光量を超えるまで、共通スイッチ電流生成回路２に対して、デジタルデータ信号ＣＯＤＥｃを使用して共通スイッチ電流Ｉｓｗｃを増加させる。制御回路４は、Ａ／Ｄコンバータ１２から入力されるデジタルデータ信号ＣＯＤＥａが示す光量が、外部から入力された基準デジタルデータ信号ＣＯＤＥｒが示す光量を超えたときの共通スイッチ電流Ｉｓｗｃの電流値Ｉｓｗｃ１を記憶する。

制御回路４は、ステップＳ６で、前記ステップＳ２〜Ｓ５と同様の動作を、スイッチ電流生成回路ＳＩ２〜ＳＩｎ、バイアス電流生成回路ＢＩ２〜ＢＩｎ及びスイッチＳＷ２〜ＳＷｎに対してそれぞれ行い、このとき得られた共通スイッチ電流Ｉｓｗｃの各電流値Ｉｓｗｃ２〜Ｉｓｗｃｎをそれぞれ記憶する。次に、制御回路４は、ステップＳ７で、各電流値Ｉｓｗｃ１〜Ｉｓｗｃｎの平均値を算出して記憶する。制御回路４は、このようにして記憶した平均値に共通スイッチ電流Ｉｓｗｃがなるようにデジタルデータ信号ＣＯＤＥｃを生成して共通スイッチ電流生成回路２に出力する。なお、制御回路４は、ステップＳ７で、各電流値Ｉｓｗｃ１〜Ｉｓｗｃｎの最大値と最小値の中心値に共通スイッチ電流Ｉｓｗｃがなるように、デジタルデータ信号ＣＯＤＥｃを生成して共通スイッチ電流生成回路２に出力するようにしてもよい。

次に、制御回路４による各比例定数α１〜αｎの算出方法について、図４のフローチャートを使用して説明する。
図４において、まず最初に、制御回路４は、ステップＳ１１で、共通スイッチ電流Ｉｓｗｃが０になるようにデジタルデータ信号ＣＯＤＥｃを生成して出力すると共に、スイッチＳＷ１〜ＳＷｎをそれぞれオフさせて遮断状態にし、更にバイアス電流生成回路ＢＩ１〜ＢＩｎに対してバイアス電流Ｉｂ１〜Ｉｂｎの出力を停止させる。次に、制御回路４は、ステップＳ１２で、共通スイッチ電流Ｉｓｗｃが前記図３のようにして記憶した前記平均値になるように、デジタルデータ信号ＣＯＤＥｃを生成して共通スイッチ電流生成回路２に出力する。

次に、制御回路４は、ステップＳ１３で、各比例定数α１〜αｎが設定範囲の下限値になるように各デジタルデータ信号ＣＯＤＥ１〜ＣＯＤＥｎを生成して出力する。この後、制御回路４は、ステップＳ１４で、バイアス電流生成回路Ｂｉ１に対してバイアス電流Ｉｂ１を出力させた後、ステップＳ１５で、スイッチＳＷ１をオンさせて導通状態にする。次に、制御回路４は、ステップＳ１６で、Ａ／Ｄコンバータ１２から入力されるデジタルデータ信号ＣＯＤＥａが示す光量が、外部から入力された基準デジタルデータ信号ＣＯＤＥｒが示す光量を超えるまで、比例定数α１の値を大きくし、Ａ／Ｄコンバータ１２から入力されるデジタルデータ信号ＣＯＤＥａが示す光量が、外部から入力された基準デジタルデータ信号ＣＯＤＥｒが示す光量を超えたときの比例定数α１の値を記憶する。

制御回路４は、ステップＳ１７で、前記ステップＳ１２〜Ｓ１６と同様の動作を、スイッチ電流生成回路ＳＩ２〜ＳＩｎ、バイアス電流生成回路ＢＩ２〜ＢＩｎ及びスイッチＳＷ２〜ＳＷｎに対してそれぞれ行い、得られた各比例定数α２〜αｎの値をそれぞれ記憶する。制御回路４は、このようにして記憶した各比例定数α１〜αｎになるように、デジタルデータ信号ＣＯＤＥ１〜ＣＯＤＥｎを生成して対応するスイッチ電流生成回路ＳＩ１〜ＳＩｎに出力する。

次に、制御回路４は、定期的に各半導体レーザＬＤ１〜ＬＤｎの発光量の補正を行うが、該補正動作について図５のフローチャートを使用して説明する。
図５において、まず最初に、制御回路４は、ステップＳ２１で、スイッチＳＷ１〜ＳＷｎをそれぞれオフさせて遮断状態にすると共に、バイアス電流生成回路ＢＩ１〜ＢＩｎに対してバイアス電流Ｉｂ１〜Ｉｂｎの出力を停止させ、共通スイッチ電流Ｉｓｗｃが、前記図３のようにして記憶した前記平均値になるように、デジタルデータ信号ＣＯＤＥｃを生成して共通スイッチ電流生成回路２に出力すると共に、前記図４のようにして記憶した各比例定数α１〜αｎになるように、デジタルデータ信号ＣＯＤＥ１〜ＣＯＤＥｎを生成して対応するスイッチ電流生成回路ＳＩ１〜ＳＩｎに出力する。

次に、制御回路４は、ステップＳ２２で、バイアス電流生成回路Ｂｉ１に対してバイアス電流Ｉｂ１を出力させた後、ステップＳ２３で、スイッチＳＷ１をオンさせて導通状態にする。この後、制御回路４は、ステップＳ２４で、Ａ／Ｄコンバータ１２から入力されるデジタルデータ信号ＣＯＤＥａが示す光量に応じて比例定数α１の調整を行う。具体的には、制御回路４は、Ａ／Ｄコンバータ１２から入力されるデジタルデータ信号ＣＯＤＥａが示す光量が、外部から入力された基準デジタルデータ信号ＣＯＤＥｒが示す光量を超えていると、比例定数α１が小さくなるようにデジタルデータ信号ＣＯＤＥ１を生成して出力する。

また、制御回路４は、Ａ／Ｄコンバータ１２から入力されるデジタルデータ信号ＣＯＤＥａが示す光量が、外部から入力された基準デジタルデータ信号ＣＯＤＥｒが示す光量を超えていなければ、比例定数α１が大きくなるようにデジタルデータ信号ＣＯＤＥ１を生成して出力する。制御回路４は、ステップＳ２５で、前記ステップＳ２２〜Ｓ２４と同様の動作を、スイッチ電流生成回路ＳＩ２〜ＳＩｎ、バイアス電流生成回路ＢＩ２〜ＢＩｎ及びスイッチＳＷ２〜ＳＷｎに対してそれぞれ行い、各半導体レーザＬＤ１〜ＬＤｎの発光量の補正を行う。

このように、各半導体レーザＬＤ１〜ＬＤｎは、図６で示すように、対応するバイアス電流Ｉｂ１〜Ｉｂｎが入力されると共に、対応するスイッチＳＷ１〜ＳＷｎがオンすると、対応するスイッチ電流Ｉｓｗ１〜Ｉｓｗｎが加算されて入力されて所定の光量で発光し、対応するスイッチＳＷ１〜ＳＷｎがオフすると、発光を停止する。
一方、前記説明では、バイアス電流生成回路ＢＩ１〜ＢＩｎは、所定のバイアス電流Ｉｂ１〜Ｉｂｎを出力するようにしていたが、消灯時に常時、半導体レーザにしきい値電流付近の電流を流した場合、おおよそ５００μＷ以下の半導体レーザのＬＥＤ発光によって感光体が反応し、いわゆる地肌汚れが発生する可能性がある。更に、常時、半導体レーザにしきい値電流付近の電流を流すことにより、半導体レーザの寿命が短くなる可能性もある。

そこで消灯時にバイアス電流生成回路からバイアス電流を常時流すのではなく、制御信号ＳＣ１〜ＳＣｎに連動させてバイアス電流の出力制御を行うようにして、消灯時に半導体レーザに流れる電流を少なくし、点灯直前にしきい値電流付近のバイアス電流を生成し、点灯時にバイアス電流を半導体レーザに供給するようにしてもよい。また、制御回路４からの制御信号に応じて、複数の値のバイアス電流Ｉｂ１〜Ｉｂｎを生成して出力するようにしてもよく、例えば、３種類のバイアス電流Ｉｂ１〜Ｉｂｎを生成して出力する場合、図６は図７のようになる。

ここで、図８は、図２の半導体レーザ駆動装置１の具体的な回路例を示した図である。なお、図２では、スイッチＳＷ１〜ＳＷｎは、スイッチ電流生成回路ＳＩ１〜ＳＩｎの各出力端と半導体レーザＬＤ１〜ＬＤｎのアノードとの間に対応して設けられていたが、図８では、スイッチＳＷ１〜ＳＷｎは、制御回路４から出力された各デジタルデータ信号ＣＯＤＥ１〜ＣＯＤＥｎの、対応するスイッチ電流生成回路ＳＩ１〜ＳＩｎへの入力制御を行うように設けられている場合を例にして示している。

図８において、共通スイッチ電流生成回路２は、ＰＭＯＳトランジスタＭ１、ＮＭＯＳトランジスタＭＡ０〜ＭＡ９，ＭＢ０〜ＭＢ１０及び定電流源２１で構成されている。また、スイッチ電流生成回路ＳＩ１〜ＳＩｎは、同じ回路構成をなしており、それぞれＰＭＯＳトランジスタＭＣ０〜ＭＣ７，ＭＤ０〜ＭＤ７で構成されている。また、スイッチＳＷ１〜ＳＷｎは、同じ回路構成をなしており、それぞれＡＮＤ回路ＡＮ０〜ＡＮ６及びインバータＩＶ０〜ＩＶ７で構成されている。
共通スイッチ電流生成回路２において、ＮＭＯＳトランジスタＭＢ０〜ＭＢ１０はカレントミラー回路を形成しており、ＮＭＯＳトランジスタＭＢ０〜ＭＢ１０において、各ソースはそれぞれ接地電圧に接続され、各ゲートは接続されて該接続部はＮＭＯＳトランジスタＭＢ１０のドレインに接続されている。

電源電圧ＶｃｃとＮＭＯＳトランジスタＭＢ１０のドレインとの間には定電流源２１が接続されている。ＰＭＯＳトランジスタＭ１において、ソースは電源電圧Ｖｃｃに接続され、ゲートはドレインに接続されている。ＰＭＯＳトランジスタＭ１のドレインとＮＭＯＳトランジスタＭＢ０〜ＭＢ９の各ドレインとの間には、ＮＭＯＳトランジスタＭＡ０〜ＭＡ９が対応して接続されている。ＮＭＯＳトランジスタＭＡ０〜ＭＡ９の各ゲートには、制御回路４からのデジタルデータ信号ＣＯＤＥｃを構成するデータ信号Ｄ０〜Ｄ９が対応して入力されている。

次に、前記のように、スイッチ電流生成回路ＳＩ１〜ＳＩｎは同じ回路構成であると共に、スイッチＳＷ１〜ＳＷｎは同じ回路構成であることから、任意のスイッチ電流生成回路ＳＩｋ（ｋ＝１〜ｎ）とスイッチＳＷｋを例にして説明する。
スイッチ電流生成回路ＳＩｋにおいて、ＰＭＯＳトランジスタＭＣ０〜ＭＣ７は、共通スイッチ電流生成回路２のＰＭＯＳトランジスタＭ１と共にカレントミラー回路を形成しており、ＰＭＯＳトランジスタＭＣ０〜ＭＣ７において、各ソースはそれぞれ電源電圧Ｖｃｃに接続され、各ゲートは接続されて該接続部はＰＭＯＳトランジスタＭ１のゲートに接続されている。また、ＰＭＯＳトランジスタＭＣ０〜ＭＣ７の各ドレインは、対応するＰＭＯＳトランジスタＭＤ０〜ＭＤ７のソースに接続され、ＰＭＯＳトランジスタＭＤ０〜ＭＤ７の各ドレインは接続され、該接続部は、スイッチ電流生成回路ＳＩｋの出力端をなし、半導体レーザＬＤｋのアノードに接続されている。

次に、スイッチＳＷｋにおいて、ＡＮＤ回路ＡＮ０〜ＡＮ６の各一方の入力端には、制御回路４からのデジタルデータ信号ＣＯＤＥｋを構成するデータ信号Ｄ０〜Ｄ６が対応して入力されており、ＡＮＤ回路ＡＮ０〜ＡＮ６の各他方の入力端には制御回路４からの制御信号ＳＣｋがそれぞれ入力されている。ＡＮＤ回路ＡＮ０〜ＡＮ６の各出力端は、対応するインバータＩＶ０〜ＩＶ６の入力端にそれぞれ接続され、インバータＩＶ０〜ＩＶ６の各出力端は、対応するＰＭＯＳトランジスタＭＤ０〜ＭＤ６のゲートにそれぞれ接続されている。また、インバータＩＶ７の入力端には制御信号ＳＣｋが入力されており、インバータＩＶ７の出力端はＰＭＯＳトランジスタＭＤ７のゲートに接続されている。

このような構成において、ＮＭＯＳトランジスタＭＡ０〜ＭＡ９が、制御回路４からのデジタルデータ信号ＣＯＤＥｃをなすデータ信号Ｄ０〜Ｄ９の信号レベルに応じてオン／オフし、該オン／オフ動作によって、ＮＭＯＳトランジスタＭＢ０〜ＭＢ９のドレインが、選択的にＰＭＯＳトランジスタＭ１のドレインに接続される。例えば、デジタルデータ信号ＣＯＤＥｃをなすデータ信号Ｄ０〜Ｄ９の内、データ信号Ｄ０のみがハイレベルである場合、ＮＭＯＳトランジスタＭＡ０がオンして導通状態になり、ＮＭＯＳトランジスタＭＡ１〜ＭＡ９がそれぞれオフして遮断状態になる。このことにより、定電流源２１から出力された定電流Ｉｃが、ＮＭＯＳトランジスタＭＢ１０とＮＭＯＳトランジスタＭＢ０のカレントミラー回路によって、定電流源２１から出力された定電流Ｉｃに比例した電流、すなわちＮＭＯＳトランジスタＭＢ１０とＮＭＯＳトランジスタＭＢ０とのトランジスタサイズ比で決まる比例定数を定電流Ｉｃに乗算した電流がＰＭＯＳトランジスタＭ１のドレインに供給される。

スイッチ電流生成回路ＳＩｋにおいて、制御回路４からの制御信号ＳＣｋがハイレベルである場合、ＰＭＯＳトランジスタＭＤ７がオンして導通状態になると共に、ＰＭＯＳトランジスタＭＤ０〜ＭＤ６が、制御回路４からのデジタルデータ信号ＣＯＤＥｋをなすデータ信号Ｄ０〜Ｄ６の信号レベルに応じてオン／オフし、該オン／オフ動作によって、ＰＭＯＳトランジスタＭＣ０〜ＭＣ６のドレインが、選択的に半導体レーザＬＤｋのアノードに接続される。例えば、デジタルデータ信号ＣＯＤＥｋをなすデータ信号Ｄ０〜Ｄ６の内、データ信号Ｄ０のみがハイレベルである場合、ＰＭＯＳトランジスタＭＤ０がオンして導通状態になり、ＮＭＯＳトランジスタＭＤ１〜ＭＤ６がそれぞれオフして遮断状態になる。

このことにより、ＰＭＯＳトランジスタＭ１に流れる共通スイッチ電流Ｉｓｗｃが、ＰＭＯＳトランジスタＭ１、ＭＣ０及びＭＣ７のカレントミラー回路によって、共通スイッチ電流Ｉｓｗｃに比例した電流、すなわちＰＭＯＳトランジスタＭ１とＰＭＯＳトランジスタＭＣ０とのトランジスタサイズ比で決まる比例定数を共通スイッチ電流Ｉｓｗｃに乗算した電流と、ＰＭＯＳトランジスタＭ１とＰＭＯＳトランジスタＭＣ７とのトランジスタサイズ比で決まる比例定数を共通スイッチ電流Ｉｓｗｃに乗算した電流を加算した電流が半導体レーザＬＤｋに供給される。また、制御回路４からの制御信号ＳＣｋがローレベルである場合は、デジタルデータ信号ＣＯＤＥｋに関係なくＰＭＯＳトランジスタＭＤ０〜ＭＤ６はそれぞれオフして遮断状態になると共に、ＰＭＯＳトランジスタＭＤ７がオフして遮断状態になり、スイッチ電流Ｉｓｗｋの出力が停止する。

例えば、ＮＭＯＳトランジスタＭＢ０〜ＭＢ９の各トランジスタサイズは、ＮＭＯＳトランジスタＭＢ０を１とすると、任意のＮＭＯＳトランジスタＭＢｈ（ｈ＝０〜９）は、ＮＭＯＳトランジスタＭＢ０の２^ｈ倍のトランジスタサイズを有している。同様に、ＰＭＯＳトランジスタＭＣ０〜ＭＣ６の各トランジスタサイズは、ＰＭＯＳトランジスタＭＣ０を１とすると、任意のＰＭＯＳトランジスタＭＣｉ（ｉ＝０〜６）は、ＰＭＯＳトランジスタＭＣ０の２^ｉ倍のトランジスタサイズを有している。また、ＰＭＯＳトランジスタＭＣ７のトランジスタサイズはＰＭＯＳトランジスタＭＣ０の３３６倍であり、ＰＭＯＳトランジスタＭ１のトランジスタサイズはＰＭＯＳトランジスタＭＣ０の４００倍である。

ここで、半導体レーザＬＤ１〜ＬＤｎに対する設定発光量には幅があり、例えばスイッチ電流の設定範囲が１.２５ｍＡ〜５ｍＡであるとする。仮に、半導体レーザＬＤ１〜ＬＤｎの発光量の設定分解能が０.５％以下であるようにするためには、スイッチ電流の設定分解能が０.５％以下である必要がある。Ｄ／Ａコンバータの最大出力電流を５ｍＡとし、スイッチ電流の最小設定値である１.２５ｍＡを出力する場合でも、少なくとも２００ステップ（０.５％、６.２５μＡ分解能）必要である。また、スイッチ電流が１.２５ｍＡで２５０ステップ（０.４％、５μＡ分解能）の設定にすると、スイッチ電流が５ｍＡのときでは１０００ステップ（５ｍＡ／５μＡ）必要になる。すなわち、スイッチ電流値を設定するＤ／Ａコンバータは、１０ビットの分解能が必要になり、共通スイッチ電流生成回路２は、１０ビットのＤ／Ａコンバータをなしている。

共通スイッチ電流Ｉｓｗｃが０〜５ｍＡで、共通スイッチ電流Ｉｓｗｃが１.２５ｍＡに設定されたときのＤＡＣコードは２５６であり、０.４％の分解能を有している。前記のように、共通スイッチ電流生成回路２と、各スイッチ電流生成回路ＳＩ１〜ＳＩｎは、カレントミラー回路で接続されている。トランジスタサイズ比は、共通スイッチ電流生成回路２のＰＭＯＳトランジスタＭ１が４００であるのに対して、各スイッチ電流生成回路ＳＩ１〜ＳＩｎの各ＰＭＯＳトランジスタＭＣ７は３３６であり、制御回路４から出力される制御信号ＳＣ１〜ＳＣｎがハイレベルである間は、該各ＰＭＯＳトランジスタＭＣ７はそれぞれ常時オンしている。

このため、各スイッチ電流生成回路ＳＩ１〜ＳＩｎにおけるＰＭＯＳトランジスタＭＣ０〜ＭＣ６から出力される電流が、対応するデジタルデータ信号ＣＯＤＥ１〜ＣＯＤＥｎの各データ信号Ｄ０〜Ｄ６によって選択されて対応する半導体レーザＬＤ１〜ＬＤｎに出力される。このように、各スイッチ電流生成回路ＳＩ１〜ＳＩｎは、それぞれ７ビットのＤ／Ａコンバータをなしており、共通スイッチ電流Ｉｓｗｃの−１６％〜＋１６％範囲を０.２５％の分解能で制御して各スイッチ電流Ｉｓｗ１〜Ｉｓｗｎを生成して出力する。

具体的には、デジタルデータ信号ＣＯＤＥｋと比例定数αｋとの関係例は、下記（表１）のようになる。デジタルデータ信号ＣＯＤＥ１〜ＣＯＤＥｎの各データ信号Ｄ０〜Ｄ６による分解能は、１／４００＝０.２５％になる。
（表１）

４０ビームのマルチビームレーザにおいて、スイッチ電流の設定範囲が１.２５ｍＡ〜５ｍＡであり、スイッチ電流の設定分解能が０.５％以下になるようにするには、従来技術の場合、１０ビットのＤ／Ａコンバータが４０個必要であったが、本発明では、前記のように、１０ビットのＤ／Ａコンバータが１個と、７ビットのＤ／Ａコンバータが４０個で実現することできるため、チップサイズやチップコストを低減させることができる。更に、各半導体レーザの発光量を同じ比率で変更する場合、スイッチ電流生成回路ＳＩ１〜ＳＩｎへのデジタルデータ信号ＣＯＤＥ１〜ＣＯＤＥｎを変更せず、共通スイッチ電流生成回路２へのデジタルデータ信号ＣＯＤＥｃのみを変更すればよく、デジタルデータを演算する演算回路は共通スイッチ電流生成回路２用に設けるだけでよく、更にチップサイズやチップコストを低減させることができる。

例えば、デジタルデータ信号ＣＯＤＥｃが示すコードを５１２から２５６に変えると各半導体レーザの発光量も半分になるという動作について、ｎ＝３の場合を例にして説明する。
半導体レーザＬＤ１〜ＬＤ３に供給されるバイアス電流Ｉｂ１〜Ｉｂ３がすべて１ｍＡで等しく、デジタルデータ信号ＣＯＤＥｃが示すコードが５１２でデジタルデータ信号ＣＯＤＥ１〜ＣＯＤＥ３が「１００００００ｂ」のときに各スイッチ電流Ｉｓｗ１〜Ｉｓｗ３はそれぞれ２ｍＡになるとする。

微分効率は半導体レーザＬＤ１〜ＬＤ３ごとに異なり、下記（表２）のように、スイッチ電流で補正して各半導体レーザの発光量が同じになるようにしている。また、図９及び図１０は、半導体レーザの駆動電流と発光量との関係例を示した図であり、図９は比例定数αによるスイッチ電流の補正動作を示しており、図１０は共通スイッチ電流を半分（Ｉｓｗｃ→Ｉｓｗｃ／２）に変更したときの場合を示している。
（表２）

なお、図８では、共通スイッチ電流生成回路２から各スイッチ電流生成回路ＳＩ１〜ＳＩｎにそれぞれＰＭＯＳトランジスタＭ１のゲート電圧Ｖｃｏｍを出力して共通スイッチ電流Ｉｓｗｃを出力する構成をなすようにした場合を例にして説明したが、共通スイッチ電流生成回路２から各スイッチ電流生成回路ＳＩ１〜ＳＩｎにそれぞれ共通スイッチ電流Ｉｓｗｃを直接供給するようにしてもよく、このようにした場合、図８において、共通スイッチ電流生成回路２からＰＭＯＳトランジスタＭ１をなくし、ＰＭＯＳトランジスタＭ１をスイッチ電流生成回路ＳＩ１〜ＳＩｎにそれぞれ設けるようにすればよい。

また、図８の回路では、共通スイッチ電流生成回路２から共通スイッチ電流Ｉｓｗｃの情報を電圧Ｖｃｏｍで、各スイッチ電流生成回路ＳＩ１〜ＳＩｎにそれぞれ伝えている。このようにすると、共通スイッチ電流生成回路２と各スイッチ電流生成回路ＳＩ１〜ＳＩｎを１つのＩＣに集積した場合、これらの各回路は通常離れた位置に配置される。このため、共通スイッチ電流生成回路２の電源電圧Ｖｃｃと各スイッチ電流生成回路ＳＩ１〜ＳＩｎの各電源電圧Ｖｃｃが変動した場合、前記電流情報が正しく各スイッチ電流生成回路ＳＩ１〜ＳＩｎに伝わらない可能性があった。このような問題を解決するために、図８を図１１のようにすればよい。なお、図１１では、図８と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略し、図８との相違点のみ説明する。

図１１における図８との相違点は、共通スイッチ電流生成回路２において、ＮＭＯＳトランジスタＭＡ０〜ＭＡ９及びＭＢ０〜ＭＢ１０をそれぞれＰＭＯＳトランジスタに変えると共にＮＭＯＳトランジスタＭ２，ＭＥ１〜ＭＥｎを追加し、各スイッチ電流生成回路ＳＩ１〜ＳＩｎに図８のＰＭＯＳトランジスタＭ１をそれぞれ追加したことにある。
図１１において、共通スイッチ電流生成回路２は、ＰＭＯＳトランジスタＭＡ０〜ＭＡ９，ＭＢ０〜ＭＢ１０、ＮＭＯＳトランジスタＭ２，ＭＥ１〜ＭＥｎ及び定電流源２１で構成されている。また、スイッチ電流生成回路ＳＩ１〜ＳＩｎは、それぞれＰＭＯＳトランジスタＭ１、ＭＣ０〜ＭＣ７及びＭＤ０〜ＭＤ７で構成されている。

図１１の共通スイッチ電流生成回路２において、ＰＭＯＳトランジスタＭＢ０〜ＭＢ１０はカレントミラー回路を形成しており、ＰＭＯＳトランジスタＭＢ０〜ＭＢ１０において、各ソースはそれぞれ電源電圧Ｖｃｃに接続され、各ゲートは接続されて該接続部はＰＭＯＳトランジスタＭＢ１０のドレインに接続されている。ＰＭＯＳトランジスタＭＢ１０のドレインと接地電圧との間には定電流源２１が接続されている。ＮＭＯＳトランジスタＭ２において、ソースは接地電圧に接続され、ゲートはドレインに接続されている。ＮＭＯＳトランジスタＭ２のドレインとＰＭＯＳトランジスタＭＢ０〜ＭＢ９の各ドレインとの間には、ＰＭＯＳトランジスタＭＡ０〜ＭＡ９が対応して接続されている。ＰＭＯＳトランジスタＭＡ０〜ＭＡ９の各ゲートには、制御回路４からのデジタルデータ信号ＣＯＤＥｃのデータ信号Ｄ０〜Ｄ９が対応して入力されている。

ＮＭＯＳトランジスタＭ２及びＭＥ１〜ＭＥｎはカレントミラー回路を形成しており、ＮＭＯＳトランジスタＭＥ１〜ＭＥｎにおいて、各ソースはそれぞれ接地電圧に接続され、各ゲートは接続されて該接続部がＮＭＯＳトランジスタＭ２のゲートに接続されている。ＮＭＯＳトランジスタＭＥ１〜ＭＥｎの各ドレインからの電流Ｉ１〜Ｉｎが、対応するスイッチ電流生成回路ＳＩ１〜ＳＩｎの各ＰＭＯＳトランジスタＭ１のドレインに供給される。このように、共通スイッチ電流Ｉｓｗｃの電流情報を電流Ｉ１〜Ｉｎで各スイッチ電流生成回路ＳＩ１〜ＳＩｎに伝えるようにしたことから、電源電圧Ｖｃｃが変動しても共通スイッチ電流Ｉｓｗｃの電流情報を各スイッチ電流生成回路ＳＩ１〜ＳＩｎに正確に伝えることができる。なお、電源電圧Ｖｃｃの変動が無視できる場合は、ＮＭＯＳトランジスタＭＥ２〜ＭＥｎをなくし、ＮＭＯＳトランジスタＭＥ１からの電流Ｉ１をスイッチ電流生成回路ＳＩ１〜ＳＩｎの各ＰＭＯＳトランジスタＭ１のドレインにそれぞれ供給するようにしてもよい。

次に、図１２は、前記半導体レーザ駆動装置１を使用した画像形成装置の例を示した概略図である。
図１２において、マルチビームレーザＬＤより照射されるレーザ光は、高速で定速回転する回転多面鏡（ポリゴンミラー）５１で偏向され、結像レンズとしてのｆθレンズ５２を通り、感光体５３の表面に集光結像する。偏向されたレーザ光は、感光体５３が回転する方向と直交する方向（主走査方向）に露光走査され、画像信号のライン単位の記録を行う。感光体５３の回転速度と記録密度に対応した所定の周期で主走査を繰り返すことによって、感光体５３の表面上に画像（静電潜像）が形成される。

また、感光体５３の一端近傍のレーザビームが照射される位置に、主走査同期信号を発生するビームセンサ５４が配置されている。該主走査同期信号をもとに主走査方向の画像記録タイミングの制御及び画像信号の入出力を行うための制御信号の生成が行われる。マルチビームレーザＬＤのしきい値電流及び発光電流の検出を一定の時間間隔で行い、しきい値電流は温度の変動を受けるため、印刷枚数や印刷ドット数をカウントして温度変化を予測して前記検出を行うようにしてもよい。パワー検出手段としては、レーザビームを光量測定のためのモニタビームと感光体上を走査するための走査ビームに分離する方法と、感光体５３の一端近傍のレーザビームを照射される位置に、受光素子５５を配置し実際の感光体５３上のパワーを検出する方法がある。なお、ＣＰＵ５６からはリセット信号やしきい値電流発光電流検出開始信号が前記半導体レーザ駆動装置１に入力され、画像入力装置５７からは、発光信号、光量制御実行信号が前記半導体レーザ駆動装置１にそれぞれ入力される。

このように、本第１の実施の形態における半導体レーザ駆動装置は、制御回路４からのデジタルデータ信号ＣＯＤＥｃに応じてＤ／Ａコンバータをなす共通スイッチ電流生成回路２で生成された共通スイッチ電流Ｉｓｗｃを基にして、制御回路４から出力されるデジタルデータ信号ＣＯＤＥ１〜ＣＯＤＥｎに応じた各スイッチ電流Ｉｓｗ１〜ＩｓｗｎをＤ／Ａコンバータをなすスイッチ電流生成回路ＳＩ１〜ＳＩｎでそれぞれ生成するようにした。このことから、スイッチ電流生成回路ＳＩ１〜ＳＩｎをなすＤ／Ａコンバータの回路規模を小さくすることができ、集積化を行った際のチップサイズやチップコストを低減させることができると共に、実装及び製造歩留等の改善を図ることができる。

マルチビームレーザにおける発光電流のばらつきを示した図である。 本発明の第１の実施の形態における半導体レーザ駆動装置の構成例を示したブロック図である。 制御回路４による共通スイッチ電流Ｉｓｗｃの設定動作例を示したフローチャートである。 制御回路４による各比例定数α１〜αｎの算出動作例を示したフローチャートである。 制御回路４による半導体レーザＬＤ１〜ＬＤｎの発光量補正動作例を示したフローチャートである。 スイッチ電流とバイアス電流の供給制御例を示したタイミングチャートである。 スイッチ電流とバイアス電流の他の供給制御例を示したタイミングチャートである。 図２の半導体レーザ駆動装置１の回路例を示した図である。 比例定数αによるスイッチ電流の補正動作例を示した図である。 共通スイッチ電流を半分に変更したときの動作例を示した図である。 図２の半導体レーザ駆動装置１の他の回路例を示した図である。 半導体レーザ駆動装置１を使用した画像形成装置の構成例を示した概略図である。 従来の半導体レーザ駆動装置の構成例を示したブロック図である。

符号の説明

１ 半導体レーザ駆動装置
２ 共通スイッチ電流生成回路
３ 光量検出回路
４ 制御回路
１１ 電流‐電圧変換回路
１２ Ａ／Ｄコンバータ
ＳＩ１〜ＳＩｎ スイッチ電流生成回路
ＢＩ１〜ＢＩｎ バイアス電流生成回路
ＳＷ１〜ＳＷｎ スイッチ
ＰＤ フォトダイオード
ＬＤ１〜ＬＤｎ 半導体レーザ

Claims (12)

1. 半導体レーザのしきい値電流以下のバイアス電流とスイッチ電流を加算した駆動電流により各半導体レーザを駆動し、該各半導体レーザの発光量が所望の値になるように該各半導体レーザに供給する電流を制御する半導体レーザ駆動装置において、
   入力された信号に応じた値の共通スイッチ電流を生成する共通スイッチ電流生成回路部と、
   該共通スイッチ電流生成回路部で生成された共通スイッチ電流を基にして、入力された信号に応じた値の前記スイッチ電流を生成する、前記各半導体レーザに対応して設けられた各スイッチ電流生成回路部と、
   入力された制御信号に応じて、対応する該スイッチ電流生成回路部で生成されたスイッチ電流の対応する前記半導体レーザへの出力制御を行う各スイッチ回路部と、
   前記バイアス電流を生成して対応する前記半導体レーザに出力する各バイアス電流生成回路部と、
   前記各半導体レーザの発光量の検出を行い、該検出した各発光量が所望の値になるように前記共通スイッチ電流生成回路部、前記各スイッチ電流生成回路部及び前記各スイッチ回路部の動作制御を行う制御回路部と、
   を備えることを特徴とする半導体レーザ駆動装置。
2. 前記制御回路部は、前記各半導体レーザの発光量を変える場合、前記共通スイッチ電流生成回路部に対して、前記共通スイッチ電流を該変化量に応じた値に変えさせることを特徴とする請求項１記載の半導体レーザ駆動装置。
3. 前記制御回路部は、前記各スイッチ電流生成回路部に対して、対応して設定された比例定数を前記共通スイッチ電流に乗算した値の前記スイッチ電流を生成させることを特徴とする請求項２記載の半導体レーザ駆動装置。
4. 前記制御回路部は、前記各半導体レーザの発光量を変える場合、前記各スイッチ電流生成回路部に対して、前記各比例定数を該変化量に応じた値に変えさせることを特徴とする請求項３記載の半導体レーザ駆動装置。
5. 前記制御回路部は、前記各比例定数の設定範囲がそれぞれ同じである場合、該各比例定数の平均値が該設定範囲の中心値になるように、前記共通スイッチ電流の電流値の決定を行うことを特徴とする請求項３又は４記載の半導体レーザ駆動装置。
6. 前記制御回路部は、前記各比例定数の設定範囲がそれぞれ同じである場合、該各比例定数の最大値と最小値の中心値が該設定範囲の中心値になるように、前記共通スイッチ電流の電流値の決定を行うことを特徴とする請求項３又は４記載の半導体レーザ駆動装置。
7. 前記共通スイッチ電流生成回路部は、Ｄ／Ａコンバータで構成され、前記制御回路部から入力されたデジタルデータ信号に応じた値の前記共通スイッチ電流を生成することを特徴とする請求項１、２、３、４、５又は６記載の半導体レーザ駆動装置。
8. 前記各スイッチ電流生成回路部は、それぞれＤ／Ａコンバータで構成され、前記共通スイッチ電流を基にして、前記制御回路部から入力されたデジタルデータ信号に応じた値の前記スイッチ電流をそれぞれ生成することを特徴とする請求項１、２、３、４、５、６又は７記載の半導体レーザ駆動装置。
9. 前記各バイアス電流生成回路部は、それぞれＤ／Ａコンバータで構成されることを特徴とする請求項１、２、３、４、５、６、７又は８記載の半導体レーザ駆動装置。
10. 前記制御回路部は、
    前記各半導体レーザの発光量の検出を行い、検出した光量に応じた電流を生成して出力する受光素子と、
    該受光素子から出力された電流を電圧に変換して出力する電流‐電圧変換回路と、
    該電流‐電圧変換回路からの出力電圧をＡ／Ｄ変換して出力するＡ／Ｄ変換回路と、
    該Ａ／Ｄ変換回路からの出力信号から前記各半導体レーザの発光量の検出を行い、該検出した各発光量が所望の値になるように前記共通スイッチ電流生成回路部、前記各スイッチ電流生成回路部及び前記各スイッチ回路部の動作制御を行う制御回路と、
    を備えることを特徴とする請求項１、２、３、４、５、６、７、８又は９記載の半導体レーザ駆動装置。
11. 前記共通スイッチ電流生成回路部、各スイッチ電流生成回路部、各スイッチ回路部、各バイアス電流生成回路部及び制御回路は、１つのＩＣに集積されることを特徴とする請求項１０記載の半導体レーザ駆動装置。
12. 請求項１から１１のいずれかに記載の半導体レーザ駆動装置を備えた画像形成装置。

Images