JP3880914B2 - 半導体レーザ駆動装置、半導体レーザ駆動方法及び半導体レーザ駆動装置を使用した画像形成装置 - Google Patents
半導体レーザ駆動装置、半導体レーザ駆動方法及び半導体レーザ駆動装置を使用した画像形成装置 Download PDFInfo
- Publication number
- JP3880914B2 JP3880914B2 JP2002318108A JP2002318108A JP3880914B2 JP 3880914 B2 JP3880914 B2 JP 3880914B2 JP 2002318108 A JP2002318108 A JP 2002318108A JP 2002318108 A JP2002318108 A JP 2002318108A JP 3880914 B2 JP3880914 B2 JP 3880914B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- semiconductor laser
- light emission
- circuit unit
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G15/00—Apparatus for electrographic processes using a charge pattern
- G03G15/22—Apparatus for electrographic processes using a charge pattern involving the combination of more than one step according to groups G03G13/02 - G03G13/20
- G03G15/32—Apparatus for electrographic processes using a charge pattern involving the combination of more than one step according to groups G03G13/02 - G03G13/20 in which the charge pattern is formed dotwise, e.g. by a thermal head
- G03G15/326—Apparatus for electrographic processes using a charge pattern involving the combination of more than one step according to groups G03G13/02 - G03G13/20 in which the charge pattern is formed dotwise, e.g. by a thermal head by application of light, e.g. using a LED array
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
- G11B7/125—Optical beam sources therefor, e.g. laser control circuitry specially adapted for optical storage devices; Modulators, e.g. means for controlling the size or intensity of optical spots or optical traces
- G11B7/126—Circuits, methods or arrangements for laser control or stabilisation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
- G11B7/125—Optical beam sources therefor, e.g. laser control circuitry specially adapted for optical storage devices; Modulators, e.g. means for controlling the size or intensity of optical spots or optical traces
- G11B7/126—Circuits, methods or arrangements for laser control or stabilisation
- G11B7/1263—Power control during transducing, e.g. by monitoring
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G15/00—Apparatus for electrographic processes using a charge pattern
- G03G15/04—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
- G03G15/043—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material with means for controlling illumination or exposure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/068—Stabilisation of laser output parameters
- H01S5/0683—Stabilisation of laser output parameters by monitoring the optical output parameters
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Semiconductor Lasers (AREA)
- Laser Beam Printer (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、レーザプリンタの光書き込み、光データ通信、光ディスク等に使用される半導体レーザの駆動制御を行う半導体レーザ駆動装置及びその半導体レーザ駆動方法、並びに半導体レーザ駆動装置を使用した画像形成装置に関するものである。
【０００２】
【従来の技術】
従来の半導体レーザの駆動回路は、無バイアス方式と有バイアス方式に大別される。無バイアス方式とは、半導体レーザのバイアス電流を０に設定し、入力信号に対応するパルス電流で半導体レーザを駆動する方式である。これに対して、有バイアス方式とは、半導体レーザのバイアス電流を半導体レーザの発振しきい値電流に設定し、常時該バイアス電流を流しながら、入力信号に対応するパルス電流を前記バイアス電流に加えて半導体レーザを駆動する方式である。
【０００３】
発振しきい値電流の大きな半導体レーザを前記無バイアス方式で駆動する場合、入力信号に対応する駆動電流が半導体レーザに入力されても、該半導体レーザは、レーザ発振が可能な濃度のキャリアが生成されるまでにある程度の時間を要し、発光するまでに遅延時間が生じる。入力信号が発光遅延時間より十分大きく発光遅延量が無視できる場合は問題ないが、レーザプリンタ、光ディスク装置、デジタル複写機等で半導体レーザを高速に駆動したい場合は、所望の発光時間よりも短い時間の半導体レーザの発光しか得ることができなかった。
【０００４】
そこで、半導体レーザの発光遅延時間を小さくするために、半導体レーザにあらかじめ発振しきい値電流を流す有バイアス方式が提案されていた。該有バイアス方式は、あらかじめ半導体レーザに該発振しきい値電流を流していることから、前記発光遅延時間をなくすことができる。しかし、半導体レーザは、消灯中であっても、常時、発振しきい値付近で微少に発光（通常は２００μＷ〜３００μＷ）しているため、光通信の場合は消光比が小さくなり、レーザプリンタ及びディジタル複写機等の場合には、地肌汚れの原因になっていた。
【０００５】
このため、光通信の分野では、基本的には無バイアス方式を使用し、半導体レーザを発光させる直前に発振しきい値電流を流す構成が提案されている（例えば、特許文献１及び特許文献２参照。）。ところが、最近では、レーザプリンタ及びデジタル複写機等において、更なる高解像度化を求めて、６５０ｎｍの赤色半導体レーザや、４００ｎｍの紫外半導体レーザ等を用いたシステムが実用化され始めている。これらの半導体レーザは従来の１.３μｍ、１.５μｍ及び７８０ｎｍ帯の半導体レーザに比べ、レーザ発振が可能な濃度のキャリアが生成されるまでに、多くの時間を要する特性を有しており、このような方法を用いても、所望の発光時間よりも短い時間の半導体レーザの発光しか得ることができないという問題があった。
【０００６】
このような問題を解決するために、本願出願人は、図１３に示すように、レーザダイオードＬＤに対して、バイアス電流生成回路１１１から常時出力されるバイアス電流Ｉｂｉ、レーザダイオードＬＤの発光量を所望の値にするために電圧−電流変換回路１０４から出力される電流であるサンプルホールド電流Ｉｓｈ、及び初期化回路１０８から入力されるディジタルデータに応じた電流を出力する電流出力型のＤ／Ａコンバータ（以下、ＤＡＣと呼ぶ）で構成された発光電流生成回路１１０の出力電流である発光電流Ｉｄａｃの和電流を供給して駆動する方式を提案している。
【０００７】
バイアス電流Ｉｂｉは１ｍＡ程度のわずかな電流であり、発光電流Ｉｄａｃは、初期化回路１０８による初期化動作によってレーザダイオードＬＤの発光特性が調べられて設定される。サンプルホールド電流Ｉｓｈは、レーザダイオードＬＤの発光量に応じてフォトダイオードＰＤから出力されるモニタ電流を可変抵抗１１２で電圧に変換されて得られる電圧Ｖｐｄが所定の基準電圧ＶｒになるようにＡＰＣ制御（Auto Power Control）が行われて設定される。
【０００８】
図１４は、図１３で示した各信号のタイミングチャートであり、図１４を用いて図１３の半導体レーザ駆動装置の動作について説明する。
レーザダイオードＬＤに対して発光制御を行うために外部から入力される発光入力信号Ｓｉは、制御回路１０９で遅延されて発光オン信号Ｓａとなって発光電流生成回路１１０に出力される。制御回路１０９から出力されるＳＷ制御信号Ｓｂは、発光入力信号Ｓｉがアサートされると同時にアサートされ、発光オン信号Ｓａがディアサートされるまでアサート状態を保つ。
【０００９】
ＬＤ駆動電流Ｉｏｐは、レーザダイオードＬＤを駆動する電流であり、発光電流Ｉｄａｃ、サンプルホールド電流Ｉｓｈ及びバイアス電流Ｉｂｉの和電流である。発光入力信号Ｓｉがハイ（Ｈｉｇｈ）レベルに立ち上がるまでは、レーザダイオードＬＤにはバイアス電流Ｉｂｉだけが供給されている。発光入力信号Ｓｉがハイレベルに立ち上がってアサートされると直ちにサンプルホールド電流Ｉｓｈが加算され、レーザダイオードＬＤには、バイアス電流Ｉｂｉにサンプルホールド電流Ｉｓｈが加算された電流が供給される。このときのサンプルホールド電流Ｉｓｈは、レーザダイオードＬＤの発振しきい値電流Ｉｔｈからバイアス電流Ｉｂｉを引いた電流値になる。
【００１０】
次に、発光入力信号Ｓｉがハイレベルになってから所定の時間経過後にハイレベルに立ち上がってアサートされた発光オン信号Ｓａによって、発光電流生成回路１１０は、初期化回路１０８から入力されたディジタルデータ信号ＳＤに応じた電流値Ｉηの発光電流Ｉｄａｃが発光電流としてＬＤ駆動電流Ｉｏｐに加算され、レーザダイオードＬＤから所望の発光量を得ることができる。このように、レーザダイオードＬＤがバイアス電流Ｉｂｉで活性化されインピーダンスが小さくなっているため、レーザダイオードＬＤは、発振しきい値電流Ｉｔｈに対する応答特性が改善され、レーザダイオードＬＤから所望のパルス幅の発光パルスを得ることができる。
【００１１】
【特許文献１】
特開平４−２８３９７８号公報
【００１２】
【特許文献２】
特開平９−８３０５０号公報
【００１３】
【発明が解決しようとする課題】
しかし、図１５で示すように、周囲温度が上昇すると、レーザダイオードＬＤの発光特性が変化し、まず、レーザダイオードＬＤの発振しきい値電流Ｉｔｈが大きく増加する。更に、発振しきい値電流Ｉｔｈから所望の発光出力が得られるまでの発光電流Ｉｄａｃの電流値Iηは、微分効率が小さくなるために増加する。このことから、高温時には、発光電流Ｉｄａｃの電流値Ｉηを大きくする必要がある。なお、図１５では、（ａ）は常温での初期化動作を行ったときの各電流値を示しており、（ｂ）は、周囲温度が高温に推移したときの各電流値を示しており、（ｃ）は高温での初期化動作を行ったときの各電流値を示している。
【００１４】
初期化回路１０８は、常温時の初期化動作によってレーザダイオードＬＤの特性を調べ、発光電流生成回路１１０に対して、得られた特性に応じた電流値Ｉηの発光電流Ｉｄａｃを出力させる。常温時のレーザダイオードＬＤにおける発振しきい値電流Ｉｔｈの電流値をＩｔｈＡとし、常温時の初期化動作によって設定された発光電流Ｉｄａｃの電流値をＩηＡとし、常温時のサンプルホールド電流Ｉｓｈの電流値をＩｓｈＡとする。この場合、ＩｔｈＡ＝ＩｓｈＡ＋Ｉｂｉが成り立つ。
【００１５】
常温時の初期化後に周囲温度が高温になった場合にレーザダイオードＬＤから所望の発光量が得られるようにするには、周囲温度の上昇に伴う微分効率の減少によって発光電流Ｉｄａｃの電流値Iηが増加した分は、サンプルホールド電流Ｉｓｈを増加させる必要がある。図１５の（ｂ）で示すように、サンプルホールド電流ＩｓｈがＩｓｈＡからＩｓｈＡａに増加しており、これは、設定された発光電流Ｉｄａｃの電流値ＩηＡが初期化回路１０８による初期化動作を行わないと変わらないためである。
【００１６】
この場合、サンプルホールド電流ＩｓｈによってＡＰＣ制御が行われるため、サンプルホールド電流Ｉｓｈとバイアス電流Ｉｂｉの和（ＩｓｈＡａ＋Ｉｂｉ）がレーザダイオードＬＤの高温時における発振しきい値電流値ＩｔｈＢを超えている。このことから、図１４で示すように、発光電流ＩｄａｃをレーザダイオードＬＤに供給しなくてもレーザダイオードＬＤが発光してしまうことになる。このような現象がたとえ短時間であっても発生することにより、レーザプリンタ等における地肌汚れ等の原因になっていた。このような状態は、初期化回路１０８が次の初期化、例えば図１５で示した（ｃ）の高温再初期化を行うまで続いてしまい、また、初期化回路１０８による初期化動作はシステムの制約から、温度変化に合わせて頻繁に行うことができなかった。
【００１７】
本発明は、上記のような問題を解決するためになされたものであり、周囲温度が上昇してレーザダイオードの発振しきい値電流が増加しても、バイアス電流と発振しきい値電流だけでは半導体レーザが発光しないようにすることができる半導体レーザ駆動装置、半導体レーザ駆動方法及び半導体レーザ駆動装置を使用した画像形成装置を得ることを目的とする。
【００１８】
【課題を解決するための手段】
この発明に係る半導体レーザ駆動装置は、所望の発光量が得られるように半導体レーザに供給する電流を制御して、該半導体レーザの駆動制御を行う半導体レーザ駆動装置において、
前記半導体レーザの発振しきい値電流未満の所定の第１電流を生成して該半導体レーザに常時出力する第１電流生成回路部と、
入力された信号に応じた、前記半導体レーザを発光させるための第２電流を生成して前記半導体レーザに出力する第２電流生成回路部と、
前記半導体レーザの発光量を検出し、該発光量が所定値になるように第３電流を生成して該半導体レーザに出力する第３電流生成回路部と、
前記第２電流生成回路部に対して、所定の補助電流を生成させて前記半導体レーザに出力させる補助電流制御回路部と、
前記半導体レーザの発光特性の検出を行う初期化動作を行い、該検出した発光特性から得られた前記第２電流の電流値を示す信号を前記第２電流生成回路部に出力する初期化回路部と、
を備え、
前記第３電流生成回路部は、前記第１電流、第２電流、第３電流及び補助電流の和電流による半導体レーザの発光量が所定値になるように、前記第３電流を生成して出力するものである。
【００１９】
具体的には、前記初期化回路部は、常温時と所定の高温時にそれぞれ前記初期化動作を行い、前記補助電流制御回路部に対して、前記補助電流が常温時と該高温時において半導体レーザから同一の発光量が得られるそれぞれの第２電流の差電流以上になるように前記第２電流生成回路部に該補助電流を生成させるようにした。
【００２０】
この場合、前記第２電流生成回路部は、所定の基準電流を生成し、入力されたディジタル信号に応じて該基準電流を基に生成した電流を出力する電流出力型のＤ／Ａコンバータで構成され、前記補助電流制御回路部は、該Ｄ／Ａコンバータの基準電流に所定の電流を加えるようにしてもよい。
【００２１】
また、前記補助電流制御回路部は、電流出力型のＤ／Ａコンバータで構成されるようにしてもよい。
【００２２】
前記第１電流生成回路部、第２電流生成回路部、第３電流生成回路部、補助電流制御回路部及び初期化回路部は１つのＩＣに集積されるようにしてもよい。
【００２３】
また、この発明に係る半導体レーザ駆動装置は、所望の発光量が得られるように半導体レーザに供給する電流を制御して、該半導体レーザの駆動制御を行う半導体レーザ駆動装置において、
前記半導体レーザの発振しきい値電流未満の所定の第１電流を生成して該半導体レーザに常時出力する第１電流生成回路部と、
入力された信号に応じた、前記半導体レーザを発光させるための第２電流を生成して前記半導体レーザに出力する第２電流生成回路部と、
前記半導体レーザの発光量を検出し、該発光量が所定値になるように第３電流を生成して該半導体レーザに出力する第３電流生成回路部と、
所定の補助電流を生成して前記半導体レーザに出力する補助電流生成回路部と、
前記半導体レーザの発光特性の検出を行う初期化動作を行い、該検出した発光特性から得られる前記第２電流の電流値を示す信号を前記第２電流生成回路部に出力する初期化回路部と、
を備え、
前記第３電流生成回路部は、前記第１電流、第２電流、第３電流及び補助電流の和電流による半導体レーザの発光量が所定値になるように、前記第３電流を生成して出力するものである。
【００２４】
具体的には、前記補助電流生成回路部は、常温時と所定の高温時において半導体レーザから同一の発光量が得られるそれぞれの第２電流の差電流以上になるように前記補助電流を生成するようにした。
【００２５】
この場合、前記補助電流生成回路部は、入力された信号に応じた電流値の補助電流を生成して前記半導体レーザに出力し、前記初期化回路部は、常温時と所定の高温時にそれぞれ前記初期化動作を行い、該補助電流生成回路部に対して、常温時と該高温時において半導体レーザから同一の発光量が得られるそれぞれの第２電流の差電流以上になるように前記補助電流を生成させるようにしてもよい。
【００２６】
また、前記第２電流生成回路部及び補助電流生成回路部は、所定の基準電流を生成し、入力されたディジタル信号に応じて該基準電流を基に生成した電流を出力する電流出力型のＤ／Ａコンバータでそれぞれ構成されるようにしてもよい。
【００２７】
前記第１電流生成回路部、第２電流生成回路部、第３電流生成回路部、補助電流生成回路部及び初期化回路部は１つのＩＣに集積されるようにしてもよい。
【００２８】
一方、前記初期化回路部は、初期化動作時において、前記第２電流生成回路部に対して第２電流及び補助電流の出力を停止させ、前記半導体レーザが所定値Ｐ１の１／Ｎの発光量で発光するように、前記第３電流生成回路部に対して第３電流を出力させた後、前記第２電流生成回路部に対して、第２電流のみを出力させると共に半導体レーザの発光量の検出を行って該半導体レーザの発光量が所定値Ｐ１になるまで該第２電流を増加させ、半導体レーザの発光量が所定値になった時点の第２電流値を記憶し、通常動作時に該記憶した第２電流値をＮ／（Ｎ−１）倍した電流を第２電流として出力させるようにした。
【００２９】
具体的には、前記第３電流生成回路部は、
半導体レーザの発光量を検出し、該検出した発光量を電圧に変換して出力する発光量検出回路と、
入力された電圧を電流に変換して前記半導体レーザに出力する電圧−電流変換回路と、
前記発光量検出回路からの出力電圧があらかじめ設定された所定値になるように該電圧−電流変換回路の入力電圧を制御して前記半導体レーザの発光量を制御する発光量制御回路と、
入力された制御信号に応じて、該発光量制御回路から出力された電圧の前記電圧−電流変回路への出力制御を行う第１スイッチ回路と、
前記発光量制御回路から該第１スイッチ回路を介して前記電圧−電流変換回路に出力された電圧を保持するホールドコンデンサと、
前記第１スイッチ回路の動作制御を行う制御回路と、
を備えるようにした。
【００３０】
この場合、前記初期化回路部は、前記初期化動作を行った直後の通常動作時には、前記ホールドコンデンサの充電電圧を放電させた後、前記制御回路の動作制御を行って、前記発光量制御回路から出力された電圧を前記電圧−電流変回路へ出力するように前記第１スイッチ回路を動作させるようにしてもよい。
【００３１】
また、前記発光量制御回路は、
所定の基準電圧を生成して出力する基準電圧発生回路と、
該基準電圧発生回路から出力され基準電圧を、入力された制御信号に応じた分圧比で分圧して出力する分圧回路と、
該分圧回路の出力電圧と該基準電圧との電圧を比較し、該比較結果を示す電圧を出力する電圧比較回路と、
を備え、
前記初期化回路部は、初期化動作時に、該分圧回路の分圧比を制御して、半導体レーザの発光量を変えるようにした。
【００３２】
また、この発明に係る半導体レーザ駆動方法は、所望の発光量が得られるように半導体レーザに供給する電流を制御して、該半導体レーザの駆動制御を行う半導体レーザ駆動装置の半導体レーザ駆動方法において、
前記半導体レーザの発振しきい値電流未満の所定の第１電流を生成し、
前記半導体レーザの発光特性の検出を行う初期化動作を行って検出した発光特性から得られた半導体レーザを発光させるための第２電流を生成し、
常温時と所定の高温時にそれぞれ前記初期化動作を行って常温時と該高温時に半導体レーザから同一の発光量が得られるそれぞれの第２電流の差電流以上になる補助電流を生成し、
前記半導体レーザの発光量を検出し、該発光量が所定値になるように第３電流を生成し、
前記第１電流、第２電流、第３電流及び補助電流の和電流を前記半導体レーザに出力して得られた該半導体レーザの発光量が所定値で一定になるように、前記第３電流を生成するようにした。
【００３３】
具体的には、前記初期化動作時に、
前記第２電流及び補助電流の半導体レーザへの出力を停止し、
前記半導体レーザが所定値Ｐ１の１／Ｎの発光量で発光するように前記第３電流生成して出力し、
前記第２電流のみを出力すると共に半導体レーザの発光量の検出を行って該半導体レーザの発光量が所定値Ｐ１になるまで該第２電流を増加させ、
半導体レーザの発光量が所定値になった時点の第２電流値を記憶するようにし、
通常動作時に、
前記記憶した第２電流値をＮ／（Ｎ−１）倍した電流を第２電流として前記半導体レーザに出力するようにした。
【００３４】
また、半導体レーザの発光量を電圧に変換し、
該変換した電圧と所定の基準電圧との電圧比較を行って該比較結果を示す電圧を生成し、
該比較結果を示す電圧を保持し、
該保持した電圧を電流に変換して前記第３電流を生成するようにしてもよい。
【００３５】
この場合、前記初期化動作を行った直後の通常動作時には、前記保持した電圧を低下させて前記第３電流を生成し、該第３電流を前記第１電流、第２電流及び補助電流と共に前記半導体レーザに出力するようにした。
【００３６】
また、この発明に係る画像形成装置は、所望の発光量が得られるように半導体レーザに供給する電流を制御して、該半導体レーザの駆動制御を行う半導体レーザ駆動装置を有する画像形成装置において、
前記半導体レーザ駆動装置は、
前記半導体レーザの発振しきい値電流未満の所定の第１電流を生成して該半導体レーザに常時出力する第１電流生成回路部と、
入力された信号に応じた、前記半導体レーザを発光させるための第２電流を生成して前記半導体レーザに出力する第２電流生成回路部と、
前記半導体レーザの発光量を検出し、該発光量が所定値になるように第３電流を生成して該半導体レーザに出力する第３電流生成回路部と、
前記第２電流生成回路部に対して、所定の補助電流を生成させて前記半導体レーザに出力させる補助電流制御回路部と、
前記半導体レーザの発光特性の検出を行う初期化動作を行い、該検出した発光特性から得られた前記第２電流の電流値を示す信号を前記第２電流生成回路部に出力する初期化回路部と、
を備え、
前記第３電流生成回路部は、前記第１電流、第２電流、第３電流及び補助電流の和電流による半導体レーザの発光量が所定値になるように、前記第３電流を生成して出力するものである。
【００３７】
また、この発明に係る画像形成装置は、所望の発光量が得られるように半導体レーザに供給する電流を制御して、該半導体レーザの駆動制御を行う半導体レーザ駆動装置を有する画像形成装置において、
前記半導体レーザ駆動装置は、
前記半導体レーザの発振しきい値電流未満の所定の第１電流を生成して該半導体レーザに常時出力する第１電流生成回路部と、
入力された信号に応じた、前記半導体レーザを発光させるための第２電流を生成して前記半導体レーザに出力する第２電流生成回路部と、
所定の補助電流を生成して前記半導体レーザに出力する補助電流生成回路部と、
前記半導体レーザの発光量を検出して該発光量が所定値になるように第３電流を生成し、該半導体レーザに出力する第３電流生成回路部と、
前記半導体レーザの発光特性の検出を行う初期化動作を行い、該検出した発光特性から得られる前記第２電流の電流値を示す信号を前記第２電流生成回路部に出力する初期化回路部と、
を備え、
前記第３電流生成回路部は、前記第１電流、第２電流、第３電流及び補助電流の和電流による半導体レーザの発光量が所定値になるように、前記第３電流を生成して出力するものである。
【００３８】
【発明の実施の形態】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における半導体レーザ駆動装置の例を示したブロック図である。
図１において、半導体レーザ駆動装置１は、演算増幅器２と、アナログスイッチ３と、演算増幅器２の出力電圧を記憶するホールドコンデンサ４と、電圧−電流変換回路５と、入力された制御信号に応じてスイッチングを行うスイッチ回路６と、可変抵抗７と、所定の基準電圧Ｖｒ１を生成して出力する基準電圧発生回路８とを備えている。
【００３９】
また、半導体レーザ駆動装置１は、アナログスイッチ３とスイッチ回路６の動作制御をそれぞれ行う制御回路９と、入力された制御信号Ｓ１に応じて基準電圧Ｖｒ１を分圧して出力する分圧回路１０と、入力されたディジタルデータ信号ＳＤ１に応じたレーザダイオードＬＤを発光させるための電流を出力する発光電流生成回路１１とを備えている。更に、半導体レーザ駆動装置１は、所定の定電流Ｉｂｉ（以下、バイアス電流Ｉｂｉと呼ぶ）を生成してレーザダイオードＬＤに出力するバイアス電流生成回路１２と、該発光電流生成回路１１の出力電流に所定の電流値である補助電流Ｉｓｕｂが加算されるように発光電流生成回路１１を制御するＩｓｕｂ制御回路１３と、制御回路９、分圧回路１０、発光電流生成回路１１及びＩｓｕｂ制御回路１３の動作制御をそれぞれ行ってレーザダイオードＬＤの発光特性を検出する所定の初期化動作を行う初期化回路１４とを備えている。
【００４０】
また、発光電流生成回路１１は、初期化回路１４から入力されるディジタルデータ信号ＳＤ１に応じた電流値ＩηにＩｓｕｂ制御回路１３からのＩｓｕｂ制御信号Ｓ５に応じた補助電流Ｉｓｕｂを加えた電流値の発光電流Ｉｄａｃを出力する。
一方、Ｉｓｕｂ制御回路１３は、初期化回路１４から入力されるディジタルデータ信号ＳＤ２に応じた補助電流Ｉｓｕｂを示すＩｓｕｂ制御信号Ｓ５を発光電流生成回路１１に出力し、発光電流生成回路１１は、該Ｉｓｕｂ制御信号Ｓ５に応じた補助電流Ｉｓｕｂを生成し、電流値Ｉηに該補助電流Ｉｓｕｂを加えた電流値の発光電流Ｉｄａｃを生成して出力する。
【００４１】
分圧回路１０には基準電圧発生回路８からの基準電圧Ｖｒ１が入力され、分圧回路１０は、初期化回路１４からの制御信号Ｓ１に応じた分圧比で基準電圧Ｖｒ１を分圧して演算増幅器２の非反転入力端に出力する。演算増幅器２の出力端はアナログスイッチ３の一端に接続され、アナログスイッチ３の他端は電圧−電流変換回路５に接続され、該接続部と接地電圧との間にはホールドコンデンサ４が接続されている。アナログスイッチ３は、制御回路９からＡＳＷ制御信号Ｓ２が入力され、該入力されたＡＳＷ制御信号Ｓ２に応じてスイッチングを行う。このことにより、アナログスイッチ３は、ホールドコンデンサ４の高圧側電圧（以下、ホールドコンデンサ４の電圧と呼ぶ）をホールドするために、ホールドコンデンサ４と演算増幅器２の出力端との接続の切断を行う。
【００４２】
電圧−電流変換回路５は、入力された電圧をサンプルホールド電流Ｉｓｈに変換してレーザダイオードＬＤに出力するものであり、スイッチ回路６を介してレーザダイオードＬＤのアノードに接続され、レーザダイオードＬＤのカソードは接地電圧に接続されている。スイッチ回路６は、制御回路９からＳＷ制御信号Ｓ３が入力され、該入力されたＳＷ制御信号Ｓ３に応じてスイッチングを行う。このことにより、スイッチ回路６は、レーザダイオードＬＤにサンプルホールド電流Ｉｓｈを供給するために、電圧−電流変換回路５とレーザダイオードＬＤとの接続制御を行う。一方、フォトダイオードＰＤのアノードは接地電圧に接続され、電源電圧ＶｄｄとフォトダイオードＰＤのカソードとの間に可変抵抗７が接続されている。また、フォトダイオードＰＤのアノードと可変抵抗７との接続部は演算増幅器２の非反転入力端に接続されている。
【００４３】
フォトダイオードＰＤは、レーザダイオードＬＤの発光量をモニタしレーザダイオードＬＤの発光量に比例した電流を可変抵抗７に供給する。可変抵抗７は、フォトダイオードＰＤから供給された電流を電圧Ｖｐｄに変換し、該電圧Ｖｐｄは演算増幅器２の非反転入力端に出力される。分圧回路１０の出力電圧をＶｄ１とすると、演算増幅器２は、入力された電圧Ｖｐｄが該電圧Ｖｄ１に等しくなるように、電圧−電流変換回路５に入力される電圧を制御してサンプルホールド電流Ｉｓｈを制御する。また、ホールドコンデンサ４の電圧は、演算増幅器２の出力電圧で充電されているため、演算増幅器２の出力電圧と同じである。アナログスイッチ３がオフすると、このときの演算増幅器２の出力電圧が、ホールドコンデンサ４に記憶される。
【００４４】
アナログスイッチ３とホールドコンデンサ４はサンプルホールド回路を形成しており、制御回路９は、ＡＰＣ期間中はアナログスイッチ３をオンにし、演算増幅器２の出力電圧でホールドコンデンサ４を充電する。ＡＰＣ動作が終了するとアナログスイッチ３をオフにして、演算増幅器２の出力電圧をホールドコンデンサ４にホールドする。ホールドコンデンサ４にホールドされた電圧に応じた電流が電圧−電流変換回路５で生成されて、スイッチ回路６を介してレーザダイオードＬＤに出力される。
【００４５】
初期化回路１４には、外部からリセット信号ＲＥＳ及び所定のクロック信号ＯＳＣがそれぞれ入力され、前記電圧Ｖｄ１及びＶｐｄがそれぞれ入力されている。また、初期化回路１４は、レーザダイオードＬＤの特性を検出してディジタルデータ信号ＳＤ１及びＳＤ２のディジタルデータを設定する初期化動作を行う場合、制御回路９及び分圧回路１０の動作制御を行うと共にホールドコンデンサ４の電圧を制御する。また、バイアス電流生成回路１２から出力されたレーザダイオードＬＤに対するバイアス電流Ｉｂｉ及び発光電流生成回路１１からの発光電流ＩｄａｃはそれぞれレーザダイオードＬＤのアノードに出力される。
【００４６】
なお、発光電流生成回路１１は第２電流生成回路部を、バイアス電流生成回路１２はバイアス電流生成回路部を、Ｉｓｕｂ制御回路１３は補助電流制御回路部をそれぞれなし、演算増幅器２、アナログスイッチ３、ホールドコンデンサ４、電圧−電流変換回路５、スイッチ回路６、可変抵抗７、基準電圧発生回路８、制御回路９及びフォトダイオードＰＤが第３電流生成回路部をなす。また、バイアス電流Ｉｂｉが第１電流を、発光電流Ｉｄａｃが第２電流を、サンプルホールド電流Ｉｓｈが第３電流をそれぞれなす。更に、可変抵抗７及びフォトダイオードＰＤは発光量検出回路を、演算増幅器２、基準電圧発生回路８及び分圧回路１０は発光量制御回路を、演算増幅器２は電圧比較回路を、アナログスイッチ３は第１スイッチ回路をそれぞれなす。言うまでもなく、レーザダイオードＬＤは半導体レーザをなす。
【００４７】
図２は、図１で示した各信号のタイミングチャートであり、図２を用いて図１の半導体レーザ駆動装置１の動作について説明する。
レーザダイオードＬＤに対して発光制御を行うために外部から入力される発光入力信号Ｓｉは、制御回路９で遅延されて発光オン信号Ｓ４となって発光電流生成回路１１に出力される。制御回路９から出力されるＳＷ制御信号Ｓ３は、発光入力信号Ｓｉがアサートされると同時にアサートされ、発光オン信号Ｓ４がディアサートされるまでアサート状態を保つ。
【００４８】
ＬＤ駆動電流Ｉｏｐは、レーザダイオードＬＤを駆動する電流であり、発光電流Ｉｄａｃ、サンプルホールド電流Ｉｓｈ及びバイアス電流Ｉｂｉの和電流である。発光入力信号Ｓｉがハイ（Ｈｉｇｈ）レベルに立ち上がるまでは、レーザダイオードＬＤにはバイアス電流Ｉｂｉだけが供給されている。発光入力信号Ｓｉがハイレベルに立ち上がってアサートされると直ちにサンプルホールド電流Ｉｓｈが加算され、レーザダイオードＬＤには、バイアス電流Ｉｂｉにサンプルホールド電流Ｉｓｈが加算された電流が供給される。
【００４９】
このときのサンプルホールド電流Ｉｓｈは、レーザダイオードＬＤの発振しきい値電流Ｉｔｈからバイアス電流Ｉｂｉと補助電流Ｉｓｕｂを引いた電流値になる。このため、温度が上昇して発振しきい値電流ＩｔｈとレーザダイオードＬＤの発光電流特性が変化しても、サンプルホールド電流Ｉｓｈとバイアス電流Ｉｂｉの和電流が発振しきい値電流Ｉｔｈを超えることがない。
【００５０】
次に、発光入力信号Ｓｉがハイレベルになってから所定の時間経過後に発光オン信号Ｓ４がハイレベルに立ち上がってアサートされ、発光電流生成回路１１によって発光電流Ｉｄａｃが加算される。このときの発光電流Ｉｄａｃは、初期化回路１４から入力されたディジタルデータ信号ＳＤ１に応じた電流値Ｉηに補助電流Ｉｓｕｂを加えた電流値である。
【００５１】
このように、発光電流Ｉｄａｃに補助電流Ｉｓｕｂを加算することで、制御回路９によってＳＷ制御信号Ｓ３がアサートされている期間のサンプルホールド電流Ｉｓｈから補助電流Ｉｓｕｂをマイナスされ、レーザダイオードＬＤの所望の発光量を得ることができる。すなわち、補助電流Ｉｓｕｂによって、サンプルホールド電流Ｉｓｈとバイアス電流Ｉｂｉの和電流が、レーザダイオードＬＤの発振しきい値電流Ｉｔｈを超えることがなく、レーザダイオードＬＤにおいて、所望の発光量を得つつ地肌汚れとなる不要な発光をなくすことができる。
このように、レーザダイオードＬＤがバイアス電流Ｉｂｉで活性化されインピーダンスが小さくなっているため、レーザダイオードＬＤは、発振しきい値電流Ｉｔｈに対する応答特性が改善され、レーザダイオードＬＤから所望のパルス幅の発光パルスを得ることができる。
【００５２】
このような構成において、図３は、初期化回路１４によって行われる初期化動作例を示したフローチャートであり、図４は、図３の初期化動作時における図１の各信号のタイミングチャートである。図５は、図４で示した各状態Ａ〜Ｆにおけるバイアス電流Ｉｂｉ、サンプルホールド電流Ｉｓｈ、発光電流Ｉｄａｃ及びレーザダイオードＬＤの発振しきい値電流Ｉｔｈの関係を示した図である。図３から図５を用いて初期化回路１４による初期化動作について説明する。なお、図５において、常温時のレーザダイオードＬＤの発振しきい値電流をＩｔｈＡとし、所定の高温時におけるレーザダイオードＬＤの発振しきい値電流をＩｔｈＢとする。また、図５では、状態Ａ〜Ｆが常温時の初期化動作を、状態Ｆが常温から所定の高温に推移したときの状態を、状態Ｈ〜Ｍが所定の高温時の初期化動作をそれぞれ示している。
【００５３】
図３において、初期化回路１４は、電源投入時、又はリセット信号ＲＥＳがハイレベルからローレベルに立ち下がってリセットが解除されると初期化動作を開始し、このとき、レーザダイオードＬＤにはバイアス電流Ｉｂｉが流れ始める（ステップＳＴ１）。初期化回路１４は、８ビットデータＤ[０：７]＝０のディジタルデータ信号ＳＤ１を発光電流生成回路１１に出力すると共に、８ビットデータＤｐ[０：７]＝０を発光電流生成回路１１に出力することから発光電流Ｉｄａｃ＝０になる。
【００５４】
次に、初期化回路１４は、分圧回路１０に対して、基準電圧Ｖｒ１を１／Ｎ（Ｎは、Ｎ＞１の整数）に分圧して電圧Ｖｄ１として出力させ、制御回路９に対して、アナログスイッチ３及びスイッチ回路６をそれぞれオンさせて電圧ＶｐｄがＶｒ１／Ｎの発光量にセトリングした状態で、アナログスイッチ３をオフさせ演算増幅器２の出力電圧をホールドコンデンサ４に記憶させるようにする（ステップＳＴ２）。ステップＳＴ２の動作は図４及び図５の状態Ａを示しており、図４において、電流値ＩｓｈＡ１は、演算増幅器２の反転入力端にＶｒ１／Ｎの電圧が入力されたときに、Ｖｐｄ＝Ｖｒ１／Ｎになったときのサンプルホールド電流Ｉｓｈの電流値を示しており、状態Ａの最後には図５でも示しているようにＬＤ駆動電流Ｉｏｐは（Ｉｂｉ＋ＩｓｈＡ１）になる。
【００５５】
次に、初期化回路１４は、分圧回路１０に対して、基準電圧Ｖｒ１を電圧Ｖｄ１として出力させ、ディジタルデータ信号ＳＤ１の８ビットデータＤ[０：７]を下位ビットから順次カウントアップしていき、電圧Ｖｐｄが電圧Ｖｄ１に、すなわちこの場合基準電圧Ｖｒ１になったときの８ビットデータＤ[０：７]を記憶する（ステップＳＴ３）。
【００５６】
すなわち、８ビットデータＤ[０：７]を下位ビットから順次カウントアップしていくことにより、発光電流Ｉｄａｃが増加してレーザダイオードＬＤの発光量が増加し、初期化回路１４の内部に設けられたコンパレータ（図示せず）が基準電圧Ｖｒ１と電圧Ｖｐｄを比較し、電圧Ｖｐｄが基準電圧Ｖｒ１を超えた時点の８ビットデータＤ[０：７]を記憶する。ステップＳＴ３の動作は図４及び図５の状態Ｂを示しており、図４において、電流値Ｉｄａｃ１は、電圧Ｖｐｄが基準電圧Ｖｒ１になったときの発光電流Ｉｄａｃの電流値を示しており、状態Ｂの最後には、図５でも示しているようにＬＤ駆動電流Ｉｏｐは（Ｉｂｉ＋ＩｓｈＡ１＋Ｉｄａｃ１）になる。
【００５７】
次に、初期化回路１４は、ホールドコンデンサ４にホールドされている電圧を放電させ、このことにより、ＬＤ駆動電流Ｉｏｐとして、バイアス電流Ｉｂｉと発光電流ＩｄａｃがレーザダイオードＬＤに流れる（ステップＳＴ４）。このようにするのは、次に行う発光電流生成回路１１へのディジタルデータを設定して発光電流Ｉｄａｃに補助電流Ｉｓｕｂが加算された際に、ＬＤ駆動電流ＩｏｐがレーザダイオードＬＤの最大定格値を超えて該レーザダイオードＬＤに不具合が発生することを防止するためである。ステップＳＴ４の動作は図４及び図５の状態Ｃを示しており、図４及び図５でも示しているようにＬＤ駆動電流Ｉｏｐは（Ｉｂｉ＋Ｉｄａｃ１）になる。
【００５８】
次に、初期化回路１４は、ディジタルデータ信号ＳＤ１のディジタルデータＤ[０：７]をＮ／(Ｎ−１)倍にして出力し、Ｉｓｕｂ制御回路１３にもディジタルデータＤ[０：７]と同じディジタルデータＤｐ[０：７]をディジタルデータ信号ＳＤ２として出力する（ステップＳＴ５）。このようにすることにより、ディジタルデータＤｐ[０：７]に応じた補助電流Ｉｓｕｂが発光電流Ｉｄａｃに加算されてレーザダイオードＬＤに供給される。ステップＳＴ５の動作は図４及び図５の状態Ｄ及びＥを示しており、状態ＤでＬＤ駆動電流Ｉｏｐは｛Ｉｂｉ＋Ｉｄａｃ１×Ｎ／（Ｎ−１）｝になり、Ｉｄａｃ１×Ｎ／（Ｎ−１）＝Ｉｄａｃ２とすると状態ＥでＬＤ駆動電流Ｉｏｐは（Ｉｂｉ＋Ｉｄａｃ２＋Ｉｓｕｂ）になる。
【００５９】
最後に、初期化回路１４は、制御回路９に対して、再びアナログスイッチ３及びスイッチ回路６をそれぞれオンさせてＡＰＣ制御を行わせ、電流値ＩｓｈＡ２のサンプルホールド電流ＩｓｈがレーザダイオードＬＤに流れる（ステップＳＴ６）。ステップＳＴ６の動作は図４及び図５の状態Ｆを示しており、（Ｉｄａｃ２＋Ｉｓｕｂ）＝Ｉｄａｃ３とすると、状態ＦでＬＤ駆動電流Ｉｏｐは（Ｉｂｉ＋ＩｓｈＡ２＋Ｉｄａｃ３）になる。
【００６０】
上記説明において、Ｎ＝２の場合は、ディジタルデータＤ[０：７]及びＤｐ[０：７]を１ビット上位へシフトするだけで、容易にＮ／(Ｎ−１)倍することができる。また、図５で示しているように、前記ステップＳＴ１〜ＳＴ６の各処理は、所定の高温時においても同様の処理が行われ、温度変化によってレーザダイオードＬＤの特性が変化し常温時の状態Ａ〜Ｆに対応する状態Ｈ〜ＭのようにＬＤ駆動電流Ｉｏｐが変化する。初期化回路１４は、常温時と所定の高温時にそれぞれ前記初期化動作を行い、Ｉｓｕｂ制御回路１３に対して、補助電流Ｉｓｕｂが常温時と該高温時においてレーザダイオードＬＤから同一の発光量が得られるそれぞれの発光電流Ｉｄａｃの差電流以上になるように発光電流生成回路１１に補助電流Ｉｓｕｂを生成させる。
【００６１】
なお、所定の高温時の電流値において、電流値ＩｓｈＢ１はＩｓｈＡ１に、電流値Ｉｄａｃ４はＩｄａｃ１に、電流値Ｉｄａｃ５はＩｄａｃ２に、電流値Ｉｄａｃ６はＩｄａｃ３に、電流値ＩｓｈＢ２はＩｓｈＡ２にそれぞれ対応している。また、所定の高温とは、例えばレーザダイオードＬＤの使用上限温度である。このように、補助電流Ｉｓｕｂを含む発光電流Ｉｄａｃ及びサンプルホールド電流Ｉｓｈがそれぞれ最適に制御され、レーザダイオードＬＤから所望の発光量を得ることができる。
【００６２】
このように、周囲温度が高温になっても、発光オン信号Ｓ４がアサートされる前にレーザダイオードＬＤに供給される電流によって、光通信における消光比や、レーザプリンタ、デジタル複写機等における地肌汚れが発生することを防止できるようになった。また、常温時において、バイアス電流Ｉｂｉにサンプルホールド電流Ｉｓｈの電流値ＩｓｈＡ２を加えた電流は、発光しきい値電流ＩｔｈＡと比較してわずか数ｍＡ小さいだけであることから応答遅れも発生しない。
【００６３】
更に、電源の再投入等で、高温時に再度初期化を行うと、新たに、発光電流Ｉｄａｃが設定されるので、バイアス電流Ｉｂｉとサンプルホールド電流Ｉｓｈとの和は、高温時の発振しきい値電流ＩｔｈＢよりも、補助電流Ｉｓｕｂ分(数ｍＡ)小さくなり、地肌汚れ等の発生に対し余裕を持たせると共に、更に温度が上昇した場合にも対処できるようになる。
【００６４】
次に、図６は、図１の発光電流生成回路１１及びＩｓｕｂ制御回路１３の回路例を示した図である。なお、図６では、Ｄ[０：７]＝Ｄｐ[０：７]である場合を例にして説明する。
図６において、発光電流生成回路１１は、電流加算型をなす電流出力型のＤ／Ａコンバータ（以下、ＤＡＣと呼ぶ）２１と、ディジタルデータ信号ＳＤ１におけるデータＤ[０：７]のＤＡＣ２１への出力制御を行うゲート駆動スイッチ回路２２と、ＤＡＣ２１から出力された電流を発光電流Ｉｄａｃに変換してレーザダイオードＬＤに出力するカレントミラー回路２３とを備えている。
【００６５】
ゲート駆動スイッチ回路２２は、制御回路９からの発光オン信号Ｓ４がアサートされると初期化回路１４から入力されたデータＤ[０：７]をＤＡＣ２１に出力し、発光オン信号Ｓ４がディアサートされると初期化回路１４から入力されているデータＤ[０：７]に関係なくＮＭＯＳトランジスタＭＢ０〜ＭＢ７のゲートにそれぞれハイレベルの信号を出力して、ＤＡＣ２１からの電流出力を停止させる。
【００６６】
ＤＡＣ２１は、ゲート駆動スイッチ回路２２を介して初期化回路１４から入力されるディジタルデータ信号ＳＤ１に応じた電流Ｉｏ１をカレントミラー回路２３に出力し、カレントミラー回路２３で電流値Ｉηに変換されてレーザダイオードＬＤに出力される。更に、ＤＡＣ２１は、Ｉｓｕｂ制御回路１３からのＩｓｕｂ制御信号Ｓ５に応じた電流Ｉｏ２をカレントミラー回路２３に出力し、カレントミラー回路２３で補助電流Ｉｓｕｂに変換されてレーザダイオードＬＤに出力される。すなわち、ＤＡＣ２１の出力電流値（Ｉｏ１＋Ｉｏ２）がカレントミラー回路２３で電流値（Ｉη＋Ｉｓｕｂ）に変換されて発光電流ＩｄａｃとしてレーザダイオードＬＤに出力される。
【００６７】
ＤＡＣ２１は、演算増幅器３１と、所定の基準電圧Ｖｒ２を生成して出力する基準電圧発生回路３２と、抵抗３３と、コンデンサ３４と、ＮＭＯＳトランジスタＭ１〜Ｍ３，ＭＡ０〜ＭＡ７，ＭＢ０〜ＭＢ７，ＭＣ０〜ＭＣ７とで構成されている。基準電圧発生回路３２から出力された基準電圧Ｖｒ２及び抵抗３３の抵抗値によって、ＤＡＣ２１からの出力電流の電流値を変えることができ、発光電流Ｉｄａｃの電流値を変えることができる。
【００６８】
電源電圧Ｖｄｄ（例えば、ＤＣ５Ｖ）と演算増幅器３１の反転入力端との間には基準電圧発生回路３２が接続され、演算増幅器３１の反転入力端には（Ｖｄｄ−Ｖｒ２）の電圧が入力されている。また、電源電圧Ｖｄｄと演算増幅器３１の非反転入力端との間には抵抗３３が接続され、演算増幅器３１の出力端はＮＭＯＳトランジスタＭ３，ＭＣ０〜ＭＣ７の各ゲートにそれぞれ接続されている。
【００６９】
更に、演算増幅器３１の出力端と接地電圧との間にはコンデンサ３４が接続されている。演算増幅器３１の非反転入力端と接地電圧との間には、ＮＭＯＳトランジスタＭ１とＭ３が直列に接続され、ＮＭＯＳトランジスタＭ１，ＭＡ０〜ＭＡ７の各ゲートには外部からの所定の定電圧Ｖｄｄ１（例えば、ＤＣ３.５Ｖ）がそれぞれ入力されている。また、電源電圧ＶｄｄとＮＭＯＳトランジスタＭ３のドレインとの間にはＮＭＯＳトランジスタＭ２が接続され、ＮＭＯＳトランジスタＭ２のゲートは接地電圧に接続されている。なお、ＮＭＯＳトランジスタＭ２は、製造上の理由から設けられたものであって常時オフしており、オンすることはないため、ＮＭＯＳトランジスタＭ１は常時オンになる。
【００７０】
一方、ＮＭＯＳトランジスタＭＡ０〜ＭＡ７の各ドレインは接続され、該接続部はＤＡＣ２１の出力端をなしている。ＮＭＯＳトランジスタＭＡ０〜ＭＡ７の各ソースは、対応するＮＭＯＳトランジスタＭＣ０〜ＭＣ７のドレインにそれぞれ接続され、ＮＭＯＳトランジスタＭＣ０〜ＭＣ７の各ソースはそれぞれ接地電圧に接続されている。また、電源電圧ＶｄｄとＮＭＯＳトランジスタＭＣ０〜ＭＣ７の各ドレインとの間には、ＮＭＯＳトランジスタＭＢ０〜ＭＢ７が対応して接続され、ＮＭＯＳトランジスタＭＢ０〜ＭＢ７の各ゲートには、ゲート駆動スイッチ回路２２からデータＤ[０：７]の対応する１ビットデータがそれぞれ入力されている。
【００７１】
ここで、ＮＭＯＳトランジスタＭ３及びＭＣ０〜ＭＣ７は、電流駆動能力がそれぞれ異なっている。例えばＮＭＯＳトランジスタＭＣ０の電流駆動能力をＷ１とした場合、ＮＭＯＳトランジスタＭＣ１の電流駆動能力は２×Ｗ１、ＮＭＯＳトランジスタＭＣ２の電流駆動能力は４×Ｗ１、ＮＭＯＳトランジスタＭＣ３の電流駆動能力は８×Ｗ１、ＮＭＯＳトランジスタＭＣ４の電流駆動能力は１６×Ｗ１、ＮＭＯＳトランジスタＭＣ５の電流駆動能力は３２×Ｗ１、ＮＭＯＳトランジスタＭＣ６の電流駆動能力は６４×Ｗ１、ＮＭＯＳトランジスタＭＣ７の電流駆動能力は１２８×Ｗ１、ＮＭＯＳトランジスタＭ３の電流駆動能力は１６×Ｗ１になるようにサイズの異なるＮＭＯＳトランジスタがそれぞれ使用されている。
【００７２】
すなわち、ＮＭＯＳトランジスタＭＣ０の素子面積を「１」とすると、ビット１に対応したＮＭＯＳトランジスタＭＣ１の素子面積は倍の「２」、ビット２に対応したＮＭＯＳトランジスタＭＣ２の素子面積は更に倍の「４」というように２ｎ倍(ｎ＝０〜７)の面積になるように作られている。また、ＮＭＯＳトランジスタＭ３の面積はＮＭＯＳトランジスタＭＣ０の素子面積の１６倍になるように作られている。このようにすることにより、ディジタルデータＤ０〜Ｄ７（＝データＤ[０：７]）に応じて対応するＮＭＯＳトランジスタＭＢ０〜ＭＢ７がオン／オフすることによって、重み付けされた電流をカレントミラー回路２３に出力することができる。
【００７３】
一方、ＤＡＣ２１における基準電流を発生するために、演算増幅器３１の反転入力端には電圧（Ｖｄｄ−Ｖｒ２）が入力されており、抵抗３３には基準電圧Ｖｒ２を抵抗３３の抵抗値Ｒｃｏｎｔで除した電流(Ｖｒ２／Ｒｃｏｎｔ)が流れる。該電流(Ｖｒ２／Ｒｃｏｎｔ)は、ＮＭＯＳトランジスタＭ１を通ってＮＭＯＳトランジスタＭ３のドレイン電流になる。ＮＭＯＳトランジスタＭ３のゲートは演算増幅器３１の出力端に接続されていることから、ＮＭＯＳトランジスタＭ３のドレイン電流によって決まるＮＭＯＳトランジスタＭ３のゲート電圧が演算増幅器３１の出力電圧になる。すなわち、基準電圧Ｖｒ２と抵抗３３の抵抗値Ｒｃｏｎｔで決まる電流値によって、演算増幅器３１の出力電圧を設定することができる。
【００７４】
ＤＡＣ２１のビットデータＤ０〜Ｄ７に対応する電流をそれぞれ設定するＮＭＯＳトランジスタＭＣ０〜ＭＣ７の各ゲートは、演算増幅器３１の出力端にそれぞれ接続されていることから、基準電圧Ｖｒ２と抵抗３３の抵抗値Ｒｃｏｎｔのいずれか、又は両方を変更することによって、ＤＡＣ２１の出力電流全体をシフトさせることができる。基準電圧発生回路３２で生成される基準電圧Ｖｒ２は、外部から印加された電圧によって設定可能にしてあり、抵抗３３をＩＣに外付けされた抵抗にすることによって任意の値に設定することができ、これらの要素を変更することで、ＤＡＣ２１の出力電流を制御し、レーザダイオードＬＤにおける特性のバラツキ等の調整や、レーザダイオードＬＤの発光中に該発光量を変化させることができる。特に半導体レーザ駆動装置１をレーザプリンタやディジタル複写機等の画像形成装置に使用した場合、シェーディング補正等に有効に活用することができる。
【００７５】
カレントミラー回路２３は、ＰＭＯＳトランジスタ３７，３８で形成されており、ＰＭＯＳトランジスタ３７及び３８の各ゲートは接続され、該接続部はＰＭＯＳトランジスタ３７のドレインに接続されている。また、ＰＭＯＳトランジスタ３７及び３８の各ソースはそれぞれ電源電圧Ｖｄｄに接続され、ＰＭＯＳトランジスタ３７のドレインはＤＡＣ２１の出力端に、ＰＭＯＳトランジスタ３８のドレインはレーザダイオードＬＤのアノードに接続されている。ＰＭＯＳトランジスタ３８のドレインから出力される電流が発光電流Ｉｄａｃとなり、ＰＭＯＳトランジスタ３７と３８の面積比が３０：１００になっていることから、レーザダイオードＬＤに出力される発光電流Ｉｄａｃは、ＤＡＣ２１の出力電流の１０／３倍になる。
【００７６】
ＤＡＣ２１は８ビットのＤＡコンバータである。１ビット分の回路は３つのＮＭＯＳトランジスタで構成されている。例えば、ビットｎ（ｎ＝０〜７)の回路はＮＭＯＳトランジスタＭＡｎ，ＭＢｎ，ＭＣｎで構成されている。ＮＭＯＳトランジスタＭＡｎのドレインは、ＤＡＣ２１におけるビットｎの出力であり、ＮＭＯＳトランジスタＭＡ０〜ＭＡ７の各ドレインはそれぞれ接続され、該接続部はＤＡＣ２１の出力端をなし、カレントミラー回路２３のＰＭＯＳトランジスタ３７のドレインに接続されている。
【００７７】
このような構成において、ＮＭＯＳトランジスタＭＣ０のゲートは、演算増幅器３１の出力端に接続されていることから、ＮＭＯＳトランジスタＭ３のゲート電圧と同じになり、ＮＭＯＳトランジスタＭＣ０のドレイン電流は、ＮＭＯＳトランジスタＭ３とＮＭＯＳトランジスタＭＣ０の面積比に応じた電流値となって、図６の場合、ＮＭＯＳトランジスタＭ３のドレイン電流の１／１６になる。
【００７８】
ここで、ディジタルデータＤ[０：７]におけるデータＤｎに対するＤＡＣ２１の動作を例にして説明する。
データＤｎが「１」、すなわちハイレベル(５Ｖ)の場合、ＮＭＯＳトランジスタＭＢｎはオンする。このとき、ＮＭＯＳトランジスタＭＢｎによってＮＭＯＳトランジスタＭＣｎのドレイン電圧が引き上げられるため、ＮＭＯＳトランジスタＭＡｎはオフとなり、ＮＭＯＳトランジスタＭＣｎのドレイン電流は、すべて電源電圧ＶｄｄからＮＭＯＳトランジスタＭＢｎを流れるので、ＤＡＣ２１からディジタルデータＤｎに対応する電流は出力されない。
【００７９】
次に、データＤｎが「０」、すなわちローレベル(０Ｖ)の場合、ＮＭＯＳトランジスタＭＢｎはオフになる。このため、ＮＭＯＳトランジスタＭＣｎのドレイン電圧は低下し、ＮＭＯＳトランジスタＭＡｎがオンし、ＮＭＯＳトランジスタＭＣｎのドレイン電流は、すべてＮＭＯＳトランジスタＭＡｎを流れるので、ＤＡＣ２１からデータＤｎに対応する電流が出力される。データＤ０からデータＤ７へビットが１つ増えるごとに、ＤＡＣ２１の出力電流値が倍になっていく。
【００８０】
前記初期化動作では、初期化回路１４は、レーザダイオードＬＤの発振しきい値電流値と目標発光出力が得られるＬＤ駆動電流Ｉｏｐの電流値との差電流を発光電流値Ｉｄａｃ２として、ＤＡＣ２１に対するディジタルデータＤ[０：７]として記憶しておき、初期化動作後の通常動作時に発光電流生成回路１１に対して該記憶したディジタルデータＤ[０：７]に応じた発光電流Ｉｄａｃを出力させる。
【００８１】
一方、Ｉｓｕｂ制御回路１３は、電流加算型をなす電流出力型のＤＡＣを構成しており、初期化回路１４から入力されるディジタルデータ信号ＳＤ２に応じた電流Ｉｏ３を、ＤＡＣ２１におけるＮＭＯＳトランジスタＭ３のドレインに出力する。該電流Ｉｏ３がＩｓｕｂ制御信号Ｓ５をなす。
Ｉｓｕｂ制御回路１３は、演算増幅器５１と、所定の基準電圧Ｖｒ３を生成して出力する基準電圧発生回路５２と、抵抗５３と、コンデンサ５４と、ＮＭＯＳトランジスタＮ１，Ｎ６，ＮＡ０〜ＮＡ７，ＮＢ０〜ＮＢ７，ＮＣ０〜ＮＣ７と、ＰＭＯＳトランジスタＮ２〜Ｎ５で構成されている。基準電圧発生回路５２から出力され基準電圧Ｖｒ３及び抵抗５３の抵抗値によって、出力電流Ｉｏ３の電流値を変えることができ、発光電流生成回路１１から出力される補助電流Ｉｓｕｂの電流値を変えることができる。
【００８２】
演算増幅器５１の非反転入力端と接地電圧との間には基準電圧発生回路５２が接続され、演算増幅器３１の非反転入力端には所定の基準電圧Ｖｒ３が入力されている。また、演算増幅器５１の反転入力端と接地電圧との間には抵抗５３が接続され、演算増幅器５１の出力端はＮＭＯＳトランジスタＮ１のゲートに接続されている。ＮＭＯＳトランジスタＮ１のソースは演算増幅器５１の反転入力端に接続され、ＮＭＯＳトランジスタＮ１のドレインはＰＭＯＳトランジスタＮ２のドレインに接続されている。ＰＭＯＳトランジスタＮ２及びＮ３はカレントミラー回路を形成しており、ＰＭＯＳトランジスタＮ２及びＮ３において、各ゲートは接続され該接続部はＰＭＯＳトランジスタＮ２のドレインに接続され、各ソースは接続されて電源電圧Ｖｄｄに接続されている。
【００８３】
ＰＭＯＳトランジスタＮ４及びＮ５はカレントミラー回路を形成しており、ＰＭＯＳトランジスタＮ４及びＮ５において、各ゲートは接続され該接続部はＰＭＯＳトランジスタＮ５のドレインに接続され、各ソースは接続されて電源電圧Ｖｄｄに接続されている。ＰＭＯＳトランジスタＮ４のドレインはＤＡＣ２１におけるＮＭＯＳトランジスタＭ３のドレインに接続され、ＰＭＯＳトランジスタＮ５のドレインと接地電圧との間にＮＭＯＳトランジスタＮ６が接続されている。ＮＭＯＳトランジスタＮ６のゲートは、ＮＭＯＳトランジスタＮＣ０〜ＮＣ７の各ゲートにそれぞれ接続され、ＮＭＯＳトランジスタＮ６のゲートと接地電圧との間にコンデンサ５４が接続されている。
【００８４】
一方、ＮＭＯＳトランジスタＮＡ０〜ＮＡ７の各ドレインは接続され、該接続部はＰＭＯＳトランジスタＮ３のドレインに接続されている。ＮＭＯＳトランジスタＮＡ０〜ＮＡ７の各ソースは、対応するＮＭＯＳトランジスタＮＣ０〜ＮＣ７のドレインにそれぞれ接続され、ＮＭＯＳトランジスタＮＣ０〜ＮＣ７の各ソースはそれぞれ接地電圧に接続されている。また、ＮＭＯＳトランジスタＮＣ０〜ＮＣ７の各ドレインとゲートとの間には、対応するＮＭＯＳトランジスタＮＢ０〜ＮＢ７が接続されている。ＮＭＯＳトランジスタＮＡ０〜ＮＡ７の各ゲートは、対応するＮＭＯＳトランジスタＮＢ０〜ＮＢ７のゲートにそれぞれ接続され、該各接続部には、初期化回路１４からのデータＤｐ[０：７]の対応する１ビットデータがそれぞれ入力されている。
【００８５】
ここで、ＮＭＯＳトランジスタＮ６及びＮＣ０〜ＮＣ７は、電流駆動能力がそれぞれ異なっている。例えばＮＭＯＳトランジスタＮＣ０の電流駆動能力をＷ２とした場合、ＮＭＯＳトランジスタＮＣ１の電流駆動能力は２×Ｗ２、ＮＭＯＳトランジスタＮＣ２の電流駆動能力は４×Ｗ２、ＮＭＯＳトランジスタＮＣ３の電流駆動能力は８×Ｗ２、ＮＭＯＳトランジスタＮＣ４の電流駆動能力は１６×Ｗ２、ＮＭＯＳトランジスタＮＣ５の電流駆動能力は３２×Ｗ２、ＮＭＯＳトランジスタＮＣ６の電流駆動能力は６４×Ｗ２、ＮＭＯＳトランジスタＮＣ７の電流駆動能力は１２８×Ｗ２、ＮＭＯＳトランジスタＮ６の電流駆動能力は２５５×Ｗ２になるようにサイズの異なるＮＭＯＳトランジスタがそれぞれ使用されている。
【００８６】
すなわち、ＮＭＯＳトランジスタＮＣ０の素子面積を「１」とすると、ビット１に対応したＮＭＯＳトランジスタＮＣ１の素子面積は倍の「２」、ビット２に対応したＮＭＯＳトランジスタＮＣ２の素子面積は更に倍の「４」というように２ｎ倍(ｎ＝０〜７)の面積になるように作られている。また、ＮＭＯＳトランジスタＮ６の面積はＮＭＯＳトランジスタＮＣ０の素子面積の２５５倍になるように作られている。
【００８７】
演算増幅器５１、基準電圧発生回路５２、抵抗５３、ＮＭＯＳトランジスタＮ１及びＰＭＯＳトランジスタＮ２，Ｎ３は、ＤＡＣにおける基準電流発生回路を形成しており、抵抗５３の抵抗値をＲｓｕｂとすると、抵抗５３には、Ｖｒ３／Ｒｓｕｂの電流が流れる。該電流Ｖｒ３／Ｒｓｕｂは、ＮＭＯＳトランジスタＮ１のドレインに接続されているＰＭＯＳトランジスタＮ２にも流れる。ＰＭＯＳトランジスタＮ２とＮ３はカレントミラー回路を形成していることから、ＰＭＯＳトランジスタＮ３のドレイン電流は電流(Ｖｒ３／Ｒｓｕｂ)に比例した電流となる。例えば、ＰＭＯＳトランジスタＮ２とＰＭＯＳトランジスタＮ３の素子面積を１２：１の比で作り込んであると、ＰＭＯＳトランジスタＮ３のドレイン電流は、電流(Ｖｒ３／Ｒｓｕｂ)の１／１２の電流値になる。
【００８８】
Ｉｓｕｂ制御回路１３は、８ビットのＤＡＣであり、ｎ（ｎ＝０〜７）ビット目がＮＭＯＳトランジスタＮＡｎ，ＮＢｎ，ＮＣｎで構成されている。ディジタルデータＤｐｎは、ＮＭＯＳトランジスタＮＡｎ及びＮＢｎの各ゲートに入力され、ＮＭＯＳトランジスタＮＡｎのドレインには、前記基準電流発生回路で生成された電流、すなわちＰＭＯＳトランジスタＮ３のドレイン電流が入力されている。
【００８９】
ＮＭＯＳトランジスタＮＣｎのゲート電圧は、ＮＭＯＳトランジスタＮＣｎのドレイン電流によって決定されるため、データＤｐｎが「１」、すなわちハイレベルのときはＮＭＯＳトランジスタＮＡｎがオンして、ＮＭＯＳトランジスタＮＡｎにＰＭＯＳトランジスタＮ３のドレイン電流の一部又はすべてが流れ、その電流値によって決定される。なお、データＤｐｎが「０」、すなわちローレベルのときは、ＮＭＯＳトランジスタＮＡｎがオフし、ＰＭＯＳトランジスタＮ３のドレイン電流はＮＭＯＳトランジスタＮＣｎには流れない。ＮＭＯＳトランジスタＮＢｎは、データＤｐｎがハイレベルのときにオンし、ＮＭＯＳトランジスタＮＡｎに流れる電流と同じ電流をＮＭＯＳトランジスタＮＣｎに流すために必要なＮＭＯＳトランジスタＮＣｎのゲート電圧を決める働きをする。
【００９０】
ＮＭＯＳトランジスタＮＢｎを削除してＮＭＯＳトランジスタＮＣｎのゲートとドレインを接続した場合、データＤｐｎがローレベルであっても、他のデータがハイレベルであると、ＰＭＯＳトランジスタＮ３からの電流がＮＭＯＳトランジスタＮＣｎのソース、ドレイン間に流れ、ＮＭＯＳトランジスタＮ６にデータＤｐ[０：７]に応じた正しい電流が流れなくなってしまう。
【００９１】
ＮＭＯＳトランジスタＮ６のゲートは、電流駆動能力に重み付けをされているＮＭＯＳトランジスタＮＣ０〜ＮＣ７の各ゲートに接続されて、カレントミラー回路を形成している。このことから、ＮＭＯＳトランジスタＮ６のドレイン電流は、データＤｐ０〜Ｄｐ７（＝Ｄｐ[０：７]）の組み合わせと、ＰＭＯＳトランジスタＮ３のドレイン電流値で決定される。ＰＭＯＳトランジスタＮ３のドレイン電流は、上述したように抵抗５３の抵抗値Ｒｓｕｂと基準電圧Ｖｒ３で設定することができ、基準電圧Ｖｒ３又は抵抗値Ｒｓｕｂを外部で設定できるようにすることで任意に設定することができる。すなわち、ＮＭＯＳトランジスタＮ６のドレイン電流は、基準電圧Ｖｒ３と、抵抗値Ｒｓｕｂと、データＤｐ０〜Ｄｐ７の組み合わせで決定される。
【００９２】
ＮＭＯＳトランジスタＮ６のドレイン電流は、ＰＭＯＳトランジスタＮ４及びＮ５によって構成され８：１５の電流比を持ったカレントミラー回路を介して、発光電流生成回路１１のＮＭＯＳトランジスタＭ３のドレインに加えられ、ＤＡＣ２１の基準電流に加算される。すなわち、ＰＭＯＳトランジスタＮ４のドレインから出力された電流Ｉｏ３がＩｓｕｂ制御信号Ｓ５としてＮＭＯＳトランジスタＭ３のドレインに出力される。
データＤｐ０〜Ｄｐ７の組み合わせは、データＤ０〜Ｄ７の組み合わせと同じになるように初期化回路１４で設定されていることから、ＮＭＯＳトランジスタＭ３のドレインに入力された電流は、どのようなデータＤ０〜Ｄ７の組み合わせにおいても、ＤＡＣ２１の出力電流に一定の電流値を加算するように働く。
【００９３】
これを下記（１）式に示す。
Ｉｓｕｂ＝(Ｖｒ３／Ｒｓｕｂ)×(１／１２)×(２５５／Ｚ)×(１５／８)×(Ｚ／１６)×(１０／３)≒(Ｖｒ３／Ｒｓｕｂ)×８.３………………（１）
【００９４】
前記（１）式において、(Ｖｒ３／Ｒｓｕｂ)は基準電圧Ｖｒ３と抵抗５３の抵抗値Ｒｓｕｂで決まる電流値を、(１／１２)はＰＭＯＳトランジスタＮ２及びＮ３のドレイン電流比を、ＺはデータＤ０〜Ｄ７及びＤｐ０〜Ｄｐ７の任意の組み合わせをそれぞれ示している。更に、（１）式において、(２５５／Ｚ)はＮＭＯＳトランジスタＮ６のドレイン電流とデータＤｐ０〜Ｄｐ７によってＮＭＯＳトランジスタＮＣ０〜ＮＣ７に流れる電流との比を、(１５／８)はＰＭＯＳトランジスタＮ４とＮ５のカレントミラー電流比を、(Ｚ／１６)はデータＤ０〜Ｄ７によってＮＭＯＳトランジスタＭＣ０〜ＭＣ７に流れる電流とＮＭＯＳトランジスタＭ３のドレイン電流との比を、(１０／３)はＰＭＯＳトランジスタ３７と３８のカレントミラー電流比をそれぞれ示している。
【００９５】
データＤ[０：７]は、初期化によって初期化回路１４で選択されたデータであり、発光オン信号Ｓ４によってＤＡＣ２１への出力制御が行われるのに対して、データＤｐ[０：７]は、初期化によって初期化回路１４で選択されたデータが発光オン信号Ｓ４に関係なくＩｓｕｂ制御回路１３に入力されるため、ＮＭＯＳトランジスタＭ３のドレイン電流及び演算増幅器３１の出力電圧は常に安定している。
【００９６】
このように補助電流Ｉｓｕｂは、基準電圧Ｖｒ３と抵抗５３の抵抗値Ｒｓｕｂによって決まる値であり、ＤＡＣ２１に入力されるデータＤ[０：７]によらない。一方、ＤＡＣ２１の基準電流(フルスケール)は、基準電圧Ｖｒ２及び抵抗３３の抵抗値Ｒｃｏｎｔにより任意の値に設定することができるが、通常、レーザダイオードＬＤの特性に応じた固定値にする。
【００９７】
微分効率η(ＬＤ駆動電流に対する発光量の割合)のばらつきによって、同じ発光量を得るために必要となるＬＤ駆動電流ＩｏｐはレーザダイオードＬＤで異なるため、初期化によって設定されたデータＤ[０：７]は異なる。補助電流Ｉｓｕｂは、微分効率ηの温度変動により、発振しきい値電流発生期間にレーザダイオードＬＤが発光するのを防ぐためにあり、レーザダイオードＬＤの特性に応じた固定値にするのが望ましい。このようなことから本第１の実施の形態における半導体レーザ駆動装置１が必要になる。
【００９８】
また、基準電圧発生回路３２において、基準電圧Ｖｒ１は、基準電圧Ｖｒ２と比例関係にあり、外部に設けられた電圧設定手段によって任意の電圧に設定することができる。このように、基準電圧Ｖｒ１と基準電圧Ｖｒ２を比例関係、特に同じ電圧にすることによって、発光電流Ｉｄａｃと基準電圧Ｖｒ２は回路的に比例関係にあると共に基準電圧Ｖｒ１とＶｒ２が比例関係にある場合、基準電圧Ｖｒ１と発光電流Ｉｄａｃが比例関係になる。このことから、ＡＰＣを実行しなくても基準電圧Ｖｒ１と発光量Ｐｏの比例関係が成立する。また、ＡＰＣを実行しても、サンプルホールド電流Ｉｓｈの設定値は変わらない。
【００９９】
このように、本第１の実施の形態における半導体レーザ駆動装置は、電流出力型のＤＡＣを構成する発光電流生成回路１１が、発光電流生成回路１１におけるＤＡＣの基準電流に初期化回路１４から入力されるディジタルデータ信号ＳＤ２に応じたＩｓｕｂ制御回路１３からの制御電流を加算することによって得られた補助電流Ｉｓｕｂを、初期化回路１４から入力されるディジタルデータ信号ＳＤ１に応じた電流値Ｉηに加えた発光電流Ｉｄａｃを出力するようにした。
【０１００】
このことから、サンプルホールド電流Ｉｓｈから補助電流Ｉｓｕｂを減少させた分、発光電流Ｉｄａｃに補助電流Ｉｓｕｂを加算することでレーザダイオードＬＤの所望の発光量を得ることができ、補助電流Ｉｓｕｂによって、サンプルホールド電流Ｉｓｈとバイアス電流Ｉｂｉの和電流が、レーザダイオードＬＤの発振しきい値電流Ｉｔｈを超えることがなく、レーザダイオードＬＤにおいて、所望の発光量を得つつレーザプリンタやディジタル複写機等の画像形成装置における地肌汚れとなる発光をなくすことができる。また、図７で示すように、ＡＰＣの応答速度の制約を受けない高速の発光量制御が可能となり、特にレーザプリンタやディジタル複写機等の画像形成装置におけるシェーディング補正に有効である。
【０１０１】
第２の実施の形態．
前記第１の実施の形態では、補助電流Ｉｓｕｂは、Ｉｓｕｂ制御回路１３からのＩｓｕｂ制御信号Ｓ５に応じて発光電流生成回路１１で生成するようにしたが、制御回路９からの発光オン信号Ｓ４に応じて所定の補助電流Ｉｓｕｂを生成してレーザダイオードＬＤに出力するＩｓｕｂ生成回路をＩｓｕｂ制御回路１３の代わりに設けてもよく、このようにしたものを本発明の第２の実施の形態とする。
【０１０２】
図８は、本発明の第２の実施の形態における半導体レーザ駆動装置の例を示したブロック図である。なお、図８では、図１と同じもの又は同様のものは同じ符号で示しており、ここではその説明を省略すると共に図１との相違点のみ説明する。
図８における図１との相違点は、図１のＩｓｕｂ制御回路１３の代わりにＩｓｕｂ生成回路６１を設けたことにあり、これに伴って図１の半導体レーザ駆動装置１を半導体レーザ駆動装置６０にしたことにある。
【０１０３】
図８において、半導体レーザ駆動装置６０は、演算増幅器２と、アナログスイッチ３と、ホールドコンデンサ４と、電圧−電流変換回路５と、スイッチ回路６と、可変抵抗７と、基準電圧発生回路８と、制御回路９と、分圧回路１０と、発光電流生成回路１１とを備えている。更に、半導体レーザ駆動装置６０は、バイアス電流生成回路１２と、入力された制御信号に応じて所定の補助電流Ｉｓｕｂを生成してレーザダイオードＬＤに出力するＩｓｕｂ生成回路６１と、制御回路９、分圧回路１０及び発光電流生成回路１１の動作制御をそれぞれ行ってレーザダイオードＬＤの発光特性を検出する所定の初期化動作を行う初期化回路１４とを備えている。なお、Ｉｓｕｂ生成回路６１は補助電流生成回路部をなす。
【０１０４】
また、発光電流生成回路１１は、初期化回路１４から入力されるディジタルデータ信号ＳＤ１に応じた電流値Ｉηの発光電流Ｉｄａｃを出力する。
一方、Ｉｓｕｂ生成回路６１は、制御回路９から入力される発光オン信号Ｓ４に応じて所定の補助電流ＩｓｕｂをレーザダイオードＬＤに出力する。
【０１０５】
図９は、Ｉｓｕｂ生成回路６１の回路例を示した図である。なお、図９では、図６と同じもの又は同様のものは同じ符号で示しており、ここではその説明を省略する。
図９において、Ｉｓｕｂ生成回路６１は、演算増幅器７１と、所定の基準電圧Ｖｒ３を生成して出力する基準電圧発生回路７２と、抵抗７３と、コンデンサ７４と、インバータ７５と、カレントミラー回路７６と、ＮＭＯＳトランジスタＱ１〜Ｑ６とで構成されている。また、カレントミラー回路７６は、ＰＭＯＳトランジスタＱ７及びＱ８で形成されている。基準電圧発生回路７２から出力された基準電圧Ｖｒ３及び抵抗７３の抵抗値によって、Ｉｓｕｂ生成回路６１から出力される補助電流Ｉｓｕｂの電流値を変えることができる。
【０１０６】
電源電圧Ｖｄｄと演算増幅器７１の反転入力端との間には基準電圧発生回路７２が接続され、演算増幅器７１の反転入力端には（Ｖｄｄ−Ｖｒ３）の電圧が入力されている。また、電源電圧Ｖｄｄと演算増幅器７１の非反転入力端との間には抵抗７３が接続され、演算増幅器７１の出力端はＮＭＯＳトランジスタＱ３及びＱ６の各ゲートにそれぞれ接続されている。
【０１０７】
更に、演算増幅器７１の出力端と接地電圧との間にはコンデンサ７４が接続されている。演算増幅器７１の非反転入力端と接地電圧との間には、ＮＭＯＳトランジスタＱ１とＱ３が直列に接続され、ＮＭＯＳトランジスタＱ１及びＱ４の各ゲートには外部からの所定の定電圧Ｖｄｄ１がそれぞれ入力されている。また、電源電圧ＶｄｄとＮＭＯＳトランジスタＱ３のドレインとの間にはＮＭＯＳトランジスタＱ２が接続され、ＮＭＯＳトランジスタＱ２のゲートは接地電圧に接続されている。なお、ＮＭＯＳトランジスタＱ２は、製造上の理由から設けられたものであって常時オフしており、オンすることはないため、ＮＭＯＳトランジスタＱ１は常時オンになる。
【０１０８】
一方、ＮＭＯＳトランジスタＱ４のドレインは、カレントミラー回路７６の入力側のトランジスタであるＰＭＯＳトランジスタＱ７のドレインに接続されている。カレントミラー回路７６において、ＰＭＯＳトランジスタＱ７及びＱ８の各ゲートは接続され、該接続部はＰＭＯＳトランジスタＱ７のドレインに接続されている。ＰＭＯＳトランジスタＱ７及びＱ８の各ソースはそれぞれ電源電圧Ｖｄｄに接続され、ＰＭＯＳトランジスタＱ８のドレインは、Ｉｓｕｂ生成回路６１の出力端をなし、レーザダイオードＬＤのアノードに接続されている。ＰＭＯＳトランジスタＱ８のドレインから出力される電流が補助電流Ｉｓｕｂとなる。
【０１０９】
また、ＮＭＯＳトランジスタＱ４のソースは、ＮＭＯＳトランジスタＱ６のドレインに接続され、ＮＭＯＳトランジスタＱ６のソースは接地電圧に接続されている。電源電圧ＶｄｄとＮＭＯＳトランジスタＱ６のドレインとの間には、ＮＭＯＳトランジスタＱ５が接続され、ＮＭＯＳトランジスタＱ５のゲートは、インバータ７５の出力端に接続され、インバータ７５の入力端には発光オン信号Ｓ４が入力されている。
【０１１０】
このような構成において、Ｉｓｕｂ生成回路６１は、ＤＡＣ２１を１ビットにした回路と同様であり、ＮＭＯＳトランジスタＱ１〜Ｑ６の動作は、ＤＡＣ２１のＮＭＯＳトランジスタＭ１〜Ｍ３，ＭＡ０，ＭＢ０，ＭＣ０の動作と同様である。ＤＡＣ２１におけるデータＤ０がインバータ７５の出力信号、すなわち発光オン信号Ｓ４の信号レベルを反転させた信号に相当し、発光オン信号Ｓ４がアサートされると、Ｉｓｕｂ生成回路６１から補助電流ＩｓｕｂがレーザダイオードＬＤに出力される。
【０１１１】
発光オン信号Ｓ４がローレベルである間は、インバータ７５を介して、ＮＭＯＳトランジスタＱ５のゲートはハイレベルであることから、ＮＭＯＳトランジスタＱ５はオンし、ＮＭＯＳトランジスタＱ４はオフする。このため、ＮＭＯＳトランジスタＱ６のドレイン電流はすべて電源電圧ＶｄｄからＮＭＯＳトランジスタＱ５を通って流れるため、補助電流Ｉｓｕｂは０である。これに対して、発光オン信号Ｓ４がハイレベルになってアサートされると、ＮＭＯＳトランジスタＱ５のゲートはローレベルになり、ＮＭＯＳトランジスタＱ５はオフして、ＮＭＯＳトランジスタＱ４はオンし、ＮＭＯＳトランジスタＱ６のドレイン電流はＮＭＯＳトランジスタＱ４を流れるため、ＰＭＯＳトランジスタＱ８から所定の補助電流Ｉｓｕｂが出力される。
【０１１２】
このように、本第２の実施の形態の半導体レーザ駆動装置は、発光オン信号Ｓ４がアサートされると、Ｉｓｕｂ生成回路６１で補助電流Ｉｓｕｂが生成されてレーザダイオードＬＤに出力されるようにし、発光電流Ｉｄａｃと補助電流Ｉｓｕｂを同時にオン／オフすることによって、前記第１の実施の形態と同様の効果を得ることができると共に、回路の簡素化による小型化及び低コスト化を図ることができる。
【０１１３】
第３の実施の形態．
前記第２の実施の形態では、電流源を構成しているＮＭＯＳトランジスタＱ４〜Ｑ６のサイズは、補助電流Ｉｓｕｂの設定可能範囲の最大電流に合わせて決められるためどうしても大きくなる。このため、補助電流Ｉｓｕｂの設定値が小さい場合には該ＮＭＯＳトランジスタに作り込まれてしまう寄生容量の充放電に時間がかかり、図１０に示すように発光電流の立ち上がり部分で、補助電流Ｉｓｕｂが発光電流Ｉｄａｃよりも遅れてしまい、階段状になってしまうという問題が考えられる。
【０１１４】
一方、補助電流Ｉｓｕｂが固定されている場合や設定範囲が狭い場合、又はレーザダイオードＬＤの点灯パルス幅が広くて多少のタイミングのずれが許容できる場合は、このような問題の影響を無視することができ、小型化及び低コスト化を図ることができる。しかし、このような補助電流Ｉｓｕｂの遅れが問題になるような場合は、発光電流Ｉｄａｃに対する補助電流Ｉｓｕｂの遅れを低減させる必要があり、このようにしたものを本発明の第３の実施の形態とする。
【０１１５】
図１１は、本発明の第３の実施の形態における半導体レーザ駆動装置の例を示したブロック図である。なお、図１１では、図８と同じもの又は同様のものは同じ符号で示しており、ここではその説明を省略すると共に図８との相違点のみ説明する。
図１１における図８との相違点は、図８のＩｓｕｂ生成回路６１を、発光オン信号Ｓ４がアサートされると入力される初期化回路１４からのデータＤｐ[０：７]に応じた電流を出力する電流出力型のＤＡＣで構成するようにしたことにあり、図８のＩｓｕｂ生成回路６１をＩｓｕｂ生成回路８１にし、これに伴って図８の半導体レーザ駆動装置６０を半導体レーザ駆動装置８０にしたことにある。
【０１１６】
図１１において、半導体レーザ駆動装置８０は、演算増幅器２と、アナログスイッチ３と、ホールドコンデンサ４と、電圧−電流変換回路５と、スイッチ回路６と、可変抵抗７と、基準電圧発生回路８と、制御回路９と、分圧回路１０と、発光電流生成回路１１とを備えている。更に、半導体レーザ駆動装置８０は、バイアス電流生成回路１２と、入力されたディジタルデータ信号ＳＤ２に応じた補助電流Ｉｓｕｂを生成してレーザダイオードＬＤに出力するＩｓｕｂ生成回路８１と、制御回路９、分圧回路１０、発光電流生成回路１１及びＩｓｕｂ生成回路８１の動作制御をそれぞれ行ってレーザダイオードＬＤの発光特性を検出する所定の初期化動作を行う初期化回路１４とを備えている。なお、Ｉｓｕｂ生成回路８１は、補助電流生成回路部をなす。
【０１１７】
また、発光電流生成回路１１は、初期化回路１４から入力されるディジタルデータ信号ＳＤ１に応じた電流値Ｉηの発光電流Ｉｄａｃを出力する。
一方、Ｉｓｕｂ生成回路８１は、制御回路９から入力される発光オン信号Ｓ４に応じて初期化回路１４から入力されるデータＤｐ[０：７]のディジタルデータ信号ＳＤ２に応じた補助電流Ｉｓｕｂを生成してレーザダイオードＬＤに出力する。
【０１１８】
図１２は、Ｉｓｕｂ生成回路８１の回路例を示した図である。なお、図１２では、図６と同じもの又は同様のものは同じ符号で示しており、ここではその説明を省略する。
図１２において、Ｉｓｕｂ生成回路８１は、電流加算型をなす電流出力型のＤＡＣ８２と、ディジタルデータ信号ＳＤ２におけるデータＤｐ[０：７]のＤＡＣ８２への出力制御を行うゲート駆動スイッチ回路８３と、ＤＡＣ８２から出力された電流を補助電流Ｉｓｕｂに変換してレーザダイオードＬＤに出力するカレントミラー回路８４とを備えている。
【０１１９】
図１２から分かるように、Ｉｓｕｂ生成回路８１は、発光電流生成回路１１と同じ回路構成をなしている。すなわち、ＤＡＣ８２はＤＡＣ２１と、ゲート駆動スイッチ回路８３はゲート駆動スイッチ回路２２と、カレントミラー回路８４はカレントミラー回路２３とそれぞれ同様である。ただし、ゲート駆動スイッチ回路８３には初期化回路１４からデータＤｐ[０：７]が入力されており、該データＤｐ[０：７]は、データＤ[０：７]と同じであってもよいし、異なっているデータであってもよく、データＤ[０：７]とは関係せず補助電流Ｉｓｕｂとして必要な電流が得られるデータであればよい。Ｉｓｕｂ生成回路８１は、発光オン信号Ｓ４がアサートされると、発光電流生成回路１１から発光電流Ｉｄａｃが出力されると同時にＩｓｕｂ生成回路８１からも補助電流Ｉｓｕｂを出力する。
【０１２０】
なお、ＮＭＯＳトランジスタＱ１３，ＱＣ０〜ＱＣ７の各電流駆動能力は、対応するＮＭＯＳトランジスタＭ３，ＭＣ０〜ＭＣ７の電流駆動能力と同じになるようにしてもよい。更に、ＰＭＯＳトランジスタＱ１４及びＱ１５の各電流駆動能力は、対応するＰＭＯＳトランジスタ３７及び３８の電流駆動能力と同じになるようにしてもよい。
【０１２１】
このように、本第３の実施の形態における半導体レーザ駆動装置は、発光電流生成回路１１と同じ回路構成を有するＩｓｕｂ生成回路８１を備え、Ｉｓｕｂ生成回路８１は、発光オン信号Ｓ４がアサートされると、発光電流生成回路１１と同時にデータＤｐ[０：７]に対応した補助電流Ｉｓｕｂを出力するようにした。このことから、発光電流Ｉｄａｃに対する補助電流Ｉｓｕｂの遅れを低減させることができる。
【０１２２】
なお、前記第１から第３の各実施の形態では、初期化回路１４から出力されるディジタルデータ信号ＳＤ１が８ビットであり、発光電流生成回路１１が８ビットのＤＡＣを構成している場合を例にして説明したが、これは一例であり発光電流生成回路１１は所定ビットのＤＡＣを構成するものであればよい。同様に、前記第１の実施の形態におけるＩｓｕｂ制御回路１３が８ビットのＤＡＣを構成し、前記第３の実施の形態におけるＩｓｕｂ生成回路８１が８ビットのＤＡＣを構成する場合を例にして説明したが、これは一例でありＩｓｕｂ制御回路１３及びＩｓｕｂ生成回路８１はそれぞれ所定ビットのＤＡＣを構成するものであればよい。
【０１２３】
また、前記第１から第３の各実施の形態における半導体レーザ駆動装置を、レーザプリンタやディジタル複写機等の画像形成装置に使用してもよく、このようにした場合、地肌汚れの発生を防止することができる。
【０１２４】
【発明の効果】
上記の説明から明らかなように、本発明の半導体レーザ駆動装置及び半導体レーザ駆動方法によれば、第２電流に補助電流を加えたことから、第３電流から補助電流を引いた電流が半導体レーザに供給されることから、第１電流と第３電流の和が半導体レーザの発振しきい値電流未満となり、半導体レーザを発光させる前に第１電流及び第３電流を半導体レーザに供給する場合に、該半導体レーザが発光することを防止でき、光通信等の場合は消光比を大きく取ることができ、レーザプリンタ、デジタル複写機等の画像形成装置に使用した場合、地肌汚れの発生を防止することができる。
【０１２５】
更に、温度上昇等によって半導体レーザの特性が変化しても、第１電流と第３電流の和が半導体レーザの発振しきい値電流を超えることがないため、光通信における消光比や、レーザプリンタ、デジタル複写機等の画像形成装置に使用した場合、より確実に地肌汚れの発生を防止することができる。
【０１２６】
また、使用する半導体レーザの常温時と所定の高温時における駆動電流−発光量特性の差から補助電流を設定するようにしたことから、最適な補助電流値を設定することができ、温度上昇等によって半導体レーザの特性が変化しても、第１電流と第３電流の和が半導体レーザの発振しきい値電流を超えることがなく、更に半導体レーザの発光応答遅れをなくすことができる。
【０１２７】
一方、電源投入時又はリセット解除時等に行う初期化動作によって、半導体レーザに適した第２電流と第３電流を設定することができ、どのような特性の半導体レーザにも対応することができる。
【０１２８】
また、半導体レーザの発光量を電圧に変換し、該変換した電圧と所定の基準電圧との電圧比較を行って該比較結果を示す電圧を出力し、該比較結果を示す電圧を保持し、該保持した電圧を電流に変換して前記第３電流を生成する場合、初期化動作を行った直後の通常動作時には、該保持した電圧を低下させて前記第３電流を生成するようにした。このことから、半導体レーザの最大定格を超える電流で該半導体レーザを駆動することがなくなり、信頼性の向上を図ることができる。更に、第３電流の設定は、従来と同じＡＰＣ動作で行うことができるため信頼性の確立した回路がそのまま使用することができ、信頼性の向上を更に図ることができる。
【０１２９】
更に、本発明の半導体レーザ駆動装置によれば、補助電流制御回路部によって第２電流生成回路部をなすＤ／Ａコンバータの基準電流に所定の電流を加算するようにしたことから、遅れのない補助電流を第２電流に加算させることができる。
【０１３０】
また、第２電流の生成に電流加算型をなす電流出力型のＤ／Ａコンバータを使用したことから、第２電流の立ち上がり応答を速くすることができると共に、第２電流値を容易に変えることができる。
【０１３１】
また、補助電流生成回路部に電流加算型をなす電流出力型のＤ／Ａコンバータを使用することができ、小型で安価な回路で補助電流を生成することができ、補助電流の立ち上がり特性を改善することができる。
【０１３２】
一方、本発明の画像形成装置によれば、第２電流に補助電流を加えたことから、第３電流から補助電流を引いた電流が半導体レーザに供給されることから、第１電流と第３電流の和が半導体レーザの発振しきい値電流未満となり、半導体レーザを発光させる前に第１電流及び第３電流を半導体レーザに供給する場合に、該半導体レーザが発光することを防止でき、光通信等の場合は消光比を大きく取ることができ、地肌汚れの発生を防止することができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態における半導体レーザ駆動装置の例を示したブロック図である。
【図２】 図１の各信号の例を示したタイミングチャートである。
【図３】 図１の初期化回路１４による初期化動作例を示したフローチャートである。
【図４】 図３の初期化動作時における図１の各信号の例を示したタイミングチャートである。
【図５】 図４で示した各状態Ａ〜Ｆにおける各電流の関係例を示した図である。
【図６】 図１の発光電流生成回路１１及びＩｓｕｂ制御回路１３の回路例を示した図である。
【図７】 図１のレーザダイオードＬＤの発光特性例を示した図である。
【図８】 本発明の第２の実施の形態における半導体レーザ駆動装置の例を示したブロック図である。
【図９】 図８のＩｓｕｂ生成回路６１の回路例を示した図である。
【図１０】 図８のＬＤ駆動電流Ｉｏｐの特性例を示した図である。
【図１１】 本発明の第３の実施の形態における半導体レーザ駆動装置の例を示したブロック図である。
【図１２】 図１１のＩｓｕｂ生成回路８１の回路例を示した図である。
【図１３】 従来の半導体レーザ駆動装置の例を示した図である。
【図１４】 図１３で示した各信号のタイミングチャートである。
【図１５】 図１３のレーザダイオードＬＤの発光特性例を示した図である。
【符号の説明】
１，６０，８０ 半導体レーザ駆動装置
２ 演算増幅器
３ アナログスイッチ
４ ホールドコンデンサ
５ 電圧−電流変換回路
６ スイッチ回路
７ 可変抵抗
８ 基準電圧発生回路
９ 制御回路
１０ 分圧回路
１１ 発光電流生成回路
１２ バイアス電流生成回路
１３ Ｉｓｕｂ制御回路
１４ 初期化回路
２１，８２ ＤＡＣ
２２，８３ ゲート駆動スイッチ回路
２３，８４ カレントミラー回路
６１，８１ Ｉｓｕｂ生成回路
ＰＤ フォトダイオード
ＬＤ レーザダイオード
【発明の属する技術分野】
本発明は、レーザプリンタの光書き込み、光データ通信、光ディスク等に使用される半導体レーザの駆動制御を行う半導体レーザ駆動装置及びその半導体レーザ駆動方法、並びに半導体レーザ駆動装置を使用した画像形成装置に関するものである。
【０００２】
【従来の技術】
従来の半導体レーザの駆動回路は、無バイアス方式と有バイアス方式に大別される。無バイアス方式とは、半導体レーザのバイアス電流を０に設定し、入力信号に対応するパルス電流で半導体レーザを駆動する方式である。これに対して、有バイアス方式とは、半導体レーザのバイアス電流を半導体レーザの発振しきい値電流に設定し、常時該バイアス電流を流しながら、入力信号に対応するパルス電流を前記バイアス電流に加えて半導体レーザを駆動する方式である。
【０００３】
発振しきい値電流の大きな半導体レーザを前記無バイアス方式で駆動する場合、入力信号に対応する駆動電流が半導体レーザに入力されても、該半導体レーザは、レーザ発振が可能な濃度のキャリアが生成されるまでにある程度の時間を要し、発光するまでに遅延時間が生じる。入力信号が発光遅延時間より十分大きく発光遅延量が無視できる場合は問題ないが、レーザプリンタ、光ディスク装置、デジタル複写機等で半導体レーザを高速に駆動したい場合は、所望の発光時間よりも短い時間の半導体レーザの発光しか得ることができなかった。
【０００４】
そこで、半導体レーザの発光遅延時間を小さくするために、半導体レーザにあらかじめ発振しきい値電流を流す有バイアス方式が提案されていた。該有バイアス方式は、あらかじめ半導体レーザに該発振しきい値電流を流していることから、前記発光遅延時間をなくすことができる。しかし、半導体レーザは、消灯中であっても、常時、発振しきい値付近で微少に発光（通常は２００μＷ〜３００μＷ）しているため、光通信の場合は消光比が小さくなり、レーザプリンタ及びディジタル複写機等の場合には、地肌汚れの原因になっていた。
【０００５】
このため、光通信の分野では、基本的には無バイアス方式を使用し、半導体レーザを発光させる直前に発振しきい値電流を流す構成が提案されている（例えば、特許文献１及び特許文献２参照。）。ところが、最近では、レーザプリンタ及びデジタル複写機等において、更なる高解像度化を求めて、６５０ｎｍの赤色半導体レーザや、４００ｎｍの紫外半導体レーザ等を用いたシステムが実用化され始めている。これらの半導体レーザは従来の１.３μｍ、１.５μｍ及び７８０ｎｍ帯の半導体レーザに比べ、レーザ発振が可能な濃度のキャリアが生成されるまでに、多くの時間を要する特性を有しており、このような方法を用いても、所望の発光時間よりも短い時間の半導体レーザの発光しか得ることができないという問題があった。
【０００６】
このような問題を解決するために、本願出願人は、図１３に示すように、レーザダイオードＬＤに対して、バイアス電流生成回路１１１から常時出力されるバイアス電流Ｉｂｉ、レーザダイオードＬＤの発光量を所望の値にするために電圧−電流変換回路１０４から出力される電流であるサンプルホールド電流Ｉｓｈ、及び初期化回路１０８から入力されるディジタルデータに応じた電流を出力する電流出力型のＤ／Ａコンバータ（以下、ＤＡＣと呼ぶ）で構成された発光電流生成回路１１０の出力電流である発光電流Ｉｄａｃの和電流を供給して駆動する方式を提案している。
【０００７】
バイアス電流Ｉｂｉは１ｍＡ程度のわずかな電流であり、発光電流Ｉｄａｃは、初期化回路１０８による初期化動作によってレーザダイオードＬＤの発光特性が調べられて設定される。サンプルホールド電流Ｉｓｈは、レーザダイオードＬＤの発光量に応じてフォトダイオードＰＤから出力されるモニタ電流を可変抵抗１１２で電圧に変換されて得られる電圧Ｖｐｄが所定の基準電圧ＶｒになるようにＡＰＣ制御（Auto Power Control）が行われて設定される。
【０００８】
図１４は、図１３で示した各信号のタイミングチャートであり、図１４を用いて図１３の半導体レーザ駆動装置の動作について説明する。
レーザダイオードＬＤに対して発光制御を行うために外部から入力される発光入力信号Ｓｉは、制御回路１０９で遅延されて発光オン信号Ｓａとなって発光電流生成回路１１０に出力される。制御回路１０９から出力されるＳＷ制御信号Ｓｂは、発光入力信号Ｓｉがアサートされると同時にアサートされ、発光オン信号Ｓａがディアサートされるまでアサート状態を保つ。
【０００９】
ＬＤ駆動電流Ｉｏｐは、レーザダイオードＬＤを駆動する電流であり、発光電流Ｉｄａｃ、サンプルホールド電流Ｉｓｈ及びバイアス電流Ｉｂｉの和電流である。発光入力信号Ｓｉがハイ（Ｈｉｇｈ）レベルに立ち上がるまでは、レーザダイオードＬＤにはバイアス電流Ｉｂｉだけが供給されている。発光入力信号Ｓｉがハイレベルに立ち上がってアサートされると直ちにサンプルホールド電流Ｉｓｈが加算され、レーザダイオードＬＤには、バイアス電流Ｉｂｉにサンプルホールド電流Ｉｓｈが加算された電流が供給される。このときのサンプルホールド電流Ｉｓｈは、レーザダイオードＬＤの発振しきい値電流Ｉｔｈからバイアス電流Ｉｂｉを引いた電流値になる。
【００１０】
次に、発光入力信号Ｓｉがハイレベルになってから所定の時間経過後にハイレベルに立ち上がってアサートされた発光オン信号Ｓａによって、発光電流生成回路１１０は、初期化回路１０８から入力されたディジタルデータ信号ＳＤに応じた電流値Ｉηの発光電流Ｉｄａｃが発光電流としてＬＤ駆動電流Ｉｏｐに加算され、レーザダイオードＬＤから所望の発光量を得ることができる。このように、レーザダイオードＬＤがバイアス電流Ｉｂｉで活性化されインピーダンスが小さくなっているため、レーザダイオードＬＤは、発振しきい値電流Ｉｔｈに対する応答特性が改善され、レーザダイオードＬＤから所望のパルス幅の発光パルスを得ることができる。
【００１１】
【特許文献１】
特開平４−２８３９７８号公報
【００１２】
【特許文献２】
特開平９−８３０５０号公報
【００１３】
【発明が解決しようとする課題】
しかし、図１５で示すように、周囲温度が上昇すると、レーザダイオードＬＤの発光特性が変化し、まず、レーザダイオードＬＤの発振しきい値電流Ｉｔｈが大きく増加する。更に、発振しきい値電流Ｉｔｈから所望の発光出力が得られるまでの発光電流Ｉｄａｃの電流値Iηは、微分効率が小さくなるために増加する。このことから、高温時には、発光電流Ｉｄａｃの電流値Ｉηを大きくする必要がある。なお、図１５では、（ａ）は常温での初期化動作を行ったときの各電流値を示しており、（ｂ）は、周囲温度が高温に推移したときの各電流値を示しており、（ｃ）は高温での初期化動作を行ったときの各電流値を示している。
【００１４】
初期化回路１０８は、常温時の初期化動作によってレーザダイオードＬＤの特性を調べ、発光電流生成回路１１０に対して、得られた特性に応じた電流値Ｉηの発光電流Ｉｄａｃを出力させる。常温時のレーザダイオードＬＤにおける発振しきい値電流Ｉｔｈの電流値をＩｔｈＡとし、常温時の初期化動作によって設定された発光電流Ｉｄａｃの電流値をＩηＡとし、常温時のサンプルホールド電流Ｉｓｈの電流値をＩｓｈＡとする。この場合、ＩｔｈＡ＝ＩｓｈＡ＋Ｉｂｉが成り立つ。
【００１５】
常温時の初期化後に周囲温度が高温になった場合にレーザダイオードＬＤから所望の発光量が得られるようにするには、周囲温度の上昇に伴う微分効率の減少によって発光電流Ｉｄａｃの電流値Iηが増加した分は、サンプルホールド電流Ｉｓｈを増加させる必要がある。図１５の（ｂ）で示すように、サンプルホールド電流ＩｓｈがＩｓｈＡからＩｓｈＡａに増加しており、これは、設定された発光電流Ｉｄａｃの電流値ＩηＡが初期化回路１０８による初期化動作を行わないと変わらないためである。
【００１６】
この場合、サンプルホールド電流ＩｓｈによってＡＰＣ制御が行われるため、サンプルホールド電流Ｉｓｈとバイアス電流Ｉｂｉの和（ＩｓｈＡａ＋Ｉｂｉ）がレーザダイオードＬＤの高温時における発振しきい値電流値ＩｔｈＢを超えている。このことから、図１４で示すように、発光電流ＩｄａｃをレーザダイオードＬＤに供給しなくてもレーザダイオードＬＤが発光してしまうことになる。このような現象がたとえ短時間であっても発生することにより、レーザプリンタ等における地肌汚れ等の原因になっていた。このような状態は、初期化回路１０８が次の初期化、例えば図１５で示した（ｃ）の高温再初期化を行うまで続いてしまい、また、初期化回路１０８による初期化動作はシステムの制約から、温度変化に合わせて頻繁に行うことができなかった。
【００１７】
本発明は、上記のような問題を解決するためになされたものであり、周囲温度が上昇してレーザダイオードの発振しきい値電流が増加しても、バイアス電流と発振しきい値電流だけでは半導体レーザが発光しないようにすることができる半導体レーザ駆動装置、半導体レーザ駆動方法及び半導体レーザ駆動装置を使用した画像形成装置を得ることを目的とする。
【００１８】
【課題を解決するための手段】
この発明に係る半導体レーザ駆動装置は、所望の発光量が得られるように半導体レーザに供給する電流を制御して、該半導体レーザの駆動制御を行う半導体レーザ駆動装置において、
前記半導体レーザの発振しきい値電流未満の所定の第１電流を生成して該半導体レーザに常時出力する第１電流生成回路部と、
入力された信号に応じた、前記半導体レーザを発光させるための第２電流を生成して前記半導体レーザに出力する第２電流生成回路部と、
前記半導体レーザの発光量を検出し、該発光量が所定値になるように第３電流を生成して該半導体レーザに出力する第３電流生成回路部と、
前記第２電流生成回路部に対して、所定の補助電流を生成させて前記半導体レーザに出力させる補助電流制御回路部と、
前記半導体レーザの発光特性の検出を行う初期化動作を行い、該検出した発光特性から得られた前記第２電流の電流値を示す信号を前記第２電流生成回路部に出力する初期化回路部と、
を備え、
前記第３電流生成回路部は、前記第１電流、第２電流、第３電流及び補助電流の和電流による半導体レーザの発光量が所定値になるように、前記第３電流を生成して出力するものである。
【００１９】
具体的には、前記初期化回路部は、常温時と所定の高温時にそれぞれ前記初期化動作を行い、前記補助電流制御回路部に対して、前記補助電流が常温時と該高温時において半導体レーザから同一の発光量が得られるそれぞれの第２電流の差電流以上になるように前記第２電流生成回路部に該補助電流を生成させるようにした。
【００２０】
この場合、前記第２電流生成回路部は、所定の基準電流を生成し、入力されたディジタル信号に応じて該基準電流を基に生成した電流を出力する電流出力型のＤ／Ａコンバータで構成され、前記補助電流制御回路部は、該Ｄ／Ａコンバータの基準電流に所定の電流を加えるようにしてもよい。
【００２１】
また、前記補助電流制御回路部は、電流出力型のＤ／Ａコンバータで構成されるようにしてもよい。
【００２２】
前記第１電流生成回路部、第２電流生成回路部、第３電流生成回路部、補助電流制御回路部及び初期化回路部は１つのＩＣに集積されるようにしてもよい。
【００２３】
また、この発明に係る半導体レーザ駆動装置は、所望の発光量が得られるように半導体レーザに供給する電流を制御して、該半導体レーザの駆動制御を行う半導体レーザ駆動装置において、
前記半導体レーザの発振しきい値電流未満の所定の第１電流を生成して該半導体レーザに常時出力する第１電流生成回路部と、
入力された信号に応じた、前記半導体レーザを発光させるための第２電流を生成して前記半導体レーザに出力する第２電流生成回路部と、
前記半導体レーザの発光量を検出し、該発光量が所定値になるように第３電流を生成して該半導体レーザに出力する第３電流生成回路部と、
所定の補助電流を生成して前記半導体レーザに出力する補助電流生成回路部と、
前記半導体レーザの発光特性の検出を行う初期化動作を行い、該検出した発光特性から得られる前記第２電流の電流値を示す信号を前記第２電流生成回路部に出力する初期化回路部と、
を備え、
前記第３電流生成回路部は、前記第１電流、第２電流、第３電流及び補助電流の和電流による半導体レーザの発光量が所定値になるように、前記第３電流を生成して出力するものである。
【００２４】
具体的には、前記補助電流生成回路部は、常温時と所定の高温時において半導体レーザから同一の発光量が得られるそれぞれの第２電流の差電流以上になるように前記補助電流を生成するようにした。
【００２５】
この場合、前記補助電流生成回路部は、入力された信号に応じた電流値の補助電流を生成して前記半導体レーザに出力し、前記初期化回路部は、常温時と所定の高温時にそれぞれ前記初期化動作を行い、該補助電流生成回路部に対して、常温時と該高温時において半導体レーザから同一の発光量が得られるそれぞれの第２電流の差電流以上になるように前記補助電流を生成させるようにしてもよい。
【００２６】
また、前記第２電流生成回路部及び補助電流生成回路部は、所定の基準電流を生成し、入力されたディジタル信号に応じて該基準電流を基に生成した電流を出力する電流出力型のＤ／Ａコンバータでそれぞれ構成されるようにしてもよい。
【００２７】
前記第１電流生成回路部、第２電流生成回路部、第３電流生成回路部、補助電流生成回路部及び初期化回路部は１つのＩＣに集積されるようにしてもよい。
【００２８】
一方、前記初期化回路部は、初期化動作時において、前記第２電流生成回路部に対して第２電流及び補助電流の出力を停止させ、前記半導体レーザが所定値Ｐ１の１／Ｎの発光量で発光するように、前記第３電流生成回路部に対して第３電流を出力させた後、前記第２電流生成回路部に対して、第２電流のみを出力させると共に半導体レーザの発光量の検出を行って該半導体レーザの発光量が所定値Ｐ１になるまで該第２電流を増加させ、半導体レーザの発光量が所定値になった時点の第２電流値を記憶し、通常動作時に該記憶した第２電流値をＮ／（Ｎ−１）倍した電流を第２電流として出力させるようにした。
【００２９】
具体的には、前記第３電流生成回路部は、
半導体レーザの発光量を検出し、該検出した発光量を電圧に変換して出力する発光量検出回路と、
入力された電圧を電流に変換して前記半導体レーザに出力する電圧−電流変換回路と、
前記発光量検出回路からの出力電圧があらかじめ設定された所定値になるように該電圧−電流変換回路の入力電圧を制御して前記半導体レーザの発光量を制御する発光量制御回路と、
入力された制御信号に応じて、該発光量制御回路から出力された電圧の前記電圧−電流変回路への出力制御を行う第１スイッチ回路と、
前記発光量制御回路から該第１スイッチ回路を介して前記電圧−電流変換回路に出力された電圧を保持するホールドコンデンサと、
前記第１スイッチ回路の動作制御を行う制御回路と、
を備えるようにした。
【００３０】
この場合、前記初期化回路部は、前記初期化動作を行った直後の通常動作時には、前記ホールドコンデンサの充電電圧を放電させた後、前記制御回路の動作制御を行って、前記発光量制御回路から出力された電圧を前記電圧−電流変回路へ出力するように前記第１スイッチ回路を動作させるようにしてもよい。
【００３１】
また、前記発光量制御回路は、
所定の基準電圧を生成して出力する基準電圧発生回路と、
該基準電圧発生回路から出力され基準電圧を、入力された制御信号に応じた分圧比で分圧して出力する分圧回路と、
該分圧回路の出力電圧と該基準電圧との電圧を比較し、該比較結果を示す電圧を出力する電圧比較回路と、
を備え、
前記初期化回路部は、初期化動作時に、該分圧回路の分圧比を制御して、半導体レーザの発光量を変えるようにした。
【００３２】
また、この発明に係る半導体レーザ駆動方法は、所望の発光量が得られるように半導体レーザに供給する電流を制御して、該半導体レーザの駆動制御を行う半導体レーザ駆動装置の半導体レーザ駆動方法において、
前記半導体レーザの発振しきい値電流未満の所定の第１電流を生成し、
前記半導体レーザの発光特性の検出を行う初期化動作を行って検出した発光特性から得られた半導体レーザを発光させるための第２電流を生成し、
常温時と所定の高温時にそれぞれ前記初期化動作を行って常温時と該高温時に半導体レーザから同一の発光量が得られるそれぞれの第２電流の差電流以上になる補助電流を生成し、
前記半導体レーザの発光量を検出し、該発光量が所定値になるように第３電流を生成し、
前記第１電流、第２電流、第３電流及び補助電流の和電流を前記半導体レーザに出力して得られた該半導体レーザの発光量が所定値で一定になるように、前記第３電流を生成するようにした。
【００３３】
具体的には、前記初期化動作時に、
前記第２電流及び補助電流の半導体レーザへの出力を停止し、
前記半導体レーザが所定値Ｐ１の１／Ｎの発光量で発光するように前記第３電流生成して出力し、
前記第２電流のみを出力すると共に半導体レーザの発光量の検出を行って該半導体レーザの発光量が所定値Ｐ１になるまで該第２電流を増加させ、
半導体レーザの発光量が所定値になった時点の第２電流値を記憶するようにし、
通常動作時に、
前記記憶した第２電流値をＮ／（Ｎ−１）倍した電流を第２電流として前記半導体レーザに出力するようにした。
【００３４】
また、半導体レーザの発光量を電圧に変換し、
該変換した電圧と所定の基準電圧との電圧比較を行って該比較結果を示す電圧を生成し、
該比較結果を示す電圧を保持し、
該保持した電圧を電流に変換して前記第３電流を生成するようにしてもよい。
【００３５】
この場合、前記初期化動作を行った直後の通常動作時には、前記保持した電圧を低下させて前記第３電流を生成し、該第３電流を前記第１電流、第２電流及び補助電流と共に前記半導体レーザに出力するようにした。
【００３６】
また、この発明に係る画像形成装置は、所望の発光量が得られるように半導体レーザに供給する電流を制御して、該半導体レーザの駆動制御を行う半導体レーザ駆動装置を有する画像形成装置において、
前記半導体レーザ駆動装置は、
前記半導体レーザの発振しきい値電流未満の所定の第１電流を生成して該半導体レーザに常時出力する第１電流生成回路部と、
入力された信号に応じた、前記半導体レーザを発光させるための第２電流を生成して前記半導体レーザに出力する第２電流生成回路部と、
前記半導体レーザの発光量を検出し、該発光量が所定値になるように第３電流を生成して該半導体レーザに出力する第３電流生成回路部と、
前記第２電流生成回路部に対して、所定の補助電流を生成させて前記半導体レーザに出力させる補助電流制御回路部と、
前記半導体レーザの発光特性の検出を行う初期化動作を行い、該検出した発光特性から得られた前記第２電流の電流値を示す信号を前記第２電流生成回路部に出力する初期化回路部と、
を備え、
前記第３電流生成回路部は、前記第１電流、第２電流、第３電流及び補助電流の和電流による半導体レーザの発光量が所定値になるように、前記第３電流を生成して出力するものである。
【００３７】
また、この発明に係る画像形成装置は、所望の発光量が得られるように半導体レーザに供給する電流を制御して、該半導体レーザの駆動制御を行う半導体レーザ駆動装置を有する画像形成装置において、
前記半導体レーザ駆動装置は、
前記半導体レーザの発振しきい値電流未満の所定の第１電流を生成して該半導体レーザに常時出力する第１電流生成回路部と、
入力された信号に応じた、前記半導体レーザを発光させるための第２電流を生成して前記半導体レーザに出力する第２電流生成回路部と、
所定の補助電流を生成して前記半導体レーザに出力する補助電流生成回路部と、
前記半導体レーザの発光量を検出して該発光量が所定値になるように第３電流を生成し、該半導体レーザに出力する第３電流生成回路部と、
前記半導体レーザの発光特性の検出を行う初期化動作を行い、該検出した発光特性から得られる前記第２電流の電流値を示す信号を前記第２電流生成回路部に出力する初期化回路部と、
を備え、
前記第３電流生成回路部は、前記第１電流、第２電流、第３電流及び補助電流の和電流による半導体レーザの発光量が所定値になるように、前記第３電流を生成して出力するものである。
【００３８】
【発明の実施の形態】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における半導体レーザ駆動装置の例を示したブロック図である。
図１において、半導体レーザ駆動装置１は、演算増幅器２と、アナログスイッチ３と、演算増幅器２の出力電圧を記憶するホールドコンデンサ４と、電圧−電流変換回路５と、入力された制御信号に応じてスイッチングを行うスイッチ回路６と、可変抵抗７と、所定の基準電圧Ｖｒ１を生成して出力する基準電圧発生回路８とを備えている。
【００３９】
また、半導体レーザ駆動装置１は、アナログスイッチ３とスイッチ回路６の動作制御をそれぞれ行う制御回路９と、入力された制御信号Ｓ１に応じて基準電圧Ｖｒ１を分圧して出力する分圧回路１０と、入力されたディジタルデータ信号ＳＤ１に応じたレーザダイオードＬＤを発光させるための電流を出力する発光電流生成回路１１とを備えている。更に、半導体レーザ駆動装置１は、所定の定電流Ｉｂｉ（以下、バイアス電流Ｉｂｉと呼ぶ）を生成してレーザダイオードＬＤに出力するバイアス電流生成回路１２と、該発光電流生成回路１１の出力電流に所定の電流値である補助電流Ｉｓｕｂが加算されるように発光電流生成回路１１を制御するＩｓｕｂ制御回路１３と、制御回路９、分圧回路１０、発光電流生成回路１１及びＩｓｕｂ制御回路１３の動作制御をそれぞれ行ってレーザダイオードＬＤの発光特性を検出する所定の初期化動作を行う初期化回路１４とを備えている。
【００４０】
また、発光電流生成回路１１は、初期化回路１４から入力されるディジタルデータ信号ＳＤ１に応じた電流値ＩηにＩｓｕｂ制御回路１３からのＩｓｕｂ制御信号Ｓ５に応じた補助電流Ｉｓｕｂを加えた電流値の発光電流Ｉｄａｃを出力する。
一方、Ｉｓｕｂ制御回路１３は、初期化回路１４から入力されるディジタルデータ信号ＳＤ２に応じた補助電流Ｉｓｕｂを示すＩｓｕｂ制御信号Ｓ５を発光電流生成回路１１に出力し、発光電流生成回路１１は、該Ｉｓｕｂ制御信号Ｓ５に応じた補助電流Ｉｓｕｂを生成し、電流値Ｉηに該補助電流Ｉｓｕｂを加えた電流値の発光電流Ｉｄａｃを生成して出力する。
【００４１】
分圧回路１０には基準電圧発生回路８からの基準電圧Ｖｒ１が入力され、分圧回路１０は、初期化回路１４からの制御信号Ｓ１に応じた分圧比で基準電圧Ｖｒ１を分圧して演算増幅器２の非反転入力端に出力する。演算増幅器２の出力端はアナログスイッチ３の一端に接続され、アナログスイッチ３の他端は電圧−電流変換回路５に接続され、該接続部と接地電圧との間にはホールドコンデンサ４が接続されている。アナログスイッチ３は、制御回路９からＡＳＷ制御信号Ｓ２が入力され、該入力されたＡＳＷ制御信号Ｓ２に応じてスイッチングを行う。このことにより、アナログスイッチ３は、ホールドコンデンサ４の高圧側電圧（以下、ホールドコンデンサ４の電圧と呼ぶ）をホールドするために、ホールドコンデンサ４と演算増幅器２の出力端との接続の切断を行う。
【００４２】
電圧−電流変換回路５は、入力された電圧をサンプルホールド電流Ｉｓｈに変換してレーザダイオードＬＤに出力するものであり、スイッチ回路６を介してレーザダイオードＬＤのアノードに接続され、レーザダイオードＬＤのカソードは接地電圧に接続されている。スイッチ回路６は、制御回路９からＳＷ制御信号Ｓ３が入力され、該入力されたＳＷ制御信号Ｓ３に応じてスイッチングを行う。このことにより、スイッチ回路６は、レーザダイオードＬＤにサンプルホールド電流Ｉｓｈを供給するために、電圧−電流変換回路５とレーザダイオードＬＤとの接続制御を行う。一方、フォトダイオードＰＤのアノードは接地電圧に接続され、電源電圧ＶｄｄとフォトダイオードＰＤのカソードとの間に可変抵抗７が接続されている。また、フォトダイオードＰＤのアノードと可変抵抗７との接続部は演算増幅器２の非反転入力端に接続されている。
【００４３】
フォトダイオードＰＤは、レーザダイオードＬＤの発光量をモニタしレーザダイオードＬＤの発光量に比例した電流を可変抵抗７に供給する。可変抵抗７は、フォトダイオードＰＤから供給された電流を電圧Ｖｐｄに変換し、該電圧Ｖｐｄは演算増幅器２の非反転入力端に出力される。分圧回路１０の出力電圧をＶｄ１とすると、演算増幅器２は、入力された電圧Ｖｐｄが該電圧Ｖｄ１に等しくなるように、電圧−電流変換回路５に入力される電圧を制御してサンプルホールド電流Ｉｓｈを制御する。また、ホールドコンデンサ４の電圧は、演算増幅器２の出力電圧で充電されているため、演算増幅器２の出力電圧と同じである。アナログスイッチ３がオフすると、このときの演算増幅器２の出力電圧が、ホールドコンデンサ４に記憶される。
【００４４】
アナログスイッチ３とホールドコンデンサ４はサンプルホールド回路を形成しており、制御回路９は、ＡＰＣ期間中はアナログスイッチ３をオンにし、演算増幅器２の出力電圧でホールドコンデンサ４を充電する。ＡＰＣ動作が終了するとアナログスイッチ３をオフにして、演算増幅器２の出力電圧をホールドコンデンサ４にホールドする。ホールドコンデンサ４にホールドされた電圧に応じた電流が電圧−電流変換回路５で生成されて、スイッチ回路６を介してレーザダイオードＬＤに出力される。
【００４５】
初期化回路１４には、外部からリセット信号ＲＥＳ及び所定のクロック信号ＯＳＣがそれぞれ入力され、前記電圧Ｖｄ１及びＶｐｄがそれぞれ入力されている。また、初期化回路１４は、レーザダイオードＬＤの特性を検出してディジタルデータ信号ＳＤ１及びＳＤ２のディジタルデータを設定する初期化動作を行う場合、制御回路９及び分圧回路１０の動作制御を行うと共にホールドコンデンサ４の電圧を制御する。また、バイアス電流生成回路１２から出力されたレーザダイオードＬＤに対するバイアス電流Ｉｂｉ及び発光電流生成回路１１からの発光電流ＩｄａｃはそれぞれレーザダイオードＬＤのアノードに出力される。
【００４６】
なお、発光電流生成回路１１は第２電流生成回路部を、バイアス電流生成回路１２はバイアス電流生成回路部を、Ｉｓｕｂ制御回路１３は補助電流制御回路部をそれぞれなし、演算増幅器２、アナログスイッチ３、ホールドコンデンサ４、電圧−電流変換回路５、スイッチ回路６、可変抵抗７、基準電圧発生回路８、制御回路９及びフォトダイオードＰＤが第３電流生成回路部をなす。また、バイアス電流Ｉｂｉが第１電流を、発光電流Ｉｄａｃが第２電流を、サンプルホールド電流Ｉｓｈが第３電流をそれぞれなす。更に、可変抵抗７及びフォトダイオードＰＤは発光量検出回路を、演算増幅器２、基準電圧発生回路８及び分圧回路１０は発光量制御回路を、演算増幅器２は電圧比較回路を、アナログスイッチ３は第１スイッチ回路をそれぞれなす。言うまでもなく、レーザダイオードＬＤは半導体レーザをなす。
【００４７】
図２は、図１で示した各信号のタイミングチャートであり、図２を用いて図１の半導体レーザ駆動装置１の動作について説明する。
レーザダイオードＬＤに対して発光制御を行うために外部から入力される発光入力信号Ｓｉは、制御回路９で遅延されて発光オン信号Ｓ４となって発光電流生成回路１１に出力される。制御回路９から出力されるＳＷ制御信号Ｓ３は、発光入力信号Ｓｉがアサートされると同時にアサートされ、発光オン信号Ｓ４がディアサートされるまでアサート状態を保つ。
【００４８】
ＬＤ駆動電流Ｉｏｐは、レーザダイオードＬＤを駆動する電流であり、発光電流Ｉｄａｃ、サンプルホールド電流Ｉｓｈ及びバイアス電流Ｉｂｉの和電流である。発光入力信号Ｓｉがハイ（Ｈｉｇｈ）レベルに立ち上がるまでは、レーザダイオードＬＤにはバイアス電流Ｉｂｉだけが供給されている。発光入力信号Ｓｉがハイレベルに立ち上がってアサートされると直ちにサンプルホールド電流Ｉｓｈが加算され、レーザダイオードＬＤには、バイアス電流Ｉｂｉにサンプルホールド電流Ｉｓｈが加算された電流が供給される。
【００４９】
このときのサンプルホールド電流Ｉｓｈは、レーザダイオードＬＤの発振しきい値電流Ｉｔｈからバイアス電流Ｉｂｉと補助電流Ｉｓｕｂを引いた電流値になる。このため、温度が上昇して発振しきい値電流ＩｔｈとレーザダイオードＬＤの発光電流特性が変化しても、サンプルホールド電流Ｉｓｈとバイアス電流Ｉｂｉの和電流が発振しきい値電流Ｉｔｈを超えることがない。
【００５０】
次に、発光入力信号Ｓｉがハイレベルになってから所定の時間経過後に発光オン信号Ｓ４がハイレベルに立ち上がってアサートされ、発光電流生成回路１１によって発光電流Ｉｄａｃが加算される。このときの発光電流Ｉｄａｃは、初期化回路１４から入力されたディジタルデータ信号ＳＤ１に応じた電流値Ｉηに補助電流Ｉｓｕｂを加えた電流値である。
【００５１】
このように、発光電流Ｉｄａｃに補助電流Ｉｓｕｂを加算することで、制御回路９によってＳＷ制御信号Ｓ３がアサートされている期間のサンプルホールド電流Ｉｓｈから補助電流Ｉｓｕｂをマイナスされ、レーザダイオードＬＤの所望の発光量を得ることができる。すなわち、補助電流Ｉｓｕｂによって、サンプルホールド電流Ｉｓｈとバイアス電流Ｉｂｉの和電流が、レーザダイオードＬＤの発振しきい値電流Ｉｔｈを超えることがなく、レーザダイオードＬＤにおいて、所望の発光量を得つつ地肌汚れとなる不要な発光をなくすことができる。
このように、レーザダイオードＬＤがバイアス電流Ｉｂｉで活性化されインピーダンスが小さくなっているため、レーザダイオードＬＤは、発振しきい値電流Ｉｔｈに対する応答特性が改善され、レーザダイオードＬＤから所望のパルス幅の発光パルスを得ることができる。
【００５２】
このような構成において、図３は、初期化回路１４によって行われる初期化動作例を示したフローチャートであり、図４は、図３の初期化動作時における図１の各信号のタイミングチャートである。図５は、図４で示した各状態Ａ〜Ｆにおけるバイアス電流Ｉｂｉ、サンプルホールド電流Ｉｓｈ、発光電流Ｉｄａｃ及びレーザダイオードＬＤの発振しきい値電流Ｉｔｈの関係を示した図である。図３から図５を用いて初期化回路１４による初期化動作について説明する。なお、図５において、常温時のレーザダイオードＬＤの発振しきい値電流をＩｔｈＡとし、所定の高温時におけるレーザダイオードＬＤの発振しきい値電流をＩｔｈＢとする。また、図５では、状態Ａ〜Ｆが常温時の初期化動作を、状態Ｆが常温から所定の高温に推移したときの状態を、状態Ｈ〜Ｍが所定の高温時の初期化動作をそれぞれ示している。
【００５３】
図３において、初期化回路１４は、電源投入時、又はリセット信号ＲＥＳがハイレベルからローレベルに立ち下がってリセットが解除されると初期化動作を開始し、このとき、レーザダイオードＬＤにはバイアス電流Ｉｂｉが流れ始める（ステップＳＴ１）。初期化回路１４は、８ビットデータＤ[０：７]＝０のディジタルデータ信号ＳＤ１を発光電流生成回路１１に出力すると共に、８ビットデータＤｐ[０：７]＝０を発光電流生成回路１１に出力することから発光電流Ｉｄａｃ＝０になる。
【００５４】
次に、初期化回路１４は、分圧回路１０に対して、基準電圧Ｖｒ１を１／Ｎ（Ｎは、Ｎ＞１の整数）に分圧して電圧Ｖｄ１として出力させ、制御回路９に対して、アナログスイッチ３及びスイッチ回路６をそれぞれオンさせて電圧ＶｐｄがＶｒ１／Ｎの発光量にセトリングした状態で、アナログスイッチ３をオフさせ演算増幅器２の出力電圧をホールドコンデンサ４に記憶させるようにする（ステップＳＴ２）。ステップＳＴ２の動作は図４及び図５の状態Ａを示しており、図４において、電流値ＩｓｈＡ１は、演算増幅器２の反転入力端にＶｒ１／Ｎの電圧が入力されたときに、Ｖｐｄ＝Ｖｒ１／Ｎになったときのサンプルホールド電流Ｉｓｈの電流値を示しており、状態Ａの最後には図５でも示しているようにＬＤ駆動電流Ｉｏｐは（Ｉｂｉ＋ＩｓｈＡ１）になる。
【００５５】
次に、初期化回路１４は、分圧回路１０に対して、基準電圧Ｖｒ１を電圧Ｖｄ１として出力させ、ディジタルデータ信号ＳＤ１の８ビットデータＤ[０：７]を下位ビットから順次カウントアップしていき、電圧Ｖｐｄが電圧Ｖｄ１に、すなわちこの場合基準電圧Ｖｒ１になったときの８ビットデータＤ[０：７]を記憶する（ステップＳＴ３）。
【００５６】
すなわち、８ビットデータＤ[０：７]を下位ビットから順次カウントアップしていくことにより、発光電流Ｉｄａｃが増加してレーザダイオードＬＤの発光量が増加し、初期化回路１４の内部に設けられたコンパレータ（図示せず）が基準電圧Ｖｒ１と電圧Ｖｐｄを比較し、電圧Ｖｐｄが基準電圧Ｖｒ１を超えた時点の８ビットデータＤ[０：７]を記憶する。ステップＳＴ３の動作は図４及び図５の状態Ｂを示しており、図４において、電流値Ｉｄａｃ１は、電圧Ｖｐｄが基準電圧Ｖｒ１になったときの発光電流Ｉｄａｃの電流値を示しており、状態Ｂの最後には、図５でも示しているようにＬＤ駆動電流Ｉｏｐは（Ｉｂｉ＋ＩｓｈＡ１＋Ｉｄａｃ１）になる。
【００５７】
次に、初期化回路１４は、ホールドコンデンサ４にホールドされている電圧を放電させ、このことにより、ＬＤ駆動電流Ｉｏｐとして、バイアス電流Ｉｂｉと発光電流ＩｄａｃがレーザダイオードＬＤに流れる（ステップＳＴ４）。このようにするのは、次に行う発光電流生成回路１１へのディジタルデータを設定して発光電流Ｉｄａｃに補助電流Ｉｓｕｂが加算された際に、ＬＤ駆動電流ＩｏｐがレーザダイオードＬＤの最大定格値を超えて該レーザダイオードＬＤに不具合が発生することを防止するためである。ステップＳＴ４の動作は図４及び図５の状態Ｃを示しており、図４及び図５でも示しているようにＬＤ駆動電流Ｉｏｐは（Ｉｂｉ＋Ｉｄａｃ１）になる。
【００５８】
次に、初期化回路１４は、ディジタルデータ信号ＳＤ１のディジタルデータＤ[０：７]をＮ／(Ｎ−１)倍にして出力し、Ｉｓｕｂ制御回路１３にもディジタルデータＤ[０：７]と同じディジタルデータＤｐ[０：７]をディジタルデータ信号ＳＤ２として出力する（ステップＳＴ５）。このようにすることにより、ディジタルデータＤｐ[０：７]に応じた補助電流Ｉｓｕｂが発光電流Ｉｄａｃに加算されてレーザダイオードＬＤに供給される。ステップＳＴ５の動作は図４及び図５の状態Ｄ及びＥを示しており、状態ＤでＬＤ駆動電流Ｉｏｐは｛Ｉｂｉ＋Ｉｄａｃ１×Ｎ／（Ｎ−１）｝になり、Ｉｄａｃ１×Ｎ／（Ｎ−１）＝Ｉｄａｃ２とすると状態ＥでＬＤ駆動電流Ｉｏｐは（Ｉｂｉ＋Ｉｄａｃ２＋Ｉｓｕｂ）になる。
【００５９】
最後に、初期化回路１４は、制御回路９に対して、再びアナログスイッチ３及びスイッチ回路６をそれぞれオンさせてＡＰＣ制御を行わせ、電流値ＩｓｈＡ２のサンプルホールド電流ＩｓｈがレーザダイオードＬＤに流れる（ステップＳＴ６）。ステップＳＴ６の動作は図４及び図５の状態Ｆを示しており、（Ｉｄａｃ２＋Ｉｓｕｂ）＝Ｉｄａｃ３とすると、状態ＦでＬＤ駆動電流Ｉｏｐは（Ｉｂｉ＋ＩｓｈＡ２＋Ｉｄａｃ３）になる。
【００６０】
上記説明において、Ｎ＝２の場合は、ディジタルデータＤ[０：７]及びＤｐ[０：７]を１ビット上位へシフトするだけで、容易にＮ／(Ｎ−１)倍することができる。また、図５で示しているように、前記ステップＳＴ１〜ＳＴ６の各処理は、所定の高温時においても同様の処理が行われ、温度変化によってレーザダイオードＬＤの特性が変化し常温時の状態Ａ〜Ｆに対応する状態Ｈ〜ＭのようにＬＤ駆動電流Ｉｏｐが変化する。初期化回路１４は、常温時と所定の高温時にそれぞれ前記初期化動作を行い、Ｉｓｕｂ制御回路１３に対して、補助電流Ｉｓｕｂが常温時と該高温時においてレーザダイオードＬＤから同一の発光量が得られるそれぞれの発光電流Ｉｄａｃの差電流以上になるように発光電流生成回路１１に補助電流Ｉｓｕｂを生成させる。
【００６１】
なお、所定の高温時の電流値において、電流値ＩｓｈＢ１はＩｓｈＡ１に、電流値Ｉｄａｃ４はＩｄａｃ１に、電流値Ｉｄａｃ５はＩｄａｃ２に、電流値Ｉｄａｃ６はＩｄａｃ３に、電流値ＩｓｈＢ２はＩｓｈＡ２にそれぞれ対応している。また、所定の高温とは、例えばレーザダイオードＬＤの使用上限温度である。このように、補助電流Ｉｓｕｂを含む発光電流Ｉｄａｃ及びサンプルホールド電流Ｉｓｈがそれぞれ最適に制御され、レーザダイオードＬＤから所望の発光量を得ることができる。
【００６２】
このように、周囲温度が高温になっても、発光オン信号Ｓ４がアサートされる前にレーザダイオードＬＤに供給される電流によって、光通信における消光比や、レーザプリンタ、デジタル複写機等における地肌汚れが発生することを防止できるようになった。また、常温時において、バイアス電流Ｉｂｉにサンプルホールド電流Ｉｓｈの電流値ＩｓｈＡ２を加えた電流は、発光しきい値電流ＩｔｈＡと比較してわずか数ｍＡ小さいだけであることから応答遅れも発生しない。
【００６３】
更に、電源の再投入等で、高温時に再度初期化を行うと、新たに、発光電流Ｉｄａｃが設定されるので、バイアス電流Ｉｂｉとサンプルホールド電流Ｉｓｈとの和は、高温時の発振しきい値電流ＩｔｈＢよりも、補助電流Ｉｓｕｂ分(数ｍＡ)小さくなり、地肌汚れ等の発生に対し余裕を持たせると共に、更に温度が上昇した場合にも対処できるようになる。
【００６４】
次に、図６は、図１の発光電流生成回路１１及びＩｓｕｂ制御回路１３の回路例を示した図である。なお、図６では、Ｄ[０：７]＝Ｄｐ[０：７]である場合を例にして説明する。
図６において、発光電流生成回路１１は、電流加算型をなす電流出力型のＤ／Ａコンバータ（以下、ＤＡＣと呼ぶ）２１と、ディジタルデータ信号ＳＤ１におけるデータＤ[０：７]のＤＡＣ２１への出力制御を行うゲート駆動スイッチ回路２２と、ＤＡＣ２１から出力された電流を発光電流Ｉｄａｃに変換してレーザダイオードＬＤに出力するカレントミラー回路２３とを備えている。
【００６５】
ゲート駆動スイッチ回路２２は、制御回路９からの発光オン信号Ｓ４がアサートされると初期化回路１４から入力されたデータＤ[０：７]をＤＡＣ２１に出力し、発光オン信号Ｓ４がディアサートされると初期化回路１４から入力されているデータＤ[０：７]に関係なくＮＭＯＳトランジスタＭＢ０〜ＭＢ７のゲートにそれぞれハイレベルの信号を出力して、ＤＡＣ２１からの電流出力を停止させる。
【００６６】
ＤＡＣ２１は、ゲート駆動スイッチ回路２２を介して初期化回路１４から入力されるディジタルデータ信号ＳＤ１に応じた電流Ｉｏ１をカレントミラー回路２３に出力し、カレントミラー回路２３で電流値Ｉηに変換されてレーザダイオードＬＤに出力される。更に、ＤＡＣ２１は、Ｉｓｕｂ制御回路１３からのＩｓｕｂ制御信号Ｓ５に応じた電流Ｉｏ２をカレントミラー回路２３に出力し、カレントミラー回路２３で補助電流Ｉｓｕｂに変換されてレーザダイオードＬＤに出力される。すなわち、ＤＡＣ２１の出力電流値（Ｉｏ１＋Ｉｏ２）がカレントミラー回路２３で電流値（Ｉη＋Ｉｓｕｂ）に変換されて発光電流ＩｄａｃとしてレーザダイオードＬＤに出力される。
【００６７】
ＤＡＣ２１は、演算増幅器３１と、所定の基準電圧Ｖｒ２を生成して出力する基準電圧発生回路３２と、抵抗３３と、コンデンサ３４と、ＮＭＯＳトランジスタＭ１〜Ｍ３，ＭＡ０〜ＭＡ７，ＭＢ０〜ＭＢ７，ＭＣ０〜ＭＣ７とで構成されている。基準電圧発生回路３２から出力された基準電圧Ｖｒ２及び抵抗３３の抵抗値によって、ＤＡＣ２１からの出力電流の電流値を変えることができ、発光電流Ｉｄａｃの電流値を変えることができる。
【００６８】
電源電圧Ｖｄｄ（例えば、ＤＣ５Ｖ）と演算増幅器３１の反転入力端との間には基準電圧発生回路３２が接続され、演算増幅器３１の反転入力端には（Ｖｄｄ−Ｖｒ２）の電圧が入力されている。また、電源電圧Ｖｄｄと演算増幅器３１の非反転入力端との間には抵抗３３が接続され、演算増幅器３１の出力端はＮＭＯＳトランジスタＭ３，ＭＣ０〜ＭＣ７の各ゲートにそれぞれ接続されている。
【００６９】
更に、演算増幅器３１の出力端と接地電圧との間にはコンデンサ３４が接続されている。演算増幅器３１の非反転入力端と接地電圧との間には、ＮＭＯＳトランジスタＭ１とＭ３が直列に接続され、ＮＭＯＳトランジスタＭ１，ＭＡ０〜ＭＡ７の各ゲートには外部からの所定の定電圧Ｖｄｄ１（例えば、ＤＣ３.５Ｖ）がそれぞれ入力されている。また、電源電圧ＶｄｄとＮＭＯＳトランジスタＭ３のドレインとの間にはＮＭＯＳトランジスタＭ２が接続され、ＮＭＯＳトランジスタＭ２のゲートは接地電圧に接続されている。なお、ＮＭＯＳトランジスタＭ２は、製造上の理由から設けられたものであって常時オフしており、オンすることはないため、ＮＭＯＳトランジスタＭ１は常時オンになる。
【００７０】
一方、ＮＭＯＳトランジスタＭＡ０〜ＭＡ７の各ドレインは接続され、該接続部はＤＡＣ２１の出力端をなしている。ＮＭＯＳトランジスタＭＡ０〜ＭＡ７の各ソースは、対応するＮＭＯＳトランジスタＭＣ０〜ＭＣ７のドレインにそれぞれ接続され、ＮＭＯＳトランジスタＭＣ０〜ＭＣ７の各ソースはそれぞれ接地電圧に接続されている。また、電源電圧ＶｄｄとＮＭＯＳトランジスタＭＣ０〜ＭＣ７の各ドレインとの間には、ＮＭＯＳトランジスタＭＢ０〜ＭＢ７が対応して接続され、ＮＭＯＳトランジスタＭＢ０〜ＭＢ７の各ゲートには、ゲート駆動スイッチ回路２２からデータＤ[０：７]の対応する１ビットデータがそれぞれ入力されている。
【００７１】
ここで、ＮＭＯＳトランジスタＭ３及びＭＣ０〜ＭＣ７は、電流駆動能力がそれぞれ異なっている。例えばＮＭＯＳトランジスタＭＣ０の電流駆動能力をＷ１とした場合、ＮＭＯＳトランジスタＭＣ１の電流駆動能力は２×Ｗ１、ＮＭＯＳトランジスタＭＣ２の電流駆動能力は４×Ｗ１、ＮＭＯＳトランジスタＭＣ３の電流駆動能力は８×Ｗ１、ＮＭＯＳトランジスタＭＣ４の電流駆動能力は１６×Ｗ１、ＮＭＯＳトランジスタＭＣ５の電流駆動能力は３２×Ｗ１、ＮＭＯＳトランジスタＭＣ６の電流駆動能力は６４×Ｗ１、ＮＭＯＳトランジスタＭＣ７の電流駆動能力は１２８×Ｗ１、ＮＭＯＳトランジスタＭ３の電流駆動能力は１６×Ｗ１になるようにサイズの異なるＮＭＯＳトランジスタがそれぞれ使用されている。
【００７２】
すなわち、ＮＭＯＳトランジスタＭＣ０の素子面積を「１」とすると、ビット１に対応したＮＭＯＳトランジスタＭＣ１の素子面積は倍の「２」、ビット２に対応したＮＭＯＳトランジスタＭＣ２の素子面積は更に倍の「４」というように２ｎ倍(ｎ＝０〜７)の面積になるように作られている。また、ＮＭＯＳトランジスタＭ３の面積はＮＭＯＳトランジスタＭＣ０の素子面積の１６倍になるように作られている。このようにすることにより、ディジタルデータＤ０〜Ｄ７（＝データＤ[０：７]）に応じて対応するＮＭＯＳトランジスタＭＢ０〜ＭＢ７がオン／オフすることによって、重み付けされた電流をカレントミラー回路２３に出力することができる。
【００７３】
一方、ＤＡＣ２１における基準電流を発生するために、演算増幅器３１の反転入力端には電圧（Ｖｄｄ−Ｖｒ２）が入力されており、抵抗３３には基準電圧Ｖｒ２を抵抗３３の抵抗値Ｒｃｏｎｔで除した電流(Ｖｒ２／Ｒｃｏｎｔ)が流れる。該電流(Ｖｒ２／Ｒｃｏｎｔ)は、ＮＭＯＳトランジスタＭ１を通ってＮＭＯＳトランジスタＭ３のドレイン電流になる。ＮＭＯＳトランジスタＭ３のゲートは演算増幅器３１の出力端に接続されていることから、ＮＭＯＳトランジスタＭ３のドレイン電流によって決まるＮＭＯＳトランジスタＭ３のゲート電圧が演算増幅器３１の出力電圧になる。すなわち、基準電圧Ｖｒ２と抵抗３３の抵抗値Ｒｃｏｎｔで決まる電流値によって、演算増幅器３１の出力電圧を設定することができる。
【００７４】
ＤＡＣ２１のビットデータＤ０〜Ｄ７に対応する電流をそれぞれ設定するＮＭＯＳトランジスタＭＣ０〜ＭＣ７の各ゲートは、演算増幅器３１の出力端にそれぞれ接続されていることから、基準電圧Ｖｒ２と抵抗３３の抵抗値Ｒｃｏｎｔのいずれか、又は両方を変更することによって、ＤＡＣ２１の出力電流全体をシフトさせることができる。基準電圧発生回路３２で生成される基準電圧Ｖｒ２は、外部から印加された電圧によって設定可能にしてあり、抵抗３３をＩＣに外付けされた抵抗にすることによって任意の値に設定することができ、これらの要素を変更することで、ＤＡＣ２１の出力電流を制御し、レーザダイオードＬＤにおける特性のバラツキ等の調整や、レーザダイオードＬＤの発光中に該発光量を変化させることができる。特に半導体レーザ駆動装置１をレーザプリンタやディジタル複写機等の画像形成装置に使用した場合、シェーディング補正等に有効に活用することができる。
【００７５】
カレントミラー回路２３は、ＰＭＯＳトランジスタ３７，３８で形成されており、ＰＭＯＳトランジスタ３７及び３８の各ゲートは接続され、該接続部はＰＭＯＳトランジスタ３７のドレインに接続されている。また、ＰＭＯＳトランジスタ３７及び３８の各ソースはそれぞれ電源電圧Ｖｄｄに接続され、ＰＭＯＳトランジスタ３７のドレインはＤＡＣ２１の出力端に、ＰＭＯＳトランジスタ３８のドレインはレーザダイオードＬＤのアノードに接続されている。ＰＭＯＳトランジスタ３８のドレインから出力される電流が発光電流Ｉｄａｃとなり、ＰＭＯＳトランジスタ３７と３８の面積比が３０：１００になっていることから、レーザダイオードＬＤに出力される発光電流Ｉｄａｃは、ＤＡＣ２１の出力電流の１０／３倍になる。
【００７６】
ＤＡＣ２１は８ビットのＤＡコンバータである。１ビット分の回路は３つのＮＭＯＳトランジスタで構成されている。例えば、ビットｎ（ｎ＝０〜７)の回路はＮＭＯＳトランジスタＭＡｎ，ＭＢｎ，ＭＣｎで構成されている。ＮＭＯＳトランジスタＭＡｎのドレインは、ＤＡＣ２１におけるビットｎの出力であり、ＮＭＯＳトランジスタＭＡ０〜ＭＡ７の各ドレインはそれぞれ接続され、該接続部はＤＡＣ２１の出力端をなし、カレントミラー回路２３のＰＭＯＳトランジスタ３７のドレインに接続されている。
【００７７】
このような構成において、ＮＭＯＳトランジスタＭＣ０のゲートは、演算増幅器３１の出力端に接続されていることから、ＮＭＯＳトランジスタＭ３のゲート電圧と同じになり、ＮＭＯＳトランジスタＭＣ０のドレイン電流は、ＮＭＯＳトランジスタＭ３とＮＭＯＳトランジスタＭＣ０の面積比に応じた電流値となって、図６の場合、ＮＭＯＳトランジスタＭ３のドレイン電流の１／１６になる。
【００７８】
ここで、ディジタルデータＤ[０：７]におけるデータＤｎに対するＤＡＣ２１の動作を例にして説明する。
データＤｎが「１」、すなわちハイレベル(５Ｖ)の場合、ＮＭＯＳトランジスタＭＢｎはオンする。このとき、ＮＭＯＳトランジスタＭＢｎによってＮＭＯＳトランジスタＭＣｎのドレイン電圧が引き上げられるため、ＮＭＯＳトランジスタＭＡｎはオフとなり、ＮＭＯＳトランジスタＭＣｎのドレイン電流は、すべて電源電圧ＶｄｄからＮＭＯＳトランジスタＭＢｎを流れるので、ＤＡＣ２１からディジタルデータＤｎに対応する電流は出力されない。
【００７９】
次に、データＤｎが「０」、すなわちローレベル(０Ｖ)の場合、ＮＭＯＳトランジスタＭＢｎはオフになる。このため、ＮＭＯＳトランジスタＭＣｎのドレイン電圧は低下し、ＮＭＯＳトランジスタＭＡｎがオンし、ＮＭＯＳトランジスタＭＣｎのドレイン電流は、すべてＮＭＯＳトランジスタＭＡｎを流れるので、ＤＡＣ２１からデータＤｎに対応する電流が出力される。データＤ０からデータＤ７へビットが１つ増えるごとに、ＤＡＣ２１の出力電流値が倍になっていく。
【００８０】
前記初期化動作では、初期化回路１４は、レーザダイオードＬＤの発振しきい値電流値と目標発光出力が得られるＬＤ駆動電流Ｉｏｐの電流値との差電流を発光電流値Ｉｄａｃ２として、ＤＡＣ２１に対するディジタルデータＤ[０：７]として記憶しておき、初期化動作後の通常動作時に発光電流生成回路１１に対して該記憶したディジタルデータＤ[０：７]に応じた発光電流Ｉｄａｃを出力させる。
【００８１】
一方、Ｉｓｕｂ制御回路１３は、電流加算型をなす電流出力型のＤＡＣを構成しており、初期化回路１４から入力されるディジタルデータ信号ＳＤ２に応じた電流Ｉｏ３を、ＤＡＣ２１におけるＮＭＯＳトランジスタＭ３のドレインに出力する。該電流Ｉｏ３がＩｓｕｂ制御信号Ｓ５をなす。
Ｉｓｕｂ制御回路１３は、演算増幅器５１と、所定の基準電圧Ｖｒ３を生成して出力する基準電圧発生回路５２と、抵抗５３と、コンデンサ５４と、ＮＭＯＳトランジスタＮ１，Ｎ６，ＮＡ０〜ＮＡ７，ＮＢ０〜ＮＢ７，ＮＣ０〜ＮＣ７と、ＰＭＯＳトランジスタＮ２〜Ｎ５で構成されている。基準電圧発生回路５２から出力され基準電圧Ｖｒ３及び抵抗５３の抵抗値によって、出力電流Ｉｏ３の電流値を変えることができ、発光電流生成回路１１から出力される補助電流Ｉｓｕｂの電流値を変えることができる。
【００８２】
演算増幅器５１の非反転入力端と接地電圧との間には基準電圧発生回路５２が接続され、演算増幅器３１の非反転入力端には所定の基準電圧Ｖｒ３が入力されている。また、演算増幅器５１の反転入力端と接地電圧との間には抵抗５３が接続され、演算増幅器５１の出力端はＮＭＯＳトランジスタＮ１のゲートに接続されている。ＮＭＯＳトランジスタＮ１のソースは演算増幅器５１の反転入力端に接続され、ＮＭＯＳトランジスタＮ１のドレインはＰＭＯＳトランジスタＮ２のドレインに接続されている。ＰＭＯＳトランジスタＮ２及びＮ３はカレントミラー回路を形成しており、ＰＭＯＳトランジスタＮ２及びＮ３において、各ゲートは接続され該接続部はＰＭＯＳトランジスタＮ２のドレインに接続され、各ソースは接続されて電源電圧Ｖｄｄに接続されている。
【００８３】
ＰＭＯＳトランジスタＮ４及びＮ５はカレントミラー回路を形成しており、ＰＭＯＳトランジスタＮ４及びＮ５において、各ゲートは接続され該接続部はＰＭＯＳトランジスタＮ５のドレインに接続され、各ソースは接続されて電源電圧Ｖｄｄに接続されている。ＰＭＯＳトランジスタＮ４のドレインはＤＡＣ２１におけるＮＭＯＳトランジスタＭ３のドレインに接続され、ＰＭＯＳトランジスタＮ５のドレインと接地電圧との間にＮＭＯＳトランジスタＮ６が接続されている。ＮＭＯＳトランジスタＮ６のゲートは、ＮＭＯＳトランジスタＮＣ０〜ＮＣ７の各ゲートにそれぞれ接続され、ＮＭＯＳトランジスタＮ６のゲートと接地電圧との間にコンデンサ５４が接続されている。
【００８４】
一方、ＮＭＯＳトランジスタＮＡ０〜ＮＡ７の各ドレインは接続され、該接続部はＰＭＯＳトランジスタＮ３のドレインに接続されている。ＮＭＯＳトランジスタＮＡ０〜ＮＡ７の各ソースは、対応するＮＭＯＳトランジスタＮＣ０〜ＮＣ７のドレインにそれぞれ接続され、ＮＭＯＳトランジスタＮＣ０〜ＮＣ７の各ソースはそれぞれ接地電圧に接続されている。また、ＮＭＯＳトランジスタＮＣ０〜ＮＣ７の各ドレインとゲートとの間には、対応するＮＭＯＳトランジスタＮＢ０〜ＮＢ７が接続されている。ＮＭＯＳトランジスタＮＡ０〜ＮＡ７の各ゲートは、対応するＮＭＯＳトランジスタＮＢ０〜ＮＢ７のゲートにそれぞれ接続され、該各接続部には、初期化回路１４からのデータＤｐ[０：７]の対応する１ビットデータがそれぞれ入力されている。
【００８５】
ここで、ＮＭＯＳトランジスタＮ６及びＮＣ０〜ＮＣ７は、電流駆動能力がそれぞれ異なっている。例えばＮＭＯＳトランジスタＮＣ０の電流駆動能力をＷ２とした場合、ＮＭＯＳトランジスタＮＣ１の電流駆動能力は２×Ｗ２、ＮＭＯＳトランジスタＮＣ２の電流駆動能力は４×Ｗ２、ＮＭＯＳトランジスタＮＣ３の電流駆動能力は８×Ｗ２、ＮＭＯＳトランジスタＮＣ４の電流駆動能力は１６×Ｗ２、ＮＭＯＳトランジスタＮＣ５の電流駆動能力は３２×Ｗ２、ＮＭＯＳトランジスタＮＣ６の電流駆動能力は６４×Ｗ２、ＮＭＯＳトランジスタＮＣ７の電流駆動能力は１２８×Ｗ２、ＮＭＯＳトランジスタＮ６の電流駆動能力は２５５×Ｗ２になるようにサイズの異なるＮＭＯＳトランジスタがそれぞれ使用されている。
【００８６】
すなわち、ＮＭＯＳトランジスタＮＣ０の素子面積を「１」とすると、ビット１に対応したＮＭＯＳトランジスタＮＣ１の素子面積は倍の「２」、ビット２に対応したＮＭＯＳトランジスタＮＣ２の素子面積は更に倍の「４」というように２ｎ倍(ｎ＝０〜７)の面積になるように作られている。また、ＮＭＯＳトランジスタＮ６の面積はＮＭＯＳトランジスタＮＣ０の素子面積の２５５倍になるように作られている。
【００８７】
演算増幅器５１、基準電圧発生回路５２、抵抗５３、ＮＭＯＳトランジスタＮ１及びＰＭＯＳトランジスタＮ２，Ｎ３は、ＤＡＣにおける基準電流発生回路を形成しており、抵抗５３の抵抗値をＲｓｕｂとすると、抵抗５３には、Ｖｒ３／Ｒｓｕｂの電流が流れる。該電流Ｖｒ３／Ｒｓｕｂは、ＮＭＯＳトランジスタＮ１のドレインに接続されているＰＭＯＳトランジスタＮ２にも流れる。ＰＭＯＳトランジスタＮ２とＮ３はカレントミラー回路を形成していることから、ＰＭＯＳトランジスタＮ３のドレイン電流は電流(Ｖｒ３／Ｒｓｕｂ)に比例した電流となる。例えば、ＰＭＯＳトランジスタＮ２とＰＭＯＳトランジスタＮ３の素子面積を１２：１の比で作り込んであると、ＰＭＯＳトランジスタＮ３のドレイン電流は、電流(Ｖｒ３／Ｒｓｕｂ)の１／１２の電流値になる。
【００８８】
Ｉｓｕｂ制御回路１３は、８ビットのＤＡＣであり、ｎ（ｎ＝０〜７）ビット目がＮＭＯＳトランジスタＮＡｎ，ＮＢｎ，ＮＣｎで構成されている。ディジタルデータＤｐｎは、ＮＭＯＳトランジスタＮＡｎ及びＮＢｎの各ゲートに入力され、ＮＭＯＳトランジスタＮＡｎのドレインには、前記基準電流発生回路で生成された電流、すなわちＰＭＯＳトランジスタＮ３のドレイン電流が入力されている。
【００８９】
ＮＭＯＳトランジスタＮＣｎのゲート電圧は、ＮＭＯＳトランジスタＮＣｎのドレイン電流によって決定されるため、データＤｐｎが「１」、すなわちハイレベルのときはＮＭＯＳトランジスタＮＡｎがオンして、ＮＭＯＳトランジスタＮＡｎにＰＭＯＳトランジスタＮ３のドレイン電流の一部又はすべてが流れ、その電流値によって決定される。なお、データＤｐｎが「０」、すなわちローレベルのときは、ＮＭＯＳトランジスタＮＡｎがオフし、ＰＭＯＳトランジスタＮ３のドレイン電流はＮＭＯＳトランジスタＮＣｎには流れない。ＮＭＯＳトランジスタＮＢｎは、データＤｐｎがハイレベルのときにオンし、ＮＭＯＳトランジスタＮＡｎに流れる電流と同じ電流をＮＭＯＳトランジスタＮＣｎに流すために必要なＮＭＯＳトランジスタＮＣｎのゲート電圧を決める働きをする。
【００９０】
ＮＭＯＳトランジスタＮＢｎを削除してＮＭＯＳトランジスタＮＣｎのゲートとドレインを接続した場合、データＤｐｎがローレベルであっても、他のデータがハイレベルであると、ＰＭＯＳトランジスタＮ３からの電流がＮＭＯＳトランジスタＮＣｎのソース、ドレイン間に流れ、ＮＭＯＳトランジスタＮ６にデータＤｐ[０：７]に応じた正しい電流が流れなくなってしまう。
【００９１】
ＮＭＯＳトランジスタＮ６のゲートは、電流駆動能力に重み付けをされているＮＭＯＳトランジスタＮＣ０〜ＮＣ７の各ゲートに接続されて、カレントミラー回路を形成している。このことから、ＮＭＯＳトランジスタＮ６のドレイン電流は、データＤｐ０〜Ｄｐ７（＝Ｄｐ[０：７]）の組み合わせと、ＰＭＯＳトランジスタＮ３のドレイン電流値で決定される。ＰＭＯＳトランジスタＮ３のドレイン電流は、上述したように抵抗５３の抵抗値Ｒｓｕｂと基準電圧Ｖｒ３で設定することができ、基準電圧Ｖｒ３又は抵抗値Ｒｓｕｂを外部で設定できるようにすることで任意に設定することができる。すなわち、ＮＭＯＳトランジスタＮ６のドレイン電流は、基準電圧Ｖｒ３と、抵抗値Ｒｓｕｂと、データＤｐ０〜Ｄｐ７の組み合わせで決定される。
【００９２】
ＮＭＯＳトランジスタＮ６のドレイン電流は、ＰＭＯＳトランジスタＮ４及びＮ５によって構成され８：１５の電流比を持ったカレントミラー回路を介して、発光電流生成回路１１のＮＭＯＳトランジスタＭ３のドレインに加えられ、ＤＡＣ２１の基準電流に加算される。すなわち、ＰＭＯＳトランジスタＮ４のドレインから出力された電流Ｉｏ３がＩｓｕｂ制御信号Ｓ５としてＮＭＯＳトランジスタＭ３のドレインに出力される。
データＤｐ０〜Ｄｐ７の組み合わせは、データＤ０〜Ｄ７の組み合わせと同じになるように初期化回路１４で設定されていることから、ＮＭＯＳトランジスタＭ３のドレインに入力された電流は、どのようなデータＤ０〜Ｄ７の組み合わせにおいても、ＤＡＣ２１の出力電流に一定の電流値を加算するように働く。
【００９３】
これを下記（１）式に示す。
Ｉｓｕｂ＝(Ｖｒ３／Ｒｓｕｂ)×(１／１２)×(２５５／Ｚ)×(１５／８)×(Ｚ／１６)×(１０／３)≒(Ｖｒ３／Ｒｓｕｂ)×８.３………………（１）
【００９４】
前記（１）式において、(Ｖｒ３／Ｒｓｕｂ)は基準電圧Ｖｒ３と抵抗５３の抵抗値Ｒｓｕｂで決まる電流値を、(１／１２)はＰＭＯＳトランジスタＮ２及びＮ３のドレイン電流比を、ＺはデータＤ０〜Ｄ７及びＤｐ０〜Ｄｐ７の任意の組み合わせをそれぞれ示している。更に、（１）式において、(２５５／Ｚ)はＮＭＯＳトランジスタＮ６のドレイン電流とデータＤｐ０〜Ｄｐ７によってＮＭＯＳトランジスタＮＣ０〜ＮＣ７に流れる電流との比を、(１５／８)はＰＭＯＳトランジスタＮ４とＮ５のカレントミラー電流比を、(Ｚ／１６)はデータＤ０〜Ｄ７によってＮＭＯＳトランジスタＭＣ０〜ＭＣ７に流れる電流とＮＭＯＳトランジスタＭ３のドレイン電流との比を、(１０／３)はＰＭＯＳトランジスタ３７と３８のカレントミラー電流比をそれぞれ示している。
【００９５】
データＤ[０：７]は、初期化によって初期化回路１４で選択されたデータであり、発光オン信号Ｓ４によってＤＡＣ２１への出力制御が行われるのに対して、データＤｐ[０：７]は、初期化によって初期化回路１４で選択されたデータが発光オン信号Ｓ４に関係なくＩｓｕｂ制御回路１３に入力されるため、ＮＭＯＳトランジスタＭ３のドレイン電流及び演算増幅器３１の出力電圧は常に安定している。
【００９６】
このように補助電流Ｉｓｕｂは、基準電圧Ｖｒ３と抵抗５３の抵抗値Ｒｓｕｂによって決まる値であり、ＤＡＣ２１に入力されるデータＤ[０：７]によらない。一方、ＤＡＣ２１の基準電流(フルスケール)は、基準電圧Ｖｒ２及び抵抗３３の抵抗値Ｒｃｏｎｔにより任意の値に設定することができるが、通常、レーザダイオードＬＤの特性に応じた固定値にする。
【００９７】
微分効率η(ＬＤ駆動電流に対する発光量の割合)のばらつきによって、同じ発光量を得るために必要となるＬＤ駆動電流ＩｏｐはレーザダイオードＬＤで異なるため、初期化によって設定されたデータＤ[０：７]は異なる。補助電流Ｉｓｕｂは、微分効率ηの温度変動により、発振しきい値電流発生期間にレーザダイオードＬＤが発光するのを防ぐためにあり、レーザダイオードＬＤの特性に応じた固定値にするのが望ましい。このようなことから本第１の実施の形態における半導体レーザ駆動装置１が必要になる。
【００９８】
また、基準電圧発生回路３２において、基準電圧Ｖｒ１は、基準電圧Ｖｒ２と比例関係にあり、外部に設けられた電圧設定手段によって任意の電圧に設定することができる。このように、基準電圧Ｖｒ１と基準電圧Ｖｒ２を比例関係、特に同じ電圧にすることによって、発光電流Ｉｄａｃと基準電圧Ｖｒ２は回路的に比例関係にあると共に基準電圧Ｖｒ１とＶｒ２が比例関係にある場合、基準電圧Ｖｒ１と発光電流Ｉｄａｃが比例関係になる。このことから、ＡＰＣを実行しなくても基準電圧Ｖｒ１と発光量Ｐｏの比例関係が成立する。また、ＡＰＣを実行しても、サンプルホールド電流Ｉｓｈの設定値は変わらない。
【００９９】
このように、本第１の実施の形態における半導体レーザ駆動装置は、電流出力型のＤＡＣを構成する発光電流生成回路１１が、発光電流生成回路１１におけるＤＡＣの基準電流に初期化回路１４から入力されるディジタルデータ信号ＳＤ２に応じたＩｓｕｂ制御回路１３からの制御電流を加算することによって得られた補助電流Ｉｓｕｂを、初期化回路１４から入力されるディジタルデータ信号ＳＤ１に応じた電流値Ｉηに加えた発光電流Ｉｄａｃを出力するようにした。
【０１００】
このことから、サンプルホールド電流Ｉｓｈから補助電流Ｉｓｕｂを減少させた分、発光電流Ｉｄａｃに補助電流Ｉｓｕｂを加算することでレーザダイオードＬＤの所望の発光量を得ることができ、補助電流Ｉｓｕｂによって、サンプルホールド電流Ｉｓｈとバイアス電流Ｉｂｉの和電流が、レーザダイオードＬＤの発振しきい値電流Ｉｔｈを超えることがなく、レーザダイオードＬＤにおいて、所望の発光量を得つつレーザプリンタやディジタル複写機等の画像形成装置における地肌汚れとなる発光をなくすことができる。また、図７で示すように、ＡＰＣの応答速度の制約を受けない高速の発光量制御が可能となり、特にレーザプリンタやディジタル複写機等の画像形成装置におけるシェーディング補正に有効である。
【０１０１】
第２の実施の形態．
前記第１の実施の形態では、補助電流Ｉｓｕｂは、Ｉｓｕｂ制御回路１３からのＩｓｕｂ制御信号Ｓ５に応じて発光電流生成回路１１で生成するようにしたが、制御回路９からの発光オン信号Ｓ４に応じて所定の補助電流Ｉｓｕｂを生成してレーザダイオードＬＤに出力するＩｓｕｂ生成回路をＩｓｕｂ制御回路１３の代わりに設けてもよく、このようにしたものを本発明の第２の実施の形態とする。
【０１０２】
図８は、本発明の第２の実施の形態における半導体レーザ駆動装置の例を示したブロック図である。なお、図８では、図１と同じもの又は同様のものは同じ符号で示しており、ここではその説明を省略すると共に図１との相違点のみ説明する。
図８における図１との相違点は、図１のＩｓｕｂ制御回路１３の代わりにＩｓｕｂ生成回路６１を設けたことにあり、これに伴って図１の半導体レーザ駆動装置１を半導体レーザ駆動装置６０にしたことにある。
【０１０３】
図８において、半導体レーザ駆動装置６０は、演算増幅器２と、アナログスイッチ３と、ホールドコンデンサ４と、電圧−電流変換回路５と、スイッチ回路６と、可変抵抗７と、基準電圧発生回路８と、制御回路９と、分圧回路１０と、発光電流生成回路１１とを備えている。更に、半導体レーザ駆動装置６０は、バイアス電流生成回路１２と、入力された制御信号に応じて所定の補助電流Ｉｓｕｂを生成してレーザダイオードＬＤに出力するＩｓｕｂ生成回路６１と、制御回路９、分圧回路１０及び発光電流生成回路１１の動作制御をそれぞれ行ってレーザダイオードＬＤの発光特性を検出する所定の初期化動作を行う初期化回路１４とを備えている。なお、Ｉｓｕｂ生成回路６１は補助電流生成回路部をなす。
【０１０４】
また、発光電流生成回路１１は、初期化回路１４から入力されるディジタルデータ信号ＳＤ１に応じた電流値Ｉηの発光電流Ｉｄａｃを出力する。
一方、Ｉｓｕｂ生成回路６１は、制御回路９から入力される発光オン信号Ｓ４に応じて所定の補助電流ＩｓｕｂをレーザダイオードＬＤに出力する。
【０１０５】
図９は、Ｉｓｕｂ生成回路６１の回路例を示した図である。なお、図９では、図６と同じもの又は同様のものは同じ符号で示しており、ここではその説明を省略する。
図９において、Ｉｓｕｂ生成回路６１は、演算増幅器７１と、所定の基準電圧Ｖｒ３を生成して出力する基準電圧発生回路７２と、抵抗７３と、コンデンサ７４と、インバータ７５と、カレントミラー回路７６と、ＮＭＯＳトランジスタＱ１〜Ｑ６とで構成されている。また、カレントミラー回路７６は、ＰＭＯＳトランジスタＱ７及びＱ８で形成されている。基準電圧発生回路７２から出力された基準電圧Ｖｒ３及び抵抗７３の抵抗値によって、Ｉｓｕｂ生成回路６１から出力される補助電流Ｉｓｕｂの電流値を変えることができる。
【０１０６】
電源電圧Ｖｄｄと演算増幅器７１の反転入力端との間には基準電圧発生回路７２が接続され、演算増幅器７１の反転入力端には（Ｖｄｄ−Ｖｒ３）の電圧が入力されている。また、電源電圧Ｖｄｄと演算増幅器７１の非反転入力端との間には抵抗７３が接続され、演算増幅器７１の出力端はＮＭＯＳトランジスタＱ３及びＱ６の各ゲートにそれぞれ接続されている。
【０１０７】
更に、演算増幅器７１の出力端と接地電圧との間にはコンデンサ７４が接続されている。演算増幅器７１の非反転入力端と接地電圧との間には、ＮＭＯＳトランジスタＱ１とＱ３が直列に接続され、ＮＭＯＳトランジスタＱ１及びＱ４の各ゲートには外部からの所定の定電圧Ｖｄｄ１がそれぞれ入力されている。また、電源電圧ＶｄｄとＮＭＯＳトランジスタＱ３のドレインとの間にはＮＭＯＳトランジスタＱ２が接続され、ＮＭＯＳトランジスタＱ２のゲートは接地電圧に接続されている。なお、ＮＭＯＳトランジスタＱ２は、製造上の理由から設けられたものであって常時オフしており、オンすることはないため、ＮＭＯＳトランジスタＱ１は常時オンになる。
【０１０８】
一方、ＮＭＯＳトランジスタＱ４のドレインは、カレントミラー回路７６の入力側のトランジスタであるＰＭＯＳトランジスタＱ７のドレインに接続されている。カレントミラー回路７６において、ＰＭＯＳトランジスタＱ７及びＱ８の各ゲートは接続され、該接続部はＰＭＯＳトランジスタＱ７のドレインに接続されている。ＰＭＯＳトランジスタＱ７及びＱ８の各ソースはそれぞれ電源電圧Ｖｄｄに接続され、ＰＭＯＳトランジスタＱ８のドレインは、Ｉｓｕｂ生成回路６１の出力端をなし、レーザダイオードＬＤのアノードに接続されている。ＰＭＯＳトランジスタＱ８のドレインから出力される電流が補助電流Ｉｓｕｂとなる。
【０１０９】
また、ＮＭＯＳトランジスタＱ４のソースは、ＮＭＯＳトランジスタＱ６のドレインに接続され、ＮＭＯＳトランジスタＱ６のソースは接地電圧に接続されている。電源電圧ＶｄｄとＮＭＯＳトランジスタＱ６のドレインとの間には、ＮＭＯＳトランジスタＱ５が接続され、ＮＭＯＳトランジスタＱ５のゲートは、インバータ７５の出力端に接続され、インバータ７５の入力端には発光オン信号Ｓ４が入力されている。
【０１１０】
このような構成において、Ｉｓｕｂ生成回路６１は、ＤＡＣ２１を１ビットにした回路と同様であり、ＮＭＯＳトランジスタＱ１〜Ｑ６の動作は、ＤＡＣ２１のＮＭＯＳトランジスタＭ１〜Ｍ３，ＭＡ０，ＭＢ０，ＭＣ０の動作と同様である。ＤＡＣ２１におけるデータＤ０がインバータ７５の出力信号、すなわち発光オン信号Ｓ４の信号レベルを反転させた信号に相当し、発光オン信号Ｓ４がアサートされると、Ｉｓｕｂ生成回路６１から補助電流ＩｓｕｂがレーザダイオードＬＤに出力される。
【０１１１】
発光オン信号Ｓ４がローレベルである間は、インバータ７５を介して、ＮＭＯＳトランジスタＱ５のゲートはハイレベルであることから、ＮＭＯＳトランジスタＱ５はオンし、ＮＭＯＳトランジスタＱ４はオフする。このため、ＮＭＯＳトランジスタＱ６のドレイン電流はすべて電源電圧ＶｄｄからＮＭＯＳトランジスタＱ５を通って流れるため、補助電流Ｉｓｕｂは０である。これに対して、発光オン信号Ｓ４がハイレベルになってアサートされると、ＮＭＯＳトランジスタＱ５のゲートはローレベルになり、ＮＭＯＳトランジスタＱ５はオフして、ＮＭＯＳトランジスタＱ４はオンし、ＮＭＯＳトランジスタＱ６のドレイン電流はＮＭＯＳトランジスタＱ４を流れるため、ＰＭＯＳトランジスタＱ８から所定の補助電流Ｉｓｕｂが出力される。
【０１１２】
このように、本第２の実施の形態の半導体レーザ駆動装置は、発光オン信号Ｓ４がアサートされると、Ｉｓｕｂ生成回路６１で補助電流Ｉｓｕｂが生成されてレーザダイオードＬＤに出力されるようにし、発光電流Ｉｄａｃと補助電流Ｉｓｕｂを同時にオン／オフすることによって、前記第１の実施の形態と同様の効果を得ることができると共に、回路の簡素化による小型化及び低コスト化を図ることができる。
【０１１３】
第３の実施の形態．
前記第２の実施の形態では、電流源を構成しているＮＭＯＳトランジスタＱ４〜Ｑ６のサイズは、補助電流Ｉｓｕｂの設定可能範囲の最大電流に合わせて決められるためどうしても大きくなる。このため、補助電流Ｉｓｕｂの設定値が小さい場合には該ＮＭＯＳトランジスタに作り込まれてしまう寄生容量の充放電に時間がかかり、図１０に示すように発光電流の立ち上がり部分で、補助電流Ｉｓｕｂが発光電流Ｉｄａｃよりも遅れてしまい、階段状になってしまうという問題が考えられる。
【０１１４】
一方、補助電流Ｉｓｕｂが固定されている場合や設定範囲が狭い場合、又はレーザダイオードＬＤの点灯パルス幅が広くて多少のタイミングのずれが許容できる場合は、このような問題の影響を無視することができ、小型化及び低コスト化を図ることができる。しかし、このような補助電流Ｉｓｕｂの遅れが問題になるような場合は、発光電流Ｉｄａｃに対する補助電流Ｉｓｕｂの遅れを低減させる必要があり、このようにしたものを本発明の第３の実施の形態とする。
【０１１５】
図１１は、本発明の第３の実施の形態における半導体レーザ駆動装置の例を示したブロック図である。なお、図１１では、図８と同じもの又は同様のものは同じ符号で示しており、ここではその説明を省略すると共に図８との相違点のみ説明する。
図１１における図８との相違点は、図８のＩｓｕｂ生成回路６１を、発光オン信号Ｓ４がアサートされると入力される初期化回路１４からのデータＤｐ[０：７]に応じた電流を出力する電流出力型のＤＡＣで構成するようにしたことにあり、図８のＩｓｕｂ生成回路６１をＩｓｕｂ生成回路８１にし、これに伴って図８の半導体レーザ駆動装置６０を半導体レーザ駆動装置８０にしたことにある。
【０１１６】
図１１において、半導体レーザ駆動装置８０は、演算増幅器２と、アナログスイッチ３と、ホールドコンデンサ４と、電圧−電流変換回路５と、スイッチ回路６と、可変抵抗７と、基準電圧発生回路８と、制御回路９と、分圧回路１０と、発光電流生成回路１１とを備えている。更に、半導体レーザ駆動装置８０は、バイアス電流生成回路１２と、入力されたディジタルデータ信号ＳＤ２に応じた補助電流Ｉｓｕｂを生成してレーザダイオードＬＤに出力するＩｓｕｂ生成回路８１と、制御回路９、分圧回路１０、発光電流生成回路１１及びＩｓｕｂ生成回路８１の動作制御をそれぞれ行ってレーザダイオードＬＤの発光特性を検出する所定の初期化動作を行う初期化回路１４とを備えている。なお、Ｉｓｕｂ生成回路８１は、補助電流生成回路部をなす。
【０１１７】
また、発光電流生成回路１１は、初期化回路１４から入力されるディジタルデータ信号ＳＤ１に応じた電流値Ｉηの発光電流Ｉｄａｃを出力する。
一方、Ｉｓｕｂ生成回路８１は、制御回路９から入力される発光オン信号Ｓ４に応じて初期化回路１４から入力されるデータＤｐ[０：７]のディジタルデータ信号ＳＤ２に応じた補助電流Ｉｓｕｂを生成してレーザダイオードＬＤに出力する。
【０１１８】
図１２は、Ｉｓｕｂ生成回路８１の回路例を示した図である。なお、図１２では、図６と同じもの又は同様のものは同じ符号で示しており、ここではその説明を省略する。
図１２において、Ｉｓｕｂ生成回路８１は、電流加算型をなす電流出力型のＤＡＣ８２と、ディジタルデータ信号ＳＤ２におけるデータＤｐ[０：７]のＤＡＣ８２への出力制御を行うゲート駆動スイッチ回路８３と、ＤＡＣ８２から出力された電流を補助電流Ｉｓｕｂに変換してレーザダイオードＬＤに出力するカレントミラー回路８４とを備えている。
【０１１９】
図１２から分かるように、Ｉｓｕｂ生成回路８１は、発光電流生成回路１１と同じ回路構成をなしている。すなわち、ＤＡＣ８２はＤＡＣ２１と、ゲート駆動スイッチ回路８３はゲート駆動スイッチ回路２２と、カレントミラー回路８４はカレントミラー回路２３とそれぞれ同様である。ただし、ゲート駆動スイッチ回路８３には初期化回路１４からデータＤｐ[０：７]が入力されており、該データＤｐ[０：７]は、データＤ[０：７]と同じであってもよいし、異なっているデータであってもよく、データＤ[０：７]とは関係せず補助電流Ｉｓｕｂとして必要な電流が得られるデータであればよい。Ｉｓｕｂ生成回路８１は、発光オン信号Ｓ４がアサートされると、発光電流生成回路１１から発光電流Ｉｄａｃが出力されると同時にＩｓｕｂ生成回路８１からも補助電流Ｉｓｕｂを出力する。
【０１２０】
なお、ＮＭＯＳトランジスタＱ１３，ＱＣ０〜ＱＣ７の各電流駆動能力は、対応するＮＭＯＳトランジスタＭ３，ＭＣ０〜ＭＣ７の電流駆動能力と同じになるようにしてもよい。更に、ＰＭＯＳトランジスタＱ１４及びＱ１５の各電流駆動能力は、対応するＰＭＯＳトランジスタ３７及び３８の電流駆動能力と同じになるようにしてもよい。
【０１２１】
このように、本第３の実施の形態における半導体レーザ駆動装置は、発光電流生成回路１１と同じ回路構成を有するＩｓｕｂ生成回路８１を備え、Ｉｓｕｂ生成回路８１は、発光オン信号Ｓ４がアサートされると、発光電流生成回路１１と同時にデータＤｐ[０：７]に対応した補助電流Ｉｓｕｂを出力するようにした。このことから、発光電流Ｉｄａｃに対する補助電流Ｉｓｕｂの遅れを低減させることができる。
【０１２２】
なお、前記第１から第３の各実施の形態では、初期化回路１４から出力されるディジタルデータ信号ＳＤ１が８ビットであり、発光電流生成回路１１が８ビットのＤＡＣを構成している場合を例にして説明したが、これは一例であり発光電流生成回路１１は所定ビットのＤＡＣを構成するものであればよい。同様に、前記第１の実施の形態におけるＩｓｕｂ制御回路１３が８ビットのＤＡＣを構成し、前記第３の実施の形態におけるＩｓｕｂ生成回路８１が８ビットのＤＡＣを構成する場合を例にして説明したが、これは一例でありＩｓｕｂ制御回路１３及びＩｓｕｂ生成回路８１はそれぞれ所定ビットのＤＡＣを構成するものであればよい。
【０１２３】
また、前記第１から第３の各実施の形態における半導体レーザ駆動装置を、レーザプリンタやディジタル複写機等の画像形成装置に使用してもよく、このようにした場合、地肌汚れの発生を防止することができる。
【０１２４】
【発明の効果】
上記の説明から明らかなように、本発明の半導体レーザ駆動装置及び半導体レーザ駆動方法によれば、第２電流に補助電流を加えたことから、第３電流から補助電流を引いた電流が半導体レーザに供給されることから、第１電流と第３電流の和が半導体レーザの発振しきい値電流未満となり、半導体レーザを発光させる前に第１電流及び第３電流を半導体レーザに供給する場合に、該半導体レーザが発光することを防止でき、光通信等の場合は消光比を大きく取ることができ、レーザプリンタ、デジタル複写機等の画像形成装置に使用した場合、地肌汚れの発生を防止することができる。
【０１２５】
更に、温度上昇等によって半導体レーザの特性が変化しても、第１電流と第３電流の和が半導体レーザの発振しきい値電流を超えることがないため、光通信における消光比や、レーザプリンタ、デジタル複写機等の画像形成装置に使用した場合、より確実に地肌汚れの発生を防止することができる。
【０１２６】
また、使用する半導体レーザの常温時と所定の高温時における駆動電流−発光量特性の差から補助電流を設定するようにしたことから、最適な補助電流値を設定することができ、温度上昇等によって半導体レーザの特性が変化しても、第１電流と第３電流の和が半導体レーザの発振しきい値電流を超えることがなく、更に半導体レーザの発光応答遅れをなくすことができる。
【０１２７】
一方、電源投入時又はリセット解除時等に行う初期化動作によって、半導体レーザに適した第２電流と第３電流を設定することができ、どのような特性の半導体レーザにも対応することができる。
【０１２８】
また、半導体レーザの発光量を電圧に変換し、該変換した電圧と所定の基準電圧との電圧比較を行って該比較結果を示す電圧を出力し、該比較結果を示す電圧を保持し、該保持した電圧を電流に変換して前記第３電流を生成する場合、初期化動作を行った直後の通常動作時には、該保持した電圧を低下させて前記第３電流を生成するようにした。このことから、半導体レーザの最大定格を超える電流で該半導体レーザを駆動することがなくなり、信頼性の向上を図ることができる。更に、第３電流の設定は、従来と同じＡＰＣ動作で行うことができるため信頼性の確立した回路がそのまま使用することができ、信頼性の向上を更に図ることができる。
【０１２９】
更に、本発明の半導体レーザ駆動装置によれば、補助電流制御回路部によって第２電流生成回路部をなすＤ／Ａコンバータの基準電流に所定の電流を加算するようにしたことから、遅れのない補助電流を第２電流に加算させることができる。
【０１３０】
また、第２電流の生成に電流加算型をなす電流出力型のＤ／Ａコンバータを使用したことから、第２電流の立ち上がり応答を速くすることができると共に、第２電流値を容易に変えることができる。
【０１３１】
また、補助電流生成回路部に電流加算型をなす電流出力型のＤ／Ａコンバータを使用することができ、小型で安価な回路で補助電流を生成することができ、補助電流の立ち上がり特性を改善することができる。
【０１３２】
一方、本発明の画像形成装置によれば、第２電流に補助電流を加えたことから、第３電流から補助電流を引いた電流が半導体レーザに供給されることから、第１電流と第３電流の和が半導体レーザの発振しきい値電流未満となり、半導体レーザを発光させる前に第１電流及び第３電流を半導体レーザに供給する場合に、該半導体レーザが発光することを防止でき、光通信等の場合は消光比を大きく取ることができ、地肌汚れの発生を防止することができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態における半導体レーザ駆動装置の例を示したブロック図である。
【図２】 図１の各信号の例を示したタイミングチャートである。
【図３】 図１の初期化回路１４による初期化動作例を示したフローチャートである。
【図４】 図３の初期化動作時における図１の各信号の例を示したタイミングチャートである。
【図５】 図４で示した各状態Ａ〜Ｆにおける各電流の関係例を示した図である。
【図６】 図１の発光電流生成回路１１及びＩｓｕｂ制御回路１３の回路例を示した図である。
【図７】 図１のレーザダイオードＬＤの発光特性例を示した図である。
【図８】 本発明の第２の実施の形態における半導体レーザ駆動装置の例を示したブロック図である。
【図９】 図８のＩｓｕｂ生成回路６１の回路例を示した図である。
【図１０】 図８のＬＤ駆動電流Ｉｏｐの特性例を示した図である。
【図１１】 本発明の第３の実施の形態における半導体レーザ駆動装置の例を示したブロック図である。
【図１２】 図１１のＩｓｕｂ生成回路８１の回路例を示した図である。
【図１３】 従来の半導体レーザ駆動装置の例を示した図である。
【図１４】 図１３で示した各信号のタイミングチャートである。
【図１５】 図１３のレーザダイオードＬＤの発光特性例を示した図である。
【符号の説明】
１，６０，８０ 半導体レーザ駆動装置
２ 演算増幅器
３ アナログスイッチ
４ ホールドコンデンサ
５ 電圧−電流変換回路
６ スイッチ回路
７ 可変抵抗
８ 基準電圧発生回路
９ 制御回路
１０ 分圧回路
１１ 発光電流生成回路
１２ バイアス電流生成回路
１３ Ｉｓｕｂ制御回路
１４ 初期化回路
２１，８２ ＤＡＣ
２２，８３ ゲート駆動スイッチ回路
２３，８４ カレントミラー回路
６１，８１ Ｉｓｕｂ生成回路
ＰＤ フォトダイオード
ＬＤ レーザダイオード
Claims (20)
- 所望の発光量が得られるように半導体レーザに供給する電流を制御して、該半導体レーザの駆動制御を行う半導体レーザ駆動装置において、
前記半導体レーザの発振しきい値電流未満の所定の第１電流を生成して該半導体レーザに常時出力する第１電流生成回路部と、
入力された信号に応じた、前記半導体レーザを発光させるための第２電流を生成して前記半導体レーザに出力する第２電流生成回路部と、
前記半導体レーザの発光量を検出し、該発光量が所定値になるように第３電流を生成して該半導体レーザに出力する第３電流生成回路部と、
前記第２電流生成回路部に対して、所定の補助電流を生成させて前記半導体レーザに出力させる補助電流制御回路部と、
前記半導体レーザの発光特性の検出を行う初期化動作を行い、該検出した発光特性から得られた前記第２電流の電流値を示す信号を前記第２電流生成回路部に出力する初期化回路部と、
を備え、
前記第３電流生成回路部は、前記第１電流、第２電流、第３電流及び補助電流の和電流による半導体レーザの発光量が所定値になるように、前記第３電流を生成して出力することを特徴とする半導体レーザ駆動装置。 - 前記初期化回路部は、常温時と所定の高温時にそれぞれ前記初期化動作を行い、前記補助電流制御回路部に対して、前記補助電流が常温時と該高温時において半導体レーザから同一の発光量が得られるそれぞれの第２電流の差電流以上になるように前記第２電流生成回路部に該補助電流を生成させることを特徴とする請求項１記載の半導体レーザ駆動装置。
- 前記第２電流生成回路部は、所定の基準電流を生成し、入力されたディジタル信号に応じて該基準電流を基に生成した電流を出力する電流出力型のＤ／Ａコンバータで構成され、前記補助電流制御回路部は、該Ｄ／Ａコンバータの基準電流に所定の電流を加えることを特徴とする請求項１又は２記載の半導体レーザ駆動装置。
- 前記補助電流制御回路部は、電流出力型のＤ／Ａコンバータで構成されることを特徴とする請求項３記載の半導体レーザ駆動装置。
- 前記第１電流生成回路部、第２電流生成回路部、第３電流生成回路部、補助電流制御回路部及び初期化回路部は１つのＩＣに集積されることを特徴とする請求項１、２、３又は４記載の半導体レーザ駆動装置。
- 所望の発光量が得られるように半導体レーザに供給する電流を制御して、該半導体レーザの駆動制御を行う半導体レーザ駆動装置において、
前記半導体レーザの発振しきい値電流未満の所定の第１電流を生成して該半導体レーザに常時出力する第１電流生成回路部と、
入力された信号に応じた、前記半導体レーザを発光させるための第２電流を生成して前記半導体レーザに出力する第２電流生成回路部と、
前記半導体レーザの発光量を検出し、該発光量が所定値になるように第３電流を生成して該半導体レーザに出力する第３電流生成回路部と、
所定の補助電流を生成して前記半導体レーザに出力する補助電流生成回路部と、
前記半導体レーザの発光特性の検出を行う初期化動作を行い、該検出した発光特性から得られる前記第２電流の電流値を示す信号を前記第２電流生成回路部に出力する初期化回路部と、
を備え、
前記第３電流生成回路部は、前記第１電流、第２電流、第３電流及び補助電流の和電流による半導体レーザの発光量が所定値になるように、前記第３電流を生成して出力することを特徴とする半導体レーザ駆動装置。 - 前記補助電流生成回路部は、常温時と所定の高温時において半導体レーザから同一の発光量が得られるそれぞれの第２電流の差電流以上になるように前記補助電流を生成することを特徴とする請求項６記載の半導体レーザ駆動装置。
- 前記補助電流生成回路部は、入力された信号に応じた電流値の補助電流を生成して前記半導体レーザに出力し、前記初期化回路部は、常温時と所定の高温時にそれぞれ前記初期化動作を行い、該補助電流生成回路部に対して、常温時と該高温時において半導体レーザから同一の発光量が得られるそれぞれの第２電流の差電流以上になるように前記補助電流を生成させることを特徴とする請求項７記載の半導体レーザ駆動装置。
- 前記第２電流生成回路部及び補助電流生成回路部は、所定の基準電流を生成し、入力されたディジタル信号に応じて該基準電流を基に生成した電流を出力する電流出力型のＤ／Ａコンバータでそれぞれ構成されることを特徴とする請求項６、７又は８記載の半導体レーザ駆動装置。
- 前記第１電流生成回路部、第２電流生成回路部、第３電流生成回路部、補助電流生成回路部及び初期化回路部は１つのＩＣに集積されることを特徴とする請求項６、７、８又は９記載の半導体レーザ駆動装置。
- 前記初期化回路部は、初期化動作時において、前記第２電流生成回路部に対して第２電流及び補助電流の出力を停止させ、前記半導体レーザが所定値Ｐ１の１／Ｎの発光量で発光するように、前記第３電流生成回路部に対して第３電流を出力させた後、前記第２電流生成回路部に対して、第２電流のみを出力させると共に半導体レーザの発光量の検出を行って該半導体レーザの発光量が所定値Ｐ１になるまで該第２電流を増加させ、半導体レーザの発光量が所定値になった時点の第２電流値を記憶し、通常動作時に該記憶した第２電流値をＮ／（Ｎ−１）倍した電流を第２電流として出力させることを特徴とする請求項１、２、３、４、５、６、７、８、９又は１０記載の半導体レーザ駆動装置。
- 前記第３電流生成回路部は、
半導体レーザの発光量を検出し、該検出した発光量を電圧に変換して出力する発光量検出回路と、
入力された電圧を電流に変換して前記半導体レーザに出力する電圧−電流変換回路と、
前記発光量検出回路からの出力電圧があらかじめ設定された所定値になるように該電圧−電流変換回路の入力電圧を制御して前記半導体レーザの発光量を制御する発光量制御回路と、
入力された制御信号に応じて、該発光量制御回路から出力された電圧の前記電圧−電流変回路への出力制御を行う第１スイッチ回路と、
前記発光量制御回路から該第１スイッチ回路を介して前記電圧−電流変換回路に出力された電圧を保持するホールドコンデンサと、
前記第１スイッチ回路の動作制御を行う制御回路と、
を備えることを特徴とする請求項１１記載の半導体レーザ駆動装置。 - 前記初期化回路部は、前記初期化動作を行った直後の通常動作時には、前記ホールドコンデンサの充電電圧を放電させた後、前記制御回路の動作制御を行って、前記発光量制御回路から出力された電圧を前記電圧−電流変回路へ出力するように前記第１スイッチ回路を動作させることを特徴とする請求項１２記載の半導体レーザ駆動装置。
- 前記発光量制御回路は、
所定の基準電圧を生成して出力する基準電圧発生回路と、
該基準電圧発生回路から出力され基準電圧を、入力された制御信号に応じた分圧比で分圧して出力する分圧回路と、
該分圧回路の出力電圧と該基準電圧との電圧を比較し、該比較結果を示す電圧を出力する電圧比較回路と、
を備え、
前記初期化回路部は、初期化動作時に、該分圧回路の分圧比を制御して、半導体レーザの発光量を変えることを特徴とする請求項１２又は１３記載の半導体レーザ駆動装置。 - 所望の発光量が得られるように半導体レーザに供給する電流を制御して、該半導体レーザの駆動制御を行う半導体レーザ駆動装置の半導体レーザ駆動方法において、
前記半導体レーザの発振しきい値電流未満の所定の第１電流を生成し、
前記半導体レーザの発光特性の検出を行う初期化動作を行って検出した発光特性から得られた半導体レーザを発光させるための第２電流を生成し、
常温時と所定の高温時にそれぞれ前記初期化動作を行って常温時と該高温時に半導体レーザから同一の発光量が得られるそれぞれの第２電流の差電流以上になる補助電流を生成し、
前記半導体レーザの発光量を検出し、該発光量が所定値になるように第３電流を生成し、
前記第１電流、第２電流、第３電流及び補助電流の和電流を前記半導体レーザに出力して得られた該半導体レーザの発光量が所定値で一定になるように、前記第３電流を生成することを特徴とする半導体レーザ駆動方法。 - 前記初期化動作時に、
前記第２電流及び補助電流の半導体レーザへの出力を停止し、
前記半導体レーザが所定値Ｐ１の１／Ｎの発光量で発光するように前記第３電流生成して出力し、
前記第２電流のみを出力すると共に半導体レーザの発光量の検出を行って該半導体レーザの発光量が所定値Ｐ１になるまで該第２電流を増加させ、
半導体レーザの発光量が所定値になった時点の第２電流値を記憶し、
通常動作時に、
前記記憶した第２電流値をＮ／（Ｎ−１）倍した電流を第２電流として前記半導体レーザに出力することを特徴とする請求項１５記載の半導体レーザ駆動方法。 - 半導体レーザの発光量を電圧に変換し、
該変換した電圧と所定の基準電圧との電圧比較を行って該比較結果を示す電圧を生成し、
該比較結果を示す電圧を保持し、
該保持した電圧を電流に変換して前記第３電流を生成することを特徴とする請求項１５又は１６記載の半導体レーザ駆動方法。 - 前記初期化動作を行った直後の通常動作時には、前記保持した電圧を低下させて前記第３電流を生成し、該第３電流を前記第１電流、第２電流及び補助電流と共に前記半導体レーザに出力することを特徴とする請求項１７記載の半導体レーザ駆動方法。
- 所望の発光量が得られるように半導体レーザに供給する電流を制御して、該半導体レーザの駆動制御を行う半導体レーザ駆動装置を有する画像形成装置において、
前記半導体レーザ駆動装置は、
前記半導体レーザの発振しきい値電流未満の所定の第１電流を生成して該半導体レーザに常時出力する第１電流生成回路部と、
入力された信号に応じた、前記半導体レーザを発光させるための第２電流を生成して前記半導体レーザに出力する第２電流生成回路部と、
前記半導体レーザの発光量を検出し、該発光量が所定値になるように第３電流を生成して該半導体レーザに出力する第３電流生成回路部と、
前記第２電流生成回路部に対して、所定の補助電流を生成させて前記半導体レーザに出力させる補助電流制御回路部と、
前記半導体レーザの発光特性の検出を行う初期化動作を行い、該検出した発光特性から得られた前記第２電流の電流値を示す信号を前記第２電流生成回路部に出力する初期化回路部と、
を備え、
前記第３電流生成回路部は、前記第１電流、第２電流、第３電流及び補助電流の和電流による半導体レーザの発光量が所定値になるように、前記第３電流を生成して出力することを特徴とする画像形成装置。 - 所望の発光量が得られるように半導体レーザに供給する電流を制御して、該半導体レーザの駆動制御を行う半導体レーザ駆動装置を有する画像形成装置において、
前記半導体レーザ駆動装置は、
前記半導体レーザの発振しきい値電流未満の所定の第１電流を生成して該半導体レーザに常時出力する第１電流生成回路部と、
入力された信号に応じた、前記半導体レーザを発光させるための第２電流を生成して前記半導体レーザに出力する第２電流生成回路部と、
所定の補助電流を生成して前記半導体レーザに出力する補助電流生成回路部と、
前記半導体レーザの発光量を検出して該発光量が所定値になるように第３電流を生成し、該半導体レーザに出力する第３電流生成回路部と、
前記半導体レーザの発光特性の検出を行う初期化動作を行い、該検出した発光特性から得られる前記第２電流の電流値を示す信号を前記第２電流生成回路部に出力する初期化回路部と、
を備え、
前記第３電流生成回路部は、前記第１電流、第２電流、第３電流及び補助電流の和電流による半導体レーザの発光量が所定値になるように、前記第３電流を生成して出力することを特徴とする画像形成装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002318108A JP3880914B2 (ja) | 2002-10-31 | 2002-10-31 | 半導体レーザ駆動装置、半導体レーザ駆動方法及び半導体レーザ駆動装置を使用した画像形成装置 |
| PCT/JP2003/013843 WO2004040721A1 (en) | 2002-10-31 | 2003-10-29 | Semiconductor laser driving device, semiconductor laser driving method, and image forming apparatus using semiconductor laser driving device |
| US10/531,755 US7480320B2 (en) | 2002-10-31 | 2003-10-29 | Semiconductor laser driving device, semiconductor laser driving method, and image forming apparatus using semiconductor laser driving device |
| AU2003278598A AU2003278598B2 (en) | 2002-10-31 | 2003-10-29 | Semiconductor laser driving device, semiconductor laser driving method, and image forming apparatus using semiconductor laser driving device |
| EP03769954A EP1563577A4 (en) | 2002-10-31 | 2003-10-29 | SEMICONDUCTOR LASER CONTROL DEVICE, SEMICONDUCTOR LASER CONTROL METHOD, AND IMAGING APPARATUS USING SEMICONDUCTOR LASER CONTROL DEVICE |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002318108A JP3880914B2 (ja) | 2002-10-31 | 2002-10-31 | 半導体レーザ駆動装置、半導体レーザ駆動方法及び半導体レーザ駆動装置を使用した画像形成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004153118A JP2004153118A (ja) | 2004-05-27 |
| JP3880914B2 true JP3880914B2 (ja) | 2007-02-14 |
Family
ID=32211748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002318108A Expired - Fee Related JP3880914B2 (ja) | 2002-10-31 | 2002-10-31 | 半導体レーザ駆動装置、半導体レーザ駆動方法及び半導体レーザ駆動装置を使用した画像形成装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7480320B2 (ja) |
| EP (1) | EP1563577A4 (ja) |
| JP (1) | JP3880914B2 (ja) |
| AU (1) | AU2003278598B2 (ja) |
| WO (1) | WO2004040721A1 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7733362B2 (en) | 2007-02-22 | 2010-06-08 | Ricoh Company, Ltd. | Optical writing device and image forming apparatus |
| US8379681B2 (en) | 2007-12-28 | 2013-02-19 | Ricoh Company, Ltd. | Laser diode driving device and image forming apparatus including the same |
| US8525864B2 (en) | 2010-03-18 | 2013-09-03 | Ricoh Company, Ltd. | Semiconductor laser driver and image forming apparatus incorporating same |
| US8724082B2 (en) | 2010-03-04 | 2014-05-13 | Ricoh Company, Ltd. | Semiconductor laser driver and image forming apparatus incorporating same |
| KR20140135104A (ko) | 2013-05-15 | 2014-11-25 | 가부시키가이샤 리코 | 반도체 레이저 구동 장치 및 화상 형성 장치 |
| US11223184B2 (en) | 2017-09-06 | 2022-01-11 | Ricoh Electronic Devices Co., Ltd. | Semiconductor laser driver having electronic dimming function without using optical components |
| US11445154B2 (en) | 2018-12-21 | 2022-09-13 | Nisshinbo Micro Devices Inc. | Laser drive apparatus for semiconductor laser for video display apparatus |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4312573B2 (ja) * | 2003-10-27 | 2009-08-12 | 株式会社リコー | 半導体レーザ駆動回路 |
| DE102004058595B4 (de) * | 2004-11-26 | 2009-04-02 | Atmel Germany Gmbh | Treiberschaltung und Verfahren zur Kompensation von Offsetströmen in einer Treiberschaltung |
| JP2006351945A (ja) * | 2005-06-17 | 2006-12-28 | Ricoh Co Ltd | 半導体レーザ駆動回路 |
| JP2007073543A (ja) | 2005-09-02 | 2007-03-22 | Ricoh Co Ltd | 半導体レーザ駆動装置及び半導体レーザ駆動装置を有する画像形成装置 |
| JP4906081B2 (ja) | 2005-10-27 | 2012-03-28 | 株式会社リコー | 光ビーム走査装置 |
| KR20080000450A (ko) * | 2006-06-27 | 2008-01-02 | 삼성전자주식회사 | 레이저 주사 장치 및 이를 이용하는 화상형성장치 |
| GB2439758A (en) * | 2006-07-03 | 2008-01-09 | Gsi Group Ltd | Laser Control Systems |
| US7889771B2 (en) * | 2006-07-19 | 2011-02-15 | Asia Optical Co., Inc. | Driving device and method |
| JP4960786B2 (ja) * | 2007-07-09 | 2012-06-27 | キヤノン株式会社 | 画像形成装置、走査光学装置、及びそれらの制御方法 |
| JP4912283B2 (ja) | 2007-11-30 | 2012-04-11 | 株式会社リコー | 半導体装置、その半導体装置を使用した半導体レーザ駆動装置及び画像形成装置 |
| JP6942450B2 (ja) | 2016-08-30 | 2021-09-29 | キヤノン株式会社 | 画像形成装置 |
| CN109283782A (zh) * | 2018-11-26 | 2019-01-29 | 歌尔股份有限公司 | 一种激光器驱动装置、投影设备以及方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2910103B2 (ja) * | 1989-11-28 | 1999-06-23 | 富士ゼロックス株式会社 | 画像記録方法及びその装置 |
| CA2059805A1 (en) * | 1991-01-31 | 1992-08-01 | Katsumi Uesaka | Semiconductor laser device driving circuit |
| JPH04283978A (ja) | 1991-03-13 | 1992-10-08 | Fujitsu Ltd | レーザダイオード駆動回路 |
| JPH07199096A (ja) * | 1993-12-28 | 1995-08-04 | Canon Inc | 画像形成装置 |
| JPH0983050A (ja) | 1995-09-13 | 1997-03-28 | Fujitsu Ltd | 半導体レーザの駆動方法、半導体レーザの駆動回路及び外部変調器 |
| JPH1093170A (ja) * | 1996-09-10 | 1998-04-10 | Fuji Xerox Co Ltd | レーザダイオード駆動回路、レーザダイオード駆動用半導体集積回路、および画像記録装置 |
| US5883910A (en) * | 1997-07-03 | 1999-03-16 | Maxim Integrated Products, Inc. | High speed semiconductor laser driver circuits |
| JP3840794B2 (ja) * | 1998-04-13 | 2006-11-01 | 富士ゼロックス株式会社 | レーザ駆動装置 |
| DE69942843D1 (de) * | 1999-08-03 | 2010-11-18 | Fujitsu Ltd | Schaltung zum steuern eines halbleiterlasers und steuerungsverfahren |
| JP4358378B2 (ja) * | 1999-09-20 | 2009-11-04 | 東芝テック株式会社 | 画像形成装置 |
| US6532245B1 (en) * | 1999-10-28 | 2003-03-11 | International Business Machines Corporation | Vertical cavity surface emitting laser (VCSEL) driver with low duty cycle distortion and digital modulation adjustment |
| WO2001050640A1 (en) * | 1999-12-30 | 2001-07-12 | Maxim Integrated Products, Inc. | Sub-threshold bias control for burst mode optical transmitters |
| JP2001229561A (ja) * | 2000-02-09 | 2001-08-24 | Matsushita Electric Ind Co Ltd | レーザ制御装置 |
| US20030048821A1 (en) * | 2000-10-13 | 2003-03-13 | Shinichiro Iimura | Current generating circuit and method |
| KR100442860B1 (ko) * | 2001-05-17 | 2004-08-02 | 삼성전자주식회사 | 레이저 다이오드 출력 제어 장치 |
| US6917639B2 (en) * | 2001-08-09 | 2005-07-12 | Ricoh Company, Ltd. | Laser driver circuit |
| JP2003101131A (ja) * | 2001-09-21 | 2003-04-04 | Ricoh Co Ltd | 半導体レーザ制御装置 |
| JP4698086B2 (ja) * | 2001-08-09 | 2011-06-08 | 株式会社リコー | 半導体レーザ駆動回路及び画像形成装置 |
| JP3466599B1 (ja) * | 2002-05-29 | 2003-11-10 | 株式会社リコー | 半導体レーザ駆動回路及び画像形成装置 |
| JP2003198047A (ja) * | 2001-12-27 | 2003-07-11 | Canon Inc | レーザ駆動回路、画像形成装置 |
| EP1470522A4 (en) * | 2001-12-27 | 2005-10-05 | Ceyx Technologies Inc | INTEGRATED CONTROL SYSTEM FOR LASER OPTICS AND OPERATING PROCEDURES |
-
2002
- 2002-10-31 JP JP2002318108A patent/JP3880914B2/ja not_active Expired - Fee Related
-
2003
- 2003-10-29 US US10/531,755 patent/US7480320B2/en not_active Expired - Fee Related
- 2003-10-29 EP EP03769954A patent/EP1563577A4/en not_active Withdrawn
- 2003-10-29 WO PCT/JP2003/013843 patent/WO2004040721A1/en active Application Filing
- 2003-10-29 AU AU2003278598A patent/AU2003278598B2/en not_active Ceased
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7733362B2 (en) | 2007-02-22 | 2010-06-08 | Ricoh Company, Ltd. | Optical writing device and image forming apparatus |
| US8379681B2 (en) | 2007-12-28 | 2013-02-19 | Ricoh Company, Ltd. | Laser diode driving device and image forming apparatus including the same |
| US8724082B2 (en) | 2010-03-04 | 2014-05-13 | Ricoh Company, Ltd. | Semiconductor laser driver and image forming apparatus incorporating same |
| US8525864B2 (en) | 2010-03-18 | 2013-09-03 | Ricoh Company, Ltd. | Semiconductor laser driver and image forming apparatus incorporating same |
| KR20140135104A (ko) | 2013-05-15 | 2014-11-25 | 가부시키가이샤 리코 | 반도체 레이저 구동 장치 및 화상 형성 장치 |
| US11223184B2 (en) | 2017-09-06 | 2022-01-11 | Ricoh Electronic Devices Co., Ltd. | Semiconductor laser driver having electronic dimming function without using optical components |
| US11445154B2 (en) | 2018-12-21 | 2022-09-13 | Nisshinbo Micro Devices Inc. | Laser drive apparatus for semiconductor laser for video display apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1563577A1 (en) | 2005-08-17 |
| US7480320B2 (en) | 2009-01-20 |
| US20060088070A1 (en) | 2006-04-27 |
| EP1563577A4 (en) | 2006-04-12 |
| AU2003278598A1 (en) | 2004-05-25 |
| WO2004040721A1 (en) | 2004-05-13 |
| JP2004153118A (ja) | 2004-05-27 |
| WO2004040721A8 (en) | 2005-03-24 |
| AU2003278598B2 (en) | 2008-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3880914B2 (ja) | 半導体レーザ駆動装置、半導体レーザ駆動方法及び半導体レーザ駆動装置を使用した画像形成装置 | |
| CN101447642B (zh) | 半导体设备及其半导体激光器驱动设备和图像形成设备 | |
| JP2006278403A (ja) | 発光素子駆動装置及び画像形成装置 | |
| US7301976B2 (en) | Method and apparatus for semiconductor laser driving capable of stably generating consistent optical pulse widths of laser diodes | |
| JP4170963B2 (ja) | Ｌｅｄ駆動回路 | |
| JP2006351945A (ja) | 半導体レーザ駆動回路 | |
| US9917415B2 (en) | Driving circuit for light emitting element | |
| JP4427277B2 (ja) | 半導体レーザ駆動装置及びその半導体レーザ駆動装置を使用した画像形成装置 | |
| JP4581345B2 (ja) | 発光素子駆動装置及び画像形成装置 | |
| JP6914010B2 (ja) | 駆動装置 | |
| US7471709B2 (en) | Apparatus and method of controlling emission of laser beam | |
| JP2012033738A (ja) | 半導体レーザ駆動装置及びその半導体レーザ駆動装置を備えた画像形成装置 | |
| JP2008233115A (ja) | 光量制御装置および光走査装置および画像形成装置 | |
| JP7154079B2 (ja) | 記録装置および発光素子駆動用基板 | |
| JPH08204270A (ja) | 半導体レーザ駆動回路 | |
| JP4581347B2 (ja) | 発光素子駆動装置及び画像形成装置 | |
| JP4640756B2 (ja) | Ｌｄ駆動制御装置及び画像形成装置 | |
| JP2009177086A (ja) | 発光素子駆動回路 | |
| JP2005262481A (ja) | 光ビーム発光制御装置 | |
| JP2002084031A (ja) | 発光素子の駆動回路 | |
| JP2000307356A (ja) | 負帰還制御回路、発光手段駆動回路、半導体レーザ駆動回路および電子写真装置 | |
| JP2008263071A (ja) | 駆動電流制御回路及び発光素子駆動回路 | |
| JP2004288675A (ja) | 発光素子駆動装置 | |
| JP2008166665A (ja) | 電子写真装置における半導体レーザのバイアス電流設定方法 | |
| JP2000335004A (ja) | Ｌｅｄ駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20060801 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061002 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061031 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061108 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3880914 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |