JP2002084031A - 発光素子の駆動回路 - Google Patents

Abstract

(57)【要約】 【課題】 基準電圧出力端子をもつ発光素子の駆動回路
において、制御ピン数の増大を防ぐこと。 【解決手段】 基準電圧を発生する基準電圧発生回路
と、該基準電圧発生回路用の出力端子と、入力電圧に基
づいて発光素子に供給するＤＣバイアス電流を決定する
バイアス電流発生回路と、前記基準電圧発生回路の出力
を前記出力端子に供給するための抵抗と、前記抵抗と前
記出力端子との間のノードを前記バイアス電流発生回路
の前記入力電圧の入力部と接続する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、発光素子の駆動回
路に関し、より詳しくは、レーザー・ビーム・プリンタ
の印字に用いられる半導体レーザーのような発光素子の
駆動回路に関する。

【０００２】

【従来の技術】従来の発光素子の駆動回路の例として、
三菱半導体データ・ブック９５年版ｐ４−２８３には図
５のような半導体レーザーの駆動回路の構成が開示され
ている。図５を用いて従来の半導体レーザーの駆動回路
を説明をする。

【０００３】符号１０１は、ＬＤ端子にカソードが接続
される駆動対象のアノード・コモンのレーザー・ダイオ
ード（図示せず）にバイアス電流Ｉｂを供給するバイア
ス電流源で、ＲＢ端子と接地との間に接続される抵抗と
ＶＢ端子に印加される電圧によって電流値が決定され
る。

【０００４】符号１０２は駆動対象のレーザー・ダイオ
ードに、１０３のスイッチング回路を介してスイッチン
グ電流Ｉｓｗを供給するスイッチング電流源で、ＣＨ端
子と接地電位間に接続した容量（図示せず）にホールド
される電圧とＲＳ端子に接続される抵抗の抵抗の抵抗値
によってスイッチング電流値が決定される。

【０００５】符号１０３のスイッチング回路はＤＡＴＡ
端子より入力するデータ信号、レーザー・ビーム・プリ
ンタにおいては通常画像信号、のハイ・ロウに応じてス
イッチング電流源から供給される電流Ｉｓｗを、レーザ
ー・ダイオードとＲＯ端子の接続される負荷抵抗（図示
せず）との間でスイッチングする電流スイッチング回路
である。

【０００６】符号１０４は、レーザー・ダイオードの光
量を検出するフォト・ダイオード（図示せず）の電流Ｉ
ｐｄをＰＤ端子から入力し、符号１ＲＭ，符号２ＲＭ端
子間に接続した抵抗（図示せず）によりＩＶ（電流−電
圧）変換し、発生した電圧を増幅する差動アンプであ
る。

【０００７】符号１０５はＳ／Ｈ端子の入力がサンプリ
ングの論理の際、ＶＲ端子に印加される電圧と符号１０
４の差動アンプの出力が比較し一致するようにＣＨ端子
の電圧を制御し、Ｓ／Ｈ端子の入力がホールドの論理の
際、ＣＨ端子に接続した容量にこの電圧をホールドする
ように動作するサンプルホールド回路である。

【０００８】本回路は、下記のようにレーザー・ダイオ
ードの発光光量を一定に制御するＡＰＣ（オート・パワ
ー・コントロール）の機能をもつ。すなわち、サンプリ
ング状態では、電流スイッチング回路１０３がレーザー
・ダイオードに電流を供給するように動作させ、ＣＨ端
子電圧で決まるスイッチング電流がレーザー・ダイオー
ドに流れ、フォト・ダイオードに光量に応じたフォトカ
レントが発生するようにする。このとき光量が所望の値
より小さいと１ＲＭ，２ＲＭ端子間に接続された抵抗で
発生する電圧は小さく差動アンプ１０４の出力も小さ
い。サンプルホールド回路１０５では、ＶＲ端子に印加
された電圧と、差動アンプの出力を比較し、後者が小さ
いとＣＨ端子を充電し電圧は増大し、スイッチング電流
が増加するよう動作する。

【０００９】一方、光量が所望の値より大きいと１Ｒ
Ｍ，２ＲＭ端子間に接続された抵抗で発生する電圧は大
きく差動アンプ１０４の出力も大きい。サンプルホール
ド回路１０５では、ＶＲ端子に印加された電圧と、差動
アンプの出力を比較し、後者が大きいとＣＨ端子を放電
し電圧は低下し、スイッチング電流が低下するよう動作
する。このようにいずれの場合も負帰還がかかり、サン
プリング状態では発光光量が一定となるようにＣＨ端子
の電圧が制御されＡＰＣ動作が実現される。

【００１０】ここで、レーザー・ビーム・プリンタにお
いては画像に対応したレーザーＯＮ／ＯＦＦ信号に基づ
いて発光されたレーザー光が感光体表面に照射されるこ
とによって静電潜像が形成され、現像手段によって可視
化される。この例においては、感光体へのビーム走査時
に記録区域以外の走査が行われている期間、レーザー・
ダイオード（ＬＤ）に電流（Ｉｂ＋Ｉｓｗ）を流して連
続点灯させ、その間、記録区域外に置かれた前述のフォ
ト・ダイオードにてそのレーザビームの強度が検出され
る。この信号はパルス状の信号であり、このパルス状の
信号と所定のレベルとの差分をサンプリング・パルスで
サンプリングし、サンプルホールド１０５で少なくとも
１水平走査区間の間、次にサンプルホールドするまでの
期間、そのレベルをホールドする。

【００１１】発光光量の大小は１ＲＭ，２ＲＭ端子間に
接続された抵抗値または、ＶＲ端子に印加された電圧を
調整することにより制御することができる。Ｓ／Ｈ端子
がサンプリング状態の場合、上述したような負帰還の閉
ループが形成されているが、この状態からサンプルホー
ルド回路をホールド状態にして、ＤＡＴＡ端子に画像デ
ータを入力しスイッチング回路でスイッチング電流を切
り替えることにより発光した際の光量を一定として、発
光制御が可能となる。なお、ＣＨ端子に接続された容量
には有限のドループが発生するため、周期的にサンプリ
ングを繰り返すことが必要となる。

【００１２】１０６は通常バンド・ギャップ回路やバッ
ファ・アンプによって構成される基準電流発生回路で、
出力がＶＲＥＦ端子に接続される。

【００１３】／ＥＮＢＬ端子はバイアス回路１０１、ス
イッチング電流源１０２、サンプルホールド回路１０５
の動作を許可するイネーブル信号入力端子で、この例で
はロウ・レベルのとき許可、ハイ・レベルのとき禁止と
なる。

【００１４】ここで、バイアス電流は高速スイッチング
が要求される場合、レーザー・ダイオードに閾値電流以
下の小さな電流を流し、レーザー・ダイオードの順方向
電圧をある程度立てておくために使われるが、低速の動
作の場合必ずしもその必要はない。発光素子に上述した
ようなバイアス電流を流すように構成する場合、本駆動
回路の実装基板上でＶＲＥＦ端子とＶＢ端子を接続し、
そのように構成しない場合ＶＢ端子を接地することで本
駆動回路は汎用性を持ったままバイアス有り、バイアス
無しの用途に使い分けができるようになっている。

【００１５】

【発明が解決しようとする課題】以上に示したように、
従来の発光素子の駆動回路では要求されるスイッチング
性能によって実装基板上の配線を変更し、バイアス電流
源の入力電圧を変えることによって、バイアス電流の有
無を切り替えることができる。

【００１６】しかしながら、従来の構成では、基準電圧
出力端子（ＶＲＥＦ）、バイアス電流生成用電圧（Ｖ
Ｂ）入力端子が独立に必要となり駆動回路を封止するＰ
ＫＧ（パッケージ）のピン数が増大し、さらにはコスト
・アップにつながるという問題点があった。また、電流
源回路のイネーブル信号の様な駆動回路の状態制御信号
を入力するために、別途入力端子が必要になりこちらも
ＰＫＧのピン数が増大し、さらにはコスト・アップにつ
ながるという問題点があった。

【００１７】本発明は、このような問題に鑑みてなされ
たもので、その目的とするところは、基準電圧出力端子
をもつ発光素子の駆動回路において、使用される用途の
要求に応じてバイアス電流有り無しの切り替えを、ピン
数の増大を防ぎ、それに伴うコスト・アップを抑制して
実現した発光素子の駆動回路を提供することにある。

【００１８】また、基準電圧出力端子をもつ発光素子の
駆動回路において、使用される用途の要求に応じてバイ
アス電流有り無しの切り替えを、駆動回路の端子に設け
られた保護抵抗の影響をうけず、ピン数の増大を防ぎそ
れに伴うコスト・アップを抑制して実現した発光素子の
駆動回路を供給することに有る。

【００１９】また、基準電圧出力端子をもつ発光素子の
駆動回路において、状態制御信号の入力をピン数の増大
を防ぎそれに伴うコスト・アップを抑制して実現した発
光素子の駆動回路を供給することに有る。

【００２０】

【課題を解決するための手段】本発明は、このような目
的を達成するため、請求項１に記載の発明は、基準電圧
を発生する基準電圧発生回路と、該基準電圧発生回路用
の出力端子と、入力電圧に基づいて発光素子に供給する
ＤＣバイアス電流を決定するバイアス電流発生回路と、
前記基準電圧発生回路の出力を前記出力端子に供給する
ための抵抗と、前記抵抗と前記出力端子との間のノード
を前記バイアス電流発生回路の前記入力電圧の入力部と
接続したことを特徴とする。

【００２１】また、請求項２に記載の発明は、前記出力
端子は開放されるように、または接地されるように制御
されること可能にすることを特徴とするものである。

【００２２】上記構成において基準電圧源と出力端子の
間に設けた抵抗は、出力端子が接地されたとき基準電圧
源の出力ノードと出力端子を分離し、開放されたとき基
準電圧出力ノードの電位を同一となるように作用し、ピ
ン数の増大無しにバイアス電流有り無しの切り替えを可
能とする様に作用する。

【００２３】また、請求項３に記載の発明は、基準電圧
を発生する基準電圧発生回路と、該基準電圧発生回路用
の出力端子と、前記基準電圧発生回路の出力を前記出力
端子に供給するための抵抗と、前記基準電圧発生回路の
出力の基準電圧を入力電圧として入力し、当該入力電圧
に基づいて発光素子に供給するＤＣバイアス電流を決定
するバイアス電流発生回路と、前記抵抗と前記出力端子
との間のノードを一方の入力とするコンパレータとを備
え、前記コンパレータの出力に基づき前記ＤＣバイアス
電流のＯＮ／ＯＦＦを制御するようにしたことを特徴と
するものである。

【００２４】上記構成において抵抗は基準電圧源の出力
ノードと出力端子を分離するように作用し、コンパレー
タは、基準電圧出力端子に印加された電圧レベルを判定
し、バイアスの有りの状態と、無しの状態を切り替える
ように作用する。

【００２５】また、請求項４に記載の発明は、基準電圧
を発生する基準電圧発生回路と、該基準電圧発生回路用
の出力端子と、データに応動して発光する発光素子のス
イッチング電流源、前記スイッチング電流源によって発
光量制御された発光素子の発光量を検出し基準レベルと
比較してその差分をサンプルホールドするサンプルホー
ルド回路と、前記基準電圧発生回路の出力を前記出力端
子に供給するための抵抗と、前記抵抗と前記出力端子と
の間のノードを一方の入力とする少なくとも２つのコン
パレータとを具え、前記少なくとも２つのコンパレータ
の一方の出力に基づき前記バイアス電流源の動作を制御
し、前記コンパレータの他方の出力に基づき前記バイア
ス電流源と前記スイッチング電流源と前記サンプルホー
ルド回路との動作を制御することを特徴とするものであ
る。

【００２６】上記構成において抵抗は基準電圧源の出力
ノードと出力端子を分離するように作用し、コンパレー
タは、基準電圧出力端子に印加された電圧レベルを判定
し、バイアスの有無やイネーブル／ディセーブル等の判
定を行うように作用する。

【００２７】また、請求項５の発明は、基準電圧を発生
する基準電圧発生回路と、基準電圧発生回路用の出力端
子と、前記基準電圧発生回路の出力を前記出力端子に供
給するための抵抗と、前記抵抗と前記出力端子との間の
ノードを一方の入力とする少なくとも１つのコンパレー
タとを具え、前記コンパレータの出力に基づき前記駆動
回路内の一部回路の動作／非動作の切換、または、発光
素子の発光の禁止あるいは許可、または、発光素子の強
制発光の動作を制御することを特徴とするものである。

【００２８】

【発明の実施の形態】（第１の実施形態）図１は、本発
明の第１の実施形態を示す図である。前述した図５と同
一個所には同じ符号を付けて説明を省略する。また、発
光素子の駆動回路のうち、図１では本発明の説明に関係
するブロックについてのみ記述した。（具体的には、図
５において説明したスイッチング電流源１０２、スイッ
チング回路１０３、差動アンプ１０４を省略した。） まず構成を説明する。図１において符号１は基準電圧発
生回路の出力ノード３３と出力端子ＶＲＥＦ間に挿入さ
れた抵抗（抵抗値ｒ０）で、符号２は駆動対象となるレ
ーザー・ダイオード、符号３はバイアス電流源の入力電
圧とともにバイアス電流値を決める抵抗（抵抗値ｒ
ｂ）、符号４はバンド・ギャップ回路で、出力はバッフ
ァ・アンプ５によりインピーダンス変換される。符号４
および５は基準電圧発生回路を形成し、ノード３３に電
圧Ｖｒｅｆを出力する。オペアンプ６はＮＰＮトランジ
スタ７，１１，１３，１４、ＰＮＰトランジスタ８，
９，１０とともに、レーザー・ダイオード２のバイアス
電流源を形成する。このうちＰＮＰトランジスタ８，９
はエミッタがともに電源電圧Ｖｃｃに接続され、ベース
が共通接続されＰＮＰ１０のエミッタに接続される。Ｐ
ＮＰ１０のベースはＰＮＰ８のコレクタに接続され、Ｐ
ＮＰ１０をベース電流補償用のトランジスタとするカレ
ント・ミラー回路を形成する。本カレント・ミラーでは
ＮＰＮトランジスタ７のコレクタ電流を折り返し、ＰＮ
Ｐトランジスタ９のコレクタ電流として出力する。ＮＰ
Ｎトランジスタ１１，１２，１３も同様にカレント・ミ
ラーを形成し、ＮＰＮトランジスタ１１のコレクタ電流
を折り返しＮＰＮトランジスタ１２のコレクタ電流とし
て出力する。ＮＰＮ１２のコレクタは、ＬＤ端子を介し
てレーザー・ダイオード２のカソード接続され、ＮＰＮ
１２のコレクタ電流がレーザー・ダイオード２のバイア
ス電流となる。なお、図１においては省略しているが、
図５の従来例で示したように、ＬＤ端子はスイッチング
回路にも接続され、レーザー・ダイオード２にはさらに
画像信号ＤＡＴＡのハイ，ロウに応じたスイッチング電
流が付加される。

【００２９】オペアンプ６の非反転入力端子には抵抗１
の出力端子側のノード１４（すなわちＶＲＥＦ端子）が
接続される。また、図１の従来例で示したサンプルホー
ルド回路のＶＲ端子が接続されるノードには、基準電圧
発生回路の出力、すなわちノード３３が直接接続されて
いる。

【００３０】次に動作を説明する。まず、駆動回路の出
荷テストの際にはＶＲＥＦ端子は、図１に示しているよ
うに接地されずに開放され、電圧計が接続され、基準電
圧の値が仕様の範囲内か否か検査され良品が選別され
る。このとき、電圧計の入力インピーダンスは極めて大
きいため、抵抗１には殆ど電流は流れず、基準電圧発生
回路の出力電圧（ノード３３における電圧）を、そのま
ま出力端子ＶＲＥＦに置いて観測することができる。

【００３１】図１に示す駆動回路を実装するにあたっ
て、バイアス電流を流さない用途の場合、実装基板上で
ＶＲＥＦ端子を図１に示す様に接地する。この時オペア
ンプ６の非反転入力は接地電位となり、反転端子とＲＢ
端子も接地電位となり抵抗３の両端の電位差は０のため
電流は流れず、ＮＰＮトランジスタ７さらにはカレント
・ミラーで折り返されたバイアス電流も流れない状態と
なる。この際、抵抗１の抵抗値ｒ０を、バッファ・アン
プ５の最大出力電流以下の電流を流す抵抗値にしておけ
ば、基準電圧発生回路の出力（ノード３３の）電圧はＶ
ＲＥＦ端子を開放にした場合に比較して変動量は無視で
き、サンプルホールド回路に対しては基準電圧発生回路
の出力３３を直接接続しているため、ＶＲＥＦ端子を接
地しても従来例で示したような発光素子のＡＰＣのため
のサンプリング動作に影響は無い。なお、この場合サン
プルホールド回路に入力する電圧Ｖｒｅｆは一定値とな
り、外部より可変電圧を加えることのできる従来例とは
状況が異なるが、レーザー・ダイオードの所望の光量値
の設定は、モニター用のフォト・ダイオードのフォトカ
レントをＩＶ変換する抵抗（従来例で１ＲＭ，２ＲＭ端
子間に設ける抵抗）の値を変えることによって実現でき
る。

【００３２】一方、バイアス電流を流す用途の場合、実
装基板上でＶＲＥＦ端子は開放とする。この時抵抗１に
は電流が流れないため（厳密に言えばオペアンプ６の入
力電流分は流れるが、通常のオペアンプでは無視できる
ほどに十分小さい）ノード３３と１４の電圧が等しくな
り、バイアス電流源を構成するオペアンプ６の非反転入
力端子に基準電圧Ｖｒｅｆ が入力される。オペアンプ
６はＮＰＮトランジスタ７とともにボルテージ・フォロ
アを形成し、この場合ＮＰＮトランジスタ７のエミッ
タ、すなわちＲＢ端子にはＶｒｅｆの電圧が現れる。Ｒ
Ｂ端子は抵抗値ｒｂの抵抗３でプルダウンされているた
め、ＮＰＮ７のエミッタにはＶｒｅｆ／ｒｂの電流が流
れる。この電流はＰＮＰトランジスタ８，９，１０によ
るカレント・ミラーと、ＮＰＮトランジスタ１１，１
２，１３によるカレント・ミラーにより折り返され、２
つのカレント・ミラーのミラー比の積をｎとすると、ｎ
＊Ｖｒｅｆ／ｒｂの電流がレーザー・ダイオードのバイ
アス電流となる。Ｖｒｅｆ は一定であるがｒｂの値を
選択することにより所望のバイアス電流を得ることがで
きる。なお、この場合もサンプルホールド回路に対して
は基準電圧発生回路の出力３３を直接接続しているた
め、従来例で示したような発光素子のＡＰＣのためのサ
ンプリング動作に影響は無い。

【００３３】このように、本実施例では、従来必要であ
ったバイアス電流源の電圧入力端子ＶＢを省いても、バ
イアス電流の有無の切換が可能であり汎用性を失わな
い。さらに、ＡＰＣ動作の際のサンプルホールド回路の
比較電圧を内蔵の基準電圧で代用することにより、比較
電圧入力端子ＶＲをも省くことができ、ピン数の削減、
さらにはコストの削減がはかれる。

【００３４】（第２の実施形態）実施形態１ではバイア
ス電流を使用しない場合ＶＲＥＦ端子を直接接地した
が、駆動回路を集積化した場合、図２に示すように出力
パッド周辺に保護回路３０が設けられ、保護抵抗３１が
直列に接続される場合が多い。基準電圧発生回路の出力
と抵抗１と保護抵抗が直列に接続され、保護抵抗の他端
（ＶＲＥＦ端子）が接地された場合、保護抵抗の抵抗値
をｒｐとすると、バイアス電流源の入力となる抵抗１の
出力端子側の電圧Ｖ１は

【００３５】

【数１】 Ｖ１＝Ｖｒｅｆ＊ｒｐ／（ｒｐ ＋ｒ０） ・・・式１ 注：＊は掛け算の記号となり、バイアス電流源には式１
のＶ１が入力するためバイアス電流を０とすることがで
きない。そこで本実施形態ではこの問題点を改善した駆
動回路を開示する。

【００３６】図３に本発明の第２の実施形態を示す。図
１と同一個所には同一の符号を付けて説明を簡略化す
る。まず、構成を説明する。図２において符号１は基準
電圧発生回路の出力ノード３３と出力端子ＶＲＥＦ間に
挿入された抵抗（抵抗値ｒ０）で、符号２は駆動対象と
なるレーザー・ダイオード、符号３はバイアス電流源の
入力電圧とともにバイアス電流値を決める抵抗、符号４
はバンド・ギャップ回路であり、バッファ・アンプ５と
ともに基準電圧発生回路を形成する。オペアンプ６はＮ
ＰＮトランジスタ７，１１，１３，１４、ＰＮＰトラン
ジスタ８，９，１０とともにバイアス電流源を形成す
る。抵抗１５は一端が基準電圧発生回路の出力３３に接
続され、他端１７は抵抗１６とコンパレータ１８の非反
転入力端子に接続され、抵抗１６のもう一端は接地され
る。コンパレータの反転入力端子にはＶＲＥＦ端子（ノ
ード１４）が接続される。

【００３７】バイアス電流源の入力は実施形態１と違い
基準電圧出力回路の出力（ノード３３）が直接接続され
る。ＮＭＯＳ１９はソースが接地され、ドレインがＮＰ
Ｎトランジスタ７のベースに接続され、ゲートはコンパ
レータ１８の出力が接続される。

【００３８】次に動作を説明する。まず、駆動回路の出
荷テストの際にはＶＲＥＦ端子は開放され、電圧計が接
続され、基準電圧の値が仕様の範囲内か否か検査され良
品が選別される点は実施形態１と同じである。

【００３９】実装にあたってはバイアス電流を流さない
用途の場合、実装基板上で接地電位またはＶＲＥＦ端子
に次の式を満たす電圧Ｖｉｎを印加する。

【００４０】

【数２】 Ｖｉｎ＜Ｖｒｅｆ＊ｒ２／（ｒ１＋ｒ２） ・・・式２ Ｖｉｎは式２を満たせば正確な電圧である必要は無いの
で、実装基板上で電源電圧を２本の抵抗で抵抗分割した
ような簡単な構成で作っても良い。この時コンパレータ
の反転入力端子の電圧はＶｉｎ、非反転入力端子の電圧
はＶｒｅｆ＊ｒ２／（ｒ１＋ｒ２） であるから、上式
の条件よりコンパレータの出力はハイとなり、ＮＭＯＳ
１９はオンする。したがってＮＰＮ７のベースは接地電
位となりカットオフするため、オペアンプ６の入力電圧
によらずバイアス電流は流れないこととなる。この際、
抵抗１の抵抗値および、抵抗１５と抵抗１６の抵抗値の
和（ｒ１＋ｒ２） をボルテージ・フォロアのオペアン
プ５の最大出力電流以下の電流を流す抵抗値にしておけ
ば、基準電圧発生回路の出力３３の電圧はＶＲＥＦ端子
を開放にした場合に比較して変動量は無視でき、サンプ
ルホールド回路に対しては基準電圧発生回路の出力３３
を直接接続しているため、ＶＲＥＦ端子に実装基板上で
電圧を印加しても、従来例で示した発光素子のＡＰＣの
ためのサンプリング動作に影響は無い。

【００４１】一方、バイアス電流を流す用途の場合、実
装基板上でＶＲＥＦ端子は開放または下式を満たす電圧
Ｖｉｎを印加する。

【００４２】

【数３】 Ｖｉｎ＞Ｖｒｅｆ＊ｒ２／（ｒ１＋ｒ２） ・・・式３ この時コンパレータの反転入力端子の電圧はＶｉｎ、非
反転入力端子の電圧はＶｒｅｆ＊ｒ１／（ｒ１＋ｒ２）
であるから、上式の条件よりコンパレータの出力はロ
ウとなり、ＮＭＯＳ１９はオフする。したがってＮＰＮ
７とオペアンプ６はボルテージ・フォロアを形成しＮＰ
Ｎトランジスタ７のエミッタ、すなわちＲＢ端子にはＶ
ｒｅｆ の電圧が現れる。ＲＢ端子は抵抗値ｒｂの抵抗
３でプルダウンされているため、ＮＰＮ７のエミッタに
はＶｒｅｆ／ｒｂの電流が流れる。この電流はＰＮＰト
ランジスタ８，９，１０によるカレント・ミラーと、Ｎ
ＰＮトランジスタ１１，１２，１３によるカレント・ミ
ラーにより折り返され、２つのカレント・ミラーのミラ
ー比の積をｎとすると、ｎ＊Ｖｒｅｆ／ｒｂの電流がレ
ーザー・ダイオードのバイアス電流となる。この場合も
サンプルホールド回路に対しては基準電圧発生回路の出
力３３を直接接続しているため、従来例で示した発光素
子のＡＰＣのためのサンプリング動作に影響は無い。

【００４３】なお、ＶＲＥＦ端子とノード１４の間に保
護回路の一部として直列抵抗ｒｐが存在する場合、抵抗
１と抵抗３１の接続されるノードの電圧がコンパレータ
１８の反転入力端子に入力するため、式２を

【００４４】

【数４】 （ Ｖｉｎ＊ｒ０＋Ｖｒｅｆ＊ｒｐ） ／（ｒ０＋ｒｐ） ＞Ｖｒｅｆ＊ｒ １／（ｒ１＋ｒ２） ・・・式４ 式３を

【００４５】

【数５】 （ Ｖｉｎ＊ｒ０＋Ｖｒｅｆ＊ｒｐ） ／（ｒ０＋ｒｐ） ＜Ｖｒｅｆ＊ｒ １／（ｒ１＋ｒ２） ・・・式５ でそれぞれ置き換え、これらの条件を満たすＶｉｎを実
装基板上で印加すれば同一の結果が得られ、本回路の構
成では保護抵抗の存在はバイアス電流の有無に影響を与
えない。

【００４６】なお、図３に示す構成の場合、抵抗１の抵
抗値ｒ０の果す役割は、図１に示す場合と異なり、単に
コンパレータ１８の入力レベルに関与するだけとなる。
したがって、それぞれの抵抗値を設定はより自由とな
り、ｒｐ／（ｒ０＋ｒｐ）＜ｒ２／（ｒ１＋ｒ２）とな
るようにそれぞれの抵抗値を設定することで、ＶＲＥＦ
端子を開放したり、接地したりすることで、それぞれ式
４と式５を満足させることができる。

【００４７】なお、本実施形態ではコンパレータの非反
転入力を抵抗ｒ１，ｒ２と基準電圧発生回路の出力電圧
Ｖｒｅｆから作っているが、Ｖｒｅｆの代わりに電源電
圧を利用しても良いし、ダイオードの順方向電圧等その
他の電圧源を利用しても良いことは言うまでもない。

【００４８】このように、本実施形態では、出力端子内
部に保護抵抗が存在している場合でも、従来必要であっ
たバイアス電流源の電圧入力端子ＶＢを省いて、バイア
ス電流の有無の切換が可能となる。さらに、ＡＰＣ動作
の際のサンプルホールド回路の比較電圧を内蔵の基準電
圧Ｖｒｅｆ で代用することにより、比較電圧入力端子
ＶＲをも省くことができ、ピン数の削減、さらにはコス
トの削減がはかれるのは実施形態１と同様である。

【００４９】（第３の実施形態）上記した２つの実施形
態では、基準電圧出力端子ＶＲＥＦを、検査時の電圧モ
ニター用とバイアス電流の有無の制御信号の入力端子と
して使い分けた実施形態を示したが、制御すべき動作状
態はバイアス電流の有無に限らない。他の動作状態を制
御する場合の実施形態を示す。

【００５０】図４に第３の実施形態を示す。図１と同一
個所には同一の番号を付け説明を簡略化する。まず、構
成を説明する。基準電圧発生回路１０６の出力ノード３
３はＡＰＣ用にサンプルホールド回路の従来例でＶＲ端
子が接続されるノードに接続され、さらにバイアス電流
源と抵抗１，抵抗２０（抵抗値ｒ３）の一端に接続され
る。抵抗１の他端はＶＲＥＦ端子に接続されるととも
に、コンパレータ２３，２４の反転入力端子にそれぞれ
接続される。抵抗２０の他端には、抵抗２１（抵抗値ｒ
４）、抵抗２２（抵抗値ｒ５）が直列に接続され、抵抗
２２の一端は接地される。抵抗２０と抵抗２１の接続点
はコンパレータ２３の非反転入力端子に、抵抗２１と抵
抗２２の接続点はコンパレータ２４の非反転入力端子に
接続されている。コンパレータ２３の出力はＯＲゲート
２５の一方の入力に接続され、コンパレータ２４の出力
はＯＲゲート２５の他方の入力と、サンプルホールド回
路、スイッチング電源のイネーブル信号入力端子にそれ
ぞれ接続されている。ＯＲゲート２５の出力はバイアス
電流源内のＮＭＯＳ１９のゲートに接続されている。

【００５１】次に動作を説明する。まず、駆動回路の出
荷テストの際にはＶＲＥＦ端子は開放され、電圧計が接
続され、基準電圧の値が仕様の範囲内か否か検査され良
品が選別される点は実施形態１と同じである。

【００５２】従来例で／ＥＮＢＬ端子をハイとしてディ
セーブル状態を実現する機能は、本実施形態では次のよ
うに実現される。すなわち、ＶＲＥＦ端子に

【００５３】

【数６】 Ｖｉｎ＜Ｖｒｅｆ＊ｒ５／（ｒ３＋ｒ４＋ｒ５） ・・・式６ を満たす電圧Ｖｉｎを印加する。このとき、コンパレー
タ２４の出力はハイ、コンパレータ２３の出力はハイ、
ＯＲゲートの出力はハイとなる。サンプルホールド回
路、およびスイッチング電流源のイネーブル信号入力端
子はハイが入力したときディセーブル状態となる論理の
ため、これらの回路はディセーブルとなる。また、バイ
アス電流源ではＮＭＯＳ１９がオンするため、ＮＰＮ７
のベースは接地電位となりカットオフするため、オペア
ンプ６の入力電圧によらずバイアス電流は流れずディセ
ーブル状態となる。

【００５４】次に、実施形態２で示したようなサンプル
ホールド回路やスイッチング電流源はイネーブル状態
で、バイアス電流は不要という状態は次のように実現さ
れる。すなわちＶＲＥＦ端子に

【００５５】

【数７】 Ｖｒｅｆ＊ｒ５／（ｒ３＋ｒ４＋ｒ５）＜Ｖｉｎ＜Ｖｒｅｆ＊（ｒ４＋ｒ５） ／（ｒ３＋ｒ４＋ｒ５） ・・・式７ を満たす電圧Ｖｉｎを印加する。このとき、コンパレー
タ２４の出力はロウ、コンパレータ２３の出力はハイ、
ＯＲゲートの出力はハイとなる。サンプルホールド回
路、およびスイッチング電流源のイネーブル信号入力端
子にロウが入力したときイネーブル状態となる論理のた
め、これらの回路はイネーブルとなる。しかし、バイア
ス電流源ではＮＭＯＳ１９がオンするため、ＮＰＮ７の
ベースは接地電位となりカットオフするため、オペアン
プ６の入力電圧によらずバイアス電流は流れない状態と
なる。

【００５６】次にバイアス電流を使用する用途の場合の
状態は次のように実現される。すなわちＶＲＥＦ端子に

【００５７】

【数８】 Ｖｉｎ＞Ｖｒｅｆ＊（ｒ４＋ｒ５） ／（ｒ３＋ｒ４＋ｒ５） ・・・式８ を満たす電圧Ｖｉｎを印加する、あるいは、ＶＲＥＦ端
子を開放する。このとき、コンパレータ２４の出力はロ
ウ、コンパレータ２３の出力はロウ、ＯＲゲートの出力
はロウとなる。サンプルホールド回路、およびスイッチ
ング電流源のイネーブル信号入力端子にロウが入力した
ときイネーブル状態となる論理のため、これらの回路は
イネーブルとなる。さらに、バイアス電流源ではＮＭＯ
Ｓ１９がオフすめるため、ＮＰＮ７とオペアンプ６はボ
ルテージ・フォロアを形成しＮＰＮトランジスタ７のエ
ミッタ、すなわちＲＢ端子にはＶｒｅｆの電圧が現れ
る。ＲＢ端子は抵抗値ｒｂの抵抗３でプルダウンされて
いるため、ＮＰＮ７のエミッタにはＶｒｅｆ／ｒｂの電
流が流れる。この電流はＰＮＰトランジスタ８，９，１
０によるカレント・ミラーと、ＮＰＮトランジスタ１
１，１２，１３によるカレント・ミラーにより折り返さ
れ、２つのカレント・ミラーのミラー比の積をｎとする
と、ｎ＊Ｖｒｅｆ／ｒｂの電流がレーザー・ダイオード
のバイアス電流となる。この場合もサンプルホールド回
路に対しては基準電圧発生回路の出力３３を直接接続し
ているため、従来例で示したような発光素子のＡＰＣの
ためのサンプリング動作に影響は無い。

【００５８】なお、実施形態２のようにＶＲＥＦ端子と
抵抗１の間に保護回路の一部として直列抵抗ｒｐが存在
する場合式６を

【００５９】

【数９】 式７を

【００６０】

【数１０】 式８を

【００６１】

【数１１】

【００６２】でそれぞれ置き換え、これらの条件を満た
すＶｉｎをＶＲＥＦ端子に印加すれば同一の結果が得ら
れ、本回路の構成では保護抵抗の存在は本実施形態の動
作に影響を与えない。

【００６３】本実施形態では、従来例で必要であった／
ＥＮＢＬ端子と、バイアス電流の電圧入力ＶＢ、さらに
はサンプルホールド回路のサンプリング際の目標電圧Ｖ
Ｒを駆動回路内の基準電圧Ｖｒｅｆおよびその出力端子
で代用することにより、３端子を省略でき、駆動回路の
さらなる低コスト化が可能となる。

【００６４】なお、本実施形態ではコンパレータの非反
転入力側の入力を抵抗ｒ３，ｒ４，ｒ５と基準電圧発生
回路の出力電圧Ｖｒｅｆから作っているが、Ｖｒｅｆの
代わりに電源電圧を利用しても良いし、ダイオードの順
方向電圧等その他の電圧源を利用しても良いことは言う
までもない。また、本方式で制御される状態は、バイア
スの有無や／ＥＮＢＬ信号に限らず、駆動回路の機能に
応じてパワー・セーブ信号であったり発光素子の画像デ
ータによらず発光素子を点灯させる強制発光信号の様な
制御信号であっても良いことは言うまでもない。また、
たとえばＶＲＥＦ端子に加える電圧を式６と式８を満た
す状態の間でパルス的に変化させ、従来例１に示した他
の入力であるＳ／Ｈ信号等と組み合わせて駆動回路の状
態の動的制御する用途にも利用できることは言うまでも
ない。

【００６５】

【発明の効果】以上説明したように、本出願に係わる第
１の発明によれば、基準電圧発生回路の出力ノードと出
力端子の間に抵抗を配置し、基準電圧発生回路の出力を
直接サンプルホールド回路に入力し、バイアス電流発生
回路には上記抵抗の出力端子側のノードを入力し、バイ
アス電流の必要性に応じて基準電圧出力端子を実装基板
上で開放、または接地するようにしたので、ピン数さら
にはコストの増大を抑え、バイアス電流の有無という点
で汎用性をもった発光素子の駆動回路が得られる。

【００６６】本出願に係わる第２の発明によれば、基準
電圧発生回路の出力ノードと出力端子の間に抵抗を配置
し、基準電圧発生回路の出力を直接サンプルホールド回
路とバイアス電流源に入力し、上記抵抗の出力端子側の
ノードを一方の入力としたコンパレータを設け、基準電
圧出力端子に印加する電圧の大小をコンパレータで検出
して、バイアス電流の発生の有無を制御することによ
り、保護抵抗の有無によらず、ピン数さらにはコストの
増大を抑え、バイアス電流の有無という点で汎用性をも
った発光素子の駆動回路が得られる。

【００６７】本出願に係わる第３の発明によれば、基準
電圧発生回路の出力ノードと出力端子の間に抵抗を配置
し、基準電圧発生回路の出力を直接サンプルホールド回
路とバイアス電流源に入力し、上記抵抗の出力端子側の
ノードを一方の入力とした１つ以上のコンパレータを設
け、上記出力端子に印加する電圧の大小をコンパレータ
で検出して、バイアス電流の発生の有無、イネーブル／
ディセーブルの切換等の制御を行うことができ、ピン数
さらにはコストの増大を抑えた発光素子の駆動回路が得
られる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態を示す発光素子の駆動
回路のブロック図の一部を示す図である。

【図２】駆動回路の保護回路中の抵抗の影響を説明する
出力パッドの抵抗を含んだ図である。

【図３】本発明の第２の実施形態を示す発光素子の駆動
回路のブロック図の一部を示す図である。

【図４】本発明の第３の実施形態を示す発光素子の駆動
回路のブロック図の一部を示す図である。

【図５】従来の発光素子の駆動回路のブロック図を示す
図である。

【符号の説明】

１ 基準電圧発生回路と出力端子を分離する抵抗 ２ レーザー・ダイオード ３ バイアス電流設定用抵抗 ４ バンド・ギャップ回路 ５，６ アンプ ７，１１，１２，１３ ＮＰＮトランジスタ ８，９，１０ ＰＮＰトランジスタ １５，１６，２０，２１，２２ 抵抗 １８，２３，２４ コンパレータ １９ ＮＭＯＳ ２５ ＯＲゲート ３０ 入力保護回路 ３１ 保護抵抗 １０１ バイアス電流源 １０２ スイッチング電流源 １０３ 電流スイッチング回路 １０４ 差動アンプ １０５ サンプルホールド回路 １０６ 基準電圧源

Claims (5)

【特許請求の範囲】
1. 【請求項１】 基準電圧を発生し出力する基準電圧発生
   回路と、該基準電圧発生回路用の出力端子と、入力電圧
   に基づいて発光素子に供給するＤＣバイアス電流を決定
   するバイアス電流発生回路と、 前記基準電圧発生回路の出力を前記出力端子に供給する
   ための抵抗と、 前記抵抗と前記出力端子との間のノードを前記バイアス
   電流発生回路の前記入力電圧の入力部と接続したことを
   特徴とする発光素子の駆動回路。
2. 【請求項２】 前記出力端子は開放されるように、また
   は接地されるように制御されることを可能にすることを
   特徴とする請求項１に記載の発光素子の駆動回路。
3. 【請求項３】 基準電圧を発生し出力する基準電圧発生
   回路と、該基準電圧発生回路用の出力端子と、 前記基準電圧発生回路の出力を前記出力端子に供給する
   ための抵抗と、 前記基準電圧発生回路の出力の基準電圧を入力電圧とし
   て入力し、当該入力電圧に基づいて発光素子に供給する
   ＤＣバイアス電流を決定するバイアス電流発生回路と、 前記抵抗と前記出力端子との間のノードを一方の入力と
   するコンパレータとを備え、 前記コンパレータの出力に基づき前記ＤＣバイアス電流
   のＯＮ／ＯＦＦを制御するようにしたことを特徴とする
   発光素子の駆動回路。
4. 【請求項４】 基準電圧を発生し出力する基準電圧発生
   回路と、該基準電圧発生回路用の出力端子と、データに
   応動して発光する発光素子のスイッチング電流源と、発
   光素子のバイアス電流を制御するバイアス電流源、前記
   スイッチング電流源によって発光量制御された発光素子
   の発光量を検出し基準レベルと比較してその差分をサン
   プルホールドするサンプルホールド回路と、 前記基準電圧発生回路の出力を前記出力端子に供給する
   ための抵抗と、 前記抵抗と前記出力端子との間のノードを一方の入力と
   する少なくとも２つのコンパレータとを備え、 前記少なくとも２つのコンパレータの一方の出力に基づ
   き前記バイアス電流源の動作を制御し、前記コンパレー
   タの他方の出力に基づき前記バイアス電流源と前記スイ
   ッチング電流源と前記サンプルホールド回路の動作を制
   御することを特徴とする発光素子の駆動回路。
5. 【請求項５】 基準電圧を発生する基準電圧発生回路
   と、基準電圧発生回路用の出力端子と、 前記基準電圧発生回路の出力を前記出力端子に供給する
   ための抵抗と、 前記抵抗と前記出力端子との間のノードを一方の入力と
   する少なくとも１つのコンパレータとを具え、 前記コンパレータの出力に基づき前記駆動回路内の一部
   回路の動作／非動作の切換、または、発光素子の発光の
   禁止あるいは許可、または、発光素子の強制発光の動作
   を制御することを特徴とする発光素子の駆動回路。