JPS61998A - サンプル・ホールド回路 - Google Patents
サンプル・ホールド回路Info
- Publication number
- JPS61998A JPS61998A JP60122429A JP12242985A JPS61998A JP S61998 A JPS61998 A JP S61998A JP 60122429 A JP60122429 A JP 60122429A JP 12242985 A JP12242985 A JP 12242985A JP S61998 A JPS61998 A JP S61998A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- transistor
- base
- mode
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
Landscapes
- Amplifiers (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、サンプル・ホールド回路に関するものである
。
。
第１図は当該出願人が昭和５７年４月２日に出願したサ
ンプル−ホールド回路の構成を示すものである（え用罵
ρ７−Ｈ４ｏｏ）。
ンプル−ホールド回路の構成を示すものである（え用罵
ρ７−Ｈ４ｏｏ）。
図において、トランジスタＴ１〜Ｔ６および抵抗Ｒ□、
Ｒ２から成る部分が、入力増幅器およびスイッチに対応
する部分である。またコンデンサＣはホールドおよび位
相補償機能を兼用するコンデンサであり、ＭＯＳ）−ラ
ンジスタＴ、および抵抗Ｒ３から成る回路はソースフォ
ロアとして動作し、バッファ増幅器に対応する。なお、
■＋およびＶ″″は正および負の電源電圧、ＶＢはバイ
アス電圧、φはモード信号を示す、動作は以下の通りで
ある。
Ｒ２から成る部分が、入力増幅器およびスイッチに対応
する部分である。またコンデンサＣはホールドおよび位
相補償機能を兼用するコンデンサであり、ＭＯＳ）−ラ
ンジスタＴ、および抵抗Ｒ３から成る回路はソースフォ
ロアとして動作し、バッファ増幅器に対応する。なお、
■＋およびＶ″″は正および負の電源電圧、ＶＢはバイ
アス電圧、φはモード信号を示す、動作は以下の通りで
ある。
（１） サンプル・モード
トランジスタＴ３のベースに、モード信号φとしてバイ
アス電位ＶＢより十分低い電位を与えると、トランジス
タＴ４がオンし、バイアス電位ＶＢと抵抗Ｒ２で定まる
定電流がトランジスタＴ４に流れる。従って、この場合
の第１図の回路は通常の演算増幅量を使った電圧フォロ
アーとして動作し、ｅｏシｅｌとなる。このとき、コン
デンサＣは出力ｅＯに対応する電荷を充電する以外に位
相補償用コンデンサとしても動作し、本回路のような帰
還増幅器が発振しないようにしている。
アス電位ＶＢより十分低い電位を与えると、トランジス
タＴ４がオンし、バイアス電位ＶＢと抵抗Ｒ２で定まる
定電流がトランジスタＴ４に流れる。従って、この場合
の第１図の回路は通常の演算増幅量を使った電圧フォロ
アーとして動作し、ｅｏシｅｌとなる。このとき、コン
デンサＣは出力ｅＯに対応する電荷を充電する以外に位
相補償用コンデンサとしても動作し、本回路のような帰
還増幅器が発振しないようにしている。
（２）ホールド・モード
トランジスタＴ３のベースに、モード信号φとしてバイ
アス電位ＶＢより十分高い電位を与えた場合、トランジ
スタＴ４がオフとなるため、トランジスタＴ、ｌ Ｔ２
．Ｔ５もオフとなる。従って、コンデンサＣに蓄積され
た電荷はそのまま保持され、サンプルモード時の電位が
継続して出方に現われることになる。
アス電位ＶＢより十分高い電位を与えた場合、トランジ
スタＴ４がオフとなるため、トランジスタＴ、ｌ Ｔ２
．Ｔ５もオフとなる。従って、コンデンサＣに蓄積され
た電荷はそのまま保持され、サンプルモード時の電位が
継続して出方に現われることになる。
しかしながら、このような回路では、次のような問題が
ある。
ある。
まず、サンプル・モードからホールド・モードへ切換わ
る場合、初段増幅器の負荷回路であるＰＮＰトランジス
タＴ５がすばやくオフしないために、サンプル・ホール
ド回路の応答時間を十分速くすることができない。
る場合、初段増幅器の負荷回路であるＰＮＰトランジス
タＴ５がすばやくオフしないために、サンプル・ホール
ド回路の応答時間を十分速くすることができない。
また、サンプル・モードからホールド・モードへ切換わ
ると、ＰＮＰ）ランジスタＴ５ （負荷用トランジスタ
）がオフするため、そのベース電位は、トランジスタＴ
５のベース・エミッタ間順方向電圧をｖＢＲとすれば、
ｖ”−ｖＢＩＣがらＶ＋に変化し、ｖＢ８に相当する電
圧変化が生ずる。
ると、ＰＮＰ）ランジスタＴ５ （負荷用トランジスタ
）がオフするため、そのベース電位は、トランジスタＴ
５のベース・エミッタ間順方向電圧をｖＢＲとすれば、
ｖ”−ｖＢＩＣがらＶ＋に変化し、ｖＢ８に相当する電
圧変化が生ずる。
それにより、トランジスタＴ６のベース・コレクタ間の
寄生容量を通り、ホールド用コンデンサＣに電荷を送る
ことになり、出力側にチャージオフセット電圧が現われ
る。
寄生容量を通り、ホールド用コンデンサＣに電荷を送る
ことになり、出力側にチャージオフセット電圧が現われ
る。
さらに、図に示すサンプル・ホールド回路において、入
力電圧ｅｌ：＋Ｖが印加されると、ホールド・モードで
は出力ｅｏがほぼ＋Ｖになっている。このモードで、入
力電圧ｅｉが−Ｖに変化したとすると、トランジスタＴ
２のベース電位はほぼ＋Ｖであるので、そのエミッタ電
位は、ベース電位よりそのベース・エミッタの順方向電
圧ｖ８Ｅだけ下がった値、すなわちＶ−Ｖ８．となる。
力電圧ｅｌ：＋Ｖが印加されると、ホールド・モードで
は出力ｅｏがほぼ＋Ｖになっている。このモードで、入
力電圧ｅｉが−Ｖに変化したとすると、トランジスタＴ
２のベース電位はほぼ＋Ｖであるので、そのエミッタ電
位は、ベース電位よりそのベース・エミッタの順方向電
圧ｖ８Ｅだけ下がった値、すなわちＶ−Ｖ８．となる。
ところが、トランジスタＴ１のベース電位は−ｖ２な°
７ ＆Ｎ ６ ＋７１１’・１い一３°“２″間
ｉには２ｖ−■Ｂ、ＩＣなる電圧が加わることに
なり、その値がトランジスタのベース・エミッタ間の耐
電性を越えるとトランジスタＴ、は破壊する。同様のこ
とは、入力電圧ｅｉが一■から＋Ｖに変化した場合にも
言え、この場合はトランジスタＴ２が破壊する。
７ ＆Ｎ ６ ＋７１１’・１い一３°“２″間
ｉには２ｖ−■Ｂ、ＩＣなる電圧が加わることに
なり、その値がトランジスタのベース・エミッタ間の耐
電性を越えるとトランジスタＴ、は破壊する。同様のこ
とは、入力電圧ｅｉが一■から＋Ｖに変化した場合にも
言え、この場合はトランジスタＴ２が破壊する。
また、ホールド・モードにおいて、入力電圧の変化が出
力に影響するといったフィードスルーの問題もある。
力に影響するといったフィードスルーの問題もある。
本発明は、このような従来の欠点を除去高速応答で安定
したサンプル・ホールド回路を提供することを目的とす
る。
したサンプル・ホールド回路を提供することを目的とす
る。
上記目的を達成するため１本発明では、サンプル・ホー
ルド回路を構成する負荷用トランジスタのベース電位を
、そのエミッタの電位より高くし、エミッタが共通に定
電流源に接続される２個のトランジスタのベース電位を
、ホールドモード時にアース電位になるようにしたこと
を特徴とする。
ルド回路を構成する負荷用トランジスタのベース電位を
、そのエミッタの電位より高くし、エミッタが共通に定
電流源に接続される２個のトランジスタのベース電位を
、ホールドモード時にアース電位になるようにしたこと
を特徴とする。
以下、本発明によるサンプル・ホールド回路の実施例を
図面により説明する。
図面により説明する。
第２図は、本発明によるサンプル・ホールド回路の一実
施例を示すもので、Ｔ７〜Ｔ１ｏはトランジスタ、Ｄｌ
、Ｄ２はダイオード、Ｒ４〜Ｒ１０は抵抗を示す。その
他の符号は第１図の同じ符号に対応している。
施例を示すもので、Ｔ７〜Ｔ１ｏはトランジスタ、Ｄｌ
、Ｄ２はダイオード、Ｒ４〜Ｒ１０は抵抗を示す。その
他の符号は第１図の同じ符号に対応している。
この回路において、基本的な動作は第１図と同じである
ので、説明は省略し、本発明で特徴的な部分の動作につ
き以下に説明する。
ので、説明は省略し、本発明で特徴的な部分の動作につ
き以下に説明する。
（１）ホールド・モードへの切換え時に、おける応答時
間の短縮 ＰＮＰトランジスタＴ５のエミッタにダイオードＤ１を
介して電源電圧を印加することにより。
間の短縮 ＰＮＰトランジスタＴ５のエミッタにダイオードＤ１を
介して電源電圧を印加することにより。
そのエミッタの電位は電源電圧Ｖ＋よりダイオードＤ１
の順方向電圧分だけ下がることになる。したがって、ト
ランジスタＴ５のベース電位の方が相対的に高くなるの
で、ベース内に蓄積された電荷がすばやく放電され、ト
ランジスタＴ５のスイッチング時間を短くすることがで
きる。
の順方向電圧分だけ下がることになる。したがって、ト
ランジスタＴ５のベース電位の方が相対的に高くなるの
で、ベース内に蓄積された電荷がすばやく放電され、ト
ランジスタＴ５のスイッチング時間を短くすることがで
きる。
なお、上述した例では、ダイオードＤ１を用いてトラン
ジスタ丁、のベース・エミッタ間の電位差を大きくして
いるが、第３図に示すように、ダイオードＤ１を用いな
いで、トランジスタＴ５のベース側およびエミッタ側に
それぞれ別々の電源電圧ｖ１およびｖ２を印加するよう
にしてもよい。
ジスタ丁、のベース・エミッタ間の電位差を大きくして
いるが、第３図に示すように、ダイオードＤ１を用いな
いで、トランジスタＴ５のベース側およびエミッタ側に
それぞれ別々の電源電圧ｖ１およびｖ２を印加するよう
にしてもよい。
その場合には、電源電圧ｖ２を電源電圧Ｖ工より少し小
さい値に設定すればよい。
さい値に設定すればよい。
（２）ホールド・モード切換え時におけるチャージオフ
セット電圧の補償 トランジスタＴ４のコレクタにラテラルＰＮＰトランジ
スタＴ５と同様のトランジスタＴ７と抵抗Ｒ４を挿入し
て、オフセット電圧を補償するものである。この動作は
、以下の通りである。
セット電圧の補償 トランジスタＴ４のコレクタにラテラルＰＮＰトランジ
スタＴ５と同様のトランジスタＴ７と抵抗Ｒ４を挿入し
て、オフセット電圧を補償するものである。この動作は
、以下の通りである。
ホールド・モード時に、モード信号φとは逆位相の信号
φをトランジスタＴ４のベースに与え、トランジスタＴ
４をオンさせると、そのコレクタには抵抗Ｒ２で決まる
定電流が流れる。したがって、トランジスタＴ７のベー
ス電位は、抵抗Ｒ４の電圧降下分だけ電源電圧Ｖ＋より
下がるにの変化は、トランジスタＴ５のベースにおける
変化とは逆になっているので、抵抗Ｒ４の電圧降下の変
化分をトランジスタＴ７のベース・コレクタ間の寄生容
量を通して出力側に与えることにより。
φをトランジスタＴ４のベースに与え、トランジスタＴ
４をオンさせると、そのコレクタには抵抗Ｒ２で決まる
定電流が流れる。したがって、トランジスタＴ７のベー
ス電位は、抵抗Ｒ４の電圧降下分だけ電源電圧Ｖ＋より
下がるにの変化は、トランジスタＴ５のベースにおける
変化とは逆になっているので、抵抗Ｒ４の電圧降下の変
化分をトランジスタＴ７のベース・コレクタ間の寄生容
量を通して出力側に与えることにより。
モード切換え時におけるチャージオフセット電圧を補償
できる。
できる。
また、順方向電圧がトランジスタＴ６のそれとほぼ等し
いダイオードＤ２を、トランジスタＴ５のエミッタとト
ランジスタＴ７のベースの間に挿入している。したがっ
て、モード切換え時における抵抗Ｒ１およびＲ４に加わ
る電圧変化分の太きさは等しくなり、チャージオフセッ
ト電圧の補償を一層改善することができる。
いダイオードＤ２を、トランジスタＴ５のエミッタとト
ランジスタＴ７のベースの間に挿入している。したがっ
て、モード切換え時における抵抗Ｒ１およびＲ４に加わ
る電圧変化分の太きさは等しくなり、チャージオフセッ
ト電圧の補償を一層改善することができる。
このダイオードＤ２の代りに、第４図に示すように、２
つのダイオードＤ３’、Ｄ４を用い、それをトランジス
タＴフのベースと電源電圧Ｖ＋との間に挿入してもよい
。その場合、抵抗Ｒ４を省略することもできる。
つのダイオードＤ３’、Ｄ４を用い、それをトランジス
タＴフのベースと電源電圧Ｖ＋との間に挿入してもよい
。その場合、抵抗Ｒ４を省略することもできる。
（３）入力電圧範囲の増大化およびフィードフル
ｉ−の軽減 トランジスタＴ２のベースにモード信号φで動作するト
ランジスタＴＦ、と抵°抗Ｒ６を挿入しである。ホール
ド・モードにおいて、モード信号φとしてアース電位よ
り十分高い電位をトランジスタＴ９のベースに加え、オ
ンさせる。したがって、トランジスタＴ２のベース電位
はほぼアース電位となり、そのエミッタはベース・エミ
ッタの順方向電圧Ｖ８Ｅだけ下がった電位、すなわち−
ｖＢｇとなる。ここで、ホールド・モード時に、入力電
圧ｅｌが＋Ｖから−Ｖに変化したとしても、トランジス
タＴ１のベース・エミッタ間に加わる電圧はＶ−Ｖ、Ｅ
となり、トランジスタＴ９がない場合にくらべ、電圧は
ほぼ半減する。同様に、入力電圧ｅｌｉが逆の場合でも
、トランジスタＴ２のベース・エミッタ間電圧はＶＶＢ
ｇとなっている。したがって、入力電圧の範囲増大によ
り、トランジスタＴ１およびＴ２が破壊されることはな
い。
ｉ−の軽減 トランジスタＴ２のベースにモード信号φで動作するト
ランジスタＴＦ、と抵°抗Ｒ６を挿入しである。ホール
ド・モードにおいて、モード信号φとしてアース電位よ
り十分高い電位をトランジスタＴ９のベースに加え、オ
ンさせる。したがって、トランジスタＴ２のベース電位
はほぼアース電位となり、そのエミッタはベース・エミ
ッタの順方向電圧Ｖ８Ｅだけ下がった電位、すなわち−
ｖＢｇとなる。ここで、ホールド・モード時に、入力電
圧ｅｌが＋Ｖから−Ｖに変化したとしても、トランジス
タＴ１のベース・エミッタ間に加わる電圧はＶ−Ｖ、Ｅ
となり、トランジスタＴ９がない場合にくらべ、電圧は
ほぼ半減する。同様に、入力電圧ｅｌｉが逆の場合でも
、トランジスタＴ２のベース・エミッタ間電圧はＶＶＢ
ｇとなっている。したがって、入力電圧の範囲増大によ
り、トランジスタＴ１およびＴ２が破壊されることはな
い。
つぎに、トランジスタＴ□のベースにモード信号φで動
作するトランジスタＴ８と抵抗Ｒ５を挿入しである。こ
の場合も、上述したと同じ理由により、入力段トランジ
スタの耐電圧を十分改善できる。また、トランジスタＴ
８と抵抗Ｒ５はフィードスルーの改善をも共用している
。その原理は、ホールド・モードで、トランジスタＴ８
がオンすると、そのコレク、り電位はほぼアース電位と
なり、入力電圧ｅｉの変化は、抵抗Ｒ５を通り、トラン
ジスタＴ８のエミッタに電流として流れ、出力ｅＯには
なんら影響しない。
作するトランジスタＴ８と抵抗Ｒ５を挿入しである。こ
の場合も、上述したと同じ理由により、入力段トランジ
スタの耐電圧を十分改善できる。また、トランジスタＴ
８と抵抗Ｒ５はフィードスルーの改善をも共用している
。その原理は、ホールド・モードで、トランジスタＴ８
がオンすると、そのコレク、り電位はほぼアース電位と
なり、入力電圧ｅｉの変化は、抵抗Ｒ５を通り、トラン
ジスタＴ８のエミッタに電流として流れ、出力ｅＯには
なんら影響しない。
ここで、トランジスタＴ１ｏと抵抗Ｒ，，Ｒ４゜は、モ
ード切換え時における負荷変動を改善するためのもので
ある。ホールド・モードでは、トランジスタＴ９がオン
することにより、出力側から抵抗Ｒ６を通り、トランジ
スタＴ９のエミッタに電流が流れるため、ＭＯＳトラン
ジスタＴ６のソース電流がサンプル・モード時に比べて
増加する。したがって、モード切換え時において、トラ
ンジスタＴ６のソース電流が異なるため、その閾電圧が
変化し、出力ｅＯに誤差を生じる。これを改善するため
、トランジスタＴ８および抵抗Ｒ６とそれぞれ同一のト
ランジスタＴ１ｏおよび抵抗Ｒ７を用い、モード信号φ
をトランジスタＴ１ｏのベースに加えている。これによ
り、サンプル・モードでも、抵抗Ｒ７を経て、トランジ
スタＴ□０のエミッタに電流を流し、モード切換え時に
おけるトランジスタＴ１１のソース電流を同一にしてい
る。
ード切換え時における負荷変動を改善するためのもので
ある。ホールド・モードでは、トランジスタＴ９がオン
することにより、出力側から抵抗Ｒ６を通り、トランジ
スタＴ９のエミッタに電流が流れるため、ＭＯＳトラン
ジスタＴ６のソース電流がサンプル・モード時に比べて
増加する。したがって、モード切換え時において、トラ
ンジスタＴ６のソース電流が異なるため、その閾電圧が
変化し、出力ｅＯに誤差を生じる。これを改善するため
、トランジスタＴ８および抵抗Ｒ６とそれぞれ同一のト
ランジスタＴ１ｏおよび抵抗Ｒ７を用い、モード信号φ
をトランジスタＴ１ｏのベースに加えている。これによ
り、サンプル・モードでも、抵抗Ｒ７を経て、トランジ
スタＴ□０のエミッタに電流を流し、モード切換え時に
おけるトランジスタＴ１１のソース電流を同一にしてい
る。
以上のように、本発明によれば、極めて簡単な回路構成
で、応答時間の高速化、入力電圧範囲の増大化およびフ
ィードスルーの較減を行なうことができる。
で、応答時間の高速化、入力電圧範囲の増大化およびフ
ィードスルーの較減を行なうことができる。
第１図は本願の出願（出願人同一）のサンプル・ホール
ド回路の回路図、第２図は本発明によるサンプル・ホー
ルド回路の一実施例の回路図、第３図および第４図はそ
れ、ぞれ本発明によるサンプル・ホールド回路の他の実
施例の主粟部の回路図を示す。 Ｔ□〜ＴＩＯ・・・・トランジスタ、 Ｒ１〜Ｒ□。・・・・抵抗、Ｄ１〜Ｄ４・・・・ダイオ
ード、φ・・・・モード信号。 ￥１ 目 Ｙ１３ 口 ＹＪ４− 図
ド回路の回路図、第２図は本発明によるサンプル・ホー
ルド回路の一実施例の回路図、第３図および第４図はそ
れ、ぞれ本発明によるサンプル・ホールド回路の他の実
施例の主粟部の回路図を示す。 Ｔ□〜ＴＩＯ・・・・トランジスタ、 Ｒ１〜Ｒ□。・・・・抵抗、Ｄ１〜Ｄ４・・・・ダイオ
ード、φ・・・・モード信号。 ￥１ 目 Ｙ１３ 口 ＹＪ４− 図
Claims (1)
- １、モードに応じてスイッチング可能で、定電流源およ
び負荷用トランジスタを有し、２個のトランジスタのエ
ミッタが共通に上記定電流源に接続された差動増巾器と
、該差動増巾器の出力をホールドするコンデンサと、該
コンデンサの端子電圧を出力するためのバッファ増巾器
とを有するサンプル・ホールド回路において、上記負荷
用トランジスタのベースの電位をそのエミッタの電位よ
り高くし、上記２個のトランジスタのベース電位がホー
ルドモード時にアース電位になるようにしたことを特徴
とするサンプル・ホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60122429A JPS61998A (ja) | 1985-06-07 | 1985-06-07 | サンプル・ホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60122429A JPS61998A (ja) | 1985-06-07 | 1985-06-07 | サンプル・ホールド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61998A true JPS61998A (ja) | 1986-01-06 |
| JPS6155200B2 JPS6155200B2 (ja) | 1986-11-26 |
Family
ID=14835617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60122429A Granted JPS61998A (ja) | 1985-06-07 | 1985-06-07 | サンプル・ホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61998A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62277082A (ja) * | 1986-05-23 | 1987-12-01 | Tokyo Electric Co Ltd | モ−タ速度制御装置 |
| US4720221A (en) * | 1985-11-12 | 1988-01-19 | Toyoda Koki Kabushiki Kaisha | Machine tool with an angle spindle attachment |
| EP0319677A2 (de) * | 1987-12-11 | 1989-06-14 | Siemens Aktiengesellschaft | Abtast- und Halteschaltung für Fernmeldeanlagen |
-
1985
- 1985-06-07 JP JP60122429A patent/JPS61998A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4720221A (en) * | 1985-11-12 | 1988-01-19 | Toyoda Koki Kabushiki Kaisha | Machine tool with an angle spindle attachment |
| JPS62277082A (ja) * | 1986-05-23 | 1987-12-01 | Tokyo Electric Co Ltd | モ−タ速度制御装置 |
| EP0319677A2 (de) * | 1987-12-11 | 1989-06-14 | Siemens Aktiengesellschaft | Abtast- und Halteschaltung für Fernmeldeanlagen |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6155200B2 (ja) | 1986-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100269007B1 (ko) | 증폭회로 | |
| EP0215216B1 (en) | Differential pair with compensation for effects of parasitic capacitance | |
| US4237414A (en) | High impedance output current source | |
| US4678947A (en) | Simulated transistor/diode | |
| KR900005552B1 (ko) | 전류미러회로 | |
| US4602172A (en) | High input impedance circuit | |
| JPS61150505A (ja) | 増幅回路 | |
| JPS61998A (ja) | サンプル・ホールド回路 | |
| US4847566A (en) | CMOS Amplifier having enhanced current sinking and capacitance load drive | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JPH0622325B2 (ja) | レベル変換回路 | |
| JP2845819B2 (ja) | サンプルホールド回路 | |
| JPS5947396B2 (ja) | ホ−ルド回路 | |
| JP2666601B2 (ja) | ピークホールド回路 | |
| JP3103104B2 (ja) | バッファ回路 | |
| JPS6245360Y2 (ja) | ||
| KR940002107B1 (ko) | 베이스전류 상쇄회로 | |
| JPH062347Y2 (ja) | 信号切換回路 | |
| JPS6336745Y2 (ja) | ||
| JPH05206759A (ja) | ベース電流補償回路 | |
| JPH0445199Y2 (ja) | ||
| JP3461879B2 (ja) | 半導体集積回路 | |
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JPH0243387B2 (ja) | ||
| JP2782350B2 (ja) | 低歪電流源 |