JPH09311148A - 電圧検出回路 - Google Patents
電圧検出回路Info
- Publication number
- JPH09311148A JPH09311148A JP8126651A JP12665196A JPH09311148A JP H09311148 A JPH09311148 A JP H09311148A JP 8126651 A JP8126651 A JP 8126651A JP 12665196 A JP12665196 A JP 12665196A JP H09311148 A JPH09311148 A JP H09311148A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- current
- output
- voltage detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】 誤動作の少ない電圧検出回路を供給するこ
と。 【解決手段】 抵抗１０１と抵抗１０２とで分圧された
電圧が基準電圧発生回路１０３で発生する基準電圧より
大きくなったり小さくなったりして、検出または解除の
論理が反転する瞬間に、回路に大きな貫通電流が流れな
いように、バッファー回路と出力回路に最大電流値を制
限できる定電流回路１０７と定電流回路１０８をそれぞ
れ設けた構成としている。さらに、解除状態では検出状
態よりも貫通電流分だけ消費電流が少なくなるような構
成としている。
と。 【解決手段】 抵抗１０１と抵抗１０２とで分圧された
電圧が基準電圧発生回路１０３で発生する基準電圧より
大きくなったり小さくなったりして、検出または解除の
論理が反転する瞬間に、回路に大きな貫通電流が流れな
いように、バッファー回路と出力回路に最大電流値を制
限できる定電流回路１０７と定電流回路１０８をそれぞ
れ設けた構成としている。さらに、解除状態では検出状
態よりも貫通電流分だけ消費電流が少なくなるような構
成としている。
Description
【０００１】
【発明の属する技術分野】この発明は、電圧検出回路
と、その回路を利用した電源装置に関する。
と、その回路を利用した電源装置に関する。
【０００２】
【従来の技術】従来の電圧検出回路としては、図２の回
路ブロック図に示されるような電圧検出回路が知られて
いた。即ち、外部端子ＶＤＤとＶＳＳの間に直列に接続
されている抵抗２０１と抵抗２０２とからなる電圧分圧
回路の分圧電圧と、一定電圧を発生する基準電圧発生回
路２０３の基準電圧とが、それぞれ電圧比較回路２０４
に入力されて比較される。電圧比較回路２０４の出力信
号は、ＰｃｈＭＯＳＦＥＴ２０５とＮｃｈＭＯＳＦＥＴ
２０７とからなるインバーター構成のバッファー回路に
入力される。該バッファー回路の出力信号はＰｃｈＭＯ
ＳＦＥＴ２０８とＮｃｈＭＯＳＦＥＴ２０６とからなる
インバーター構成の出力回路に入力される。該出力回路
の出力信号は外部端子ＶＯＵＴから外部に出力される。
路ブロック図に示されるような電圧検出回路が知られて
いた。即ち、外部端子ＶＤＤとＶＳＳの間に直列に接続
されている抵抗２０１と抵抗２０２とからなる電圧分圧
回路の分圧電圧と、一定電圧を発生する基準電圧発生回
路２０３の基準電圧とが、それぞれ電圧比較回路２０４
に入力されて比較される。電圧比較回路２０４の出力信
号は、ＰｃｈＭＯＳＦＥＴ２０５とＮｃｈＭＯＳＦＥＴ
２０７とからなるインバーター構成のバッファー回路に
入力される。該バッファー回路の出力信号はＰｃｈＭＯ
ＳＦＥＴ２０８とＮｃｈＭＯＳＦＥＴ２０６とからなる
インバーター構成の出力回路に入力される。該出力回路
の出力信号は外部端子ＶＯＵＴから外部に出力される。
【０００３】このような電圧検出回路では、例えば該分
圧電圧が該基準電圧より高い場合は、電圧比較回路２０
４の出力電圧、即ち配線２１１の電圧がＨｉとなり、Ｐ
ｃｈＭＯＳＦＥＴ２０５がＯＦＦしてＮｃｈＭＯＳＦＥ
Ｔ２０７がＯＮするので、該バッファー回路の出力電
圧、即ち配線２１２の電圧がＬｏとなり、 ＰｃｈＭＯ
ＳＦＥＴ２０８がＯＮしてＮｃｈＭＯＳＦＥＴ２０６が
ＯＦＦするので、該出力回路の出力電圧、即ち配線２１
３の電圧がＨｉとなり、本電圧検出回路の電圧解除信号
として、ＶＤＤの電位が外部端子ＶＯＵＴから出力され
る。逆に該分圧電圧が該基準電圧より低い場合は、上記
と同様の経路で信号が逆になり、本電圧検出回路の電圧
検出信号として、ＶＳＳの電位が外部端子ＶＯＵＴから
出力される。
圧電圧が該基準電圧より高い場合は、電圧比較回路２０
４の出力電圧、即ち配線２１１の電圧がＨｉとなり、Ｐ
ｃｈＭＯＳＦＥＴ２０５がＯＦＦしてＮｃｈＭＯＳＦＥ
Ｔ２０７がＯＮするので、該バッファー回路の出力電
圧、即ち配線２１２の電圧がＬｏとなり、 ＰｃｈＭＯ
ＳＦＥＴ２０８がＯＮしてＮｃｈＭＯＳＦＥＴ２０６が
ＯＦＦするので、該出力回路の出力電圧、即ち配線２１
３の電圧がＨｉとなり、本電圧検出回路の電圧解除信号
として、ＶＤＤの電位が外部端子ＶＯＵＴから出力され
る。逆に該分圧電圧が該基準電圧より低い場合は、上記
と同様の経路で信号が逆になり、本電圧検出回路の電圧
検出信号として、ＶＳＳの電位が外部端子ＶＯＵＴから
出力される。
【０００４】該バッファー回路および該出力回路は、電
圧比較回路２０４の出力信号を増幅して出力する役割を
果たしている。また、該バッファー回路を消費電流の小
さいＣＭＯＳインバーター構成とすることは、電圧検出
回路全体の消費電流を少なく抑えることに役立ってい
る。
圧比較回路２０４の出力信号を増幅して出力する役割を
果たしている。また、該バッファー回路を消費電流の小
さいＣＭＯＳインバーター構成とすることは、電圧検出
回路全体の消費電流を少なく抑えることに役立ってい
る。
【０００５】
【発明が解決しようとする課題】しかし、従来の電圧検
出回路では、電圧検出および解除の瞬間に、該バッファ
ー回路および該出力回路の直列接続されたＰｃｈＭＯＳ
ＦＥＴとＮｃｈＭＯＳＦＥＴの双方が一瞬ＯＮ状態とな
り、インバーターに貫通電流が流れてしまう。該貫通電
流はインバーターの論理が反転する間のごく短時間しか
流れないが、ＭＯＳＦＥＴのドライバビリティーによっ
ては、数ｍＡ程度の非常に大きな電流となる場合もあ
り、電圧検出回路および接続された外部回路の誤動作を
引き起こしてしまうという課題があった。
出回路では、電圧検出および解除の瞬間に、該バッファ
ー回路および該出力回路の直列接続されたＰｃｈＭＯＳ
ＦＥＴとＮｃｈＭＯＳＦＥＴの双方が一瞬ＯＮ状態とな
り、インバーターに貫通電流が流れてしまう。該貫通電
流はインバーターの論理が反転する間のごく短時間しか
流れないが、ＭＯＳＦＥＴのドライバビリティーによっ
ては、数ｍＡ程度の非常に大きな電流となる場合もあ
り、電圧検出回路および接続された外部回路の誤動作を
引き起こしてしまうという課題があった。
【０００６】例として、図３を用いて電圧解除時の誤動
作を説明する。図３は電圧検出回路の外部接続の一例を
示す図である。図３において、はじめに検出状態にある
電圧検出回路が、電源３０１の電位が徐々に上がってい
き、解除電圧を越えたところで、解除状態に入る。電圧
解除の瞬間に、バッファー回路および出力回路の中のＰ
ｃｈＭＯＳＦＥＴとＮｃｈＭＯＳＦＥＴの双方が一瞬Ｏ
Ｎ状態となってしまい、貫通電流３０３が流れる。ここ
で、電源３０１と外部端子ＶＤＤとの間には寄生の抵抗
成分３０２が存在するため、外部端子ＶＤＤの電位は、 貫通電流３０３×抵抗成分３０２ の分だけ電源３０１の電圧より降下する。この時、電圧
降下が生じた外部端子ＶＤＤの電位が検出電圧より低く
なると、本電圧検出回路は検出状態に入ってしまう。次
に、該バッファー回路および該出力回路の論理が確定し
て貫通電流３０３が流れ終わると、該電圧降下がなくな
るため、外部端子ＶＤＤの電位は電源３０１の電位まで
復帰し、本電圧検出回路は解除状態に戻る。この時ま
た、電圧解除の瞬間に貫通電流３０３が流れるため、同
様の経路で、本電圧検出回路は再び検出状態に入り、本
来は解除状態を保持しなければならないのに、解除状態
と検出状態との間で発振の誤動作を繰り返してしまう。
作を説明する。図３は電圧検出回路の外部接続の一例を
示す図である。図３において、はじめに検出状態にある
電圧検出回路が、電源３０１の電位が徐々に上がってい
き、解除電圧を越えたところで、解除状態に入る。電圧
解除の瞬間に、バッファー回路および出力回路の中のＰ
ｃｈＭＯＳＦＥＴとＮｃｈＭＯＳＦＥＴの双方が一瞬Ｏ
Ｎ状態となってしまい、貫通電流３０３が流れる。ここ
で、電源３０１と外部端子ＶＤＤとの間には寄生の抵抗
成分３０２が存在するため、外部端子ＶＤＤの電位は、 貫通電流３０３×抵抗成分３０２ の分だけ電源３０１の電圧より降下する。この時、電圧
降下が生じた外部端子ＶＤＤの電位が検出電圧より低く
なると、本電圧検出回路は検出状態に入ってしまう。次
に、該バッファー回路および該出力回路の論理が確定し
て貫通電流３０３が流れ終わると、該電圧降下がなくな
るため、外部端子ＶＤＤの電位は電源３０１の電位まで
復帰し、本電圧検出回路は解除状態に戻る。この時ま
た、電圧解除の瞬間に貫通電流３０３が流れるため、同
様の経路で、本電圧検出回路は再び検出状態に入り、本
来は解除状態を保持しなければならないのに、解除状態
と検出状態との間で発振の誤動作を繰り返してしまう。
【０００７】そこで、本発明の電圧検出回路は、電圧検
出および解除の瞬間の貫通電流を小さくして、誤動作の
生じにくい電圧検出回路を得ることを課題としている。
出および解除の瞬間の貫通電流を小さくして、誤動作の
生じにくい電圧検出回路を得ることを課題としている。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、本発明の電圧検出回路では、バッファー回路および
出力回路に流れる貫通電流の、どちらか一方または双方
の最大値を制限することができる定電流回路を設け、貫
通電流値を小さくできる構成とした。また、該定電流回
路は電流値を自由に調節できる構成とした。
に、本発明の電圧検出回路では、バッファー回路および
出力回路に流れる貫通電流の、どちらか一方または双方
の最大値を制限することができる定電流回路を設け、貫
通電流値を小さくできる構成とした。また、該定電流回
路は電流値を自由に調節できる構成とした。
【０００９】このような構成にすることにより、電圧検
出および解除の瞬間に、該バッファー回路および該出力
回路に流れる貫通電流は、該定電流回路で制限された大
きさまでしか流れない。したがって、該貫通電流を小さ
く抑えることが可能となり、誤動作の生じにくい電圧検
出回路を得ることができる。
出および解除の瞬間に、該バッファー回路および該出力
回路に流れる貫通電流は、該定電流回路で制限された大
きさまでしか流れない。したがって、該貫通電流を小さ
く抑えることが可能となり、誤動作の生じにくい電圧検
出回路を得ることができる。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を用いて説明する。図１は、本発明の電圧検出
回路のブロック図である。はじめに、本電圧検出回路の
構成を説明する。電源電圧を入力するための外部端子Ｖ
ＤＤとＶＳＳの間に、直列に接続されている抵抗１０１
と抵抗１０２とがあり、入力された電源電圧を所定の比
率で分割することができる電源電圧分圧回路を構成して
いる。抵抗１０１と抵抗１０２との接続部は、電圧比較
回路１０４の＋入力端子と接続されている。一方、電源
電圧の大きさにかかわらず一定の基準電圧を発生するこ
とができる基準電圧発生回路１０３は、外部端子ＶＳＳ
と電圧比較回路１０４の−入力端子とに接続されてい
る。入力された、該基準電圧と分圧された電源電圧との
大きさを比較して、出力信号を切り替えることができる
電圧比較回路１０４の出力端子は、ＰｃｈＭＯＳＦＥＴ
１０５のゲート端子に接続されている。ＰｃｈＭＯＳＦ
ＥＴ１０５のソース端子と基板端子は外部端子ＶＤＤ
に、またドレイン端子は定電流回路１０７とＮｃｈＭＯ
ＳＦＥＴ１０６のゲート端子に、それぞれ接続されてい
る。定電流回路１０７のもう一方の端子は外部端子ＶＳ
Ｓに接続されている。このＰｃｈＭＯＳＦＥＴ１０５と
定電流回路１０７とで、電圧比較回路１０４の出力信号
を増幅することができるバッファー回路を構成してい
る。ＮｃｈＭＯＳＦＥＴ１０６のソース端子と基板端子
は外部端子ＶＳＳに、またドレイン端子は定電流回路１
０８と外部端子ＶＯＵＴに、それぞれ接続されている。
定電流回路１０８のもう一方の端子は外部端子ＶＤＤに
接続されている。このＮｃｈＭＯＳＦＥＴ１０６と定電
流回路１０８とで、該バッファー回路で増幅された信号
をさらに増幅して外部に出力することができる出力回路
を構成している。ここで、定電流回路１０７と定電流回
路１０８はそれぞれ、通過できる最大電流値を制限する
ことができ、また、その大きさを自由に調節できる機能
を備えている。
て、図面を用いて説明する。図１は、本発明の電圧検出
回路のブロック図である。はじめに、本電圧検出回路の
構成を説明する。電源電圧を入力するための外部端子Ｖ
ＤＤとＶＳＳの間に、直列に接続されている抵抗１０１
と抵抗１０２とがあり、入力された電源電圧を所定の比
率で分割することができる電源電圧分圧回路を構成して
いる。抵抗１０１と抵抗１０２との接続部は、電圧比較
回路１０４の＋入力端子と接続されている。一方、電源
電圧の大きさにかかわらず一定の基準電圧を発生するこ
とができる基準電圧発生回路１０３は、外部端子ＶＳＳ
と電圧比較回路１０４の−入力端子とに接続されてい
る。入力された、該基準電圧と分圧された電源電圧との
大きさを比較して、出力信号を切り替えることができる
電圧比較回路１０４の出力端子は、ＰｃｈＭＯＳＦＥＴ
１０５のゲート端子に接続されている。ＰｃｈＭＯＳＦ
ＥＴ１０５のソース端子と基板端子は外部端子ＶＤＤ
に、またドレイン端子は定電流回路１０７とＮｃｈＭＯ
ＳＦＥＴ１０６のゲート端子に、それぞれ接続されてい
る。定電流回路１０７のもう一方の端子は外部端子ＶＳ
Ｓに接続されている。このＰｃｈＭＯＳＦＥＴ１０５と
定電流回路１０７とで、電圧比較回路１０４の出力信号
を増幅することができるバッファー回路を構成してい
る。ＮｃｈＭＯＳＦＥＴ１０６のソース端子と基板端子
は外部端子ＶＳＳに、またドレイン端子は定電流回路１
０８と外部端子ＶＯＵＴに、それぞれ接続されている。
定電流回路１０８のもう一方の端子は外部端子ＶＤＤに
接続されている。このＮｃｈＭＯＳＦＥＴ１０６と定電
流回路１０８とで、該バッファー回路で増幅された信号
をさらに増幅して外部に出力することができる出力回路
を構成している。ここで、定電流回路１０７と定電流回
路１０８はそれぞれ、通過できる最大電流値を制限する
ことができ、また、その大きさを自由に調節できる機能
を備えている。
【００１１】次に、本電圧検出回路の動作を説明する。
外部端子ＶＤＤとＶＳＳの間に、ある大きさで変化する
正の電圧を与え、外部端子ＶＳＳをＧＮＤに固定する。
すると、与えられた該電圧は抵抗１０１と抵抗１０２と
で分圧され、さらに分圧された該電圧は電圧比較回路１
０４に入力され、基準電圧発生回路１０３で発生してい
る基準電圧と比較される。
外部端子ＶＤＤとＶＳＳの間に、ある大きさで変化する
正の電圧を与え、外部端子ＶＳＳをＧＮＤに固定する。
すると、与えられた該電圧は抵抗１０１と抵抗１０２と
で分圧され、さらに分圧された該電圧は電圧比較回路１
０４に入力され、基準電圧発生回路１０３で発生してい
る基準電圧と比較される。
【００１２】ここで、分圧された該電圧が該基準電圧よ
り高い場合は、電圧比較回路１０４の出力信号、即ち配
線１１１がＨｉとなり、ＰｃｈＭＯＳＦＥＴ１０５がＯ
ＦＦする。ＰｃｈＭＯＳＦＥＴ１０５がＯＦＦすると、
定電流回路１０７を通して配線１１２がＬｏになり、Ｎ
ｃｈＭＯＳＦＥＴ１０６がＯＦＦする。ＮｃｈＭＯＳＦ
ＥＴ１０６がＯＦＦすると、定電流回路１０８を通して
配線１１３がＨｉになり、本電圧検出回路の電圧解除信
号として、ＶＤＤの電位が外部端子ＶＯＵＴから出力さ
れる。
り高い場合は、電圧比較回路１０４の出力信号、即ち配
線１１１がＨｉとなり、ＰｃｈＭＯＳＦＥＴ１０５がＯ
ＦＦする。ＰｃｈＭＯＳＦＥＴ１０５がＯＦＦすると、
定電流回路１０７を通して配線１１２がＬｏになり、Ｎ
ｃｈＭＯＳＦＥＴ１０６がＯＦＦする。ＮｃｈＭＯＳＦ
ＥＴ１０６がＯＦＦすると、定電流回路１０８を通して
配線１１３がＨｉになり、本電圧検出回路の電圧解除信
号として、ＶＤＤの電位が外部端子ＶＯＵＴから出力さ
れる。
【００１３】一方、分圧された該電圧が該基準電圧より
低い場合は、電圧比較回路１０４の出力信号、即ち配線
１１１がＬｏとなり、ＰｃｈＭＯＳＦＥＴ１０５がＯＮ
する。ＰｃｈＭＯＳＦＥＴ１０５がＯＮすると、外部端
子ＶＤＤからＰｃｈＭＯＳＦＥＴ１０５および定電流回
路１０７を通って、外部端子ＶＳＳに向かって貫通電流
が流れる。ここで、定電流回路１０７は通過できる最大
電流値を所定の値に制限しており、該最大電流値はＰｃ
ｈＭＯＳＦＥＴ１０５のドライブ能力より十分に小さい
ので、通過できない残りの電流によって配線１１２がＨ
ｉになり、ＮｃｈＭＯＳＦＥＴ１０６がＯＮする。Ｎｃ
ｈＭＯＳＦＥＴ１０６がＯＮすると、外部端子ＶＤＤか
ら定電流回路１０８およびＮｃｈＭＯＳＦＥＴ１０６を
通って、外部端子ＶＳＳに向かって貫通電流が流れる。
ここで、定電流回路１０８は通過できる最大電流値を所
定の値に制限しており、該最大電流値はＮｃｈＭＯＳＦ
ＥＴ１０６のドライブ能力より十分に小さいので、通過
した電流はＮｃｈＭＯＳＦＥＴ１０６を通過して外部端
子ＶＳＳに流れ込むので、配線１１３はＬｏになり、本
電圧検出回路の電圧検出信号として、ＶＳＳの電位が外
部端子ＶＯＵＴから出力される。
低い場合は、電圧比較回路１０４の出力信号、即ち配線
１１１がＬｏとなり、ＰｃｈＭＯＳＦＥＴ１０５がＯＮ
する。ＰｃｈＭＯＳＦＥＴ１０５がＯＮすると、外部端
子ＶＤＤからＰｃｈＭＯＳＦＥＴ１０５および定電流回
路１０７を通って、外部端子ＶＳＳに向かって貫通電流
が流れる。ここで、定電流回路１０７は通過できる最大
電流値を所定の値に制限しており、該最大電流値はＰｃ
ｈＭＯＳＦＥＴ１０５のドライブ能力より十分に小さい
ので、通過できない残りの電流によって配線１１２がＨ
ｉになり、ＮｃｈＭＯＳＦＥＴ１０６がＯＮする。Ｎｃ
ｈＭＯＳＦＥＴ１０６がＯＮすると、外部端子ＶＤＤか
ら定電流回路１０８およびＮｃｈＭＯＳＦＥＴ１０６を
通って、外部端子ＶＳＳに向かって貫通電流が流れる。
ここで、定電流回路１０８は通過できる最大電流値を所
定の値に制限しており、該最大電流値はＮｃｈＭＯＳＦ
ＥＴ１０６のドライブ能力より十分に小さいので、通過
した電流はＮｃｈＭＯＳＦＥＴ１０６を通過して外部端
子ＶＳＳに流れ込むので、配線１１３はＬｏになり、本
電圧検出回路の電圧検出信号として、ＶＳＳの電位が外
部端子ＶＯＵＴから出力される。
【００１４】次に、定電流回路の電流値を調節する構成
の一例を説明する。図４は、本発明の電圧検出回路のブ
ロック図である。図４の電圧検出回路は、二つの定電流
回路以外の構成および全体動作は図１と全く同様である
ので、同様な部分の説明は省略する。
の一例を説明する。図４は、本発明の電圧検出回路のブ
ロック図である。図４の電圧検出回路は、二つの定電流
回路以外の構成および全体動作は図１と全く同様である
ので、同様な部分の説明は省略する。
【００１５】ここでは、バッファー回路の定電流回路と
してＮｃｈＭＯＳＦＥＴ４０７を用い、ゲート端子を基
準電圧発生回路４０３に、ドレイン端子をＰｃｈＭＯＳ
ＦＥＴ４０５のドレイン端子およびＮｃｈＭＯＳＦＥＴ
４０６のゲート端子に、ソースおよび基板端子を外部端
子ＶＳＳにそれぞれ接続している。したがって、基準電
圧発生回路４０３で発生した基準電圧により、ゲート電
圧が常に一定に保たれるＮｃｈＭＯＳＦＥＴ４０７は、
常に一定のドライバビリティーを持った状態でＯＮし、
ある一定の電流以上は流すことができない定電流回路と
なっている。基準電圧発生回路４０３の基準電圧値を変
えることで、 ＮｃｈＭＯＳＦＥＴ４０７の最大電流値
を調節することができる。
してＮｃｈＭＯＳＦＥＴ４０７を用い、ゲート端子を基
準電圧発生回路４０３に、ドレイン端子をＰｃｈＭＯＳ
ＦＥＴ４０５のドレイン端子およびＮｃｈＭＯＳＦＥＴ
４０６のゲート端子に、ソースおよび基板端子を外部端
子ＶＳＳにそれぞれ接続している。したがって、基準電
圧発生回路４０３で発生した基準電圧により、ゲート電
圧が常に一定に保たれるＮｃｈＭＯＳＦＥＴ４０７は、
常に一定のドライバビリティーを持った状態でＯＮし、
ある一定の電流以上は流すことができない定電流回路と
なっている。基準電圧発生回路４０３の基準電圧値を変
えることで、 ＮｃｈＭＯＳＦＥＴ４０７の最大電流値
を調節することができる。
【００１６】次に、出力回路の定電流回路としてデプレ
ッション型ＭＯＳＦＥＴ４０８を用い、ゲート端子とソ
ース端子と基板端子をＮｃｈＭＯＳＦＥＴ４０６のドレ
イン端子および外部端子ＶＯＵＴに、ドレイン端子を外
部端子ＶＤＤにそれぞれ接続している。したがって、ゲ
ート端子とソースおよび基板端子が常にショートされて
いるデプレッション型ＭＯＳＦＥＴ４０８は、常に一定
のドライバビリティーを持った状態でＯＮし、ある一定
の電流以上は流すことができない定電流回路となってい
る。デプレッション型ＭＯＳＦＥＴ４０８のサイズを変
えることで、デプレッション型ＭＯＳＦＥＴ４０８の最
大電流値を調節することができる。
ッション型ＭＯＳＦＥＴ４０８を用い、ゲート端子とソ
ース端子と基板端子をＮｃｈＭＯＳＦＥＴ４０６のドレ
イン端子および外部端子ＶＯＵＴに、ドレイン端子を外
部端子ＶＤＤにそれぞれ接続している。したがって、ゲ
ート端子とソースおよび基板端子が常にショートされて
いるデプレッション型ＭＯＳＦＥＴ４０８は、常に一定
のドライバビリティーを持った状態でＯＮし、ある一定
の電流以上は流すことができない定電流回路となってい
る。デプレッション型ＭＯＳＦＥＴ４０８のサイズを変
えることで、デプレッション型ＭＯＳＦＥＴ４０８の最
大電流値を調節することができる。
【００１７】以上のように、本発明の電圧検出回路は、
バッファー回路と出力回路の中に定電流回路を設けて、
検出および解除の論理反転時に大きな貫通電流が流れな
い構成とした。その結果、従来よりも検出、解除の論理
反転時の貫通電流が桁違いに小さくなったので、従来に
比べ、貫通電流が原因となって起こる誤動作を防止する
ことができた。
バッファー回路と出力回路の中に定電流回路を設けて、
検出および解除の論理反転時に大きな貫通電流が流れな
い構成とした。その結果、従来よりも検出、解除の論理
反転時の貫通電流が桁違いに小さくなったので、従来に
比べ、貫通電流が原因となって起こる誤動作を防止する
ことができた。
【００１８】また、本発明の電圧検出回路は、定電流回
路に流れる電流の値を自由に調節できる構成とした。そ
の結果、新たに使用環境に合わせて貫通電流の値が設定
できるようになった。さらに、本発明の電圧検出回路
は、前記動作説明からも明らかなように、解除時にはバ
ッファー回路と出力回路はともに貫通電流が流れず、検
出時より消費電流が小さくなるような構成とした。その
結果、解除時には必ず貫通電流分だけ消費電流が小さく
なるので、入力抵抗による電源電圧降下は解除の瞬間に
小さくなり、前記発振の誤動作については、非常に良く
防止できるようになった。それに伴い、従来大きめに設
定していた検出電圧と解除電圧との差分であるヒステリ
シス幅を、小さく設定できるようになった。逆に、従来
よりも寄生抵抗成分の大きな電源を入力端子に接続する
ことが可能となった。
路に流れる電流の値を自由に調節できる構成とした。そ
の結果、新たに使用環境に合わせて貫通電流の値が設定
できるようになった。さらに、本発明の電圧検出回路
は、前記動作説明からも明らかなように、解除時にはバ
ッファー回路と出力回路はともに貫通電流が流れず、検
出時より消費電流が小さくなるような構成とした。その
結果、解除時には必ず貫通電流分だけ消費電流が小さく
なるので、入力抵抗による電源電圧降下は解除の瞬間に
小さくなり、前記発振の誤動作については、非常に良く
防止できるようになった。それに伴い、従来大きめに設
定していた検出電圧と解除電圧との差分であるヒステリ
シス幅を、小さく設定できるようになった。逆に、従来
よりも寄生抵抗成分の大きな電源を入力端子に接続する
ことが可能となった。
【００１９】また、入力電流値を測定することで、入力
側からも検出、解除の状態を監視できるようになった。
以上、本発明の電圧検出回路について一例を揚げて説明
したが、本発明の本質は、検出および解除の瞬間に大き
な貫通電流を流さない構成をとるところにある。したが
って、本発明の電圧検出回路は、バッファー回路および
出力回路に流れる貫通電流のどちらかまたは双方の最大
値を制限することができる定電流回路が付加されていれ
ば、その他の回路についてはあらゆる回路構成をとるこ
とが可能である。同様に、定電流回路も、貫通電流の最
大値を制限することができる機能を有していれば、あら
ゆる回路構成および調節手段をとることが可能であり、
本実施の形態に何ら限定されることはない。
側からも検出、解除の状態を監視できるようになった。
以上、本発明の電圧検出回路について一例を揚げて説明
したが、本発明の本質は、検出および解除の瞬間に大き
な貫通電流を流さない構成をとるところにある。したが
って、本発明の電圧検出回路は、バッファー回路および
出力回路に流れる貫通電流のどちらかまたは双方の最大
値を制限することができる定電流回路が付加されていれ
ば、その他の回路についてはあらゆる回路構成をとるこ
とが可能である。同様に、定電流回路も、貫通電流の最
大値を制限することができる機能を有していれば、あら
ゆる回路構成および調節手段をとることが可能であり、
本実施の形態に何ら限定されることはない。
【００２０】
【発明の効果】このように、本発明の電圧検出回路で
は、検出、解除の論理反転時の貫通電流が原因となって
起こる誤動作を防止できる効果がある。また、貫通電流
の大きさを調節することで、使用環境に合わせた安全性
を設定できる効果がある。また、入力側からも、検出、
解除の状態を監視できる効果がある。また、ヒステリシ
ス幅を小さくできる効果がある。また、従来よりも寄生
抵抗成分の大きな電源を使用できる効果がある。結果と
して、安全性の高い電圧検出回路および電源装置を構築
することができるという効果がある。
は、検出、解除の論理反転時の貫通電流が原因となって
起こる誤動作を防止できる効果がある。また、貫通電流
の大きさを調節することで、使用環境に合わせた安全性
を設定できる効果がある。また、入力側からも、検出、
解除の状態を監視できる効果がある。また、ヒステリシ
ス幅を小さくできる効果がある。また、従来よりも寄生
抵抗成分の大きな電源を使用できる効果がある。結果と
して、安全性の高い電圧検出回路および電源装置を構築
することができるという効果がある。
【図１】本発明の電圧検出回路のブロック図である。
【図２】従来の電圧検出回路のブロック図である。
【図３】電圧検出回路の外部接続図である。
【図４】本発明の電圧検出回路のブロック図である。
１０１、１０２、２０１、２０２ 抵抗 １０３、２０３、４０３ 基準電圧発生回路 １０４、２０４ 電圧比較回路 １０５、２０５、２０８、４０５ ＰｃｈＭＯＳＦＥＴ １０６、２０６、２０７ ＮｃｈＭＯＳＦＥＴ １０７、１０８ 定電流回路 １１１、１１２、１１３、２１１、２１２、２１３ 配
線 ３０１ 電源 ３０２ 抵抗成分 ３０３ 貫通電流 ４０８ デプレッション型ＭＯＳＦＥＴ
線 ３０１ 電源 ３０２ 抵抗成分 ３０３ 貫通電流 ４０８ デプレッション型ＭＯＳＦＥＴ
Claims (4)
- 【請求項１】 少なくとも入力された電源電圧を所定の
比率で分割することができる電源電圧分圧回路と、電源
電圧の大きさにかかわらず一定の基準電圧を発生するこ
とができる基準電圧発生回路と、入力された該基準電圧
と分圧された電源電圧との大きさを比較して出力信号を
切り替えることができる電圧比較回路と、該電圧比較回
路の出力信号を増幅することができるバッファー回路
と、該バッファー回路で増幅された信号をさらに増幅し
て外部に出力することができる出力回路と、該バッファ
ー回路および該出力回路に流れる貫通電流の、どちらか
一方または双方の最大値を制限することができる定電流
回路とから構成されていることを特徴とする電圧検出回
路。 - 【請求項２】 該定電流回路は流れる最大電流値を調節
することが可能であることを特徴とする、請求項１記載
の電圧検出回路。 - 【請求項３】 該バッファー回路および該出力回路は、
電圧検出時または電圧解除時のどちらか一方の状態にお
いて、他方の状態より消費電流が小さくなることを特徴
とする、請求項１記載の電圧検出回路。 - 【請求項４】 少なくとも回路の一部がＭＯＳＦＥＴで
構成されていることを特徴とする、請求項１から３記載
の電圧検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12665196A JP3650214B2 (ja) | 1996-05-22 | 1996-05-22 | 電圧検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12665196A JP3650214B2 (ja) | 1996-05-22 | 1996-05-22 | 電圧検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09311148A true JPH09311148A (ja) | 1997-12-02 |
| JP3650214B2 JP3650214B2 (ja) | 2005-05-18 |
Family
ID=14940495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12665196A Expired - Fee Related JP3650214B2 (ja) | 1996-05-22 | 1996-05-22 | 電圧検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3650214B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003092532A (ja) * | 2001-09-18 | 2003-03-28 | Seiko Instruments Inc | Ｃｍｏｓ回路を有する電子機器 |
| JP2009198476A (ja) * | 2008-01-24 | 2009-09-03 | Ricoh Co Ltd | 電圧検出回路 |
| KR20160070004A (ko) * | 2014-12-09 | 2016-06-17 | 에스아이아이 세미컨덕터 가부시키가이샤 | 전압 검출 회로 |
| JP2016129293A (ja) * | 2015-01-09 | 2016-07-14 | 旭化成エレクトロニクス株式会社 | 電圧検出器 |
-
1996
- 1996-05-22 JP JP12665196A patent/JP3650214B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003092532A (ja) * | 2001-09-18 | 2003-03-28 | Seiko Instruments Inc | Ｃｍｏｓ回路を有する電子機器 |
| JP2009198476A (ja) * | 2008-01-24 | 2009-09-03 | Ricoh Co Ltd | 電圧検出回路 |
| KR20160070004A (ko) * | 2014-12-09 | 2016-06-17 | 에스아이아이 세미컨덕터 가부시키가이샤 | 전압 검출 회로 |
| JP2016109616A (ja) * | 2014-12-09 | 2016-06-20 | エスアイアイ・セミコンダクタ株式会社 | 電圧検出回路 |
| JP2016129293A (ja) * | 2015-01-09 | 2016-07-14 | 旭化成エレクトロニクス株式会社 | 電圧検出器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3650214B2 (ja) | 2005-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5739712A (en) | Power amplifying circuit having an over-current protective function | |
| EP0594305B1 (en) | Comparator circuit | |
| KR930015345A (ko) | 상보 입력 버퍼가 있는 집적 회로 | |
| JP2004312231A (ja) | 半導体集積回路装置 | |
| US4453092A (en) | Comparator circuit having reduced input bias current | |
| KR19980087505A (ko) | 이상 전류 검출 회로 및 이를 포함하는 부하 구동 회로 | |
| JPH039411A (ja) | 半導体装置のための電圧発生回路 | |
| US5101119A (en) | CMOS type input buffer circuit for semiconductor device and semiconductor device with the same | |
| US5398025A (en) | Input module | |
| JPH09311148A (ja) | 電圧検出回路 | |
| JP3225887B2 (ja) | 半導体集積回路装置 | |
| JP2005147855A (ja) | 人体検出装置 | |
| JP2003124811A (ja) | クランプ回路 | |
| US5319262A (en) | Low power TTL/CMOS receiver circuit | |
| US20030076144A1 (en) | Schmitt trigger circuit consuming low power | |
| JP2672235B2 (ja) | 半導体装置 | |
| CN115864343B (zh) | 一种限流电路 | |
| JP3602216B2 (ja) | 半導体装置 | |
| JPH0437387B2 (ja) | ||
| JPH11326398A (ja) | 電圧検知回路 | |
| JPH0697796A (ja) | パワーオンリセット回路 | |
| JP2927847B2 (ja) | 半導体装置 | |
| KR930008658B1 (ko) | 전압레벨 검출회로 | |
| JPH05146049A (ja) | 負荷状態検出回路 | |
| JP4350575B2 (ja) | 電圧検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050217 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091108 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |