KR910013533A - COMS PLA 회로의 스턱오픈(stuck-open)고장 검출용 초기화 패턴 결합회로 - Google Patents

COMS PLA 회로의 스턱오픈(stuck-open)고장 검출용 초기화 패턴 결합회로 Download PDF

Info

Publication number
KR910013533A
KR910013533A KR1019890019314A KR890019314A KR910013533A KR 910013533 A KR910013533 A KR 910013533A KR 1019890019314 A KR1019890019314 A KR 1019890019314A KR 890019314 A KR890019314 A KR 890019314A KR 910013533 A KR910013533 A KR 910013533A
Authority
KR
South Korea
Prior art keywords
circuit
latch
open fault
coms
shift register
Prior art date
Application number
KR1019890019314A
Other languages
English (en)
Inventor
임태영
Original Assignee
경상현
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경상현, 재단법인 한국전자통신연구소 filed Critical 경상현
Priority to KR1019890019314A priority Critical patent/KR910013533A/ko
Publication of KR910013533A publication Critical patent/KR910013533A/ko

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음.

Description

COMS PLA 회로의 스턱오픈(stuck-open)고장 검출용 초기화 패턴 결합회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도의 (가)는 본 발명의 NOR함수의 초기화 테스트 패턴을 나타낸 도표,
(나)는 본 발명의 NAND함수의 초기와 테스트 패턴을 나타내 도표,
제3도는 본 발명의 스턱오픈 사고 위치를 나타내기 위한 3입력 COMS NOR 게이트의 회로도,
제4도는 본 발명의 테스트 패턴을 나타낸 도표.

Claims (2)

  1. COMS PLA의 자체선단이 가능하도록 시프트 레지스터 래치를 이용하여 설계된 회로에 있어서, 시프트 레지스터 래치(SRL1), (SRL2), (SRL3), (SRL4)를 직렬로 연결하여 이의 각 출력단에서 NOR 게이트(NO1)를 통하여 귀환연결 되도록 하면서, AND 게이트(A1), (A2), (A3), (A4)로 각각 출력되도록 하고, 시프트 레지스터 래치(SRL1)∼(SRL4)와 AND 게이트 (A1)∼(A4)로 출력단의 클럭이 인가되도록 구성한 CMOSPLA 회로의 스턱오픈 고장검출용 초기화 패턴 결합회로.
  2. 제1항에 있어서, 시프트 레지스터 래치(L1)∼(L4)는 인버터(I1) (I2)와 NAND게이트(N1),(N2),(N3),(N4),(N5),(N6)로 이루어진 제1래치(11)와 난드게이트(N7),(N8),(N9),(N10)로 이루어진 제2래치(12)로 구성하여 제1래치(11)로의 클럭과 제2래치로의 입력(B)을 조절하면서 초기화 패턴(T1)과 테스트 패턴(T2)의 값을 선택하도록 구성한 CMOSPLA 회로의 스턱오픈 고장 검출용 초기화 패턴 결합회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890019314A 1989-12-22 1989-12-22 COMS PLA 회로의 스턱오픈(stuck-open)고장 검출용 초기화 패턴 결합회로 KR910013533A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890019314A KR910013533A (ko) 1989-12-22 1989-12-22 COMS PLA 회로의 스턱오픈(stuck-open)고장 검출용 초기화 패턴 결합회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890019314A KR910013533A (ko) 1989-12-22 1989-12-22 COMS PLA 회로의 스턱오픈(stuck-open)고장 검출용 초기화 패턴 결합회로

Publications (1)

Publication Number Publication Date
KR910013533A true KR910013533A (ko) 1991-08-08

Family

ID=67662246

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890019314A KR910013533A (ko) 1989-12-22 1989-12-22 COMS PLA 회로의 스턱오픈(stuck-open)고장 검출용 초기화 패턴 결합회로

Country Status (1)

Country Link
KR (1) KR910013533A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100310045B1 (ko) * 1998-03-31 2001-12-17 윤종용 화상데이타의저장이가능한디지탈tv시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100310045B1 (ko) * 1998-03-31 2001-12-17 윤종용 화상데이타의저장이가능한디지탈tv시스템

Similar Documents

Publication Publication Date Title
EP0325180A2 (en) Self precharging static programmable logic array
KR860006837A (ko) 내부회로 검사용 검사회로를 갖는 반도체 집적회로
KR900013720A (ko) 프로그래머블 논리회로
KR920003656A (ko) 집적회로
KR910013533A (ko) COMS PLA 회로의 스턱오픈(stuck-open)고장 검출용 초기화 패턴 결합회로
KR890011221A (ko) 디지탈위상 비교회로
KR960024426A (ko) 마이크로 컨트롤러의 테스트회로
US7075354B2 (en) Dynamic multi-input priority multiplexer
US6667637B1 (en) Dynamic logic circuit with beta controllable noise margin
KR100210858B1 (ko) 집적 회로
JPH04306013A (ja) ラッチ回路装置
KR960039622A (ko) 비중첩 신호 발생 회로
KR100358135B1 (ko) 단일 위상 클럭을 이용한 프로그램가능 논리 어레이
KR930008084Y1 (ko) 어드레스 천이 검출회로
KR940003188A (ko) 동기식 카운터회로
KR890012450A (ko) 논리회로
KR970051261A (ko) 고속 스위칭 레지스터
KR910002131A (ko) 순차처리방식의 다중데이터 처리용 카운터
KR910021050A (ko) 디코더 회로
KR970055542A (ko) 앤드게이트회로
KR970031320A (ko) 위상 검출회로
KR970013753A (ko) 인더럽트 발생회로
KR970076207A (ko) 마이크로프로세서(Micro-Procesor)의 입력단 회로
KR970024569A (ko) 시간지연회로
KR19990053194A (ko) 신호 천이 검출 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application