KR970007089Y1 - 반도체 디바이스 자동 개방/단락 검사회로 - Google Patents

반도체 디바이스 자동 개방/단락 검사회로 Download PDF

Info

Publication number
KR970007089Y1
KR970007089Y1 KR2019910022568U KR910022568U KR970007089Y1 KR 970007089 Y1 KR970007089 Y1 KR 970007089Y1 KR 2019910022568 U KR2019910022568 U KR 2019910022568U KR 910022568 U KR910022568 U KR 910022568U KR 970007089 Y1 KR970007089 Y1 KR 970007089Y1
Authority
KR
South Korea
Prior art keywords
semiconductor device
output
inverter
decoder
driving
Prior art date
Application number
KR2019910022568U
Other languages
English (en)
Other versions
KR930015331U (ko
Inventor
윤희용
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019910022568U priority Critical patent/KR970007089Y1/ko
Publication of KR930015331U publication Critical patent/KR930015331U/ko
Application granted granted Critical
Publication of KR970007089Y1 publication Critical patent/KR970007089Y1/ko

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2884Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

내용없음

Description

반도체 디바이스 자동 개방/단락 검사회로
제1도는 본 고안 반도체 디바이스의 자동 개방/단락 검사회로 블록 다이어그램.
제2도는 본 고안 반도체 디바이스의 자동 개방/단락 검사회로도.
*도면의 주요 부분에 대한 부호의 설명*
1 : 입력구동소자2 : 인버터
3 : 전압계4 : 클럭발생기
5 : 카운터6 : 디코더
7 : 발광다이오드8 : 릴레이 스위치부
9 : 반도체 디바이스 소켓10 : 반도체 디바이스
SW1,SW2 : 엔모스/피모스 선택 스위치
RY1-RY4 : 릴레이R1-R5 : 저항
LED1-LED5 : 발광다이오드C1 : 콘덴서
본 고안은 반도체 디바이스의 자동 개방/단락 검사회로에 관한 것으로, 특히 고가장비인 검사시스템을 사용하지 않고도 반도체 디바이스 핀의 개방/단락을 자동으로 검사하는 반도체 디바이스의 자동 개방/단락 검사회로에 관한 것이다.
종래 반도체 디바이스의 개방/단락 검사는 고가장비인 검사시스템과 커브 트래이서를 사용하여 개방/단락 여부를 검사하고, 시스템 장비가 설치된 장소에서만 검사 가능하며, 개방/단락 여부를 검사하기 위해서 시스템에 필요한 하드웨어/소프트웨어가 갖추어져 있어야 하고, 검사시스템에 대한 프로그램을 작성해야 하는 문제점이 있었다.
본 고안은 이러한 문제점을 해결하기 위하여 카운터 및 릴레이회로를 이용하여 언제어디서든지 자동으로 반도체 디바이스의 개방/단락 여부를 손쉽게 검사할 수 있는 반도체 디바이스의 자동 개방/단락 검사회로를 안출한 것으로, 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
본 고안 반도체 디바이스의 자동 개방/단락 검사회로는 제2도에 도시한 바와 같이 시스템을 구동하는 입력구동소자(1)와, 그 입력구동소자(1)의 출력을 반전하는 인버터(2)와, 클럭을 발생시키는 클럭발생기(4)와, 그 클럭발생기(4)의 출력을 카운팅하는 카운터(5)와, 그 카운터(5)의 출력을 디코딩하는 디코더(6)와, 그 디코더(6)의 출력을 디스플레이하는 발광다이오드(7)와, 상기 디코더(6)의 출력에 따라 상기 발광다이오드(7)를 구동하는 릴레이 스위치부(8)와, 그 릴레이 스위치부(8)의 구동에 의해 반도체 디바이스 소켓(9)내의 반도체 디바이스(10)핀에 입력되는 상기 인버터(2)의 출력전압을 측정하여 핀의 개방/단락 여부를 검사하는 전압계(3)로 구성한다.
이와 같이 구성된 본 고안의 작용 및 효과를 상세히 설명하면 다음과 같다.
우선 피모스 보호 다이오드의 개방/단락을 검사하기 위하여 엔모스/피모스 선택 스위치(SW1,SW2)를 온시켜 접지단자(G)를 연결하면, 접지단자(G)의 접지전위가 인버터(2)에 입력되므로 그 인버터(2)에서 고전위가 출력되고, 그 고전위는 저항(R2)을 통해 릴레이 스위치부(B)의 각 릴레이(RY1-RY4)에 입력된다.
이때 클럭발생기(4)에서 클럭을 발진하여 카운터(5)로 출력하고, 그 카운터(5)는 발진출력을 카운팅하여 출력단자(Q4-Q12)에서 디코더(6)로 출력한다. 이때 이 디코더(6)는 출력(Q1)을 저전위로 하고, 다른 출력(Q2-Q4)를 고전위로 하여 출력하면, 그 저전위 출력은 상기 릴레이(RY1)를 구동시킨다. 이때 발광다이오드(LED1)가 점등되어 릴레이(RY1)가 온되어 있음을 알려준다.
이에 따라 그 릴레이(RY1)에 인가되었던 상기 인버터(2)의 고전위는 반도체 디바이스(10)의 1번핀에 입력된다. 이때 고전위는 피모스 보호 다이오드를 통해 접지단자(G)로 흐르게 된다. 이때 인버터(2)에서 출력되는 전류(IOH)에 의해 저항(R2)양단에 전압강하가 발생하므로 전압계(3)의 눈금이 움직이고, 전압계(3) 눈금이 300∼700mV를 가리키면 핀은 정상임을 나타낸다. 또한 상기와 같은 방법으로 나머지 핀도 검사한다.
한편, 엔모스 보호 다이오드를 검사하기 위하여 엔모스/피모스 선택 스위치(SW1,SW2)를 오프시키면, 입력 구동소자(1)의 전원전압(VDD)이 인버터(2)의 입력단자에 인가되므로, 그 인버터(2)의 출력단자에 저전위가 출력된다. 이에 따라 반도체 디바이스(10)의 접지단자(G)측에서 엔모스 보호 다이오드 릴레이 스위치부(8) 및 저항(R2)을 통해 인버터(2)의 출력단자측으로 전류(IOL)의 흐름이 생긴다.
따라서, 이때 상기의 설명에서와 같이 저항(R2) 양단에 전압강하가 발생하므로 전압계(3)의 눈금이 움직이므로 인해 엔모스 보호 다이오드의 개방/단락 여부를 쉽게 검사할 수 있다.
이상에서 설명한 바와 같이 본 고안은 고가의 검사시스템없이 반도체 디바이스의 개방/단락 여부를 쉽게 검사할 수 있고, 누구나 또는 언제 어디서든지 반도체 디바이스의 개방/단락 여부를 검사할 수 있는 유용한 효과가 있다.

Claims (1)

  1. 시스템을 구동하는 입력구동소자(1)와, 그 입력구동소자(1)의 출력을 반전하는 인버터(2)와, 클럭을 발생시키는 클럭발생기(4)와, 그 클럭발생기(4)의 출력을 카운팅하는 카운터(5)와, 그 카운터(5)의 출력을 디코딩하는 디코더(6)와, 그 디코더(6)의 출력을 표시하는 발광다이오드(7)와, 상기 디코더(6)의 출력에 따라 상기 발광다이오드(7)를 구동하는 릴레이 스위치부(8)와, 상기 릴레이 스위치부(8)의 구동에 의해 반도체 디바이스 소켓(9)내의 반도체 디바이스(10)핀으로 입력되는 상기 인버터(2)의 출력전압을 측정하여 핀의 개방/단락 여부를 검사하는 전압계(3)로 구성된 것을 특징으로 하는 반도체 디바이스의 자동 개방/단락 검사회로.
KR2019910022568U 1991-12-17 1991-12-17 반도체 디바이스 자동 개방/단락 검사회로 KR970007089Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910022568U KR970007089Y1 (ko) 1991-12-17 1991-12-17 반도체 디바이스 자동 개방/단락 검사회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910022568U KR970007089Y1 (ko) 1991-12-17 1991-12-17 반도체 디바이스 자동 개방/단락 검사회로

Publications (2)

Publication Number Publication Date
KR930015331U KR930015331U (ko) 1993-07-28
KR970007089Y1 true KR970007089Y1 (ko) 1997-07-15

Family

ID=19324482

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910022568U KR970007089Y1 (ko) 1991-12-17 1991-12-17 반도체 디바이스 자동 개방/단락 검사회로

Country Status (1)

Country Link
KR (1) KR970007089Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100988610B1 (ko) * 2010-01-13 2010-10-18 주식회사 드리미 반도체 칩 테스트 장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100988610B1 (ko) * 2010-01-13 2010-10-18 주식회사 드리미 반도체 칩 테스트 장치 및 방법

Also Published As

Publication number Publication date
KR930015331U (ko) 1993-07-28

Similar Documents

Publication Publication Date Title
US3870953A (en) In circuit electronic component tester
KR970011885A (ko) 반도체 집적회로의 시험 방법 및 장치
US6462558B1 (en) Electronic circuit for monitoring voltage variation
KR940006001B1 (ko) 릴레이 장치
KR960008201B1 (ko) 회로 차단기 테스트 장치
KR970007089Y1 (ko) 반도체 디바이스 자동 개방/단락 검사회로
KR100216116B1 (ko) 반도체 시험장치의 핀 시험회로
US4344101A (en) Testers
US6219808B1 (en) Semiconductor device capable of carrying out high speed fault detecting test
KR0179185B1 (ko) 릴레이 단락/개방 검사장치
KR950010494Y1 (ko) 집적회로의 누설전류 테스트 회로
US3345565A (en) Continuity field test bridge circuit with diode-controlled visual indicator means
KR0110481Y1 (ko) 기억 소자의 순간 전류 측정 회로
KR950002159Y1 (ko) 기어 마모 및 내구성 시험회로
KR100352598B1 (ko) 디지털멀티메터입력자동제어장치
JP2588244B2 (ja) 半導体装置
KR950023194A (ko) 전전자 교환기 선로시험모듈 범용시험장치 및 그 방법
KR930003179Y1 (ko) 직류출력 테스트 회로
SU1208555A1 (ru) Устройство дл контрол интегральных схем
KR960008878Y1 (ko) 릴레이 시험기
RU2132106C1 (ru) Устройство контроля состояния электротехнических установок
KR0119736Y1 (ko) 전원전압 선택회로
CA1193323A (en) Cable checker utilizing logic circuitry
SU1113756A1 (ru) Устройство дл контрол логических состо ний цифровых схем
RU2020498C1 (ru) Устройство контроля контактирования интегральных схем

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20041101

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee