KR950010494Y1 - 집적회로의 누설전류 테스트 회로 - Google Patents

집적회로의 누설전류 테스트 회로 Download PDF

Info

Publication number
KR950010494Y1
KR950010494Y1 KR2019900019704U KR900019704U KR950010494Y1 KR 950010494 Y1 KR950010494 Y1 KR 950010494Y1 KR 2019900019704 U KR2019900019704 U KR 2019900019704U KR 900019704 U KR900019704 U KR 900019704U KR 950010494 Y1 KR950010494 Y1 KR 950010494Y1
Authority
KR
South Korea
Prior art keywords
leakage current
test
voltage
current test
test circuit
Prior art date
Application number
KR2019900019704U
Other languages
English (en)
Other versions
KR920012964U (ko
Inventor
장선호
Original Assignee
금성일렉트론주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론주식회사, 문정환 filed Critical 금성일렉트론주식회사
Priority to KR2019900019704U priority Critical patent/KR950010494Y1/ko
Publication of KR920012964U publication Critical patent/KR920012964U/ko
Application granted granted Critical
Publication of KR950010494Y1 publication Critical patent/KR950010494Y1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

내용 없음.

Description

집적회로의 누설전류 테스트 회로
제1도는 종래의 누설전류 테스트 회로도.
제2도는 본 고안에 따른 누설 전류 테스트 회로도.
제3a도는 본 고안에 따른 저전류 테스트시의 동작 회로도.
(b)는 본 고안에 따른 고전류 테스트시의 동작 회로도.
제4도는 본 고안에 따른 누설 전류 테스트의 플로우챠트도.
* 도면의 주요부분에 대한 부호의 설명
1 : 테스트 장비 2,15 : IC
3,14 : 릴레이 4 : PMU
5 : FET 스위치 11 : 드라이버
12 : 비교기 13 : 저항
15a : IC패드 16 : 씨모오스
본 고안은 집적회로(IC)의 누설전류(Leakage Current)테스트에 관한 것으로 특히 PMU(Parametric Measurement Limit)없이 펑션(Function)을 이용하여 간단하고 빠르게 테스트 할수 있도록 한 집적회로의 누설전류 테스트 회로에 관한 것이다.
종래의 누설전류 테스트 회로는 제1도에 도시된 바와같이 PMU(Parametric Measurement Unit)를 이용한다.
즉 종래에는 전압을 인가하고 전류를 측정하여 기준전압과 비교하여 패스/페일(Pass/Fail)을 가린다.
제1도에 도시된 종래 누설전류 테스트 회로의 동작상태를 보면, 누설전류 테스트시 FET스위치(Field Effect Transistor Switch)는 '오프'되고 릴레이(3)는 '온'되어 PMU(4)를 통해서 IC(2)의 핀에 전압을 인가한고 이 Ic핀에 흐르는 전류를 측정한다.
즉 저전압 누설전류를 테스트시는 PMU(4)의 전원압(Vs)에 0V를 인가하여 IC(2)의 핀에서 흘러나오는 전류 i를 측정한다.
고전압 누설전류 테스트시는 PMU (4)의 전원압(Vs)에 5V를 인가하여 IC(2)의 핀에서 흘러들어가는 전류 i를 측정하는데 위의 두경우 모두 기준전류값과 측정값을 비교하여 패스/페일을 가린다.
그런데 상기와 같은 종래의 누설전류 테스트 회로는 PMU장치가 있어야만 누설전류를 테스트 할수 있고 또 테스트 타임이 길어지는 (수 ㎳/PIN)단점이 있었다. 본 고안은 이러한 단점을 해결하기 위해 안출된 것으로서 첨부도면을 참조하여 상세히 설명하면 다음과 같다.
먼저 제2도에서 본 고안에 따른 누설전류 테스트 회로의 구성을 보면, 테스터의 드라이버(11)와 IC(15)의 핀 사이에 저항(13)과 릴레이(Relay)를 연결하고 IC(15)의 핀에 흐르는 전압은 비교기(12)에서 기준전압(Vref)과 비교되는 구성이다. 여기서 저항(13)과 릴레이(14)는 디바이스 고정판(Device fixture)에 위치한다.
상기와 같은 구성의 누설전류 테스트 회로에서는 드라이버(11)에 저전압 또는 고전압을 인가하고 이때 누설전류에 의한 저항(13)에서의 전압 강하를 읽어내어 소자의 패스/페일을 테스트한다.
본 고안의 동작상태를 제3a와 b도를 참조하여 설명하면 다음과 같다.
먼저 저입력 전류 테스트시를 설명하면,(저입력 전류의 제한은 10μa임)
제3a도에서와 같이 드라이버(11)에 0V를 인가하면 씨모오스(15b)의 전원(Vcc=5V)로 부터 IC패드(15a)로 5V의 전위차에 의해 누설전류 IIL이 흐르는데 이 누설전류를 저항(13)에 의해 전압 강하되어 테스트 전압(VT)으로 된다. 이 테스트 전압(VT)은 비교기(12)에서 기준전압(Vref)과 비교된다. 즉 테스트 전압(VT)이 기준전압(Vref)보다 크면(VT＞ Vref 즉 IIL＞ 10μa 이면) 비교기(12)의 출력이 '하이'이므로 페일(Fail)이고 테스트 전압(VT)이 기준전압(Vref)보다 작으면 (VT＜Vref 즉 IIL＜ 10μa 이면)비교기(12)의 출력이 '로우'이므로 패스(Pass)이다.
고입력 전류 테스트 시를 설명하면,(고입력 전류의 제한도 역시 10μa임) 드라이버(11)에 5V가 인가되는데 이때 씨모오스(15b)의 접지(Ground)로 누설전류 IIH가 흐르게 된다.
이때 비교기(12)의 테스트 전압(VT)은 VT= 5V - 저항(13) × IIH와 같다.
여기서 테스트 전압(VT)이 기준전압(Vref)보다 크면(VT) Vref 즉 즉 IIH＜10μa이면) 비교기(12)의 출력은 '하이'이므로 패스(Pass) 이고, 테스트 전압(VT)이 기준전압(Vref)보다 작으면(V/＜Vref 즉 IIL＞ 10μa 이면)비교기(12)의 출력이 '로우'이므로 페일(Fail)이다.
이와같이 누설전류를 테스트 할때에는 제4도의 플로우 챠트에서와 같이 릴레이(14)를 '오프'시키고 일반펑션 테스트시는 릴레이(14)를 '온'시켜 저항(13)에 의한 RC시그날 릴레이를 소멸시킨다.
따라서 본 고안은 누설전류 테스트를 PMU 스위칭 속도(Switching Speed)가 아닌 패턴 사이클 속도(Pattern Cycle Speed)로 수행하므로 테스트 소요시간이 매우 적고 (수 ㎳-Vs. 수 ㎲) IC 소자별로 누설전류 제한값이 다를 경우 비교기의 기준전압(Vref)을 변화시켜 테스트할 수 있으며 직류(DC)테스트가 아닌 교류(Ac) 테스트시는 릴레리를 '온'시켜 일반적인 회로와 동일하게 쓸수 있는 효과가 있다.

Claims (1)

  1. 집적회로의 누설전류 테스트 회로를 구성함에 있어서, 테스터의 드라이버와 IC의 핀사이에 저항과 릴레이의 병렬 구성을 연결하고, 또 IC의 핀에 비교기를 연결하여 IC의 핀에 흐르는 테스트 전압을 비교기를 통해 기준 전압과 비교하므로서 누설전류를 테스트 하도록 구성된 것을 특징으로 하는 집적회로의 누설 전류 테스트 회로.
KR2019900019704U 1990-12-13 1990-12-13 집적회로의 누설전류 테스트 회로 KR950010494Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019900019704U KR950010494Y1 (ko) 1990-12-13 1990-12-13 집적회로의 누설전류 테스트 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019900019704U KR950010494Y1 (ko) 1990-12-13 1990-12-13 집적회로의 누설전류 테스트 회로

Publications (2)

Publication Number Publication Date
KR920012964U KR920012964U (ko) 1992-07-25
KR950010494Y1 true KR950010494Y1 (ko) 1995-12-14

Family

ID=19306912

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019900019704U KR950010494Y1 (ko) 1990-12-13 1990-12-13 집적회로의 누설전류 테스트 회로

Country Status (1)

Country Link
KR (1) KR950010494Y1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464451B1 (ko) * 2002-02-20 2005-01-03 삼성전자주식회사 프로세서의 누설 전류 감소 회로

Also Published As

Publication number Publication date
KR920012964U (ko) 1992-07-25

Similar Documents

Publication Publication Date Title
KR0142080B1 (ko) 집적 모놀리딕 디지탈 회로 및 그의 정지 전류 측정용 장치
KR20010020388A (ko) 누설 전류 보상회로를 구비하는 집적회로 테스터
DE58903408D1 (de) Schaltung zum messen von widerstaenden von prueflingen.
KR950010494Y1 (ko) 집적회로의 누설전류 테스트 회로
US20200264232A1 (en) Integrated laser voltage probe pad for measuring dc or low frequency ac electrical parameters with laser based optical probing techniques
KR101297657B1 (ko) 반도체 테스트 스위치 회로
US5808476A (en) Built-in current sensor for IDDQ monitoring
JPH11275769A (ja) 自動電源タ―ンオン回路
JPH0611510Y2 (ja) 電圧印加電流測定装置
US4686462A (en) Fast recovery power supply
US20060214812A1 (en) Measurement of output voltage characteristics on dynamic logic signals
KR970007089Y1 (ko) 반도체 디바이스 자동 개방/단락 검사회로
KR0119736Y1 (ko) 전원전압 선택회로
SU1383231A1 (ru) Устройство контрол контактировани интегральных схем
KR930007965Y1 (ko) 동작전류에 의한 집적회로 고장검출회로
JP2968642B2 (ja) 集積回路装置
JP2552753Y2 (ja) 回路基板検査装置のガーディング回路
KR100608436B1 (ko) 듀얼포트 릴레이를 이용한 소자의 누설전류 측정 방법 및장치
RU2020498C1 (ru) Устройство контроля контактирования интегральных схем
JPH05273298A (ja) 半導体集積回路装置及びそのテスト方法
KR200319243Y1 (ko) 반도체장치의접지노이즈측정장치
JP2561076Y2 (ja) 抵抗測定装置
JP2963234B2 (ja) 高速デバイス試験方法
JPH05264615A (ja) 布線相互間の絶縁抵抗試験装置
JPH1123664A (ja) 半導体デバイスの測定回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20041119

Year of fee payment: 10

EXPY Expiration of term