SU1383231A1 - Устройство контрол контактировани интегральных схем - Google Patents

Устройство контрол контактировани интегральных схем Download PDF

Info

Publication number
SU1383231A1
SU1383231A1 SU864101539A SU4101539A SU1383231A1 SU 1383231 A1 SU1383231 A1 SU 1383231A1 SU 864101539 A SU864101539 A SU 864101539A SU 4101539 A SU4101539 A SU 4101539A SU 1383231 A1 SU1383231 A1 SU 1383231A1
Authority
SU
USSR - Soviet Union
Prior art keywords
comparators
voltage
register
inputs
block
Prior art date
Application number
SU864101539A
Other languages
English (en)
Inventor
Виктор Борисович Барановский
Валерий Васильевич Баранов
Николай Александрович Романенков
Original Assignee
Смоленское Специальное Конструкторско-Технологическое Бюро Систем Программного Управления
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Смоленское Специальное Конструкторско-Технологическое Бюро Систем Программного Управления filed Critical Смоленское Специальное Конструкторско-Технологическое Бюро Систем Программного Управления
Priority to SU864101539A priority Critical patent/SU1383231A1/ru
Application granted granted Critical
Publication of SU1383231A1 publication Critical patent/SU1383231A1/ru

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Изобретение относитс  к конт- рольно-измерительной технике и может быть использовано в автоматизированных устройствах контрол  интегральных схем. Изобретение повышает достоверность контрол , что обеспечиваетс  применением датчиков потенциала и управл емых компаратаров, а также подключением к контролируемой интегральной схеме только одного полюса источника напр жени . Устройство содержит испытуемую интегральную схему 1, блок 5 опорных напр жений , компараторы 6 напр жени , регистр 7, выходную клемму 8, и информационную клемму 9. Установка компараторов 6 в исходное состо ние осуществл етс  сигналами с вьтхода регистра 7.Информаци  о незадействованных выводах вводитс  в регистр 7 че-о рез. информационную входную клемму 9 устройства. 1 ил. i (Л

Description

ел
СХ)
оо ю
со
I . 7 1
Изобретение относитс  к контрольно-измерительной технике и может быт использовано в автоматизированных устройствах контрол  интегральных схем.
Цель изобретени  - повышение достоверности контрол  за счет применени  датчиков потенциала и управл емых кЬмпараторов, а также за счет подсоединени  на контролируемую интегральную схему (ИС) только одного полюса источника напр жени ,
На; чертеже приведена структурна  схема устройства.
Устройство содержит испытуемую интегральную схему 1 (ИС), блок 2 зондов , источник 3 напр жени , датчики 4 потенциала,блок 5 опорных напр жений , компараторы 6 напр жени , ре- гистр 7, выходную клемму 8, информа- ттионную входную клемму 9 устройства,
Управл кнцие входы датчиков 4 потенциала соединены с соответствующим выводами ИС через блок 2 зондов, вхо ды датчиков 4 потенциала соединены с первым выходом блока 5 опорных напр  жеитг, выходы датчиков 4 потенциала соединены с первыми входами компараторов 6, вторые входы компарато- ров 6 соединены с вторым выходом блоке . 5опорных напр жений, выходы компараторов 6 соединены с выходной клеммой 8, управл ющие входы компараторов 6 соединены с выходами регистра 7, входы регистра 7 соединены с информационной входной клеммой 9, пр ичем только один вывод подключени  питани  ИС соединен с выходом источника 3 напр жени .
Устройство работает следующим образом ,
В исходно состо нии при отсутствии контакта между зондами блока 2 зондов и выводами ИС 1 датчики 4 потенциала открыты, напр жение на ин- вефсных входах управл емых компараторов 6 превышает напр жение на пр мых входах, поступающее с блока.5 опор
ньк напр жений, поэтому выходы управ- нены и соединены с первым выходом
л ем1)1Х компараторов 6 наход тс  в состо нии логического нул .
После опускани  зондов блока 2 зондов на вьшоды ИС 1 на вывод подключени  питани  ИС 1 поступает по- т€:нциап источника 3 напр жени , В результате этого на вьшодах ИС 1 устанавливаетс  потенциал,: соответствующий напр жению источника 3 напр жени 
55
блока опорных напр жений, выходы - первыми входами соответствующих ком параторов напр жений, вторые входы которых соединены с вторым выходом блока опорных напр жений, управл ющие входы компараторов соединены с соответствующими выходами регистра выходы компараторов соединены с информационной выходной клеммой устро
0
5
0
5 0
При наличии контакта между зондами и выводами ИС 1 под действием потенциала , поступающего на управл ющие входы (затворы), датчики 4 потенциала .закрываютс , управл емые компараторы 6 переключаютс  и на их выходе устанавливаетс  уровень логической единицы, поступающий на выходную клемму 8 устройства и сигнализирующий о наличии контакта между зондами блока 2 зондов и выводами ИС 1,
При отсутствии контакта между зондом и любым вьшодом ИС 1 соответствующий ему управл емый компаратор не переключаетс  и на выходе управл емых компараторов остаетс  уровень логического нул , сигнализирующий об отсутствии контактировани , i
При наличии у контролируемой ИС 1 незадействованных вьшодов перед началом контрол  контактировани  соответствующие этим выводам управл емые компараторы 6 устанавливаютс  в состо ние логической единицы, имитиру  тем самым наличие контакта между этими выводами и соответствующими зондами . Установка компараторов b в исходное состо ние осуществл етс  сигналами с вькодов регистра 7, Инфор- .
маци  о незадействованных выводах вводитс  в регистр 7 через информационную входную клемму 9 устройства.

Claims (1)

  1. Формула изобретени 
    Устройство контрол  контактирова- НИН интегральных схем, содержащее блок зондов, источник напр жени -,блок опорных напр жений, отл-ичаю- щ е е с   тем, что, с целью повышени  достоверности контрол , в него вве- дены регистр, п компараторов напр жени  и п датчиков потенциала, управ Л ющие входы датчиков потенциала соединены через блок зондов с соответствующими п выводами испытуемой интегральной микросхемы, входы объеди
    5
    блока опорных напр жений, выходы - с первыми входами соответствующих компараторов напр жений, вторые входы которых соединены с вторым выходом блока опорных напр жений, управл ющие входы компараторов соединены с соответствующими выходами регистра, выходы компараторов соединены с информационной выходной клеммой устрой313832314
    ства, информационна  входна  клемма тани  испытуемой интегральной микро- которого соединена с входом регистра, схемы соединен через блок зондов с а один только вывод подключени  пи- выходом источника напр жени .
SU864101539A 1986-05-26 1986-05-26 Устройство контрол контактировани интегральных схем SU1383231A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864101539A SU1383231A1 (ru) 1986-05-26 1986-05-26 Устройство контрол контактировани интегральных схем

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864101539A SU1383231A1 (ru) 1986-05-26 1986-05-26 Устройство контрол контактировани интегральных схем

Publications (1)

Publication Number Publication Date
SU1383231A1 true SU1383231A1 (ru) 1988-03-23

Family

ID=21250509

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864101539A SU1383231A1 (ru) 1986-05-26 1986-05-26 Устройство контрол контактировани интегральных схем

Country Status (1)

Country Link
SU (1) SU1383231A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 646279, кл. G 01 R 31/28, 1976. Авторское свидетельство СССР № 1045178, кл. G 01 R 31/28,. 1982. *

Similar Documents

Publication Publication Date Title
US7348790B2 (en) AC testing of leakage current in integrated circuits using RC time constant
SU1383231A1 (ru) Устройство контрол контактировани интегральных схем
JPH08179011A (ja) 半導体試験装置のピン試験回路
DE3686989D1 (de) Verminderung des rauschens waehrend des pruefens von integrierten schaltungschips.
KR101297657B1 (ko) 반도체 테스트 스위치 회로
KR100231649B1 (ko) 커패시터 충전회로를 갖는 검사용 기판 및 이를이용한 집적회로 검사 방법
KR840002111A (ko) 기억정지법 설계방식 및 그 장치
KR19990062211A (ko) 반도체 장치의 테스트 시스템
CN216351051U (zh) 一种串口芯片测试系统的验证电路
JPH01129432A (ja) 集積回路
KR950010494Y1 (ko) 집적회로의 누설전류 테스트 회로
RU2020498C1 (ru) Устройство контроля контактирования интегральных схем
JPS63198881A (ja) 集積回路の試験装置
SU646279A1 (ru) Устройство контрол контактировани интегральных схем
KR200141102Y1 (ko) 통신장비 자동시험장치
SU1064243A1 (ru) Устройство дл контрол полупроводниковых диодов
JP2002299460A (ja) 半導体集積回路
SU615432A1 (ru) Устройство дл контрол параметров микросхемы
JPS63100766A (ja) Ic回路
SU1396095A1 (ru) Устройство дл контрол сопротивлени изол ции разобщенных цепей
SU783726A1 (ru) Устройство дл контрол интегральных микросхем с пам тью
SU1295346A1 (ru) Устройство дл измерени коэффициента гармоник усилителей мощности
SU1045178A1 (ru) Устройство контрол контактировани интегральных схем
SU1273848A1 (ru) Способ обнаружени обрывов и коротких замыканий в электрическом монтаже
SU538346A1 (ru) Устройство контрол контактировани