JP2000111589A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2000111589A JP2000111589A JP10284602A JP28460298A JP2000111589A JP 2000111589 A JP2000111589 A JP 2000111589A JP 10284602 A JP10284602 A JP 10284602A JP 28460298 A JP28460298 A JP 28460298A JP 2000111589 A JP2000111589 A JP 2000111589A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- voltage
- input
- switch
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【課題】従来ヒステリシス特性を有する電圧検出回路で
は非比較動作状態から比較動作状態に遷移した時に比較
器の１つの入力へは基準となる電位あるいは、入力信号
の電位が入力されており、ヒステリシスの幅に対応する
入力信号を与えても固定されたしきい値電圧で判定され
ていた。 【解決手段】比較動作時から非比較動作時に遷移する直
前の電圧比較器の出力を保持する回路、電圧比較器の入
力に接続する抵抗網の両端にスイッチを設け、非比較動
作時から比較動作時に遷移するとき前記抵抗網の両端の
スイッチの短絡する順番を前記保持する回路の信号によ
り制御する。 【効果】電圧比較器の出力を反転する入力信号のしきい
値を時分割動作においても連続性を持たせたため、ヒス
テリシスの間の電位に入力信号がなったときにも連続動
作を行ったときと同一の出力結果を得る事ができる。
は非比較動作状態から比較動作状態に遷移した時に比較
器の１つの入力へは基準となる電位あるいは、入力信号
の電位が入力されており、ヒステリシスの幅に対応する
入力信号を与えても固定されたしきい値電圧で判定され
ていた。 【解決手段】比較動作時から非比較動作時に遷移する直
前の電圧比較器の出力を保持する回路、電圧比較器の入
力に接続する抵抗網の両端にスイッチを設け、非比較動
作時から比較動作時に遷移するとき前記抵抗網の両端の
スイッチの短絡する順番を前記保持する回路の信号によ
り制御する。 【効果】電圧比較器の出力を反転する入力信号のしきい
値を時分割動作においても連続性を持たせたため、ヒス
テリシスの間の電位に入力信号がなったときにも連続動
作を行ったときと同一の出力結果を得る事ができる。
Description
【０００１】
【発明の属する技術分野】本発明は、入力信号の電位を
あらかじめ定められた電圧より上か下かを検出する入力
電圧検出回路に関する。
あらかじめ定められた電圧より上か下かを検出する入力
電圧検出回路に関する。
【０００２】
【従来の技術】図４に従来の入力電圧検出回路図を示
す。電圧比較器１０１の第１の入力に第１の基準電位を
基準とした基準電圧源１０２の出力電位（Ｖｒｅｆ）を
入力する。電圧比較動作時に第１の基準電位と入力信号
ＩＮの電位（Ｖｉｎ）との間を抵抗分割した抵抗分割電
位（Ｖ２）を電圧比較器１０１の第２の入力に接続して
いる。抵抗１０３（抵抗値Ｒ３）の１端は第１の基準電
位に接続しており、他端は抵抗分割の出力に接続してい
ると共に電圧比較器１０１の出力信号１１０により制御
されるスイッチＳ０で短絡される抵抗１０４（抵抗値Ｒ
４）の１端に接続している。抵抗１０４の他端は抵抗１
０５（抵抗値Ｒ５）の１端に接続し、抵抗１０５の他端
は時分割動作を制御する信号ＥＮで制御されるスイッチ
Ｓ２を介し入力信号ＩＮの電位（Ｖｉｎ）に接続してい
る。前記スイッチＳ０は抵抗分割電位（Ｖ２）が基準電
圧源１０２の出力電位（Ｖｒｅｆ）より高かったとき
（電圧比較器１０１の出力がＨレベル）に導通状態とな
りこの時の抵抗分割電位をＶ２Ｈとする。又スイッチＳ
０は抵抗分割電位（Ｖ２）が基準電圧源１０２の出力電
位（Ｖｒｅｆ）より低かったとき（電圧比較器１０１の
出力がＬレベル）に非導通状態となり、この時の抵抗分
割電位をＶ２Ｌとする。各状態における抵抗分割電位Ｖ
２Ｌ及びＶ２Ｈは次式で示される。
す。電圧比較器１０１の第１の入力に第１の基準電位を
基準とした基準電圧源１０２の出力電位（Ｖｒｅｆ）を
入力する。電圧比較動作時に第１の基準電位と入力信号
ＩＮの電位（Ｖｉｎ）との間を抵抗分割した抵抗分割電
位（Ｖ２）を電圧比較器１０１の第２の入力に接続して
いる。抵抗１０３（抵抗値Ｒ３）の１端は第１の基準電
位に接続しており、他端は抵抗分割の出力に接続してい
ると共に電圧比較器１０１の出力信号１１０により制御
されるスイッチＳ０で短絡される抵抗１０４（抵抗値Ｒ
４）の１端に接続している。抵抗１０４の他端は抵抗１
０５（抵抗値Ｒ５）の１端に接続し、抵抗１０５の他端
は時分割動作を制御する信号ＥＮで制御されるスイッチ
Ｓ２を介し入力信号ＩＮの電位（Ｖｉｎ）に接続してい
る。前記スイッチＳ０は抵抗分割電位（Ｖ２）が基準電
圧源１０２の出力電位（Ｖｒｅｆ）より高かったとき
（電圧比較器１０１の出力がＨレベル）に導通状態とな
りこの時の抵抗分割電位をＶ２Ｈとする。又スイッチＳ
０は抵抗分割電位（Ｖ２）が基準電圧源１０２の出力電
位（Ｖｒｅｆ）より低かったとき（電圧比較器１０１の
出力がＬレベル）に非導通状態となり、この時の抵抗分
割電位をＶ２Ｌとする。各状態における抵抗分割電位Ｖ
２Ｌ及びＶ２Ｈは次式で示される。
【０００３】 Ｖ２Ｈ＝Ｖｉｎ＊Ｒ３／（Ｒ３＋Ｒ４＋Ｒ５） Ｖ２Ｌ＝Ｖｉｎ＊Ｒ３／（Ｒ３＋Ｒ５） 入力信号の電位が高く、抵抗分割電位（Ｖ２）が基準電
圧源１０２の出力電位（Ｖｒｅｆ）より高い場合、電圧
比較器の出力を反転させるための入力電圧しきい値は前
記抵抗分割電位であるＶ２Ｌが基準電圧源１０２の出力
電位（Ｖｒｅｆ）に等しいときである。一方、入力電圧
が低く抵抗分割電位が基準電圧源１０２の出力電位（Ｖ
ｒｅｆ）より低い場合、電圧比較器出力１１０を反転さ
せるための入力しきい値は前記抵抗分割電位であるＶ２
Ｈが基準電圧源１０２の出力電位（Ｖｒｅｆ）と等しい
ときである。入力信号の電位（Ｖｉｎ）が基準となる第
１の基準電位から高くなるときの電圧比較器出力をＬレ
ベルからＨレベルへ反転させる為のしきい値をＶｉｎＨ
とし、入力信号の電位（Ｖｉｎ）が電圧比較器出力がＨ
レベルとなる十分高い電圧から低下し、電圧比較器出力
１１０をＨレベルからＬレベルに反転するしきい値をＶ
ｉｎＬとすると、ＶｉｎＬ、ＶｉｎＨは次式で示され
る。
圧源１０２の出力電位（Ｖｒｅｆ）より高い場合、電圧
比較器の出力を反転させるための入力電圧しきい値は前
記抵抗分割電位であるＶ２Ｌが基準電圧源１０２の出力
電位（Ｖｒｅｆ）に等しいときである。一方、入力電圧
が低く抵抗分割電位が基準電圧源１０２の出力電位（Ｖ
ｒｅｆ）より低い場合、電圧比較器出力１１０を反転さ
せるための入力しきい値は前記抵抗分割電位であるＶ２
Ｈが基準電圧源１０２の出力電位（Ｖｒｅｆ）と等しい
ときである。入力信号の電位（Ｖｉｎ）が基準となる第
１の基準電位から高くなるときの電圧比較器出力をＬレ
ベルからＨレベルへ反転させる為のしきい値をＶｉｎＨ
とし、入力信号の電位（Ｖｉｎ）が電圧比較器出力がＨ
レベルとなる十分高い電圧から低下し、電圧比較器出力
１１０をＨレベルからＬレベルに反転するしきい値をＶ
ｉｎＬとすると、ＶｉｎＬ、ＶｉｎＨは次式で示され
る。
【０００４】 ＶｉｎＬ＝Ｖｒｅｆ＊（Ｒ３＋Ｒ５）／Ｒ３ ＶｉｎＨ＝Ｖｒｅｆ＊（Ｒ３＋Ｒ４＋Ｒ５）／Ｒ３ 入力信号の電位（Ｖｉｎ）が第１の基準電位に等しいと
き電圧比較器の出力はＬレベルを出力し、抵抗１０４の
両端はスイッチＳ０により短絡され、電圧比較器の第２
の入力である抵抗分割電位はＶ２Ｌとなる。この状態か
ら入力信号の電位を高くしていくと電圧比較器出力１１
０の電位は電圧比較回路の第２の入力の電位である抵抗
分割電位Ｖ２Ｌが第１の入力である基準電圧源１０２の
出力電位（Ｖｒｅｆ）より大きくなったときにＬレベル
からＨレベルへ変化する。一旦、電圧比較器の出力が反
転すると抵抗１０４の両端を短絡するスイッチが非導通
状態となるため、電圧比較器の第２の入力の電位である
抵抗分割電位はＶ２Ｈになる。一旦、電圧比較器出力１
１０が反転すると電圧比較器の第２の入力の電位Ｖ２Ｈ
が第１の入力の電位（Ｖｒｅｆ）より小さくなるまで入
力信号電位（Ｖｉｎ）が小さくならないと電圧比較器出
力１１０は反転しＬレベルにならない。図５に信号入力
ＩＮの入力電位（Ｖｉｎ）に対する電圧比較器出力１１
０の出力レベル（Ｖｏｕｔ）の関係を示す電圧検出回路
特性図を示す。横軸が入力信号の入力電位（Ｖｉｎ）で
縦軸が電圧比較器出力１１０の出力電位（Ｖｏｕｔ）で
ある。ＶｏｕｔはＬレベルを０Ｖ、Ｈレベルを第２の電
源の電位ＶＤＤとしている。図５より明らかなように、
電圧検出回路の入出力特性はヒステリシス特性を有す
る。図６は入力信号として電源を用い、電源電圧低下検
出回路として用いたときの電源電圧電位と電圧比較器の
出力電位の関係を示す電源電圧低下検出回路特性図であ
る。
き電圧比較器の出力はＬレベルを出力し、抵抗１０４の
両端はスイッチＳ０により短絡され、電圧比較器の第２
の入力である抵抗分割電位はＶ２Ｌとなる。この状態か
ら入力信号の電位を高くしていくと電圧比較器出力１１
０の電位は電圧比較回路の第２の入力の電位である抵抗
分割電位Ｖ２Ｌが第１の入力である基準電圧源１０２の
出力電位（Ｖｒｅｆ）より大きくなったときにＬレベル
からＨレベルへ変化する。一旦、電圧比較器の出力が反
転すると抵抗１０４の両端を短絡するスイッチが非導通
状態となるため、電圧比較器の第２の入力の電位である
抵抗分割電位はＶ２Ｈになる。一旦、電圧比較器出力１
１０が反転すると電圧比較器の第２の入力の電位Ｖ２Ｈ
が第１の入力の電位（Ｖｒｅｆ）より小さくなるまで入
力信号電位（Ｖｉｎ）が小さくならないと電圧比較器出
力１１０は反転しＬレベルにならない。図５に信号入力
ＩＮの入力電位（Ｖｉｎ）に対する電圧比較器出力１１
０の出力レベル（Ｖｏｕｔ）の関係を示す電圧検出回路
特性図を示す。横軸が入力信号の入力電位（Ｖｉｎ）で
縦軸が電圧比較器出力１１０の出力電位（Ｖｏｕｔ）で
ある。ＶｏｕｔはＬレベルを０Ｖ、Ｈレベルを第２の電
源の電位ＶＤＤとしている。図５より明らかなように、
電圧検出回路の入出力特性はヒステリシス特性を有す
る。図６は入力信号として電源を用い、電源電圧低下検
出回路として用いたときの電源電圧電位と電圧比較器の
出力電位の関係を示す電源電圧低下検出回路特性図であ
る。
【０００５】入力信号電位（Ｖｉｎ）と抵抗１０５の間
のスイッチＳ２は比較動作時は導通状態であるが、非比
較動作時は非導通状態である。これは、消費電流削減を
目的とする他に、入力電圧が複数系列あったときの選択
用のスイッチ等に用いる事を目的としている。
のスイッチＳ２は比較動作時は導通状態であるが、非比
較動作時は非導通状態である。これは、消費電流削減を
目的とする他に、入力電圧が複数系列あったときの選択
用のスイッチ等に用いる事を目的としている。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の電圧検出回路を時分割で用いようとすると、
非比較動作時から比較動作時に変わる時、スイッチＳ２
が非導通状態から、導通状態に遷移する。非比較動作時
に、スイッチＳ２は非導通状態である為電圧比較器１０
１の第２の入力の電位は常に第１の基準電位となってい
る。非比較動作時からスイッチＳ２を導通状態にし、比
較動作時に遷移したとき、電圧比較器１０１の第２の入
力の電位（Ｖ２）は第１の基準電位から抵抗１０３・１
０４・１０５及びスイッチＳ２で決定する抵抗分割電位
に上昇する。よって非比較動作時から比較動作時へ遷移
したときの電圧比較器の第２の入力電位はＶ２Ｌにな
り、前回の比較動作時の出力結果が反映されないという
問題があった。
うな従来の電圧検出回路を時分割で用いようとすると、
非比較動作時から比較動作時に変わる時、スイッチＳ２
が非導通状態から、導通状態に遷移する。非比較動作時
に、スイッチＳ２は非導通状態である為電圧比較器１０
１の第２の入力の電位は常に第１の基準電位となってい
る。非比較動作時からスイッチＳ２を導通状態にし、比
較動作時に遷移したとき、電圧比較器１０１の第２の入
力の電位（Ｖ２）は第１の基準電位から抵抗１０３・１
０４・１０５及びスイッチＳ２で決定する抵抗分割電位
に上昇する。よって非比較動作時から比較動作時へ遷移
したときの電圧比較器の第２の入力電位はＶ２Ｌにな
り、前回の比較動作時の出力結果が反映されないという
問題があった。
【０００７】特に発振回路を内蔵する半導体集積回路で
は、発振開始電圧が発振停止電圧より高い為、電源電圧
低下検出回路の特性としては大きいヒステリシス幅を要
求する。時分割動作において前述の問題が生じると、ま
だ、発振を維持するに十分な電源電圧を供給しているに
もかかわらず、しきい値のＶｉｎＬとＶｉｎＨの間の電
位に低下した時に電源電圧低下検出回路の出力はＬレベ
ルとなり誤判定してしまうという課題を有する。
は、発振開始電圧が発振停止電圧より高い為、電源電圧
低下検出回路の特性としては大きいヒステリシス幅を要
求する。時分割動作において前述の問題が生じると、ま
だ、発振を維持するに十分な電源電圧を供給しているに
もかかわらず、しきい値のＶｉｎＬとＶｉｎＨの間の電
位に低下した時に電源電圧低下検出回路の出力はＬレベ
ルとなり誤判定してしまうという課題を有する。
【０００８】
【課題を解決するための手段】本発明の半導体集積回路
は外部信号により時分割動作が可能なヒステリシス特性
を有する電圧比較回路の入力に入力信号と第１の電位と
の間の分圧した電圧を供給する電圧検出回路において、
分圧を行う手段の両端がそれぞれ第１のスイッチ・第２
のスイッチを介し第１の電位・入力信号の電位とに接続
し、前記２つのスイッチの導通・非導通の制御は時分割
動作を制御する前記外部信号により行い、非動作状態か
ら動作状態に変化する時に第１のスイッチと第２のスイ
ッチの導通する順番を、時分割動作における１つ前の電
圧比較回路の出力で制御する事を特徴とする。
は外部信号により時分割動作が可能なヒステリシス特性
を有する電圧比較回路の入力に入力信号と第１の電位と
の間の分圧した電圧を供給する電圧検出回路において、
分圧を行う手段の両端がそれぞれ第１のスイッチ・第２
のスイッチを介し第１の電位・入力信号の電位とに接続
し、前記２つのスイッチの導通・非導通の制御は時分割
動作を制御する前記外部信号により行い、非動作状態か
ら動作状態に変化する時に第１のスイッチと第２のスイ
ッチの導通する順番を、時分割動作における１つ前の電
圧比較回路の出力で制御する事を特徴とする。
【０００９】
【作用】本発明の半導体集積回路によれば、外部より電
圧検出回路の動作・非動作を制御し、非動作時から動作
時に遷移するとき、前回の電圧検出回路の出力結果によ
り、第１の基準電位と入力信号の電位の間を分圧する手
段の両端のスイッチ１及びスイッチ２の導通順番を制御
する為、入力電圧が電圧比較回路出力の反転するヒステ
リシス幅の中にあっても正確に検出する事を可能とす
る。
圧検出回路の動作・非動作を制御し、非動作時から動作
時に遷移するとき、前回の電圧検出回路の出力結果によ
り、第１の基準電位と入力信号の電位の間を分圧する手
段の両端のスイッチ１及びスイッチ２の導通順番を制御
する為、入力電圧が電圧比較回路出力の反転するヒステ
リシス幅の中にあっても正確に検出する事を可能とす
る。
【００１０】
【発明の実施の形態】本発明の実施例である入力電圧検
出回路図を図１に示す。電圧比較器１０１の第１の入力
に第１の基準電位を基準とした基準電圧源１０２の出力
電位（Ｖｒｅｆ）を入力する。電圧比較動作時に第１の
基準電位と入力信号ＩＮの電位（Ｖｉｎ）との間を抵抗
分割した抵抗分割電位（Ｖ２）を電圧比較器１０１の第
２の入力に接続している。抵抗１０３（抵抗値Ｒ３）の
１端はスイッチＳ１を介し第１の基準電位に接続してお
り、他端は電圧比較器１０１の第２の入力に接続すると
共に電圧比較器１０１の出力信号１１０により制御され
るスイッチＳ０で短絡される抵抗１０４（抵抗値Ｒ４）
の１端に接続している。抵抗１０４の他端は抵抗１０５
（抵抗値Ｒ５）の１端に接続し、抵抗１０５の他端はス
イッチＳ２を介し入力信号ＩＮの電位（Ｖｉｎ）に接続
している。又電圧検出器１０２の出力１１０はスイッチ
制御部１１１に入力する。スイッチ制御部１１１は時分
割で電圧比較動作及び非動作を制御する外部入力信号Ｅ
Ｎを入力とし、比較動作時から非比較動作時に遷移する
直前の電圧比較器１０１の出力信号１１０を保持する機
能を有し、次に非比較動作時から比較動作時に遷移する
場合に保持していた信号に従い、スイッチＳ１及びスイ
ッチＳ２を順番に短絡させる短絡制御信号１１１ａ及び
１１１ｂを出力する。前記スイッチＳ０は抵抗分割電位
（Ｖ２）が基準電圧源１０２の出力電位（Ｖｒｅｆ）よ
り高かったとき（電圧比較器１０１の出力がＨレベル）
に導通状態となりこの時の抵抗分割電位をＶ２Ｈとす
る。又スイッチＳ０は抵抗分割電位（Ｖ２）が基準電圧
源１０２の出力電位（Ｖｒｅｆ）より低かったとき（電
圧比較器１０１の出力がＬレベル）に非導通状態とな
り、この時の抵抗分割電位をＶ２Ｌとする。各状態にお
ける抵抗分割電位Ｖ２Ｌ及びＶ２Ｈは次式で示される。
出回路図を図１に示す。電圧比較器１０１の第１の入力
に第１の基準電位を基準とした基準電圧源１０２の出力
電位（Ｖｒｅｆ）を入力する。電圧比較動作時に第１の
基準電位と入力信号ＩＮの電位（Ｖｉｎ）との間を抵抗
分割した抵抗分割電位（Ｖ２）を電圧比較器１０１の第
２の入力に接続している。抵抗１０３（抵抗値Ｒ３）の
１端はスイッチＳ１を介し第１の基準電位に接続してお
り、他端は電圧比較器１０１の第２の入力に接続すると
共に電圧比較器１０１の出力信号１１０により制御され
るスイッチＳ０で短絡される抵抗１０４（抵抗値Ｒ４）
の１端に接続している。抵抗１０４の他端は抵抗１０５
（抵抗値Ｒ５）の１端に接続し、抵抗１０５の他端はス
イッチＳ２を介し入力信号ＩＮの電位（Ｖｉｎ）に接続
している。又電圧検出器１０２の出力１１０はスイッチ
制御部１１１に入力する。スイッチ制御部１１１は時分
割で電圧比較動作及び非動作を制御する外部入力信号Ｅ
Ｎを入力とし、比較動作時から非比較動作時に遷移する
直前の電圧比較器１０１の出力信号１１０を保持する機
能を有し、次に非比較動作時から比較動作時に遷移する
場合に保持していた信号に従い、スイッチＳ１及びスイ
ッチＳ２を順番に短絡させる短絡制御信号１１１ａ及び
１１１ｂを出力する。前記スイッチＳ０は抵抗分割電位
（Ｖ２）が基準電圧源１０２の出力電位（Ｖｒｅｆ）よ
り高かったとき（電圧比較器１０１の出力がＨレベル）
に導通状態となりこの時の抵抗分割電位をＶ２Ｈとす
る。又スイッチＳ０は抵抗分割電位（Ｖ２）が基準電圧
源１０２の出力電位（Ｖｒｅｆ）より低かったとき（電
圧比較器１０１の出力がＬレベル）に非導通状態とな
り、この時の抵抗分割電位をＶ２Ｌとする。各状態にお
ける抵抗分割電位Ｖ２Ｌ及びＶ２Ｈは次式で示される。
【００１１】 Ｖ２Ｈ＝Ｖｉｎ＊Ｒ３／（Ｒ３＋Ｒ４＋Ｒ５） Ｖ２Ｌ＝Ｖｉｎ＊Ｒ３／（Ｒ３＋Ｒ５） 入力電圧が高く、抵抗分割電位が基準電圧源出力電位
（Ｖｒｅｆ）より高い場合、電圧比較器の出力を反転さ
せるための入力電圧しきい値は前記抵抗分割電位である
Ｖ２Ｌが基準電圧源出力電位（Ｖｒｅｆ）に等しいとき
である。一方、入力電圧が低く抵抗分割電位が基準電圧
源出力電位（Ｖｒｅｆ）より低い場合、電圧比較器出力
１１０を反転させるための入力しきい値は前記抵抗分割
電位であるＶ２Ｈが基準電圧源出力電位（Ｖｒｅｆ）と
等しいときである。入力信号の電位（Ｖｉｎ）が基準と
なる第１の基準電位から高くなるときの電圧比較器出力
をＬレベルからＨレベルへ反転させる為のしきい値をＶ
ｉｎＨとし、入力信号の電位（Ｖｉｎ）が電圧比較器出
力がＨレベルとなる十分高い電圧から低下し、電圧比較
器出力１１０をＨレベルからＬレベルに反転するしきい
値をＶｉｎＬとすると、ＶｉｎＬ、ＶｉｎＨは次式で示
される。
（Ｖｒｅｆ）より高い場合、電圧比較器の出力を反転さ
せるための入力電圧しきい値は前記抵抗分割電位である
Ｖ２Ｌが基準電圧源出力電位（Ｖｒｅｆ）に等しいとき
である。一方、入力電圧が低く抵抗分割電位が基準電圧
源出力電位（Ｖｒｅｆ）より低い場合、電圧比較器出力
１１０を反転させるための入力しきい値は前記抵抗分割
電位であるＶ２Ｈが基準電圧源出力電位（Ｖｒｅｆ）と
等しいときである。入力信号の電位（Ｖｉｎ）が基準と
なる第１の基準電位から高くなるときの電圧比較器出力
をＬレベルからＨレベルへ反転させる為のしきい値をＶ
ｉｎＨとし、入力信号の電位（Ｖｉｎ）が電圧比較器出
力がＨレベルとなる十分高い電圧から低下し、電圧比較
器出力１１０をＨレベルからＬレベルに反転するしきい
値をＶｉｎＬとすると、ＶｉｎＬ、ＶｉｎＨは次式で示
される。
【００１２】 ＶｉｎＬ＝Ｖｒｅｆ＊（Ｒ３＋Ｒ５）／Ｒ３ ＶｉｎＨ＝Ｖｒｅｆ＊（Ｒ３＋Ｒ４＋Ｒ５）／Ｒ３ 入力信号の電位（Ｖｉｎ）が第１の基準電位に等しいと
き電圧比較器の出力はＬレベルを出力し、抵抗１０４の
両端はスイッチＳ０により短絡され、電圧比較器の第２
の入力である抵抗分割電位はＶ２Ｌとなる。この状態か
ら入力信号の電位を高くしていくと電圧比較器出力１１
０の電位は電圧比較回路の第２の入力の電位である抵抗
分割電位Ｖ２Ｌが第１の入力である基準電圧源１０２の
出力電位Ｖｒｅｆより大きくなったときにＬレベルから
Ｈレベルへ変化する。一旦、電圧比較器の出力が反転す
ると抵抗１０４の両端を短絡するスイッチが非導通状態
となるため、電圧比較器の第２の入力の電位である抵抗
分割電位はＶ２Ｈになる。一旦、電圧比較器出力１１０
が反転すると電圧比較器の第２の入力の電位Ｖ２Ｈが第
１の入力の電位（Ｖｒｅｆ）より小さくなるまで入力信
号電位（Ｖｉｎ）が小さくならないと電圧比較器出力１
１０は反転しＬレベルにならない。
き電圧比較器の出力はＬレベルを出力し、抵抗１０４の
両端はスイッチＳ０により短絡され、電圧比較器の第２
の入力である抵抗分割電位はＶ２Ｌとなる。この状態か
ら入力信号の電位を高くしていくと電圧比較器出力１１
０の電位は電圧比較回路の第２の入力の電位である抵抗
分割電位Ｖ２Ｌが第１の入力である基準電圧源１０２の
出力電位Ｖｒｅｆより大きくなったときにＬレベルから
Ｈレベルへ変化する。一旦、電圧比較器の出力が反転す
ると抵抗１０４の両端を短絡するスイッチが非導通状態
となるため、電圧比較器の第２の入力の電位である抵抗
分割電位はＶ２Ｈになる。一旦、電圧比較器出力１１０
が反転すると電圧比較器の第２の入力の電位Ｖ２Ｈが第
１の入力の電位（Ｖｒｅｆ）より小さくなるまで入力信
号電位（Ｖｉｎ）が小さくならないと電圧比較器出力１
１０は反転しＬレベルにならない。
【００１３】図２に本発明におけるスイッチ制御部１１
１の１実施例である回路図を示す。前述のようにスイッ
チ制御部は電圧比較器の出力信号１１０及び、電圧比較
動作を時分割制御する外部信号ＥＮを入力とし、スイッ
チ１の短絡制御信号１１１ａ及びスイッチ２の短絡制御
信号１１１ｂを出力とする。電圧比較動作を行う時は外
部信号ＥＮはＨレベルとし、保持回路１２０はクロック
入力がＨレベルのときにデータ保持を行う為外部信号Ｅ
Ｎの反転信号を保持回路のクロック信号として入力して
いる。比較動作を制御する外部信号ＥＮ及び外部信号Ｅ
Ｎを遅延回路１２２で遅延させた信号の２本から１本を
選択する選択回路の選択信号は、スイッチＳ２を制御す
る短絡制御信号１１１ｂを出力する選択回路において前
記保持回路の正転出力を用い、正転出力がＨレベルのと
き外部信号ＥＮの信号を選択し、Ｌレベルのときは外部
入力信号ＥＮの遅延信号を選択する。スイッチＳ１を制
御する信号１１１ａを出力する選択回路の選択信号には
保持回路の反転出力を用い、反転出力がＨレベルのとき
外部信号ＥＮの遅延信号を選択し、Ｌレベルのときは外
部信号ＥＮの信号を選択する。
１の１実施例である回路図を示す。前述のようにスイッ
チ制御部は電圧比較器の出力信号１１０及び、電圧比較
動作を時分割制御する外部信号ＥＮを入力とし、スイッ
チ１の短絡制御信号１１１ａ及びスイッチ２の短絡制御
信号１１１ｂを出力とする。電圧比較動作を行う時は外
部信号ＥＮはＨレベルとし、保持回路１２０はクロック
入力がＨレベルのときにデータ保持を行う為外部信号Ｅ
Ｎの反転信号を保持回路のクロック信号として入力して
いる。比較動作を制御する外部信号ＥＮ及び外部信号Ｅ
Ｎを遅延回路１２２で遅延させた信号の２本から１本を
選択する選択回路の選択信号は、スイッチＳ２を制御す
る短絡制御信号１１１ｂを出力する選択回路において前
記保持回路の正転出力を用い、正転出力がＨレベルのと
き外部信号ＥＮの信号を選択し、Ｌレベルのときは外部
入力信号ＥＮの遅延信号を選択する。スイッチＳ１を制
御する信号１１１ａを出力する選択回路の選択信号には
保持回路の反転出力を用い、反転出力がＨレベルのとき
外部信号ＥＮの遅延信号を選択し、Ｌレベルのときは外
部信号ＥＮの信号を選択する。
【００１４】ここで、比較動作を制御する外部信号ＥＮ
が比較動作状態であるＨレベルのとき入力信号ＩＮの電
位が高く、電圧比較器の出力１１０がＨレベルを出力し
ていたとする。外部信号ＥＮがＨレベルからＬレベルに
遷移するとき（電圧比較動作状態から非動作状態へ遷
移）保持回路１２０の保持信号はＨレベルとなり入力信
号側のＩＮに接続するスイッチＳ２は外部信号ＥＮの信
号を選択し出力する。一方、第１の基準電位側に接続す
るＳ１は外部信号ＥＮの遅延信号を選択する事となる。
これは次に外部信号がＬレベルからＨレベルとなった
時、まずスイッチＳ２が短絡状態となり電圧比較器の第
２の入力に入力信号の電位を与え、通常動作時に得られ
る抵抗分割電位よりも高い電位を供給する事になる。ス
イッチＳ２が短絡になったあと、次にスイッチＳ１が短
絡状態となり電圧比較器の第２の入力電位は通常動作時
に与えられる抵抗分割電位が供給される。逆に比較動作
を制御する外部信号ＥＮが比較動作状態であるＨレベル
のとき入力信号ＩＮの電位が低く電圧比較器の出力１１
０がＬレベルを出力していたときに外部信号ＥＮがＨレ
ベルからＬレベルに遷移し、再びＬレベルからＨレベル
に遷移した場合、まずスイッチＳ１が短絡し、電圧比較
器の第２の入力には第１の基準電位が供給され、電圧比
較器の出力はＬレベルとなる。その後、スイッチＳ２が
短絡し電圧比較器の第２の入力電位は通常動作時に与え
られる抵抗分割電位が供給される。
が比較動作状態であるＨレベルのとき入力信号ＩＮの電
位が高く、電圧比較器の出力１１０がＨレベルを出力し
ていたとする。外部信号ＥＮがＨレベルからＬレベルに
遷移するとき（電圧比較動作状態から非動作状態へ遷
移）保持回路１２０の保持信号はＨレベルとなり入力信
号側のＩＮに接続するスイッチＳ２は外部信号ＥＮの信
号を選択し出力する。一方、第１の基準電位側に接続す
るＳ１は外部信号ＥＮの遅延信号を選択する事となる。
これは次に外部信号がＬレベルからＨレベルとなった
時、まずスイッチＳ２が短絡状態となり電圧比較器の第
２の入力に入力信号の電位を与え、通常動作時に得られ
る抵抗分割電位よりも高い電位を供給する事になる。ス
イッチＳ２が短絡になったあと、次にスイッチＳ１が短
絡状態となり電圧比較器の第２の入力電位は通常動作時
に与えられる抵抗分割電位が供給される。逆に比較動作
を制御する外部信号ＥＮが比較動作状態であるＨレベル
のとき入力信号ＩＮの電位が低く電圧比較器の出力１１
０がＬレベルを出力していたときに外部信号ＥＮがＨレ
ベルからＬレベルに遷移し、再びＬレベルからＨレベル
に遷移した場合、まずスイッチＳ１が短絡し、電圧比較
器の第２の入力には第１の基準電位が供給され、電圧比
較器の出力はＬレベルとなる。その後、スイッチＳ２が
短絡し電圧比較器の第２の入力電位は通常動作時に与え
られる抵抗分割電位が供給される。
【００１５】上記の動作において、非動作時から動作時
に遷移するときには必ず、以前の電圧比較器の出力結果
と同一の出力が得られるようになり、入力信号の電圧比
較器出力を反転させるしきい値を連続動作しているとき
と同等の電位に維持する事が可能である。
に遷移するときには必ず、以前の電圧比較器の出力結果
と同一の出力が得られるようになり、入力信号の電圧比
較器出力を反転させるしきい値を連続動作しているとき
と同等の電位に維持する事が可能である。
【００１６】図２に本発明におけるスイッチ制御部１１
１の第２の実施例である回路図を示す。入力信号と出力
信号の端子は図２と同一である。図２に対し異なるの
は、保持回路１２０の正転出力及び反転出力と外部信号
ＥＮで各々論理和をとり、スイッチＳ２の制御信号１１
１ｂ及びスイッチＳ１の制御信号１１１ａを出力してい
る点である。外部信号ＥＮがＨレベルのときはスイッチ
Ｓ２及びスイッチＳ１を短絡とし、外部信号ＥＮがＬレ
ベルのときは保持回路の正転・反転出力のうち、Ｈレベ
ルを出力するどちらか一方に対応するスイッチの制御信
号のみ短絡信号を出力する。外部信号ＥＮがＬレベルか
らＨレベルに遷移するときのスイッチ制御の順番は基本
的に図２と同一となる。本回路は図２に比べ小さい回路
規模で実現可能である。
１の第２の実施例である回路図を示す。入力信号と出力
信号の端子は図２と同一である。図２に対し異なるの
は、保持回路１２０の正転出力及び反転出力と外部信号
ＥＮで各々論理和をとり、スイッチＳ２の制御信号１１
１ｂ及びスイッチＳ１の制御信号１１１ａを出力してい
る点である。外部信号ＥＮがＨレベルのときはスイッチ
Ｓ２及びスイッチＳ１を短絡とし、外部信号ＥＮがＬレ
ベルのときは保持回路の正転・反転出力のうち、Ｈレベ
ルを出力するどちらか一方に対応するスイッチの制御信
号のみ短絡信号を出力する。外部信号ＥＮがＬレベルか
らＨレベルに遷移するときのスイッチ制御の順番は基本
的に図２と同一となる。本回路は図２に比べ小さい回路
規模で実現可能である。
【００１７】上記本発明の実施形態についての入出力の
極性は１例であり特に規定するものではない。また、ヒ
ステリシス特性を実現する為の手段についても規定すべ
きものではない。本発明はヒステリシス特性を有する電
圧検出回路を時分割動作する場合、比較器への入力に接
続する抵抗分割網の両端にスイッチを有し、スイッチの
短絡制御を１つ前の比較動作時得られた出力により、各
スイッチの短絡順番を制御し、電圧比較器の出力を反転
させる入力信号のしきい値に連続性を持たせるものであ
る。
極性は１例であり特に規定するものではない。また、ヒ
ステリシス特性を実現する為の手段についても規定すべ
きものではない。本発明はヒステリシス特性を有する電
圧検出回路を時分割動作する場合、比較器への入力に接
続する抵抗分割網の両端にスイッチを有し、スイッチの
短絡制御を１つ前の比較動作時得られた出力により、各
スイッチの短絡順番を制御し、電圧比較器の出力を反転
させる入力信号のしきい値に連続性を持たせるものであ
る。
【００１８】
【発明の効果】以上述べたように本発明によれば、入力
信号の分圧を行う分圧手段の両端がそれぞれ第１のスイ
ッチ・第２のスイッチを介し第１の基準電位・入力信号
の電位とに接続し、前記２つのスイッチの導通・非導通
の制御は時分割動作を制御する外部信号により行い非導
通状態から導通状態に変化する時に第１のスイッチと第
２のスイッチの制御信号により導通状態へ変化させる順
番を、時分割動作における１つ前の電圧比較回路の出力
で制御する為、電圧比較器の出力を反転するための入力
信号のしきい値電圧を時分割動作の１つ前の動作時の最
終的なしきい値電圧と等しくする事が可能となり、ヒス
テリシス幅の間に相当する入力電圧が入力されても正常
に動作する事ができる。
信号の分圧を行う分圧手段の両端がそれぞれ第１のスイ
ッチ・第２のスイッチを介し第１の基準電位・入力信号
の電位とに接続し、前記２つのスイッチの導通・非導通
の制御は時分割動作を制御する外部信号により行い非導
通状態から導通状態に変化する時に第１のスイッチと第
２のスイッチの制御信号により導通状態へ変化させる順
番を、時分割動作における１つ前の電圧比較回路の出力
で制御する為、電圧比較器の出力を反転するための入力
信号のしきい値電圧を時分割動作の１つ前の動作時の最
終的なしきい値電圧と等しくする事が可能となり、ヒス
テリシス幅の間に相当する入力電圧が入力されても正常
に動作する事ができる。
【００１９】本発明を発振回路を含む電池駆動の半導体
集積回路に電源電圧低下検出回路として用いたときは、
あらかじめ設定した動作下限電圧（発振停止電圧よりは
大きい）まで正常に時分割動作を行い電圧が低下してい
ない事を検出する事が可能となり、電池寿命を正確に判
断する事を可能とする効果を有する。
集積回路に電源電圧低下検出回路として用いたときは、
あらかじめ設定した動作下限電圧（発振停止電圧よりは
大きい）まで正常に時分割動作を行い電圧が低下してい
ない事を検出する事が可能となり、電池寿命を正確に判
断する事を可能とする効果を有する。
【図１】 本発明の実施例を示す電圧検出回路図。
【図２】 本発明の実施例におけるスイッチ制御部の第
１例である回路図。
１例である回路図。
【図３】 本発明の実施例におけるスイッチ制御部の第
２例である回路図。
２例である回路図。
【図４】 従来例を示す電圧検出回路図。
【図５】 電圧検出回路の特性図。
【図６】 電源電圧低下検出回路の特性図。
１０１ ・・ 電圧比較器 １０２ ・・ 基準電圧源 １０３〜１０５ ・・ 抵抗 Ｓ０〜Ｓ２ ・・ スイッチ １１０ ・・ 電圧比較器の出力信号 １１１ ・・ スイッチ制御部 １１１ａ ・・ スイッチＳ１の短絡制御信号 １１１ｂ ・・ スイッチＳ２の短絡制御信号 １２０ ・・ 保持回路 １２２ ・・ 遅延回路
Claims (2)
- 【請求項１】外部信号により時分割動作が可能なヒステ
リシス特性を有する電圧比較回路の入力に入力信号と第
１の電位との間の分圧した電圧を供給する電圧検出回路
において、分圧を行う手段の両端がそれぞれ第１のスイ
ッチ・第２のスイッチを介し第１の電位・入力信号の電
位とに接続し、前記２つのスイッチの導通・非導通の制
御は時分割動作を制御する前記外部信号により行い、非
動作状態から動作状態に変化する時に第１のスイッチと
第２のスイッチの導通する順番を、時分割動作における
１つ前の電圧比較回路の出力で制御する事を特徴とする
半導体集積回路。 - 【請求項２】第１の電位を基準とする２つの電位の比較
を行う電圧比較器の第１の入力に前記第１の電位を基準
とする電圧比較の基準となる第２の電位を供給し、前記
第１の電位を基準とする電圧比較すべき入力信号の電位
を抵抗分割し抵抗分割電位を前記電圧比較器の第２の入
力に供給し、前記抵抗分割の分割比を前記電圧比較回路
の出力の状態により制御し前記電圧比較器の出力の変化
点に対応する入力信号の電位はヒステリシス特性を有
し、入力信号の電圧比較動作を外部信号により時分割で
制御する手段を有する入力電圧検出回路において、前記
抵抗分割を行う抵抗網の両端がそれぞれ第１のスイッチ
・第２のスイッチを介し第１の電位・入力信号の電位と
に接続し、前記２つのスイッチの導通・非導通の制御は
時分割動作を制御する前記外部信号により行い非導通状
態から導通状態に変化する時に第１のスイッチと第２の
スイッチの制御信号により導通状態へ変化させる順番
を、時分割動作における１つ前の電圧比較回路の出力で
制御する事を特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10284602A JP2000111589A (ja) | 1998-10-06 | 1998-10-06 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10284602A JP2000111589A (ja) | 1998-10-06 | 1998-10-06 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000111589A true JP2000111589A (ja) | 2000-04-21 |
Family
ID=17680591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10284602A Withdrawn JP2000111589A (ja) | 1998-10-06 | 1998-10-06 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000111589A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1235348A1 (en) * | 2001-02-14 | 2002-08-28 | Siemens Aktiengesellschaft | Hysteresis circuit |
| EP1717662A1 (en) * | 2005-04-29 | 2006-11-02 | Emma Mixed Signal C.V. | Supervisory and control circuit and operation method thereof |
| CN108663622A (zh) * | 2017-03-30 | 2018-10-16 | 深圳市理邦精密仪器股份有限公司 | 电池组电压测量电路及电压测量系统 |
| JP2019203851A (ja) * | 2018-05-25 | 2019-11-28 | エイブリック株式会社 | ボルテージディテクタ |
-
1998
- 1998-10-06 JP JP10284602A patent/JP2000111589A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1235348A1 (en) * | 2001-02-14 | 2002-08-28 | Siemens Aktiengesellschaft | Hysteresis circuit |
| EP1717662A1 (en) * | 2005-04-29 | 2006-11-02 | Emma Mixed Signal C.V. | Supervisory and control circuit and operation method thereof |
| CN108663622A (zh) * | 2017-03-30 | 2018-10-16 | 深圳市理邦精密仪器股份有限公司 | 电池组电压测量电路及电压测量系统 |
| JP2019203851A (ja) * | 2018-05-25 | 2019-11-28 | エイブリック株式会社 | ボルテージディテクタ |
| CN110531143A (zh) * | 2018-05-25 | 2019-12-03 | 艾普凌科有限公司 | 电压检测器 |
| US10914761B2 (en) | 2018-05-25 | 2021-02-09 | Ablic Inc. | Voltage detector |
| JP7131965B2 (ja) | 2018-05-25 | 2022-09-06 | エイブリック株式会社 | ボルテージディテクタ |
| TWI808173B (zh) * | 2018-05-25 | 2023-07-11 | 日商艾普凌科有限公司 | 電壓偵測器 |
| CN110531143B (zh) * | 2018-05-25 | 2023-07-18 | 艾普凌科有限公司 | 电压检测器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5347170A (en) | Semiconductor integrated circuit having a voltage stepdown mechanism | |
| JP4972647B2 (ja) | 適応型入力セル回路 | |
| US5262705A (en) | IC device for drive control of small hard disk drive unit | |
| JPH07261883A (ja) | 電源制御用半導体集積回路装置 | |
| JP4497742B2 (ja) | 電圧検出回路 | |
| JP2001067133A (ja) | 電源回路 | |
| JP2000111589A (ja) | 半導体集積回路 | |
| US9083384B2 (en) | Microcomputer system | |
| JP4254683B2 (ja) | コンパレータ切替え回路 | |
| JP2974104B2 (ja) | インテリジェントパワスイッチ用回路 | |
| CN110690689B (zh) | 过电流保护装置及方法 | |
| JPH07107771A (ja) | モータ駆動装置 | |
| US20230008237A1 (en) | Switch device, current determination method and computer program | |
| JP2009281825A (ja) | 電圧検出回路及び電圧検出方法 | |
| JPH09107278A (ja) | ゼロクロスシュミット回路 | |
| JPH05291957A (ja) | 比較基準切換スイッチ付ワンチップ・コンパレータ | |
| JPH0229117A (ja) | リセット回路 | |
| KR0153050B1 (ko) | Rc 저역필터의 충/방전시간 감축회로 | |
| JPH08292227A (ja) | 終端回路 | |
| JPWO2002047268A1 (ja) | ドライバ回路 | |
| JPH06105481A (ja) | 電圧検出回路 | |
| JPH0758894B2 (ja) | 電気回路装置 | |
| JPH04313070A (ja) | 電源電圧検出回路 | |
| JP2001337728A (ja) | 電圧検出装置 | |
| JPH04270969A (ja) | Ｉｃ回路の入力インピーダンス測定回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |