KR0153050B1 - Rc 저역필터의 충/방전시간 감축회로 - Google Patents

Rc 저역필터의 충/방전시간 감축회로 Download PDF

Info

Publication number
KR0153050B1
KR0153050B1 KR1019950047224A KR19950047224A KR0153050B1 KR 0153050 B1 KR0153050 B1 KR 0153050B1 KR 1019950047224 A KR1019950047224 A KR 1019950047224A KR 19950047224 A KR19950047224 A KR 19950047224A KR 0153050 B1 KR0153050 B1 KR 0153050B1
Authority
KR
South Korea
Prior art keywords
comparator
pass filter
switch
low pass
charge
Prior art date
Application number
KR1019950047224A
Other languages
English (en)
Other versions
KR970055045A (ko
Inventor
윤흥석
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950047224A priority Critical patent/KR0153050B1/ko
Publication of KR970055045A publication Critical patent/KR970055045A/ko
Application granted granted Critical
Publication of KR0153050B1 publication Critical patent/KR0153050B1/ko

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/02Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries for charging batteries from ac mains by converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Networks Using Active Elements (AREA)

Abstract

본 발명은 RC 저역필터를 사용한 시스템에서 필터양단의 전압차감지에 의해 그 감지결과에 따라 마이크로프로세서나 외부 스위치를 이용하여 그 시정수를 제어함으로써 충/방전속도를 가속시켜 시험시간을 단축할 수 있는 RC 저역필터의 충/방전시간 감축회로에 관한 것인 바, 그 특징은 RC 저역필터(10)의 양단 전압차를 감지하여 그 감지신호 및 외부제어데이터(DATA)에 따라 상기 RC 저역필터의 시정수를 제어하기 위한 개폐신호(S1∼S4)를 발생시키는 스위치 제어회로(20)와, 상기 스위치 제어회로의 출력에 따라 RC 저역필터의 캐패시터에 강제로 충/방전 경로를 형성하는 충/방전경로 스위치 회로(30)로 구성함에 있다.

Description

RC 저역필터의 충/방전시간 감축회로
제1도는 종래의 RC 저역필터의 일예를 보인 회로도.
제2도는 본 발명에 의한 RC 저역필터의 충/방전시간 감축회로의 블럭도.
제3도 및 제4도는 본 발명에 의한 RC 저역필터의 충/방전시간 감축회로의 실시예도.
제5도는 본 발명에 의한 직류 입력전압(Vin)의 변화에 따른 각 부분의 동작을 도표화하여 나타낸 참고도.
* 도면의 주요부분에 대한 부호의 설명
10 : RC 저역필터 20 : 스위치 제어수단
30 : 충/방전경로 형성수단 COP1∼COP4 : 비교기
OP1∼OP3 : 오피앰프 SW1∼SW4 : 스위치
S1∼S4 : 스위치 개폐 신호 INV1∼INV5 : 인버터
DC BIAS : 비교기 임계전압 VCC : 비교기 최고전압
DATA : 외부 제어데이터 Vin : 직류 입력전압
Vout : 출력전압 Va∼Ve : 노드전압
본 발명은 RC 저역필터의 충/방전회로에 관한 것으로서, 보다 상세하게는 RC 저역필터를 사용한 시스템에서 필터양단의 전압차 감지에 의해 그 감지결과에 따라 마이크로 프로세서나 외부 스위치를 이용하여 그 시정수를 제어함으로써 충/방전속도를 가속시켜 시험시간을 단축할 수 있는 RC 저역필터의 충/방전시간 감축회로에 관한 것이다.
종래에는 제1도에서와 같이 다수의 오피앰프(OP1∼OP3)와 저항(R1∼R3)으로 이루어지는 임의의 시험 경로내에 저항(R3)과 캐패시터(C1)와 같은 RC 저역필터(10)를 사용한 경우, 입력단자에 인가되는 입력전압(Vin)의 변화에 대해 출력단자에 나타나는 출력전압(Vout)은 상기 RC 저역필터(10)가 갖는 시정수에 따라 시간 지연을 갖는다. 이는 입력전압이 커지거나 작아질때 RC 저역필터(10)의 캐패시터(C1)가 충/방전을 해야 하는데, 상기와 같은 종래의 회로는 그 충/방전 경로가 존재하지 않기 때문에 RC 저역필터가 갖는 시정수에 따라 그 지연값이 차이가 있을 수 있으나 만일 시정수가 큰 경우에는 회로전체에 매우 큰 시간지연을 발생시키게 되므로 시스템 시험에 많은 시간을 소요하게 되는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 본 발명의 목적은 임의의 시험경로내에서 RC 저역필터를 이루고 있는 캐패시터가 입력값의 변화에 대해 빠른 시간에 충/방전을 할 수 있도록 강제경로를 만들어 주어 그 시간 지연을 최소화시킴으로써, 시스템 시험시 생기는 시간 손실을 줄여 시험 경비를 절감할 수 있는 RC 저역필터의 충/방전시간 감축회로를 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 RC 저역필터의 충/방전시간 감축회로의 특징은 RC 저역필터의 양단 전압차를 감지하여 그 감지신호 및 외부 제어신호에 따라 상기 RC 저역필터의 시정수 제어를 위한 스위치 개폐신호를 발생시키는 스위치 제어회로와, 상기 스위치 제어회로의 출력에 따라 RC 저역필터의 캐패시터에 강제충/방전 경로를 형성시키는 충/방전경로 스위치회로로 구성함에 있다.
이하, 본 발명에 따른 RC 저역필터의 충/방전시간 감축회로의 바람직한 하나의 실시예에 대하여 도면을 참고하여 상세히 설명하면 다음과 같다.
제2도는 본 발명에 따른 RC 저역필터의 충/방전시간 감축회로의 블럭도로서, 도면에 도시된 바와 같이 RC 저역필터 (10)의 양단 전압차를 감지하여 그 감지신호 및 외부 제어데이터(DATA)에 따라 상기 RC 저역필터의 시정수를 제어하기 위한 스위치 개폐신호 (S1∼S4)를 발생시키는 스위치 제어회로(20)와, 상기 스위치 제어회로의 출력에 따라 RC 저역필터의 캐패시터에 강제로 충/방전 경로를 형성하는 충/방전경로 스위치회로 (30)로 구성함에 바람직하다.
제3도 및 제4도는 본 발명에 의한 RC 저역필터의 충/방전시간 감축회로의 실시예도로서, 도면에 도시된 바와 같이 상기 스위치 제어회로(20)는 시스템내에 사용되는 마이크로프로세서나 혹은 수동으로 직접 보오드상에서 스위치 패턴을 통해 입력되어 회로 전체의 동작모드를 설정하는 외부 제어데이터(DATA)를 반전시키기 위한 인버터(1NV1)와, 비교기 동작을 위한 최고 전압(VCC)과 임계 전압(DC BIAS: 직류 바이어스 전압)을 각각 외부 제어데이터(DATA)에 따라 선택적으로 비교기로 공급하기 위한 제1 스위치(SW1) 및 제2스위치(SW2)와, 상기 두 스위치를 통해 공급되는 전압을 비반전단자(+)의 입력으로 하여 RC 저역필터의 캐패시터 충/방전 시간 후반에 저항 양단의 전압이 같아져 감지 출력이 저하되는 것을 보상하는 제1 비교기(COP1) 및 제2비교기(COP2)와, RC 저역필터(10)의 저항(R3) 양단에 각각의 두 입력단자(+)(-)가 서로 반대로 연결되어 그 전압차에 따라 각각의 비교출력을 만들어내는 제3비교기(COP3) 및 제4 비교기(COP4)와, 상기 제1비교기 또는 제3비교기의 출력과 제2비교기 또는 제4비교기의 출력을 각각의 스위치 개폐신호(S1-S4)로 만들어 전달하기 위한 다수의 인버터(1NV2-1NV5)로 구성하며, 충/방전경로 스위치회로(30)는 상기 제1 비교기 또는 제3비교기의 출력과 상기 제2비교기 또는 제4비교기의 출력으로 각각 스위칭 동작이 제어되어 상기 RC 저역필터(10)에 방전경로를 강제로 연결하거나 차단하는 제3스위치(SW3) 및 충전 경로를 강제로 연결하거나 차단하는 제4스위치(SW4)와, 상기 RC 저역필터(10)와 제3 스위치(SW3) 및 제4스위치(SW4)에 양단이 연결되어 상기 RC 저역필터 캐패시터 충/방전 경로를 형성하는 저항(R4)으로 구성함이 바람직하다.
제5도는 본 발명에 의한 직류 입력전압(Vin)의 변화에 따른 각 부분의 동작을 도표화하여 나타낸 것으로서, 도표에서 H는 논리 하이레벨을 나타내고 L은 논리 로우레벨을 나타내며, 외부 제어데이터(DATA)는 논리 로우레벨일 경우를 예로 들어 표시하고 있다.
이상에서와 같은 구성을 참고하여 본 발명에 따른 RC 저역필터의 충/방전시간 감축회로의 동작을 설명하면 다음과 같다.
본 발명에 따른 전체적인 동작은 입력인 데이터 입력단자를 통해 외부에서 본 회로의 동작을 제어하며 다음의 두 모드로 동작시키게 되는데, 외부에서 입력되는 외부 제어데이터(DATA)가 하이레벨이면 시험시간 감축회로가 동작하지 않는 모드이고, 외부 제어데이터(DATA)가 로우레벨이면 시험시간 감축회로가 동작하는 모두가 된다.
먼저, 외부 제어데이터(DATA)가 하이레벨인 경우(즉, 시스템 시험모드가 아닌 경우)는 제1 스위치(SW1)가 온되고 제2 스위치(SW2)가 오프되어 Vc노드에는 비교기 동작에 사용되는 최고 전압인 동작 최고전압(VCC)이 인가된다. 따라서 제3 비교기(COP3)와 제4비교기(COP4)의 각 양단 입력차이보다 제1비교기(COP1)와 제2비교기(COP2)의 양단 입력차이가 크기 때문에 그 출력은 하이가 되고 그 결과 인버터(1NV2-1NV5)를 통해 전달되는 스위치 개폐신호(S1-S4)에 의해 제3스위치(SW3)와 제4스위치(SW4)는 오프되어 출력 전압(Vout)과 Va사이에 저항(R4)이 인가되지 않게 되므로 강제충/방전 경로는 존재하지 않는 평상시 시험시스템 동작 모드가 된다.
다음으로 외부 제어데이터(DATA)가 로우레벨인 경우(즉, 시스템 시험모드인 경우)는 제1스위치(SW1)가 오프되고 제2스위치(SW2)가 온되어 Vc노드의 전압은 주변의 회로에서 인가되는 직류 바이어스 전압(DC BIAS)이 인가된다. 여기서 직류 바이어스 전압(DC BIAS)은 제1비교기(COP1)와 제2비교기(COP2)의 비반전 입력단자에 인가되는 전압으로서 이는 RC 저역필터(10)의 캐패시터 충/ 방전이 끝나갈 때 제3비교기(COP3)와 제4비교기(COP4)가 그 양단에 설정되는 전압차이가 작아져 그 출력이 불분명하여 제3스위치(SW3)와 제4스위치(SW4)의 상태를 고정시키기 어려우므로 이를 보상하기 위해 Vc노드에 가해지는 전압이다.
이 전압은 작지만 비교기 동작을 위한 임계전압보다는 큰 전압을 걸어줌으로써, 위와 같은 경우 제3비교기(COP3)와 제4비교기(COP4)대신에 제1 비교기(COP1)와 제2비교기(COP2)를 동작시켜 제3스위치(SW3)외 제4스위치(SW4)를 확실히 오프시킬 수 있게 된다. 이와 같이 직류 바이어스 전압(DC BIAS)이 제1비교기(COP1)와 제2비교기(COP2)에 인가되는 상태에서는 본 발병에 의한 시간 감축회로의 동작을 직류 입력전압(Vin)이 로우레벨을 유지하는 경우와 로우레벨에서 하이레벨로 천이되는 경우와 하이레벨을 유지하는 경우와 하이레벨에서 로우레벨로 천이되는 경우의 4가지 상태에 대하여 구분하여 설명할 수 있다.
첫째로 직류 입력전압(Vin)이 로우상태일 때는 RC 저역필터의 캐패시터의 방전이 끝나 충/방전 경로가 필요 없는 상태로서, 저항(R3)양단에 낮은 전압(Vout-Vb=0)이 걸려 제3비교기(SW3)와 제4비교기(SW4) 앙단의 전압차가 없는 상태이고 Vc노드에는 직류 바이어스전압(DC BIAS)이 인가되어서 제1비교기(COP1)와 제2비교기(COP2)에 의해 Vd노드와 Ve노드는 하이가 되므로 인버터(INV2-INV5)를 거쳐 만들어지는 스위치 개폐신호는 S1는 로우, S2는 하이, S3은 로우, S4는 하이가 되어 제3스위치(SW3)과 제4스위치(SW4)는 모두 오프이다. 따라서 저항은 회로내에 인가되지 않게 된다.
둘째로 직류 입력전압(Vin)이 로우상태에서 하이상태로 트리거되는 경우를 보면, 상기 첫째 단계에서 출력전압(Vout)은 낮은 상태를 유지하고 있다가 직류 입력전압(Vin)이 큰 전압으로 상승하면 RC 저역필터(10)의 캐패시터(CI)가 갖는 긴 충전시간 때문에 매우 느리게 상승한다. 따라서 제3비교기(COP3)와 제4비교기(COP4)의 각 양 입력단자간에는 전압차가 발생하게 되고 이는 제1비교기(COP1)와 제2비교기(COP2)의 양 입력단자의 전압차보다 크다. 이로 인해 제3비교기(COP3)에 의해 인버터(INV2, INV3)를 거쳐 만들어지는 스위치 개폐신호는 S1은 로우, S2는 하이가 되고, 제4비교기(COP4)에 의해 인버터(INV4,INV5)를 거쳐 만들어지는 스위치 개폐신호는 S3은 하이, S4는 로우가 되므로 제3스위치(SW3)는 오프되고 제4스위치(SW4)만이 온된다. 따라서 출력전압(Vout)과 Va사이에는 강제적으로 저항(R4)이 연결되어 RC 저역필터(10)에는 캐패시터(C1)에 충전 전류를 공급하는 충전경로가 형성된다.
셋째로 직류 입력전압(Vin)이 하이상태일 때는 RC 저역필터(10)의 캐패시터(C1)의 충전이 끝나 충/방전 경로가 필요 없는 상태로서, 저항(R3)양단에 낮은 전압(Vout-Vb =0)이 걸려 제3비교기(COP3)와 제4비교기(COP4) 양단의 전압차가 없는 상태이고, Vc노드에는 직류 바이어스전압(DC BIAS)이 인가되어서 제1비교기(COP1)와 제2비교기(COP2)에 의해 Vd노드와 Ve노드는 하이가 되므로 인버터(INV2-INV5)를 거쳐 만들어지는 스위치 개폐신호는 S1은 로우, S2는 하이, S3은 로우, S4는 하이가 되어 제3스위치(SW3)과 제4스위치(SW4)는 모두 오프이다. 따라서 저항은 회로내에 인가되지 않게 된다.
넷째는 직류 입력전압(Vin)이 하이상태에서 로우상태로 트리거되는 경우를 보면, 상기 셋째 단계에서 출력전압(Vout)은 높은 상태를 유지하고 있다가 직류 입력전압(Vin)이 낮은 전압으로 떨어지면 RC저역필터(10)의 캐패시터(C1)가 갖는 긴 방전시간 때문에 매우 느리게 떨어진다. 따라서 제3비교기(COP3)와 제4비교기(COP4)의 각 양 입력단자간에는 전압차가 발생하게 되고 이는 제1비교기(COP1)와 제2비교기(COP2)의 양 입력단자간의 전압차보다 크다. 이로 인해 제3비교기(COP3)에 의해 인버터(INV2,INV3)를 거쳐 만들어지는 스위치 개폐신호는 S1은 하이, S2는 로우가 되고, 제4비교기(COP4)에 의해 인버터(INV4,INV5)를 거쳐 만들어지는 스위치 개폐신호는 S3은 로우, S4는 하이가 되므로 제3스위치(SW3)만이 온되고 제4스위치(SW4)는 오프된다. 따라서 출력전압(Vout)과 Va사이에는 강제적으로 저항(R4)이 연결되어 RC 저역필터(10)에는 캐패시터(C1)에 방전 전류를 흐르게 하는 방전 경로가 형성된다.
이상에서와 같이 본 발명에 따른 RC 저역필터의 충/방전시간 감축회로에 의하면 위의 4가지의 동작이 입력의 변화에 따라 자동적으로 충/방전 경로를 만들어줌으로써 시스템 생산시 이를 이용하면 시험 시간을 대폭 줄일 수 있을 뿐만 아니라, 본 발명의 회로는 시스템의 시험외에도 직류 바이어스 전압을 이용하여 설계자가 원하는 임의 범위로 값을 정하게 되면 범위내의 직류 입력은 그냥 통과되고 그 이상의 직류 레벨이 들어오는 경우만 본 발명의 회로가 동작하여 시스템이 빠른 속도로 따라갈 수 있도록 할 수가 있으며, 또한 저항의 값을 조절하게 되면 RC필터의 시정수를 제어할 수 있기 때문에 이러한 특성이 요구되는 곳에서도 이용가능하게 되는 유용함이 있다.
또한, 제4도에 도시된 바와 같이 충/방전 경로 스위치 회로(30)의 제3,4 스위치(SW3)(SW4)에 서로 다른 저항값을 가진 저항(R4)(R5)을 연결하는 충전시간과 방전시간을 서로 다르게 제어할 수 있다.

Claims (4)

  1. RC 저역필터의 양단 전압차를 감지하여 그 감지신호 및 외부 제어신호에 따라 상기 RC 저역필터의 시정수 제어를 위한 스위치 개폐신호를 발생시키는 스위치 제어회로(20)와, 상기 스위치 제어회로 출력에 따라 스위칭되어 RC 저역필터의 캐패시터 강제충/방전 경로를 형성하는 충/방전경로 스위치회로(3)로 구성함을 특징으로 하는 RC 저역필터의 충/방전시간 감축회로.
  2. 상기 스위치 제어회로(20)는 회로 전체의 동작모드를 설정하는 외부 제어데이터(DATA)를 반전시키기 위한 인버터(INV1)와, 비교기 동작을 위한 최고 전압(VCC)과 임계 전압(DC BIAS)을 각각 외부 제어데이터(DATA)에 따라 선택적으로 비교기로 공급하기 위한 제1스위치(SW1) 및 제2스위치(SW2)와, 상기 두 스위치를 통해 공급되는 전압을 비반전단자(+)의 입력으로 하여 RC 저역필터의 캐패시터 충/방전 시간 후반에 저항 양단의 전압이 같아져 감지 출력이 저하되는 것을 보상하는 제1비교기(COP1) 및 제2비교기(COP2)와, RC 저역필터(10)의 저항(R3) 양단에 각각의 두 입력단자(+)(-)가 서로 반대로 연결되어 그 전압차에 따라 각각의 비교출력을 만들어내는 제3비교기(COP3) 및 제4비교기(COP4)와, 상기 제1비교기 또는 제3비교기의 출력과 제2비교기 또는 제4비교기의 출력을 각각의 스위치 개폐신호(S1-S4)로 만들어 전달하기 위한 다수의 인버터(INV2-INV5)로 구성함을 특징으로 하는 RC 저역필터의 충/방전시간 감축회로.
  3. 제1항에 있어서, 상기 충/방전경로 스위치회로(30)는 상기 제1비교기 또는 제3비교기의 출력과 상기 제2비교기 또는 제4비교기의 출력으로 각각 스위칭 동작이 제어되어 상기 RC 저역필터(10)에 방전 경로를 강제로 연결하거나 차단하는 제3스위치(SW3) 및 충전 경로를 강제로 연결하거나 차단하는 제4스위치(SW4)와, 상기 RC 저역필터(10)와 제3스위치(SW3) 및 제4스위치(SW4)에 양단이 연결되어 상기 RC 저역필터의 캐패시터 충/방전 경로를 형성하는 저항(R4)으로 구성함을 특징으로 하는 RC 저역필터의 충/방전시간 감축회로.
  4. 제1항에 있어서, 상기 충/방전 경로 스위치(30)의 제3,4 스위치에 서로 다른 저항값을 가진 저항소자를 연결하는 충방전 시간을 다르게함을 특징으로 하는 RC 저역필터의 충/방전 시간감축회로.
KR1019950047224A 1995-12-06 1995-12-06 Rc 저역필터의 충/방전시간 감축회로 KR0153050B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950047224A KR0153050B1 (ko) 1995-12-06 1995-12-06 Rc 저역필터의 충/방전시간 감축회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950047224A KR0153050B1 (ko) 1995-12-06 1995-12-06 Rc 저역필터의 충/방전시간 감축회로

Publications (2)

Publication Number Publication Date
KR970055045A KR970055045A (ko) 1997-07-31
KR0153050B1 true KR0153050B1 (ko) 1998-12-15

Family

ID=19438171

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950047224A KR0153050B1 (ko) 1995-12-06 1995-12-06 Rc 저역필터의 충/방전시간 감축회로

Country Status (1)

Country Link
KR (1) KR0153050B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101247467B1 (ko) * 2007-11-02 2013-03-29 가부시키가이샤 리코 승압/강압형 스위칭 레귤레이터

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101247467B1 (ko) * 2007-11-02 2013-03-29 가부시키가이샤 리코 승압/강압형 스위칭 레귤레이터

Also Published As

Publication number Publication date
KR970055045A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
US5155386A (en) Programmable hysteresis comparator
US4963840A (en) Delay-controlled relaxation oscillator with reduced power consumption
US20020125942A1 (en) Comparator circuit
US6124746A (en) Adjustable delay circuit
KR0153050B1 (ko) Rc 저역필터의 충/방전시간 감축회로
US7279962B2 (en) Frequency tuning loop for active RC filters
JP3683188B2 (ja) 遅延回路
KR100277500B1 (ko) 슈미트 트리거의 응답지연을 보상하는 주파수 발생 회로
KR100523830B1 (ko) 백업 커패시터의 충전 및 방전 단계를 제어하기 위한 방법
EP0582289B1 (en) Transistor circuit for holding peak/bottom level of signal
JPH11308083A (ja) インターフェース回路及びインターフェース用集積回路
JP2974104B2 (ja) インテリジェントパワスイッチ用回路
US6940329B2 (en) Hysteresis circuit used in comparator
KR0147893B1 (ko) 수평동기신호에 따른 발진주파수 자동조절회로
JPH10311856A (ja) パルス幅検出装置および方法
JP2000111589A (ja) 半導体集積回路
KR0154842B1 (ko) 온도 보상이 되는 센스-트랜지스터 적용 전류 감지 회로
JP2585554B2 (ja) 電源装置
JPS588171B2 (ja) 遅延回路
JPH11313444A (ja) 電源装置
JP4008895B2 (ja) オフセット調節機能付き比較回路
JP3343833B2 (ja) 電力増幅器
JPH04326811A (ja) 積分回路
EP1271168B1 (en) Electrical system for testing the channels of a communication system
JPH05283994A (ja) リセット回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090615

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee