JPH11308083A - インターフェース回路及びインターフェース用集積回路 - Google Patents
インターフェース回路及びインターフェース用集積回路Info
- Publication number
- JPH11308083A JPH11308083A JP11354498A JP11354498A JPH11308083A JP H11308083 A JPH11308083 A JP H11308083A JP 11354498 A JP11354498 A JP 11354498A JP 11354498 A JP11354498 A JP 11354498A JP H11308083 A JPH11308083 A JP H11308083A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- electronic switch
- power supply
- comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Pinball Game Machines (AREA)
Abstract
(57)【要約】
【課題】 インターフェース回路内に設けられる比較回
路の閾値と電子スイッチの電源電圧で変動する低位及び
高位の出力レベルとのアンバランスをなくすること。 【解決手段】 直流二線式電子スイッチ１の電源電圧Ｖ
cc１を分圧回路１１で分圧することによって、比較回路
１２の閾値を発生させる。こうすれば比較回路１２の判
定レベルと、二線式電子スイッチの高位及び低位の電圧
レベルとの差が電源電圧Ｖcc１の変化にかかわらず、バ
ランスよく配分されることとなる。
路の閾値と電子スイッチの電源電圧で変動する低位及び
高位の出力レベルとのアンバランスをなくすること。 【解決手段】 直流二線式電子スイッチ１の電源電圧Ｖ
cc１を分圧回路１１で分圧することによって、比較回路
１２の閾値を発生させる。こうすれば比較回路１２の判
定レベルと、二線式電子スイッチの高位及び低位の電圧
レベルとの差が電源電圧Ｖcc１の変化にかかわらず、バ
ランスよく配分されることとなる。
Description
【０００１】
【発明の属する技術分野】本発明は二線式電子スイッチ
からのスイッチ信号を制御回路に伝達するためのインタ
ーフェース回路及びインターフェース用集積回路に関す
るものである。
からのスイッチ信号を制御回路に伝達するためのインタ
ーフェース回路及びインターフェース用集積回路に関す
るものである。
【０００２】
【従来の技術】パチンコ台においてはパチンコ球を検出
するために直流二線式の電子スイッチが多く用いられて
いる。直流二線式の電子スイッチは二線式であるためメ
カニカルスイッチと同一の感覚で使用でき、三線式電子
スイッチに比べて配線工数及び組立工数を最小限に抑え
ることができるという利点を有している。又電子スイッ
チであるため出力信号の機械的なチャタリングが発生し
ないという利点もある。又電子スイッチのうち近接スイ
ッチが多く用いられるが、これは光学スイッチに比べ検
出精度が高く、又外乱光の影響を受け難いことによるも
ので、パチンコ球の検出を確実に行え、更に耐久性が高
く耐環境性にも強いという利点がある。このようなパチ
ンコ球を検出する直流二線式の電子スイッチの出力信号
をパチンコ機全体を制御する制御回路であるＣＰＵに伝
達するため、インターフェース回路が用いられる。
するために直流二線式の電子スイッチが多く用いられて
いる。直流二線式の電子スイッチは二線式であるためメ
カニカルスイッチと同一の感覚で使用でき、三線式電子
スイッチに比べて配線工数及び組立工数を最小限に抑え
ることができるという利点を有している。又電子スイッ
チであるため出力信号の機械的なチャタリングが発生し
ないという利点もある。又電子スイッチのうち近接スイ
ッチが多く用いられるが、これは光学スイッチに比べ検
出精度が高く、又外乱光の影響を受け難いことによるも
ので、パチンコ球の検出を確実に行え、更に耐久性が高
く耐環境性にも強いという利点がある。このようなパチ
ンコ球を検出する直流二線式の電子スイッチの出力信号
をパチンコ機全体を制御する制御回路であるＣＰＵに伝
達するため、インターフェース回路が用いられる。
【０００３】図７はこのような従来のインターフェース
回路の構成を示すブロック図である。本図に示すように
直流二線式電子スイッチ１は＋端子が電源Ｖcc１に接続
され、−端子はインターフェース回路２を介してＣＰＵ
３に接続される。インターフェース回路２は図示のよう
に抵抗Ｒ１，Ｒ２の分圧回路から成る電圧変換回路４，
ＣＲから成るノイズ除去回路５及び比較・出力回路６が
縦続接続されたものである。比較・出力回路６はトライ
ステートバッファで構成されており、その出力はＣＰＵ
３に与えられる。
回路の構成を示すブロック図である。本図に示すように
直流二線式電子スイッチ１は＋端子が電源Ｖcc１に接続
され、−端子はインターフェース回路２を介してＣＰＵ
３に接続される。インターフェース回路２は図示のよう
に抵抗Ｒ１，Ｒ２の分圧回路から成る電圧変換回路４，
ＣＲから成るノイズ除去回路５及び比較・出力回路６が
縦続接続されたものである。比較・出力回路６はトライ
ステートバッファで構成されており、その出力はＣＰＵ
３に与えられる。
【０００４】又図８，図９は従来の他のインターフェー
ス回路を示している。図８のインターフェース回路はノ
イズ除去回路５の出力側にトランジスタＱ１から成る比
較回路７を設け、比較回路７を介してトライステートバ
ッファから成る出力回路８に接続したものである。更に
図９は抵抗による電圧変換回路４の出力を比較回路９に
入力したものである。比較回路９はＣＰＵ３や出力回路
８の電源Ｖcc２を分圧して基準電圧を得るための抵抗Ｒ
３，Ｒ４を有しており、この共通接続点の電圧が閾値電
圧となる。比較回路９は他方の入力端に分圧出力が与え
られ、比較出力を出力回路８に出力するものである。
ス回路を示している。図８のインターフェース回路はノ
イズ除去回路５の出力側にトランジスタＱ１から成る比
較回路７を設け、比較回路７を介してトライステートバ
ッファから成る出力回路８に接続したものである。更に
図９は抵抗による電圧変換回路４の出力を比較回路９に
入力したものである。比較回路９はＣＰＵ３や出力回路
８の電源Ｖcc２を分圧して基準電圧を得るための抵抗Ｒ
３，Ｒ４を有しており、この共通接続点の電圧が閾値電
圧となる。比較回路９は他方の入力端に分圧出力が与え
られ、比較出力を出力回路８に出力するものである。
【０００５】
【発明が解決しようとする課題】直流二線式電子スイッ
チにおいては、電子スイッチを動作させるための電圧と
動作させるための電流が常に必要となる。従って電子ス
イッチの出力回路が動作状態、理想的には短絡状態のと
きにも、電子スイッチの両端に残留電圧が発生する。又
出力回路が非動作状態、理想的には開放状態のときに
も、漏れ電流を供給する必要がある。このような残留電
圧や漏れ電流を配慮してインターフェース回路を設計す
ることが必要となる。
チにおいては、電子スイッチを動作させるための電圧と
動作させるための電流が常に必要となる。従って電子ス
イッチの出力回路が動作状態、理想的には短絡状態のと
きにも、電子スイッチの両端に残留電圧が発生する。又
出力回路が非動作状態、理想的には開放状態のときに
も、漏れ電流を供給する必要がある。このような残留電
圧や漏れ電流を配慮してインターフェース回路を設計す
ることが必要となる。
【０００６】従来のインターフェース回路では図１０に
示すように、図７の場合比較・出力回路６、図８，図９
の場合それぞれ比較回路７，比較回路９はヒステリシス
を有しているため、高位及び低位反転電圧（これらを判
定レベルという）は、電源Ｖcc２の電圧に依存してお
り、電子スイッチの電源Ｖcc１の電圧レベルにかかわら
ず一定である。これに対し直流二線式電子スイッチ１の
出力レベルは高位は残留電圧、低位は漏れ電流によって
定まり、図示のようにハッチングで示される。従って電
子スイッチの出力電圧高位レベルと低位反転電圧との差
Ａ、及び高位反転電圧と電子スイッチの出力電圧低位レ
ベルとの差Ｂは電源電圧Ｖcc１に応じて異なり、アンバ
ランスとなっている。そして図示のように電子スイッチ
の電源電圧のレベルにかかわらず常に電子スイッチの出
力低位レベル時には判定レベルに対して余裕が少ない状
態となっていた。従って特に高位電圧から低位電圧への
動作に比べて、低位から高位への誤動作が生じ易くなる
という欠点があった。電子スイッチの入力段の分圧回路
と判定レベルを決定する比較回路等とは独立しているた
め、最悪条件に応じて安定的に判定するように判定レベ
ルを設定する必要がある。このため回路設計においてば
らつきを許容することが難しいという欠点があった。
示すように、図７の場合比較・出力回路６、図８，図９
の場合それぞれ比較回路７，比較回路９はヒステリシス
を有しているため、高位及び低位反転電圧（これらを判
定レベルという）は、電源Ｖcc２の電圧に依存してお
り、電子スイッチの電源Ｖcc１の電圧レベルにかかわら
ず一定である。これに対し直流二線式電子スイッチ１の
出力レベルは高位は残留電圧、低位は漏れ電流によって
定まり、図示のようにハッチングで示される。従って電
子スイッチの出力電圧高位レベルと低位反転電圧との差
Ａ、及び高位反転電圧と電子スイッチの出力電圧低位レ
ベルとの差Ｂは電源電圧Ｖcc１に応じて異なり、アンバ
ランスとなっている。そして図示のように電子スイッチ
の電源電圧のレベルにかかわらず常に電子スイッチの出
力低位レベル時には判定レベルに対して余裕が少ない状
態となっていた。従って特に高位電圧から低位電圧への
動作に比べて、低位から高位への誤動作が生じ易くなる
という欠点があった。電子スイッチの入力段の分圧回路
と判定レベルを決定する比較回路等とは独立しているた
め、最悪条件に応じて安定的に判定するように判定レベ
ルを設定する必要がある。このため回路設計においてば
らつきを許容することが難しいという欠点があった。
【０００７】本発明はこのような従来の問題点に着目し
てなされたものであって、インターフェース回路の比較
回路の閾値電圧を直流二線式電子スイッチの電源電圧に
応じて決定することで、このような問題点を解決するも
のである。
てなされたものであって、インターフェース回路の比較
回路の閾値電圧を直流二線式電子スイッチの電源電圧に
応じて決定することで、このような問題点を解決するも
のである。
【０００８】
【課題を解決するための手段】本願の請求項１の発明
は、二線式電子スイッチの信号を制御回路に伝送するた
めのインターフェース回路であって、前記二線式電子ス
イッチに供給される電源を分圧する分圧回路と、前記二
線式電子スイッチからの入力信号を前記分圧回路で決定
される閾値によって弁別する比較回路と、前記比較回路
の比較信号を前記制御回路に出力する出力回路と、を有
することを特徴とするものである。
は、二線式電子スイッチの信号を制御回路に伝送するた
めのインターフェース回路であって、前記二線式電子ス
イッチに供給される電源を分圧する分圧回路と、前記二
線式電子スイッチからの入力信号を前記分圧回路で決定
される閾値によって弁別する比較回路と、前記比較回路
の比較信号を前記制御回路に出力する出力回路と、を有
することを特徴とするものである。
【０００９】本願の請求項２の発明は、二線式電子スイ
ッチの信号を制御回路に伝送するためのインターフェー
ス回路であって、前記二線式電子スイッチに供給される
電源電圧を分圧する複数の抵抗及びツェナダイオードを
直列接続した分圧回路と、前記二線式電子スイッチから
の入力信号を前記分圧回路で決定される閾値によって弁
別する比較回路と、前記比較回路の比較信号を前記制御
回路に出力する出力回路と、を有することを特徴とする
ものである。
ッチの信号を制御回路に伝送するためのインターフェー
ス回路であって、前記二線式電子スイッチに供給される
電源電圧を分圧する複数の抵抗及びツェナダイオードを
直列接続した分圧回路と、前記二線式電子スイッチから
の入力信号を前記分圧回路で決定される閾値によって弁
別する比較回路と、前記比較回路の比較信号を前記制御
回路に出力する出力回路と、を有することを特徴とする
ものである。
【００１０】本願の請求項３の発明は、二線式電子スイ
ッチの信号を制御回路に伝送するためのインターフェー
ス用集積回路であって、前記二線式電子スイッチに供給
される電源電圧を分圧する複数の抵抗及びツェナダイオ
ードを直列接続した分圧回路と、前記二線式電子スイッ
チからの入力信号を前記分圧回路で決定される閾値によ
って弁別する比較回路と、前記比較回路の比較信号を前
記制御回路に出力する出力回路と、を封入したことを特
徴とするものである。
ッチの信号を制御回路に伝送するためのインターフェー
ス用集積回路であって、前記二線式電子スイッチに供給
される電源電圧を分圧する複数の抵抗及びツェナダイオ
ードを直列接続した分圧回路と、前記二線式電子スイッ
チからの入力信号を前記分圧回路で決定される閾値によ
って弁別する比較回路と、前記比較回路の比較信号を前
記制御回路に出力する出力回路と、を封入したことを特
徴とするものである。
【００１１】
【発明の実施の形態】図１は本発明の第１の実施の形態
によるインターフェース回路の構成を示す回路図であ
る。本図において従来例と同一部分は同一符号を付して
詳細な説明を省略する。この実施の形態では直流二線式
電子スイッチ１の＋端子は電源Ｖcc１に、−端子は抵抗
Ｒ１，Ｒ２による電圧変換回路４が接続されている。分
圧回路１１は直流二線的電子スイッチ１の電源電圧Ｖcc
１を分圧する抵抗Ｒ５，Ｒ６を有し、その中点が比較回
路１２の閾値入力端に接続される。比較回路１２の比較
入力端は抵抗Ｒ１，Ｒ２の共通接続端に接続され、比較
出力が出力回路８の入力側に接続される。その他の構成
は前述した従来例と同様である。この実施の形態では、
図２に示すように高位反転電圧，低位反転電圧は電子ス
イッチ１の電源Ｖcc１に応じて直線的に変化するため、
その反転電圧と電子スイッチの出力電圧の高位レベル，
低位レベルとの余裕度をバランスよく配分することがで
きる。従って電子スイッチの電源電圧Ｖcc１にかかわら
ず安定に判定できるように設定することができる。又こ
の実施の形態では閾値を決定する回路は電源Ｖcc１を分
圧した分圧回路であるため、部品点数を増加させること
なく構成することができる。
によるインターフェース回路の構成を示す回路図であ
る。本図において従来例と同一部分は同一符号を付して
詳細な説明を省略する。この実施の形態では直流二線式
電子スイッチ１の＋端子は電源Ｖcc１に、−端子は抵抗
Ｒ１，Ｒ２による電圧変換回路４が接続されている。分
圧回路１１は直流二線的電子スイッチ１の電源電圧Ｖcc
１を分圧する抵抗Ｒ５，Ｒ６を有し、その中点が比較回
路１２の閾値入力端に接続される。比較回路１２の比較
入力端は抵抗Ｒ１，Ｒ２の共通接続端に接続され、比較
出力が出力回路８の入力側に接続される。その他の構成
は前述した従来例と同様である。この実施の形態では、
図２に示すように高位反転電圧，低位反転電圧は電子ス
イッチ１の電源Ｖcc１に応じて直線的に変化するため、
その反転電圧と電子スイッチの出力電圧の高位レベル，
低位レベルとの余裕度をバランスよく配分することがで
きる。従って電子スイッチの電源電圧Ｖcc１にかかわら
ず安定に判定できるように設定することができる。又こ
の実施の形態では閾値を決定する回路は電源Ｖcc１を分
圧した分圧回路であるため、部品点数を増加させること
なく構成することができる。
【００１２】図３は本発明の第２の実施の形態によるイ
ンターフェース回路の構成を示す回路図である。本図に
おいて直流二線式電子スイッチは＋端子を負荷抵抗Ｒ７
を介して電源Ｖcc１に接続しており、−端子は接地して
いる。又直流二線式電子スイッチ１の＋端子を出力Ｖou
t の端子として比較回路１２に接続している。この実施
の形態では分圧回路１３は前述した抵抗Ｒ５，抵抗Ｒ６
に加えて、抵抗Ｒ６と接地端間にツェナダイオードＺＤ
を挿入したものである。その他の構成は前述した第１の
実施の形態と同様である。
ンターフェース回路の構成を示す回路図である。本図に
おいて直流二線式電子スイッチは＋端子を負荷抵抗Ｒ７
を介して電源Ｖcc１に接続しており、−端子は接地して
いる。又直流二線式電子スイッチ１の＋端子を出力Ｖou
t の端子として比較回路１２に接続している。この実施
の形態では分圧回路１３は前述した抵抗Ｒ５，抵抗Ｒ６
に加えて、抵抗Ｒ６と接地端間にツェナダイオードＺＤ
を挿入したものである。その他の構成は前述した第１の
実施の形態と同様である。
【００１３】この実施の形態ではツェナダイオードＺＤ
を用いることによって、電源電圧Ｖcc１からツェナダイ
オードＺＤのツェナ電圧ＶZDを引いた値を抵抗分圧して
閾値電圧が決定される。従って図４に示すように基準電
圧となる高位反転電圧，低位反転電圧の直線の延長線は
０Ｖとならず、ツェナ電圧ＶZDによって判定電圧のレベ
ルと傾きとを適宜選択することができる。この場合には
電子スイッチ１の出力電圧の低位レベルは電源電圧Ｖcc
１にかかわらず電子スイッチ１の残留電圧に等しくほぼ
一定であり、高位レベルは電源電圧Ｖcc１にほぼ平行に
変化する。この場合にはツェナダイオードＺＤを用いる
ことによってその間に適切な閾値を設定することができ
る。又図３に示すように電子スイッチ１の−端子を接地
レベルと共通に接続しているため、電子スイッチ１の動
作を安定化させることができる。又電子スイッチ１内に
シールド片を設けた場合には、そのシールド片をそのま
ま接地することができる。
を用いることによって、電源電圧Ｖcc１からツェナダイ
オードＺＤのツェナ電圧ＶZDを引いた値を抵抗分圧して
閾値電圧が決定される。従って図４に示すように基準電
圧となる高位反転電圧，低位反転電圧の直線の延長線は
０Ｖとならず、ツェナ電圧ＶZDによって判定電圧のレベ
ルと傾きとを適宜選択することができる。この場合には
電子スイッチ１の出力電圧の低位レベルは電源電圧Ｖcc
１にかかわらず電子スイッチ１の残留電圧に等しくほぼ
一定であり、高位レベルは電源電圧Ｖcc１にほぼ平行に
変化する。この場合にはツェナダイオードＺＤを用いる
ことによってその間に適切な閾値を設定することができ
る。又図３に示すように電子スイッチ１の−端子を接地
レベルと共通に接続しているため、電子スイッチ１の動
作を安定化させることができる。又電子スイッチ１内に
シールド片を設けた場合には、そのシールド片をそのま
ま接地することができる。
【００１４】図５は本発明の第３の実施の形態によるイ
ンターフェース回路の構成を示す回路図である。この実
施の形態では第２の実施の形態における分圧回路１３，
比較回路１２と出力回路８とを単一のＩＣ回路１４内に
封入し、インターフェース回路を構成したものである。
この場合には第２の実施の形態の効果に加えて、抵抗Ｒ
５，Ｒ６は同一のプロセスで構成されるため、温度変化
やロットのばらつきが同等となり、抵抗分圧の比率を安
定化することができる。更にこれらをＩＣ化する場合に
は、図６に第４の実施の形態を示すように、ＩＣ回路１
５の内部に電子スイッチの電源電圧Ｖcc１を監視する電
圧監視回路１６を設け、電圧レベルが所定の範囲外とな
れば出力をゲート回路１７によって強制的にＨ又はＬレ
ベルに固定するようにすることもできる。
ンターフェース回路の構成を示す回路図である。この実
施の形態では第２の実施の形態における分圧回路１３，
比較回路１２と出力回路８とを単一のＩＣ回路１４内に
封入し、インターフェース回路を構成したものである。
この場合には第２の実施の形態の効果に加えて、抵抗Ｒ
５，Ｒ６は同一のプロセスで構成されるため、温度変化
やロットのばらつきが同等となり、抵抗分圧の比率を安
定化することができる。更にこれらをＩＣ化する場合に
は、図６に第４の実施の形態を示すように、ＩＣ回路１
５の内部に電子スイッチの電源電圧Ｖcc１を監視する電
圧監視回路１６を設け、電圧レベルが所定の範囲外とな
れば出力をゲート回路１７によって強制的にＨ又はＬレ
ベルに固定するようにすることもできる。
【００１５】尚前述した各実施の形態においては直流二
線式の電子スイッチは近接スイッチを用いてもよく、他
の電子スイッチを用いるものであってもこの発明のイン
ターフェース回路を適用することができる。
線式の電子スイッチは近接スイッチを用いてもよく、他
の電子スイッチを用いるものであってもこの発明のイン
ターフェース回路を適用することができる。
【００１６】又前述した各実施の形態では、パチンコ台
に用いられる電子スイッチ等のインターフェース回路に
ついて説明しているが、本発明は他の用途のインターフ
ェース回路に用いることができることはいうまでもな
い。
に用いられる電子スイッチ等のインターフェース回路に
ついて説明しているが、本発明は他の用途のインターフ
ェース回路に用いることができることはいうまでもな
い。
【００１７】
【発明の効果】以上詳細に説明したように本発明によれ
ば、二線式電子スイッチの電源電圧が変動した場合にも
インターフェース回路の閾値をその電源電圧に応じて変
化させるようにしているため、余裕度が電源電圧のレベ
ルにかかわらずバランスよく配分されることとなる。又
請求項２及び３の発明によれば、ツェナダイオードを用
いて比較回路の閾値を設定するようにしているため、電
子スイッチの出力特性に合わせてツェナダイオードと抵
抗分圧の組合せを変化させることができる。更に電子ス
イッチの−端子を接地端と共通接続することができ、電
子スイッチの回路を安定化させることができるという効
果が得られる。更に請求項３の発明ではこれらの効果に
加えて、抵抗分圧回路の分圧比を安定化させることがで
きる。又電源電圧の異常時にも出力を強制的に所定値に
制御することが容易に行える。
ば、二線式電子スイッチの電源電圧が変動した場合にも
インターフェース回路の閾値をその電源電圧に応じて変
化させるようにしているため、余裕度が電源電圧のレベ
ルにかかわらずバランスよく配分されることとなる。又
請求項２及び３の発明によれば、ツェナダイオードを用
いて比較回路の閾値を設定するようにしているため、電
子スイッチの出力特性に合わせてツェナダイオードと抵
抗分圧の組合せを変化させることができる。更に電子ス
イッチの−端子を接地端と共通接続することができ、電
子スイッチの回路を安定化させることができるという効
果が得られる。更に請求項３の発明ではこれらの効果に
加えて、抵抗分圧回路の分圧比を安定化させることがで
きる。又電源電圧の異常時にも出力を強制的に所定値に
制御することが容易に行える。
【図１】本発明の第１の実施の形態によるインターフェ
ース回路の構成を示す回路図である。
ース回路の構成を示す回路図である。
【図２】本実施の形態による電源電圧Ｖcc１の変化と電
子スイッチの出力電圧及び比較回路の閾値電圧を示すグ
ラフである。
子スイッチの出力電圧及び比較回路の閾値電圧を示すグ
ラフである。
【図３】本発明の第２の実施の形態によるインターフェ
ース回路の構成を示す回路図である。
ース回路の構成を示す回路図である。
【図４】本実施の形態による電源電圧Ｖcc１の変化と電
子スイッチの出力電圧及び比較回路の閾値電圧を示すグ
ラフである。
子スイッチの出力電圧及び比較回路の閾値電圧を示すグ
ラフである。
【図５】本発明の第３の実施の形態によるインターフェ
ース回路の構成を示す回路図である。
ース回路の構成を示す回路図である。
【図６】本発明の第４の実施の形態によるインターフェ
ース回路の構成を示す回路図である。
ース回路の構成を示す回路図である。
【図７】従来の電子スイッチのインターフェース回路を
示す回路図である。
示す回路図である。
【図８】従来の電子スイッチのインターフェース回路を
示す回路図である。
示す回路図である。
【図９】従来の電子スイッチのインターフェース回路を
示す回路図である。
示す回路図である。
【図１０】従来の電子スイッチの電源電圧Ｖcc１の変化
と電子スイッチの出力電圧及び比較回路の閾値電圧を示
すグラフである。
と電子スイッチの出力電圧及び比較回路の閾値電圧を示
すグラフである。
１ 直流二線式近接スイッチ ３ ＣＰＵ ４ 電圧変換回路 ５ ノイズ除去回路 ６ 比較・出力回路 ７，９，１２ 比較回路 ８ 出力回路 １１，１３ 分圧回路 １４，１５ ＩＣ回路 １６ 電圧監視回路 １７ ゲート回路
Claims (3)
- 【請求項１】 二線式電子スイッチの信号を制御回路に
伝送するためのインターフェース回路であって、 前記二線式電子スイッチに供給される電源を分圧する分
圧回路と、 前記二線式電子スイッチからの入力信号を前記分圧回路
で決定される閾値によって弁別する比較回路と、 前記比較回路の比較信号を前記制御回路に出力する出力
回路と、を有することを特徴とするインターフェース回
路。 - 【請求項２】 二線式電子スイッチの信号を制御回路に
伝送するためのインターフェース回路であって、 前記二線式電子スイッチに供給される電源電圧を分圧す
る複数の抵抗及びツェナダイオードを直列接続した分圧
回路と、 前記二線式電子スイッチからの入力信号を前記分圧回路
で決定される閾値によって弁別する比較回路と、 前記比較回路の比較信号を前記制御回路に出力する出力
回路と、を有することを特徴とするインターフェース回
路。 - 【請求項３】 二線式電子スイッチの信号を制御回路に
伝送するためのインターフェース用集積回路であって、 前記二線式電子スイッチに供給される電源電圧を分圧す
る複数の抵抗及びツェナダイオードを直列接続した分圧
回路と、 前記二線式電子スイッチからの入力信号を前記分圧回路
で決定される閾値によって弁別する比較回路と、 前記比較回路の比較信号を前記制御回路に出力する出力
回路と、を封入したことを特徴とするインターフェース
用集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11354498A JPH11308083A (ja) | 1998-04-23 | 1998-04-23 | インターフェース回路及びインターフェース用集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11354498A JPH11308083A (ja) | 1998-04-23 | 1998-04-23 | インターフェース回路及びインターフェース用集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11308083A true JPH11308083A (ja) | 1999-11-05 |
Family
ID=14615013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11354498A Pending JPH11308083A (ja) | 1998-04-23 | 1998-04-23 | インターフェース回路及びインターフェース用集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11308083A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005318358A (ja) * | 2004-04-30 | 2005-11-10 | Omron Corp | インタフェイス回路および方法、パチンコ遊技機およびその動作方法、情報処理装置および方法、並びに情報処理システム |
| JP2009082555A (ja) * | 2007-10-01 | 2009-04-23 | Taiyo Elec Co Ltd | 回胴式遊技機 |
| JP2009082556A (ja) * | 2007-10-01 | 2009-04-23 | Taiyo Elec Co Ltd | 遊技機 |
| JP2012100996A (ja) * | 2010-11-12 | 2012-05-31 | Daito Giken:Kk | 遊技台 |
| JP2012105827A (ja) * | 2010-11-17 | 2012-06-07 | Daito Giken:Kk | 遊技台 |
| JP2015117592A (ja) * | 2013-12-17 | 2015-06-25 | 株式会社ケーヒン | 内燃機関用制御装置 |
| JP5927387B1 (ja) * | 2014-12-25 | 2016-06-01 | 株式会社大一商会 | 遊技機 |
| JP2016123875A (ja) * | 2016-02-03 | 2016-07-11 | 株式会社大一商会 | 遊技機 |
-
1998
- 1998-04-23 JP JP11354498A patent/JPH11308083A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005318358A (ja) * | 2004-04-30 | 2005-11-10 | Omron Corp | インタフェイス回路および方法、パチンコ遊技機およびその動作方法、情報処理装置および方法、並びに情報処理システム |
| JP2009082555A (ja) * | 2007-10-01 | 2009-04-23 | Taiyo Elec Co Ltd | 回胴式遊技機 |
| JP2009082556A (ja) * | 2007-10-01 | 2009-04-23 | Taiyo Elec Co Ltd | 遊技機 |
| JP2012100996A (ja) * | 2010-11-12 | 2012-05-31 | Daito Giken:Kk | 遊技台 |
| JP2012105827A (ja) * | 2010-11-17 | 2012-06-07 | Daito Giken:Kk | 遊技台 |
| JP2015117592A (ja) * | 2013-12-17 | 2015-06-25 | 株式会社ケーヒン | 内燃機関用制御装置 |
| JP5927387B1 (ja) * | 2014-12-25 | 2016-06-01 | 株式会社大一商会 | 遊技機 |
| JP2016123875A (ja) * | 2016-02-03 | 2016-07-11 | 株式会社大一商会 | 遊技機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5440254A (en) | Accurate low voltage detect circuit | |
| US20030030579A1 (en) | Impedance control circuit | |
| US20020125942A1 (en) | Comparator circuit | |
| US7279948B2 (en) | Schmidt trigger circuit having sensitivity adjusting function and semiconductor device including the same | |
| EP0678984B1 (en) | High-to-low-voltage signal level shift circuit | |
| KR20020040531A (ko) | 엘시디 백라이트 인버터 | |
| US4980791A (en) | Universal power supply monitor circuit | |
| JPH11308083A (ja) | インターフェース回路及びインターフェース用集積回路 | |
| JP3800115B2 (ja) | 過電流検出機能付き負荷駆動回路 | |
| JP2861163B2 (ja) | 供給電圧降下検出回路、および供給電圧降下を検出し、初期化回路をリセットする回路 | |
| JP3636232B2 (ja) | 機能選択が可能な集積回路およびその機能選択方法 | |
| US7332899B2 (en) | Circuit arrangement for monitoring a voltage supply, and for reliable locking of signal levels when the voltage supply is below normal | |
| US20050127921A1 (en) | Voltage detecting circuit | |
| KR20010101841A (ko) | 비교기 회로 | |
| KR20100078880A (ko) | 3개 입력들을 비교하는 비교 회로 | |
| EP0740417B1 (en) | Input circuit and semiconductor integrated circuit device including same | |
| US6137279A (en) | Adjustable power control module and applications thereof | |
| JPH07130082A (ja) | ゼロクロス検出回路 | |
| US20240168088A1 (en) | Voltage detection device and voltage protection method | |
| EP0831586A2 (en) | Variable delaying circuit | |
| JP2611542B2 (ja) | 可変分周回路 | |
| JP3925686B2 (ja) | 出力制限回路 | |
| JPH0686458A (ja) | 電源選択回路 | |
| JP3355358B2 (ja) | 論理信号変換器 | |
| KR100259975B1 (ko) | 리모트 콘트롤러 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20040705 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20040803 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20040928 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041124 |