JP3355358B2 - 論理信号変換器 - Google Patents
論理信号変換器Info
- Publication number
- JP3355358B2 JP3355358B2 JP10120097A JP10120097A JP3355358B2 JP 3355358 B2 JP3355358 B2 JP 3355358B2 JP 10120097 A JP10120097 A JP 10120097A JP 10120097 A JP10120097 A JP 10120097A JP 3355358 B2 JP3355358 B2 JP 3355358B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- output
- signal
- comparator
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【０００１】
【発明の属する技術分野】この発明はアナログ信号をコ
ンパレータにより論理信号に変換する論理信号変換器に
関する。
ンパレータにより論理信号に変換する論理信号変換器に
関する。
【０００２】
【従来の技術】図２Ａに従来の論理信号変換器を示す。
この例は入力された２値の光信号を電気信号に変換し、
このアナログ電気信号を論理信号に変換する場合であ
る。電源端子１１は抵抗素子１２，ホトダイオードのよ
うな受光素子１３を通じて演算増幅器１４の反転入力側
に接続され、演算増幅器１４の非反転入力端は所定の基
準電源１５に接続され、演算増幅器１４の出力側は帰還
抵抗素子１６を通じて演算増幅器１４の反転入力端に接
続されると共に、その出力端はコンパレータ１７の反転
入力端に接続され、コンパレータ１７の非反転入力端に
基準電源１８が接続され、コンパレータ１７の出力端は
抵抗素子１９を通じてｎｐｎ形スイッチングトランジス
タ２１のベースに接続され、トランジスタ２１のエミッ
タは接地され、コレクタは出力端子２２，つまり図に示
していない後段回路の入力端に接続される。演算増幅器
１４，コンパレータ１７の動作電源電圧は電源端子１１
から供給される。
この例は入力された２値の光信号を電気信号に変換し、
このアナログ電気信号を論理信号に変換する場合であ
る。電源端子１１は抵抗素子１２，ホトダイオードのよ
うな受光素子１３を通じて演算増幅器１４の反転入力側
に接続され、演算増幅器１４の非反転入力端は所定の基
準電源１５に接続され、演算増幅器１４の出力側は帰還
抵抗素子１６を通じて演算増幅器１４の反転入力端に接
続されると共に、その出力端はコンパレータ１７の反転
入力端に接続され、コンパレータ１７の非反転入力端に
基準電源１８が接続され、コンパレータ１７の出力端は
抵抗素子１９を通じてｎｐｎ形スイッチングトランジス
タ２１のベースに接続され、トランジスタ２１のエミッ
タは接地され、コレクタは出力端子２２，つまり図に示
していない後段回路の入力端に接続される。演算増幅器
１４，コンパレータ１７の動作電源電圧は電源端子１１
から供給される。
【０００３】受光素子１３の光受信信号、つまり送信側
の送信信号が図２Ｂａに示すように、高レベルＨか低レ
ベルＬかをとり、電源端子１１の電源電圧Ｖccが、図２
Ｂｂに示すように、コンパレータ１７の動作保証電源電
圧Ｖg 以上であれば、受信光信号がオン、つまり送信信
号が高レベルＨであれば、演算増幅器１４の出力が低下
し、基準電源１８の電圧より下がり、コンパレータ１７
の出力は高レベルになり、トランジスタ２１がオンとさ
れ、出力端子２２の出力電圧、つまりコンパレータ１７
の入力アナログ信号に対する論理変換出力は低レベルＬ
になる。一方受信光信号がオフ、つまり送信信号が低レ
ベルＬの場合は、演算増幅器１４の出力、つまりアナロ
グ信号が基準電源１８の基準電圧より高くなり、コンパ
レータ１７の出力は低レベルになり、トランジスタ２１
はオフとなって、出力端子２２の出力は高レベルＨにな
る。
の送信信号が図２Ｂａに示すように、高レベルＨか低レ
ベルＬかをとり、電源端子１１の電源電圧Ｖccが、図２
Ｂｂに示すように、コンパレータ１７の動作保証電源電
圧Ｖg 以上であれば、受信光信号がオン、つまり送信信
号が高レベルＨであれば、演算増幅器１４の出力が低下
し、基準電源１８の電圧より下がり、コンパレータ１７
の出力は高レベルになり、トランジスタ２１がオンとさ
れ、出力端子２２の出力電圧、つまりコンパレータ１７
の入力アナログ信号に対する論理変換出力は低レベルＬ
になる。一方受信光信号がオフ、つまり送信信号が低レ
ベルＬの場合は、演算増幅器１４の出力、つまりアナロ
グ信号が基準電源１８の基準電圧より高くなり、コンパ
レータ１７の出力は低レベルになり、トランジスタ２１
はオフとなって、出力端子２２の出力は高レベルＨにな
る。
【０００４】電源端子１１の電圧Ｖccが低下し、コンパ
レータ１７の動作保証電源電圧Ｖg以下となると、コン
パレータ１７の動作が不安定になり、入力とは無関係
に、出力が高レベルＨまたは低レベルＬに保持されたま
ま、或いは出力が高レベルＨと低レベルＬとの間を変動
する、いわゆるチャタリング状態になるなど動作不定状
態となる。電源端子１１の電圧が完全にゼロになると、
コンパレータ１７の出力も低レベルＬになる。この電源
オフの状態から電源端子１１の電圧Ｖccがコンパレータ
１７の動作保証電源電圧Ｖg 以上になる場合も、その間
においてコンパレータ１７の出力が動作不定状態にな
る。
レータ１７の動作保証電源電圧Ｖg以下となると、コン
パレータ１７の動作が不安定になり、入力とは無関係
に、出力が高レベルＨまたは低レベルＬに保持されたま
ま、或いは出力が高レベルＨと低レベルＬとの間を変動
する、いわゆるチャタリング状態になるなど動作不定状
態となる。電源端子１１の電圧が完全にゼロになると、
コンパレータ１７の出力も低レベルＬになる。この電源
オフの状態から電源端子１１の電圧Ｖccがコンパレータ
１７の動作保証電源電圧Ｖg 以上になる場合も、その間
においてコンパレータ１７の出力が動作不定状態にな
る。
【０００５】
【発明が解決しようとする課題】従来の論理信号変換器
はその動作電源電圧がコンパレータ１７の動作保証電源
電圧Ｖg 以下になると、動作不定状態になり、これが後
段回路に悪影響を与える恐れがある。しかも、この動作
不定状態の期間Ｔａは、電源端子１１の電圧Ｖccが徐々
に変化する場合は、長いものとなるが、電源を通常にオ
ン、オフ制御する場合でも、電源端子１１の電圧Ｖccは
必ずある期間は不定状態となり、その短い不定状態で
も、後段回路に悪影響を与える場合があった。
はその動作電源電圧がコンパレータ１７の動作保証電源
電圧Ｖg 以下になると、動作不定状態になり、これが後
段回路に悪影響を与える恐れがある。しかも、この動作
不定状態の期間Ｔａは、電源端子１１の電圧Ｖccが徐々
に変化する場合は、長いものとなるが、電源を通常にオ
ン、オフ制御する場合でも、電源端子１１の電圧Ｖccは
必ずある期間は不定状態となり、その短い不定状態で
も、後段回路に悪影響を与える場合があった。
【０００６】
【課題を解決するための手段】この発明によれば電源状
態検出回路が設けられ、コンパレータの動作保証電源電
圧内であるが、その動作保証電源電圧外に近い予め決め
た電圧よりも、電源電圧が動作保証電源電圧外に近い状
態か遠い状態かに応じて、それぞれ遮断状態信号と出力
状態信号とを出力し、上記コンパレータの出力側に挿入
されたトランジスタは、上記電源状態検出回路の出力信
号が遮断状態信号の時は、上記コンパレータの出力を遮
断し、上記電源状態検出回路の出力信号が出力状態信号
の時は、上記コンパレータの出力をオン／オフの論理信
号に変換して後段の回路に出力する。
態検出回路が設けられ、コンパレータの動作保証電源電
圧内であるが、その動作保証電源電圧外に近い予め決め
た電圧よりも、電源電圧が動作保証電源電圧外に近い状
態か遠い状態かに応じて、それぞれ遮断状態信号と出力
状態信号とを出力し、上記コンパレータの出力側に挿入
されたトランジスタは、上記電源状態検出回路の出力信
号が遮断状態信号の時は、上記コンパレータの出力を遮
断し、上記電源状態検出回路の出力信号が出力状態信号
の時は、上記コンパレータの出力をオン／オフの論理信
号に変換して後段の回路に出力する。
【０００７】
【発明の実施の形態】図１にこの発明の実施例を、図２
と対応する部分に同一符号を付けて示す。この実施例で
は電源状態検出回路３１が設けられ、この電源状態検出
回路３１に電源端子１１の電源電圧Ｖccが供給される。
この電源状態検出回路３１は電源端子１１の電圧Ｖccが
コンパレータ１７の動作保証電源電圧Ｖg よりも高い、
これに近い予め決めた電圧Ｖt1より低い状態か、Ｖt1よ
り高い状態かを示す状態信号を検出出力するものであ
る。このような電源状態検出回路３１としてはＩＣ化さ
れた電圧検出回路として市販されているもの、例えばト
レックスセミコンダクタ社製のＸＣ６１ＡＮ３００１Ｍ
Ｒ電圧検出器を用いることができる。この電圧検出器の
検出設定電圧にＶt1を設定すればよい。
と対応する部分に同一符号を付けて示す。この実施例で
は電源状態検出回路３１が設けられ、この電源状態検出
回路３１に電源端子１１の電源電圧Ｖccが供給される。
この電源状態検出回路３１は電源端子１１の電圧Ｖccが
コンパレータ１７の動作保証電源電圧Ｖg よりも高い、
これに近い予め決めた電圧Ｖt1より低い状態か、Ｖt1よ
り高い状態かを示す状態信号を検出出力するものであ
る。このような電源状態検出回路３１としてはＩＣ化さ
れた電圧検出回路として市販されているもの、例えばト
レックスセミコンダクタ社製のＸＣ６１ＡＮ３００１Ｍ
Ｒ電圧検出器を用いることができる。この電圧検出器の
検出設定電圧にＶt1を設定すればよい。
【０００８】この電源状態検出回路３１の出力状態信号
は、この例ではスイッチングトランジスタ２１のベース
に供給される。またトランジスタ２１のコレクタは出力
端子２２に接続されると共に、抵抗素子３２を通じて電
源端子１１に接続される。この例では電源状態検出回路
３１は、その入力電源電圧Ｖccが予め決めた電圧Ｖt1以
下になると状態検出信号が高インピーダンス出力状態か
ら低レベルＬとなり、電源電圧ＶccがＶg 以下の状態か
ら上昇する場合は、Ｖt1より高い一定値Ｖt2を越える
と、状態信号が低レベルＬから高インピーダンス出力状
態になるものである。
は、この例ではスイッチングトランジスタ２１のベース
に供給される。またトランジスタ２１のコレクタは出力
端子２２に接続されると共に、抵抗素子３２を通じて電
源端子１１に接続される。この例では電源状態検出回路
３１は、その入力電源電圧Ｖccが予め決めた電圧Ｖt1以
下になると状態検出信号が高インピーダンス出力状態か
ら低レベルＬとなり、電源電圧ＶccがＶg 以下の状態か
ら上昇する場合は、Ｖt1より高い一定値Ｖt2を越える
と、状態信号が低レベルＬから高インピーダンス出力状
態になるものである。
【０００９】このように構成されているから、図１Ｂに
示すように、受信光信号が図１Ｂａに示すように変化
し、電源端子１１の電源電圧Ｖccが図１Ｂｂに示すよう
に変化すると、出力端子２２の出力電圧、つまり変換論
理信号は図１Ｂｃに示すように変化する。つまり、電源
電圧Ｖccが設定電圧Ｖt1，Ｖt2以上であれば、電源状態
検出回路３１の出力は高インピーダンス状態になるか
ら、これがトランジスタ２１のベースに接続されていて
も、何ら影響されることなく従来と同様に入力信号のオ
ン、オフと対応した演算増幅器１４の出力アナログ電圧
が論理信号の低レベルＬ，高レベルＨにそれぞれ変換さ
れて出力端子２２に得られる。
示すように、受信光信号が図１Ｂａに示すように変化
し、電源端子１１の電源電圧Ｖccが図１Ｂｂに示すよう
に変化すると、出力端子２２の出力電圧、つまり変換論
理信号は図１Ｂｃに示すように変化する。つまり、電源
電圧Ｖccが設定電圧Ｖt1，Ｖt2以上であれば、電源状態
検出回路３１の出力は高インピーダンス状態になるか
ら、これがトランジスタ２１のベースに接続されていて
も、何ら影響されることなく従来と同様に入力信号のオ
ン、オフと対応した演算増幅器１４の出力アナログ電圧
が論理信号の低レベルＬ，高レベルＨにそれぞれ変換さ
れて出力端子２２に得られる。
【００１０】この状態から電源電圧Ｖccが低下して、Ｖ
t1以下になると、電源状態検出回路３１の出力状態信号
が高インピーダンス状態から低レベルＬに変化し、トラ
ンジスタ２１はオフとなり、コンパレータ１７の出力が
出力端子２２へ供給されるのが遮断される。従って、電
源電圧Ｖccがコンパレータ１７の動作保証電源電圧Ｖg
以下になり、コンパレータ１７の出力が不定状態になっ
ても、これが出力端子２２に現れるおそれはない。
t1以下になると、電源状態検出回路３１の出力状態信号
が高インピーダンス状態から低レベルＬに変化し、トラ
ンジスタ２１はオフとなり、コンパレータ１７の出力が
出力端子２２へ供給されるのが遮断される。従って、電
源電圧Ｖccがコンパレータ１７の動作保証電源電圧Ｖg
以下になり、コンパレータ１７の出力が不定状態になっ
ても、これが出力端子２２に現れるおそれはない。
【００１１】また電源電圧Ｖccがゼロから上昇し、所定
電圧になる過程においても、電源電圧ＶccがＶt2になる
までは電源状態検出回路３１の出力状態信号は低レベル
Ｌであって、トランジスタ２１はオフとされ、コンパレ
ータ１７の不定出力が出力端子２２へ供給されるおそれ
はない。電源電圧ＶccがＶt2を越えると、電源状態検出
回路３１の出力状態信号が高インピーダンス状態にな
り、この検出回路３１に影響されることなく、コンパレ
ータ１７の出力がトランジスタ２１のベースに与えら
れ、コンパレータ１７の出力に応じた出力が出力端子２
２に得られる。
電圧になる過程においても、電源電圧ＶccがＶt2になる
までは電源状態検出回路３１の出力状態信号は低レベル
Ｌであって、トランジスタ２１はオフとされ、コンパレ
ータ１７の不定出力が出力端子２２へ供給されるおそれ
はない。電源電圧ＶccがＶt2を越えると、電源状態検出
回路３１の出力状態信号が高インピーダンス状態にな
り、この検出回路３１に影響されることなく、コンパレ
ータ１７の出力がトランジスタ２１のベースに与えら
れ、コンパレータ１７の出力に応じた出力が出力端子２
２に得られる。
【００１２】図１Ｂに示す例では電源電圧ＶccがＶt1よ
り下がり、その後Ｖt2を越えるまでの期間Ｔａの間は電
源状態検出回路３１の出力によりトランジスタ２１が遮
断され、コンパレータ１７の出力は出力端子２２へ供給
されない。この期間Ｔａ以外で電源電圧Ｖccが与えられ
ていれば、コンパレータ１７の出力がトランジスタ２１
により遮断されることなく、出力端子２２へ供給され、
正常な動作が行われる。
り下がり、その後Ｖt2を越えるまでの期間Ｔａの間は電
源状態検出回路３１の出力によりトランジスタ２１が遮
断され、コンパレータ１７の出力は出力端子２２へ供給
されない。この期間Ｔａ以外で電源電圧Ｖccが与えられ
ていれば、コンパレータ１７の出力がトランジスタ２１
により遮断されることなく、出力端子２２へ供給され、
正常な動作が行われる。
【００１３】上述においては電源状態検出回路３１の出
力状態信号の変化が、電源電圧Ｖccが下がる時と、上が
る時とで異なる値Ｖt1とＶt2としたが、これらが同一値
Ｖtとしてもよい。また受信光信号の電気変換アナログ
信号をコンパレータ１７に供給したが、コンパレータ１
７の入力信号としては光信号の変換出力に限らず、どの
ようなアナログ信号でもよい。遮断手段としては図２Ａ
中のトランジスタ２１のベースと直列にＡＮＤ回路を挿
入し、そのＡＮＤ回路の二つの入力としてコンパレータ
１７の出力と、電源状態検出回路３１の出力とを与え、
電源状態検出回路３１は電源端子１１の電圧ＶccがＶt1
以上でＨレベルとなり、以下でＬレベルになるようにし
たもの、などに変形することもできる。さらに上述で
は、電源電圧Ｖccが正電圧であることを前提で説明した
が、電源電圧Ｖccが負電圧の場合は、上記Ｖｇ、Ｖt1、
Ｖt2の絶対値について上記関係を設ければよい。
力状態信号の変化が、電源電圧Ｖccが下がる時と、上が
る時とで異なる値Ｖt1とＶt2としたが、これらが同一値
Ｖtとしてもよい。また受信光信号の電気変換アナログ
信号をコンパレータ１７に供給したが、コンパレータ１
７の入力信号としては光信号の変換出力に限らず、どの
ようなアナログ信号でもよい。遮断手段としては図２Ａ
中のトランジスタ２１のベースと直列にＡＮＤ回路を挿
入し、そのＡＮＤ回路の二つの入力としてコンパレータ
１７の出力と、電源状態検出回路３１の出力とを与え、
電源状態検出回路３１は電源端子１１の電圧ＶccがＶt1
以上でＨレベルとなり、以下でＬレベルになるようにし
たもの、などに変形することもできる。さらに上述で
は、電源電圧Ｖccが正電圧であることを前提で説明した
が、電源電圧Ｖccが負電圧の場合は、上記Ｖｇ、Ｖt1、
Ｖt2の絶対値について上記関係を設ければよい。
【００１４】
【発明の効果】以上述べたように、この発明によれば電
源電圧Ｖccがコンパレータ１７の動作保証電源電圧Ｖg
よりもわずか高い電圧Ｖt1以下になると、コンパレータ
１７の出力が出力端子２２へ供給されるのが遮断される
ため、電源電圧Ｖccが動作保証電源電圧Ｖg 以下にな
り、コンパレータ１７の出力が不定となり、これが出力
端子２２へ出力されることがなく、後段回路に影響を与
えるおそれはない。なお、出力端子２２の出力電圧は図
１Ｂｃに示すように変化し、電源電圧Ｖccが変化すると
これに応じて変化するが、後段回路は通常その入力が高
レベルＨか低レベルＬかに応じて動作するものであり、
状態信号が低レベルＬの期間Ｔａでは入力は低レベル入
力として動作し、大きな影響はない。
源電圧Ｖccがコンパレータ１７の動作保証電源電圧Ｖg
よりもわずか高い電圧Ｖt1以下になると、コンパレータ
１７の出力が出力端子２２へ供給されるのが遮断される
ため、電源電圧Ｖccが動作保証電源電圧Ｖg 以下にな
り、コンパレータ１７の出力が不定となり、これが出力
端子２２へ出力されることがなく、後段回路に影響を与
えるおそれはない。なお、出力端子２２の出力電圧は図
１Ｂｃに示すように変化し、電源電圧Ｖccが変化すると
これに応じて変化するが、後段回路は通常その入力が高
レベルＨか低レベルＬかに応じて動作するものであり、
状態信号が低レベルＬの期間Ｔａでは入力は低レベル入
力として動作し、大きな影響はない。
【００１５】特に、光リンクのように、複数のビット信
号が並列に入力される場合、各ビットチャネル間で動作
が異なるようなことが生じると、受信データとして大き
な影響が生じるが、つまり従来では電源のオン、オフで
この状態が生じたが、この発明を適用すれば、各ビット
受信チャネルのコンパレータ１７の動作保証電源電圧Ｖ
g に多少ばらつきがあっても、前記電圧Ｖt1をそのばら
つきに影響されない値に設定しておけば、各ビットチャ
ネルは電源電圧の変動があっても、出力は同一の影響を
受けることになり、複数ビットの並列入力に対して電源
電圧の変動に対し、正しく動作させることができる。
号が並列に入力される場合、各ビットチャネル間で動作
が異なるようなことが生じると、受信データとして大き
な影響が生じるが、つまり従来では電源のオン、オフで
この状態が生じたが、この発明を適用すれば、各ビット
受信チャネルのコンパレータ１７の動作保証電源電圧Ｖ
g に多少ばらつきがあっても、前記電圧Ｖt1をそのばら
つきに影響されない値に設定しておけば、各ビットチャ
ネルは電源電圧の変動があっても、出力は同一の影響を
受けることになり、複数ビットの並列入力に対して電源
電圧の変動に対し、正しく動作させることができる。
【図１】Ａはこの発明の実施例を示す回路図、Ｂはその
動作の説明に供するタイムチャートである。
動作の説明に供するタイムチャートである。
【図２】Ａは従来の論理信号変換器を示す回路図、Ｂは
その動作の説明に供するタイムチャートである。
その動作の説明に供するタイムチャートである。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 実開 昭61−57628（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 5/08 G01R 19/165
Claims (1)
- 【請求項１】 アナログ信号をコンパレータにより論理
信号に変換する論理信号変換器において、 上記コンパレータの電源電圧が、そのコンパレータの動
作保証電源電圧内であるが、その動作保証電源電圧外に
近い予め決めた少なくとも１つの電圧よりも、上記動作
保証電源電圧外に近い状態か、遠い状態かに応じてそれ
ぞれ遮断状態信号と出力状態信号とを出力する電源状態
検出回路と、 上記コンパレータの出力側に挿入され、上記電源状態検
出回路の出力信号が遮断状態信号の時は、上記コンパレ
ータの出力が遮断され、上記電源状態検出回路の出力信
号が出力状態信号の時は、上記コンパレータの出力がオ
ン／オフの論理信号に変換されるトランジスタと、 を具備することを特徴とする論理信号変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10120097A JP3355358B2 (ja) | 1997-04-18 | 1997-04-18 | 論理信号変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10120097A JP3355358B2 (ja) | 1997-04-18 | 1997-04-18 | 論理信号変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10294651A JPH10294651A (ja) | 1998-11-04 |
| JP3355358B2 true JP3355358B2 (ja) | 2002-12-09 |
Family
ID=14294299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10120097A Expired - Fee Related JP3355358B2 (ja) | 1997-04-18 | 1997-04-18 | 論理信号変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3355358B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004348044A (ja) * | 2003-05-26 | 2004-12-09 | Seiko Epson Corp | 表示装置、表示方法及び表示装置の製造方法 |
-
1997
- 1997-04-18 JP JP10120097A patent/JP3355358B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10294651A (ja) | 1998-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5055668A (en) | Photo-sensor cell suitable for IC chip | |
| US5959481A (en) | Bus driver circuit including a slew rate indicator circuit having a one shot circuit | |
| KR920003447B1 (ko) | 슈미트트리거회로 | |
| US6469575B2 (en) | Circuit for amplifying and outputting audio signals | |
| US6643178B2 (en) | System for source side sensing | |
| US6384619B1 (en) | Integrated circuit devices having metastability protection circuits therein | |
| CN102749575B (zh) | 电子熔丝状态读取装置 | |
| US5598110A (en) | Detector circuit for use with tri-state logic devices | |
| JP2000269898A (ja) | 光送信回路 | |
| GB2099253A (en) | Logic protection circuit | |
| US7053667B1 (en) | Single wire digital interface | |
| JP3355358B2 (ja) | 論理信号変換器 | |
| JP3149857B2 (ja) | 温度検出機構を有する出力電流調整回路 | |
| CN113884955A (zh) | 一种可调灵敏度的霍尔芯片控制电路及霍尔芯片 | |
| JPH11308083A (ja) | インターフェース回路及びインターフェース用集積回路 | |
| EP0342735B1 (en) | Circuit for generating a pulse-shaped signal | |
| US7281151B2 (en) | Method of stopping data communication of a communication apparatus based on a detection of a power supply voltage drop | |
| KR20030084580A (ko) | 노이즈 제거 기능을 가진 ａ/ｄ 변환기 | |
| CN216351170U (zh) | 一种可调响应时间的霍尔芯片控制电路及霍尔芯片 | |
| CN216209803U (zh) | 一种可调灵敏度的霍尔芯片控制电路及霍尔芯片 | |
| JP3909542B2 (ja) | 電圧検出装置 | |
| KR20040031861A (ko) | 파워-온 리셋 회로 | |
| KR100214464B1 (ko) | 논리 문턱전압 조절회로 | |
| KR930008016Y1 (ko) | 광수신기의 적응적 광상태 판별회로 | |
| JPH0441531B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020806 |
|
| LAPS | Cancellation because of no payment of annual fees |