KR20030084580A - 노이즈 제거 기능을 가진 ａ/ｄ 변환기 - Google Patents

노이즈 제거 기능을 가진 ａ/ｄ 변환기 Download PDF

Info

Publication number
KR20030084580A
KR20030084580A KR10-2003-0015605A KR20030015605A KR20030084580A KR 20030084580 A KR20030084580 A KR 20030084580A KR 20030015605 A KR20030015605 A KR 20030015605A KR 20030084580 A KR20030084580 A KR 20030084580A
Authority
KR
South Korea
Prior art keywords
conversion
noise
signal
control circuit
conversion result
Prior art date
Application number
KR10-2003-0015605A
Other languages
English (en)
Inventor
고고데루유키
구보겐지
Original Assignee
미쓰비시덴키 가부시키가이샤
미쓰비시 덴키 시스템 엘에스아이 디자인 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤, 미쓰비시 덴키 시스템 엘에스아이 디자인 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20030084580A publication Critical patent/KR20030084580A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0845—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of power supply variations, e.g. ripple
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은, 회로 규모를 그 정도 크게 하는 일없이, A/D 변환 기준 전압에 노이즈가 발생하더라도 신뢰성이 있는 A/D 변환 데이터가 얻어지는 A/D 변환기를 얻는 것으로, A/D 변환 기준 전압 Vref에 노이즈를 검출한 경우에 노이즈 검출 신호(14)를 발생하는 노이즈 검출 회로(11)와, 노이즈 검출 신호(14)에 따라 비트 시프트 신호(16)를 발생하는 A/D 동작 제어 회로(15)와, 비트 시프트 신호(16)에 따라 노이즈의 영향을 받고 있는 A/D 변환 결과 비트를 버리고, 또한 그 나머지의 A/D 변환 결과 비트를 유지하며, 노이즈를 무시할 수 있도록 되기 때문에, 그 버려진 A/D 변환 결과 비트로부터 A/D 변환을 재개하는 A/D 변환 모듈(17)을 구비했다.

Description

노이즈 제거 기능을 가진 Ａ/Ｄ 변환기{A/D CONVERTER WITH NOISE ELIMINATION FUNCTION}
본 발명은 반도체 장치에 있어서의 노이즈 제거 기능을 가진 A/D 변환기에 관한 것이다.
도 10은 종래의 A/D 변환기를 나타내는 구성도이며, 도면에 있어, 참조 부호 1은 A/D 변환 기준 전압 Vref, 참조 부호 2는 그 A/D 변환 기준 전압 Vref(1)의 노이즈를 제거하는 노이즈 필터 모듈, 참조 부호 3은 A/D 변환 기준 전압 Vref(1)에 근거해서 아날로그 입력 Ain을 디지털 출력으로 변환하는 A/D 변환 모듈, 참조 부호 4는 그 A/D 변환 모듈(3)을 제어하는 A/D 제어 회로이다.
도 11은 A/D 변환기의 A/D 변환 기준 전압의 설정을 나타내는 설명도이다.
다음에 동작에 대하여 설명한다.
도 10에 있어서, 노이즈 필터 모듈(2)은 A/D 변환 기준 전압 Vref(1)의 노이즈를 제거하여, A/D 변환 모듈(3)에 공급한다.
도 11(a)는 A/D 변환 기준 전압 Vref(1)과, A/D 변환 모듈(3) 내의 기준 전압 VREF의 관계식을, 도 11(b)은 A/D 변환 중인 A/D 변환 모듈(3) 내의 A/D 변환 레지스터의 변화를 나타낸 것이다.
A/D 변환이 시작되면, A/D 변환 레지스터는 "0…0"으로 된다. 다음에, A/D 변환 레지스터의 최상위 비트가 "1"로 되고, A/D 변환 기준 전압 Vref(1)이 A/D 변환 모듈(3) 내의 비교기에 입력되며, 여기서, A/D 변환 기준 전압 Vref(1)과 아날로그 입력 Ain이 비교된다. 비교 결과, Vref<Ain이면, A/D 변환 레지스터의 최상위 비트를 "1"의 상태로 유지하고, Vref>Ain이면, A/D 변환 레지스터의 최상위 비트를 "0"으로 한다.
A/D 변환 모듈(3)에서는, 이상의 동작을 A/D 변환 레지스터의 최하위 비트까지 실행하는 것에 의해, 아날로그 입력 Ain을 디지털로 변환한 값을 A/D 변환 레지스터에 저장한다.
종래의 A/D 변환기는 이상과 같이 구성되어 있으므로, A/D 변환 기준 전압 Vref(1)에 노이즈가 발생한 경우에는, 정확한 A/D 변환 데이터가 얻어지지 않게 되므로, 노이즈 필터 모듈(2)을 마련하는 것에 따라, A/D 변환 기준 전압 Vref(1)으로부터 노이즈를 제거하여, 그 노이즈를 제거한 A/D 변환 기준 전압 Vref(1)을 A/D 변환 모듈(3)로 공급하고 있다.
그러나, A/D 변환 기준 전압 Vref(1)에 노이즈 필터 모듈(2)에서는 제거할 수 없는 노이즈가 발생한 경우에는, 정확한 A/D 변환 데이터가 얻어지지 않게 되는 문제가 있었다. 또한, 노이즈 필터 모듈(2)을 마련하는 것에 의해 회로 규모가 커져 버리는 문제가 있었다.
본 발명은 상기한 바와 같은 과제를 해결하기 위해서 이루어진 것으로, 회로 규모를 그만큼 크게 하는 일없이, A/D 변환 기준 전압에 노이즈가 발생하더라도 신뢰성이 있는 A/D 변환 데이터가 얻어지는 A/D 변환기를 얻는 것을 목적으로 한다.
도 1은 본 발명의 실시예 1에 따른 A/D 변환기를 나타내는 구성도,
도 2는 본 발명의 실시예 2에 따른 A/D 변환기를 나타내는 구성도,
도 3은 본 발명의 실시예 3에 따른 A/D 변환기를 나타내는 구성도,
도 4는 본 발명의 실시예 4에 따른 A/D 변환기를 나타내는 구성도,
도 5는 본 발명의 실시예 5에 따른 USB 기능을 갖는 반도체 장치를 나타내는 구성도,
도 6은 본 발명의 실시예 5에 따른 A/D 변환기를 나타내는 구성도,
도 7은 본 발명의 실시예 6에 따른 A/D 변환기를 나타내는 구성도,
도 8은 본 발명의 실시예 7에 따른 A/D 변환기를 나타내는 구성도,
도 9는 본 발명의 실시예 8에 따른 A/D 변환기를 나타내는 구성도,
도 10은 종래의 A/D 변환기를 나타내는 구성도,
도 11(a) 및 도 11(b)는 A/D 변환기의 A/D 변환 기준 전압의 설정을 나타내는 설명도이다.
도면의 주요 부분에 대한 부호의 설명
1, 56 : A/D 변환 기준 전압 Vref3, 17 : A/D 변환 모듈
4, 18, 26 : A/D 제어 회로11 : 노이즈 검출 회로
12, 53 : 정전압원13, 54 : 비교기
14 : 노이즈 검출 신호15, 21, 29 : A/D 동작 제어 회로
16 : 비트 시프트 신호22 : 시작 신호
23 : 범용 카운터24 : 종료 신호
25 : A/D 정지_비트 시프트 신호27, 31 : CPU
28 : A/D 변환 결과 데이터41 : USB 장치
42 : USB 케이블43 : USB 호스트
51 : USB 통신 신호 D-52 : 에지 검출 회로
55 : 에지 검출 신호
본 발명에 따른 A/D 변환기는, 검출기 입력 신호의 미리 지정된 특징을 검출하고, 그것을 검출한 경우에 검출 신호를 발생하는 검출 회로와, 검출 신호에 따라 비트 시프트 신호를 발생하는 A/D 동작 제어 회로와, 비트 시프트 신호에 따라 노이즈의 영향을 받고 있는 A/D 변환 결과 비트를 버리고, 또한 그 나머지의 A/D 변환 결과 비트를 유지하여, 노이즈가 무시할 수 있도록 되고 나서, 그 버려진 A/D변환 결과 비트로부터 A/D 변환을 재개하는 A/D 변환 모듈을 구비한 것이다.
상기 검출 회로는 A/D 변환 기준 전압을 검출기 입력 신호로서 입력하고, A/D 변환 기준 전압의 노이즈를 미리 지정된 특징으로서 검출한 경우에 노이즈 검출 신호를 검출 신호로서 발생하는 노이즈 검출 회로이다.
본 발명에 따른 A/D 변환기는, 범용 카운터를 구비하여, A/D 동작 제어 회로는 노이즈 검출 신호에 따라 시작 신호를 발생하고, 또한 그 시작 신호의 발생에서 범용 카운터로부터의 종료 신호 수신까지의 동안에 유의(有意)인 A/D 정지_비트 시프트 신호를 발생하며, 범용 카운터는 시작 신호에 따라 일정 시간의 카운트를 개시하고, 카운트 종료 후에 종료 신호를 발생하며, A/D 변환 모듈은 유의인 A/D 정지_비트 시프트 신호에 따라 노이즈의 영향을 받고 있는 A/D 변환 결과 비트를 버리고, 또한 그 나머지의 A/D 변환 결과 비트를 유지하며, 그 A/D 동작 제어 회로로부터의 무의(無意)인 A/D 정지_비트 시프트 신호에 따라 그 버려진 A/D 변환 결과 비트로부터 A/D 변환을 재개하도록 한 것이다.
본 발명에 따른 A/D 변환기는 CPU를 구비하고, A/D 동작 제어 회로는 노이즈 검출 신호에 따라 시작 신호를 발생하고, 또한 그 시작 신호의 발생에서 CPU로부터의 종료 신호 수신까지의 동안에 유의인 A/D 정지_비트 시프트 신호를 발생하며, CPU는 시작 신호에 따라 일정 시간의 카운트를 개시하고, 카운트 종료 후에 종료 신호를 발생하며, A/D 변환 모듈은 유의인 A/D 정지_비트 시프트 신호에 따라 노이즈의 영향을 받고 있는 A/D 변환 결과 비트를 버리고, 또한 그 나머지의 A/D 변환 결과 비트를 유지하며, 그 A/D 동작 제어 회로로부터의 무의인 A/D 정지_비트 시프트 신호에 따라 그 버려진 A/D 변환 결과 비트로부터 A/D 변환을 재개하도록 한 것이다.
상기 검출 회로는 USB 통신 신호를 검출기 입력 신호로서 입력하고, USB 통신 신호의 에지를 미리 지정된 특징으로서 검출한 경우에 에지 검출 신호를 검출 신호로서 발생하는 에지 검출 회로이고, A/D 변환 모듈은 USB 통신된 A/D 변환 기준 전압에 근거해서 A/D 변환을 행한다.
본 발명에 따른 A/D 변환기는, A/D 변환 기준 전압에 노이즈를 검출한 경우에 노이즈 검출 신호를 발생하는 노이즈 검출 회로와, A/D 변환 기준 전압에 근거해서 A/D 변환하고, A/D 변환 결과 데이터를 출력하는 A/D 변환 모듈과, 노이즈 검출 신호 및 A/D 변환 결과 데이터에 따라서, 노이즈의 영향을 받은 A/D 변환 결과 비트를 판정하며, A/D 변환 결과 데이터와 함께 그 신뢰도 정보를 출력하는 A/D 동작 제어 회로를 구비한 것이다.
본 발명에 따른 A/D 변환기는, USB 통신의 발생을 검출한 경우에 에지 검출 신호를 발생하는 에지 검출 회로와, 에지 검출 신호에 따라 비트 시프트 신호를 발생하는 A/D 동작 제어 회로와, USB 통신된 A/D 변환 기준 전압에 근거해서 A/D 변환하고, 비트 시프트 신호에 따라 노이즈의 영향을 받고 있는 A/D 변환 결과 비트를 버리고, 또한 그 나머지의 A/D 변환 결과 비트를 유지하며, 그 버려진 A/D 변환 결과 비트로부터 A/D 변환을 재개하는 A/D 변환 모듈을 구비한 것이다.
본 발명에 따른 A/D 변환기는 범용 카운터를 구비하고, A/D 동작 제어 회로는, 에지 검출 신호에 따라 시작 신호를 발생하고, 또한 그 시작 신호의 발생에서범용 카운터로부터의 종료 신호 수신까지의 동안에 유의인 A/D 정지_비트 시프트 신호를 발생하며, 범용 카운터는 시작 신호에 따라 일정 시간의 카운트를 개시하고, 카운트 종료 후에 종료 신호를 발생하며, A/D 변환 모듈은 유의인 A/D정지_비트 시프트 신호에 따라 노이즈의 영향을 받고 있는 A/D 변환 결과 비트를 버리고, 또한 그 나머지의 A/D 변환 결과 비트를 유지하고, 그 A/D 동작 제어 회로로부터의 무의인 A/D 정지_비트 시프트 신호에 따라 그 버려진 A/D 변환 결과 비트로부터 A/D 변환을 재개하도록 한 것이다.
본 발명에 따른 A/D 변환기는 CPU를 구비하고, A/D 동작 제어 회로는 에지 검출 신호에 따라 시작 신호를 발생하고, 또한 그 시작 신호의 발생에서 CPU로부터의 종료 신호 수신까지의 동안에 유의인 A/D 정지_비트 시프트 신호를 발생하며, CPU는 시작 신호에 따라 일정 시간의 카운트를 개시하고, 카운트 종료 후에 종료 신호를 발생하며, A/D 변환 모듈은 유의인 A/D 정지_비트 시프트 신호에 따라 노이즈의 영향을 받고 있는 A/D 변환 결과 비트를 버리고, 또한 그 나머지의 A/D 변환 결과 비트를 유지하며, 그 A/D 동작 제어 회로로부터의 무의인 A/D 정지_비트 시프트 신호에 따라 그 버려진 A/D 변환 결과 비트로부터 A/D 변환을 재개하도록 한 것이다.
본 발명에 따른 A/D 변환기는 검출기 입력 신호의 미리 지정된 특징을 검출하고, 그것을 검출한 경우에 검출 신호를 발생하는 검출 회로와, A/D 변환 기준 전압에 근거해서 아날로그 입력 신호를 A/D 변환하여, A/D 변환 결과 데이터를 출력하는 A/D 변환 모듈과, 검출 신호 및 A/D 변환 결과 데이터에 따라서, 노이즈의 영향을 받은 A/D 변환 결과 비트를 판정하고, A/D 변환 결과 데이터와 함께 그 신뢰도 정보를 출력하는 A/D 동작 제어 회로를 구비한다.
상기 검출 회로는 A/D 변환 기준 전압의 노이즈를 검출한 경우에 노이즈 검출 신호를 검출 신호로서 발생하는 노이즈 검출 회로이다.
상기 검출 회로는, USB 통신 신호의 에지를 검출한 경우에 에지 검출 신호를 검출 신호로서 발생하는 에지 검출 회로이고, A/D 변환 모듈은 USB 통신된 A/D 변환 기준 전압에 근거해서 아날로그 입력 신호의 A/D 변환을 행한다.
본 발명의 상기 및 그 밖의 목적, 특징, 국면 및 이익 등은 첨부 도면을 참조로 하여 설명하는 이하의 상세한 실시예로부터 더욱 명백해질 것이다.
이하, 본 발명의 일 실시예를 설명한다.
(실시예 1)
도 1은 본 발명의 실시예 1에 따른 A/D 변환기를 나타내는 구성도이며, 도면에 있어서, 참조 부호 1은 A/D 변환 기준 전압 Vref이다. 참조 부호 11은 A/D 변환 기준 전압 Vref(1)에 노이즈를 검출한 경우에 노이즈 검출 신호(14)를 발생하는 노이즈 검출 회로이며, 정전압원(12) 및 비교기(13)로 이루어진다. 참조 부호 15는 SR 플립플롭 등으로 구성되고, 노이즈 검출 회로(11)로부터의 노이즈 검출 신호(14)에 따라 비트 시프트 신호(16)를 발생하는 A/D 동작 제어 회로이다. 참조 부호 17은 A/D 변환 기준 전압 Vref(1)에 근거해서 아날로그 입력 Ain을 디지털 출력으로 변환하는 A/D 변환 모듈, 참조 부호 18은 A/D 동작 제어 회로(15)로부터의비트 시프트 신호(16)에 따라 노이즈의 영향을 받고 있는 A/D 변환 결과 비트를 버리고, 또한 그 나머지의 A/D 변환 결과 비트를 유지하며, 노이즈를 무시할 수 있도록 되기 때문에, 그 버려진 A/D 변환 결과 비트로부터 A/D 변환을 재개하는 A/D 제어 회로이다.
다음에 동작에 대하여 설명한다.
도 1에 있어서, A/D 변환 기준 전압 Vref(1)에 노이즈가 발생한 경우에, 노이즈 검출 회로(11)가 그 노이즈를 검출하여, 노이즈 검출 신호(14)를 A/D 동작 제어 회로(15)로 공급한다. A/D 동작 제어 회로(15)에서는, 노이즈 검출 신호(14)에 따라 SR 플립플롭 등을 이용하여 노이즈의 영향을 받은 A/D 변환 결과 비트를 삭제시키는 비트 시프트 신호(16)를 발생한다. A/D 변환 모듈(17)에서는, A/D 변환 기준 전압 Vref(1)에 근거해서 아날로그 입력 Ain을 A/D 변환하고 있지만, A/D 제어 회로(18)에서는, A/D 동작 제어 회로(15)로부터의 비트 시프트 신호(16)에 따라 노이즈의 영향을 받고 있는 A/D 변환 결과 비트를 버린다. 그리고, 그 나머지의 A/D 변환 결과 비트를 유지하여, 노이즈를 무시할 수 있도록 되기 때문에, 그 버려진 A/D 변환 결과 비트로부터 A/D 변환을 재개한다.
이상과 같이, 본 실시예 1에 따르면, 돌발적으로 발생한 노이즈에 영향 받은 A/D 변환 결과 비트를 버림으로써 A/D 변환 데이터의 신뢰성을 향상시킬 수 있다.
또한, 범용 카운터가 불필요하고, A/D 변환을 중단시키지 않는 것에 의해, 보다 단순한 동작으로 A/D 변환을 행할 수 있다.
또한, 노이즈 검출 회로(11) 및 A/D 동작 제어 회로(15)라는 간단한 회로에의해, 회로 규모를 증대하는 일 없이, A/D 변환 데이터의 신뢰성을 향상시킬 수 있다.
(실시예 2)
도 2는 본 발명의 실시예 2에 따른 A/D 변환기를 나타내는 구성도이며, 도면에 있어, 참조 부호 21은 SR 플립플롭 등으로 구성되어, 노이즈 검출 회로(11)로부터의 노이즈 검출 신호(14)에 따라 시작 신호(22)를 발생하고, 또한 그 시작 신호(22)의 발생에서 범용 카운터(23)로부터의 종료 신호(24) 수신까지의 동안에 유의인 A/D 정지_비트 시프트 신호(25)를 발생하는 A/D 동작 제어 회로이다. 참조 부호 23은 A/D 동작 제어 회로(21)로부터의 시작 신호(22)에 따라 일정 시간의 카운트를 개시하고, 카운트 종료 후에 종료 신호(24)를 발생하는 범용 카운터이다. 참조 부호 26은 A/D 동작 제어 회로(21)로부터의 유의인 A/D 정지_비트 시프트 신호(25)에 따라 노이즈의 영향을 받고 있는 A/D 변환 결과 비트를 버리고, 또한 그 나머지의 A/D 변환 결과 비트를 유지하여, 그 A/D 동작 제어 회로(21)로부터의 무의인 A/D 정지_비트 시프트 신호(25)에 따라 그 버려진 A/D 변환 결과 비트로부터 A/D 변환을 재개하는 A/D 제어 회로이다. 그 밖의 구성에 대해서는 도 1과 동일하다.
다음에 동작에 대하여 설명한다.
도 2에 있어서, A/D 동작 제어 회로(21)에서는, 노이즈 검출 신호(14)에 따라 SR 플립플롭 등을 이용하여, A/D 변환을 중단시키고, 또한 노이즈의 영향을 받은 A/D 변환 결과 비트를 삭제시키는 유의인 A/D 정지_비트 시프트 신호(25)를 A/D 제어 회로(26)로 공급한다. 또한, 시작 신호(22)를 범용 카운터(23)에 발생한다.
A/D 변환 모듈(17)에서는, A/D 변환 기준 전압 Vref(1)에 근거해서 아날로그 입력 Ain을 A/D 변환하고 있지만, A/D 제어 회로(26)에서는, A/D 동작 제어 회로(21)로부터의 유의인 A/D 정지_비트 시프트 신호(25)에 따라 노이즈의 영향을 받고 있는 A/D 변환 결과 비트를 버린다. 그리고, 그 나머지의 A/D 변환 결과 비트를 유지한다.
한편, 범용 카운터(23)에서는, 시작 신호(22)에 따라 일정 시간의 카운트를 개시하고, 카운트 종료 후에 종료 신호(24)를 A/D 동작 제어 회로(21)로 공급한다. 여기서, 범용 카운터(23)에서의 일정 시간은 노이즈의 펄스 폭 등을 고려하여, 노이즈에 의한 A/D 변환에의 영향을 회피할 수 있는 시간으로 설정되어 있다.
A/D 동작 제어 회로(21)에서는, 종료 신호(24)의 입력에 따라서, 노이즈 검출 신호(14)가 노이즈 검출 회로(11)로부터 발생되어 있지 않은 것을 확인한 후, A/D 정지_비트 시프트 신호(25)를 유의로부터 무의로 변경하여 A/D 제어 회로(26)로 공급한다. A/D 제어 회로(26)에서는, 그 무의인 A/D 정지_비트 시프트 신호(25)에 의해, 버려진 A/D 변환 결과 비트로부터 A/D 변환을 재개한다.
이상과 같이, 본 실시예 2에 따르면, 돌발적으로 발생한 노이즈에 영향 받은 A/D 변환 결과 비트를 버림으로써 A/D 변환 데이터의 신뢰성을 향상시킬 수 있다.
또한, A/D 변환 모듈(17)에서는, 노이즈가 검출되고 나서 범용 카운터(23)에 의한 일정 시간만큼, A/D 변환을 정지하므로, 노이즈에 의한 A/D 변환 데이터에의영향을 방지할 수 있다.
(실시예 3)
도 3은 본 발명의 실시예 3에 따른 A/D 변환기를 나타내는 구성도이며, 도면에 있어, 참조 부호 27은 A/D 동작 제어 회로(21)로부터의 시작 신호(22)에 따라 소프트웨어 상에서 일정 시간의 카운트를 개시하고, 카운트 종료 후에 종료 신호(24)를 발생하는 CPU이다. 그 밖의 구성에 대해서는 도 2와 동일하다.
다음에 동작에 대하여 설명한다.
본 실시예 3에서는, 상기 실시예 2에 있어서의 범용 카운터(23)를 CPU(27)로 치환한 것이다.
도 3에 있어서, CPU(27)에서는, 시작 신호(22)에 따라 소프트웨어 상에서 일정 시간의 카운트를 개시하고, 카운트 종료 후에 종료 신호(24)를 A/D 동작 제어 회로(21)로 발생한다. 그 밖의 동작에 대해서는, 상기 실시예 2와 마찬가지다.
이상과 같이, 본 실시예 3에 따르면, 돌발적으로 발생한 노이즈에 영향 받은 A/D 변환 결과 비트를 버림으로써, A/D 변환 데이터의 신뢰성을 향상시킬 수 있다.
또한, A/D 변환 모듈(17)에서는, 노이즈가 검출되고 나서 CPU(27)에 의한 일정 시간만큼, A/D 변환을 정지하므로, 노이즈에 의한 A/D 변환 데이터에의 영향을 방지할 수 있다.
또한, CPU(27)를 이용하는 것에 따라, 범용 카운터(23)를 불필요로 할 수 있다.
(실시예 4)
도 4는 본 발명의 실시예 4에 따른 A/D 변환기를 나타내는 구성도이며, 도면에 있어, 참조 부호 3은 A/D 변환 기준 전압 Vref(1)에 근거해서 아날로그 입력 Ain을 디지털 출력으로 변환하는 A/D 변환 모듈, 참조 부호 4는 그 A/D 변환 모듈(3)을 제어하는 A/D 제어 회로이다. 참조 부호 28은 A/D 변환 모듈(3)로부터 출력되는 A/D 변환 결과 데이터이다.
참조 부호 29는 노이즈 검출 회로(11)로부터의 노이즈 검출 신호(14) 및 A/D 변환 모듈(3)로부터의 A/D 변환 결과 데이터(28)에 따라서, 노이즈의 영향을 받은 A/D 변환 결과 비트를 판정하여, A/D 변환 결과 데이터(28)와 함께 그 신뢰도 정보로 이루어지는 A/D 데이터(30)를 출력하는 A/D 동작 제어 회로, 참조 부호 31은 그 A/D 데이터(30)로부터 신뢰도 정보에 따라 A/D 변환 결과 데이터(28)를 채용할지 채용하지 않을지를 판단하는 CPU이다. 그 밖의 구성에 대해서는 도 1과 동일하다.
다음에 동작에 대하여 설명한다.
A/D 변환 모듈(3)에서는, A/D 변환 기준 전압 Vref(1)에 근거해서 아날로그 입력 Ain을 디지털 출력으로 변환하여, A/D 변환 결과 데이터(28)를 출력한다.
A/D 동작 제어 회로(29)에서는, 노이즈 검출 회로(11)로부터의 노이즈 검출 신호(14) 및 A/D 변환 모듈(3)로부터의 A/D 변환 결과 데이터(28)에 따라서, 노이즈의 영향을 받은 A/D 변환 결과 비트를 판정하여, A/D 변환 결과 데이터(28)의 신뢰도를 판정한다. 그리고, A/D 변환 결과 데이터(28)와 함께 그 신뢰도 정보로 이루어지는 A/D 데이터(30)를 출력한다.
CPU(31)에서는, 그 A/D 데이터(30)로부터 신뢰도 정보에 따라 A/D 변환 결과 데이터(28)를 채용할지 채용하지 않을지 판단한다.
이상과 같이, 본 실시예 4에 따르면, 돌발적으로 발생한 노이즈에 영향 받은 A/D 변환 결과 데이터(28)에 대한 신뢰도를 파악할 수 있다. 이 신뢰도 정보를 이용한 예로서, 어떤 일정한 신뢰도를 하회하는 A/D 변환 결과 데이터(28)를 채용하지 않는 것 등이 있고, 이 채용 또는 미채용에 의해 A/D 변환 데이터의 신뢰성을 향상시킬 수 있다.
(실시예 5)
도 5는 본 발명의 실시예 5에 따른 USB 기능을 갖는 반도체 장치를 나타내는 구성도이며, 도면에 있어, 참조 부호 41은 전원 Vcc, A/D 변환 기준 전압 Vref, USB 통신 신호 D+, D-, 그라운드 GND의 각 단자를 갖는 USB 장치, 참조 부호 42는 USB 케이블, 참조 부호 43은 전원 Vcc, USB 통신 신호 D+, D-, 그라운드 GND의 각 단자를 갖는 USB 호스트이다.
도 6은 본 발명의 실시예 5에 따른 A/D 변환기를 나타내는 구성도이며, 도면에 있어, 참조 부호 51은 USB 통신 신호 D-, 참조 부호 52는 USB 통신 신호 D-의 에지를 검출하고, USB 통신의 발생을 검출한 경우에 에지 검출 신호(55)를 발생하는 에지 검출 회로이며, 정전압원(53) 및 비교기(54)로 이루어진다. 참조 부호 15는 SR 플립플롭 등으로 구성되고, 에지 검출 회로(52)로부터의 에지 검출 신호(55)에 따라 비트 시프트 신호(16)를 발생하는 A/D 동작 제어 회로이다.
참조 부호 56은 USB 통신된 A/D 변환 기준 전압 Vref이다. 참조 부호 17은 USB 통신된 A/D 변환 기준 전압 Vref(56)에 근거해서 아날로그 입력 Ain을 디지털 출력으로 변환하는 A/D 변환 모듈, 참조 부호 18은 A/D 동작 제어 회로(15)로부터의 비트 시프트 신호(16)에 따라 노이즈의 영향을 받고 있는 A/D 변환 결과 비트를 버리고, 또한 그 나머지의 A/D 변환 결과 비트를 유지하여, 노이즈를 무시할 수 있도록 되기 때문에, 그 버려진 A/D 변환 결과 비트로부터 A/D 변환을 재개하는 A/D 제어 회로이다.
다음에 동작에 대하여 설명한다.
도 5에 있어서, 본 실시예 5에 따른 USB(Universal Serial Bus) 기능으로서는, USB 장치(41), USB 케이블(42), USB 호스트(43)가 있고, USB 케이블(42)을 통하여, USB 호스트(43)로부터 전원 Vcc 및 A/D 변환 기준 전압 Vref를 USB 장치(41)에 공급하는 모드가 있다. 그리고, USB 통신 신호 D+, D-를 이용한 USB 통신 중에는, USB 케이블(42)에 크로스토크 노이즈가 발생하므로, USB 통신된 A/D 변환 기준 전압 Vref에 근거해서 A/D 변환을 한 경우에는, A/D 변환 정밀도가 저하해 버린다. 본 실시예 5에서는, 이 A/D 변환 정밀도의 저하를 회피시키는 것이다.
도 6에 있어서, USB 통신 신호 D-로 USB 통신이 발생한 경우에, 에지 검출 회로(52)가 그 USB 통신 신호 D-의 에지를 검출하여, 에지 검출 신호(55)를 발생한다. A/D 동작 제어 회로(15)에서는, 에지 검출 신호(55)에 따라 SR 플립플롭 등을 이용하여 노이즈의 영향을 받은 A/D 변환 결과 비트를 삭제시키는 비트 시프트 신호(16)를 발생한다. A/D 변환 모듈(17)에서는, USB 통신된 A/D 변환 기준 전압Vref(56)에 근거해서 아날로그 입력 Ain을 A/D 변환하고 있지만, A/D 제어 회로(18)에서는, A/D 동작 제어 회로(15)로부터의 비트 시프트 신호(16)에 따라 노이즈의 영향을 받고 있는 A/D 변환 결과 비트를 버린다. 그리고, 그 나머지의 A/D 변환 결과 비트를 유지하고, 노이즈를 무시할 수 있도록 되기 때문에, 그 버려진 A/D 변환 결과 비트로부터 A/D 변환을 재개한다.
이상과 같이, 본 실시예 5에 따르면, USB 통신 중에 발생한 크로스토크 노이즈에 영향 받은 A/D 변환 결과 비트를 버림으로써 A/D 변환 데이터의 신뢰성을 향상시킬 수 있다.
또한, 범용 카운터가 불필요하고, A/D 변환을 중단시키지 않는 것에 의해, 보다 단순한 동작으로 A/D 변환을 행할 수 있다.
또한, 에지 검출 회로(52) 및 A/D 동작 제어 회로(15)라는 간단한 회로에 의해, 회로 규모를 증대하는 일 없이, A/D 변환 데이터의 신뢰성을 향상시킬 수 있다.
(실시예 6)
도 7은 본 발명의 실시예 6에 따른 A/D 변환기를 나타내는 구성도이며, 도면에 있어, 참조 부호 21은 SR 플립플롭 등으로 구성되고, 에지 검출 회로(52)로부터의 에지 검출 신호(55)에 따라 시작 신호(22)를 발생하고, 또한 그 시작 신호(22)의 발생에서 범용 카운터(23)로부터의 종료 신호(24) 수신까지의 동안에 유의인 A/D 정지_비트 시프트 신호(25)를 발생하는 A/D 동작 제어 회로이다. 참조 부호23은 A/D 동작 제어 회로(21)로부터의 시작 신호(22)에 따라 일정 시간의 카운트를 개시하고, 카운트 종료 후에 종료 신호(24)를 발생하는 범용 카운터이다. 참조 부호 26은 A/D 동작 제어 회로(21)로부터의 유의인 A/D 정지_비트 시프트 신호(25)에 따라 노이즈의 영향을 받고 있는 A/D 변환 결과 비트를 버리고, 또한 그 나머지의 A/D 변환 결과 비트를 유지하며, 그 A/D 동작 제어 회로(21)로부터의 무의인 A/D 정지_비트 시프트 신호(25)에 따라 그 버려진 A/D 변환 결과 비트로부터 A/D 변환을 재개하는 A/D 제어 회로이다. 그 밖의 구성에 대해서는 도 6과 동일하다.
다음에 동작에 대하여 설명한다.
도 7에 있어서, A/D 동작 제어 회로(21)에서는, 에지 검출 신호(55)에 따라 SR 플립플롭 등을 이용하여, A/D 변환을 중단시키고, 또한 노이즈의 영향을 받은 A/D 변환 결과 비트를 삭제시키는 유의인 A/D 정지_비트 시프트 신호(25)를 A/D 제어 회로(26)로 발생한다. 또한, 시작 신호(22)를 범용 카운터(23)로 발생한다.
A/D 변환 모듈(17)에서는, USB 통신된 A/D 변환 기준 전압 Vref(56)에 근거해서 아날로그 입력 Ain을 A/D 변환하고 있지만, A/D 제어 회로(26)에서는, A/D 동작 제어 회로(21)로부터의 유의인 A/D 정지_비트 시프트 신호(25)에 따라 노이즈의 영향을 받고 있는 A/D 변환 결과 비트를 버린다. 그리고, 그 나머지의 A/D 변환 결과 비트를 유지한다.
한편, 범용 카운터(23)에서는, 시작 신호(22)에 따라 일정 시간의 카운트를 개시하고, 카운트 종료 후에 종료 신호(24)를 A/D 동작 제어 회로(21)로 발생한다. 여기서, 범용 카운터(23)에서의 일정 시간은 노이즈의 펄스 폭 등을 고려하여, 노이즈에 의한 A/D 변환에의 영향을 회피할 수 있는 시간으로 설정되어 있다.
A/D 동작 제어 회로(21)에서는, 종료 신호(24)의 입력에 따라서, 에지 검출 신호(55)가 에지 검출 회로(52)로부터 발생되고 있지 않은 것을 확인한 후, A/D 정지_비트 시프트 신호(25)를 유의로부터 무의로 변경하여 A/D 제어 회로(26)에 공급한다. A/D 제어 회로(26)에서는, 그 무의의 A/D 정지_비트 시프트 신호(25)에 의해, 버려진 A/D 변환 결과 비트로부터 A/D 변환을 재개한다.
이상과 같이, 본 실시예 6에 따라, USB 통신 중에 발생한 크로스토크 노이즈에 영향 받은 A/D 변환 결과 비트를 버림으로써 A/D 변환 데이터의 신뢰성을 향상시킬 수 있다.
또한, A/D 변환 모듈(17)에서는, USB 통신이 검출되고 나서 범용 카운터(23)에 의한 일정 시간만큼, A/D 변환을 정지하므로, 크로스토크 노이즈에 의한 A/D 변환 데이터에의 영향을 방지할 수 있다.
(실시예 7)
도 8은 본 발명의 실시예 7에 따른 A/D 변환기를 나타내는 구성도이며, 도면에 있어, 참조 부호 27은 A/D 동작 제어 회로(21)로부터의 시작 신호(22)에 따라 소프트웨어 상에서 일정 시간의 카운트를 개시하고, 카운트 종료 후에 종료 신호(24)를 발생하는 CPU이다. 그 밖의 구성에 대해서는 도 7과 동일하다.
다음에 동작에 대하여 설명한다.
본 실시예 7에서는, 상기 실시예 6에 있어서의 범용 카운터(23)를 CPU(27)로치환하는 것이다.
도 8에 있어서, CPU(27)에서는, 시작 신호(22)에 따라 소프트웨어 상에서 일정 시간의 카운트를 개시하고, 카운트 종료 후에 종료 신호(24)를 A/D 동작 제어 회로(21)로 발생한다. 그 밖의 동작에 대해서는, 상기 실시예 6과 마찬가지다.
이상과 같이, 본 실시예 7에 따르면, USB 통신 중에 발생한 크로스토크 노이즈에 영향 받은 A/D 변환 결과 비트를 버림으로써 A/D 변환 데이터의 신뢰성을 향상시킬 수 있다.
또한, A/D 변환 모듈(17)에서는, USB 통신이 검출되고 나서 CPU(27)에 의한 일정 시간만큼, A/D 변환을 정지하므로, 크로스토크 노이즈에 의한 A/D 변환 데이터에의 영향을 방지할 수 있다.
또한, CPU(27)를 이용하는 것에 따라, 범용 카운터(23)를 불필요로 할 수 있다.
(실시예 8)
도 9는 본 발명의 실시예 8에 따른 A/D 변환기를 나타내는 구성도이며, 도면에 있어, 참조 부호 3은 USB 통신된 A/D 변환 기준 전압 Vref(56)에 근거해서 아날로그 입력 Ain을 디지털 출력에 변환하는 A/D 변환 모듈, 참조 부호 4는 그 A/D 변환 모듈(3)을 제어하는 A/D 제어 회로이다. 참조 부호 28은 A/D 변환 모듈(3)로부터 출력되는 A/D 변환 결과 데이터이다.
참조 부호 29는 에지 검출 회로(52)로부터의 에지 검출 신호(55) 및 A/D 변환 모듈(3)로부터의 A/D 변환 결과 데이터(28)에 따라서, 노이즈의 영향을 받은 A/D 변환 결과 비트를 판정하여, A/D 변환 결과 데이터(28)와 함께 그 신뢰도 정보로 이루어지는 A/D 데이터(30)를 출력하는 A/D 동작 제어 회로, 참조 부호 31은 그 A/D 데이터(30)로부터 신뢰도 정보에 따라 A/D 변환 결과 데이터(28)를 채용할지 채용하지 않을지 판단하는 CPU이다. 그 밖의 구성에 대해서는 도 6과 동일하다.
다음에 동작에 대하여 설명한다.
A/D 변환 모듈(3)에서는, USB 통신된 A/D 변환 기준 전압 Vref(56)에 근거해서 아날로그 입력 Ain을 디지털 출력으로 변환하여, A/D 변환 결과 데이터(28)를 출력한다.
A/D 동작 제어 회로(29)에서는, 에지 검출 회로(52)로부터의 에지 검출 신호(55) 및 A/D 변환 모듈(3)로부터의 A/D 변환 결과 데이터(28)에 따라서, 노이즈의 영향을 받은 A/D 변환 결과 비트를 판정하여, A/D 변환 결과 데이터(28)의 신뢰도를 판정한다. 그리고, A/D 변환 결과 데이터(28)와 함께 그 신뢰도 정보로 이루어지는 A/D 데이터(30)를 출력한다.
CPU(31)에서는, 그 A/D 데이터(30)로부터 신뢰도 정보에 따라 A/D 변환 결과 데이터(28)를 채용할지 채용하지 않을지 판단한다.
이상과 같이, 본 실시예 8에 따르면, USB 통신 중에 발생한 크로스토크 노이즈에 영향 받은 A/D 변환 결과 데이터(28)에 대한 신뢰도를 파악할 수 있다. 이 신뢰도 정보를 이용한 예로서, 어떤 일정한 신뢰도를 하회하는 A/D 변환 결과 데이터(28)를 채용하지 않는 것 등이 있고, 이 채용 또는 미채용에 의해 A/D 변환 데이터의 신뢰성을 향상시킬 수 있다.
이상과 같이, 본 발명에 따르면, A/D 변환 기준 전압으로 노이즈를 검출한 경우에 노이즈 검출 신호를 발생하는 노이즈 검출 회로와, 노이즈 검출 신호에 따라 비트 시프트 신호를 발생하는 A/D 동작 제어 회로와, 비트 시프트 신호에 따라 노이즈의 영향을 받고 있는 A/D 변환 결과 비트를 버리고, 또한 그 나머지의 A/D 변환 결과 비트를 유지하여, 노이즈를 무시할 수 있도록 되기 때문에, 그 버려진 A/D 변환 결과 비트로부터 A/D 변환을 재개하는 A/D 변환 모듈을 구비하도록 구성했으므로, 돌발적으로 발생한 노이즈에 영향 받은 A/D 변환 결과 비트를 버림으로써 A/D 변환 데이터의 신뢰성을 향상시킬 수 있는 효과가 있다.
본 발명에 따르면, 범용 카운터를 구비하고, A/D 동작 제어 회로는 노이즈 검출 신호에 따라 시작 신호를 발생하고, 또한 그 시작 신호의 발생에서 범용 카운터로부터의 종료 신호 수신까지의 동안에 유의인 A/D 정지_비트 시프트 신호를 발생하며, 범용 카운터는 시작 신호에 따라 일정 시간의 카운트를 개시하고, 카운트 종료 후에 종료 신호를 발생하며, A/D 변환 모듈은 유의인 A/D 정지_비트 시프트 신호에 따라 노이즈의 영향을 받고 있는 A/D 변환 결과 비트를 버리고, 또한 그 나머지의 A/D 변환 결과 비트를 유지하여, 그 A/D 동작 제어 회로로부터의 무의인 A/D 정지_비트 시프트 신호에 따라 그 버려진 A/D 변환 결과 비트로부터 A/D 변환을 재개하도록 구성했으므로, 돌발적으로 발생한 노이즈에 영향 받은 A/D 변환 결과 비트를 버림으로써 A/D 변환 데이터의 신뢰성을 향상시킬 수 있다. 또한, A/D 변환 모듈에서는, 노이즈가 검출되고 나서 범용 카운터에 의한 일정 시간만큼, A/D 변환을 정지하므로, 노이즈에 의한 A/D 변환 데이터에의 영향을 방지할 수 있는 효과가 있다.
본 발명에 따르면, CPU를 구비하고, A/D 동작 제어 회로는 노이즈 검출 신호에 따라 시작 신호를 발생하고, 또한 그 시작 신호의 발생에서 CPU로부터의 종료 신호 수신까지의 동안에 유의인 A/D 정지_비트 시프트 신호를 발생하며, CPU는 시작 신호에 따라 일정 시간의 카운트를 개시하고, 카운트 종료 후에 종료 신호를 발생하며, A/D 변환 모듈은 유의인 A/D 정지_비트 시프트 신호에 따라 노이즈의 영향을 받고 있는 A/D 변환 결과 비트를 버리고, 또한 그 나머지의 A/D 변환 결과 비트를 유지하며, 그 A/D 동작 제어 회로로부터의 무의인 A/D 정지_비트 시프트 신호에 따라 그 버려진 A/D 변환 결과 비트로부터 A/D 변환을 재개하도록 구성했으므로, 돌발적으로 발생한 노이즈에 영향 받은 A/D 변환 결과 비트를 버림으로써 A/D 변환 데이터의 신뢰성을 향상시킬 수 있다. 또한, A/D 변환 모듈에서는, 노이즈가 검출되고 나서 CPU에 의한 일정 시간만큼, A/D 변환을 정지하므로, 노이즈에 의한 A/D 변환 데이터에의 영향을 방지할 수 있다. 또한, CPU를 이용하는 것에 따라, 범용 카운터를 불필요로 할 수 있는 효과가 있다.
본 발명에 따르면, A/D 변환 기준 전압에 노이즈를 검출한 경우에 노이즈 검출 신호를 발생하는 노이즈 검출 회로와, A/D 변환 기준 전압에 근거해서 A/D 변환하여, A/D 변환 결과 데이터를 출력하는 A/D 변환 모듈과, 노이즈 검출 신호 및A/D 변환 결과 데이터에 따라서, 노이즈의 영향을 받은 A/D 변환 결과 비트를 판정하고, A/D 변환 결과 데이터와 함께 그 신뢰도 정보를 출력하는 A/D 동작 제어 회로를 구비하도록 구성했으므로, 돌발적으로 발생한 노이즈에 영향 받은 A/D 변환 결과 데이터에 대한 신뢰도를 파악할 수 있다. 이 신뢰도 정보를 이용한 예로서, 어떤 일정한 신뢰도를 하회하는 A/D 변환 결과 데이터를 채용하지 않는 것 등이 있고, 이 채용 또는 미채용에 의해 A/D 변환 데이터의 신뢰성을 향상시킬 수 있는 효과가 있다.
본 발명에 따르면, USB 통신의 발생을 검출한 경우에 에지 검출 신호를 발생하는 에지 검출 회로와, 에지 검출 신호에 따라 비트 시프트 신호를 발생하는 A/D 동작 제어 회로와, USB 통신된 A/D 변환 기준 전압에 근거해서 A/D 변환하여, 비트 시프트 신호에 따라 노이즈의 영향을 받고 있는 A/D 변환 결과 비트를 버리고, 또한 그 나머지의 A/D 변환 결과 비트를 유지하여, 노이즈를 무시할 수 있도록 되기 때문에, 그 버려진 A/D 변환 결과 비트로부터 A/D 변환을 재개하는 A/D 변환 모듈을 구비하도록 구성했으므로, USB 통신 중에 발생한 크로스토크 노이즈에 영향 받은 A/D 변환 결과 비트를 버림으로써 A/D 변환 데이터의 신뢰성을 향상시킬 수 있는 효과가 있다.
본 발명에 따르면, 범용 카운터를 구비하고, A/D 동작 제어 회로는, 에지 검출 신호에 따라 시작 신호를 발생하고, 또한 그 시작 신호의 발생에서 범용 카운터로부터의 종료 신호의 수신까지의 동안에 유의인 A/D 정지_비트 시프트 신호를 발생하고, 범용 카운터는 시작 신호에 따라 일정 시간의 카운트를 개시하고, 카운트종료 후에 종료 신호를 발생하며, A/D 변환 모듈은, 유의인 A/D 정지_비트 시프트 신호에 따라 노이즈의 영향을 받고 있는 A/D 변환 결과 비트를 버리고, 또한 그 나머지의 A/D 변환 결과 비트를 유지하며, 그 A/D 동작 제어 회로로부터의 무의인 A/D 정지_비트 시프트 신호에 따라 그 버려진 A/D 변환 결과 비트로부터 A/D 변환을 재개하도록 구성했으므로, USB 통신 중에 발생한 크로스토크 노이즈에 영향 받은 A/D 변환 결과 비트를 버림으로써, A/D 변환 데이터의 신뢰성을 향상시킬 수 있다. 또한, A/D 변환 모듈에서는, USB 통신이 검출되고 나서 범용 카운터에 의한 일정 시간만큼, A/D 변환을 정지하므로, 크로스토크 노이즈에 의한 A/D 변환 데이터에의 영향을 방지할 수 있는 효과가 있다.
본 발명에 따르면, CPU를 구비하고, A/D 동작 제어 회로는, 에지 검출 신호에 따라 시작 신호를 발생하고, 또한 그 시작 신호의 발생에서 CPU로부터의 종료 신호의 수신까지의 동안에 유의인 A/D 정지_비트 시프트 신호를 발생하고, CPU는 시작 신호에 따라 일정 시간의 카운트를 개시하고, 카운트 종료 후에 종료 신호를 발생하며, A/D 변환 모듈은, 유의인 A/D 정지_비트 시프트 신호에 따라 노이즈의 영향을 받고 있는 A/D 변환 결과 비트를 버리고, 또한 그 나머지의 A/D 변환 결과 비트를 유지하며, 그 A/D 동작 제어 회로로부터의 무의인 A/D 정지_비트 시프트 신호에 따라 그 버려진 A/D 변환 결과 비트로부터 A/D 변환을 재개하도록 구성했으므로, USB 통신 중에 발생한 크로스토크 노이즈에 영향 받은 A/D 변환 결과 비트를 버림으로써 A/D 변환 데이터의 신뢰성을 향상시킬 수 있다. 또한, A/D 변환 모듈에서는, USB 통신이 검출되고 나서 CPU에 의한 일정 시간만큼, A/D 변환을 정지하기 때문에, 크로스토크 노이즈에 의한 A/D 변환 데이터에의 영향을 방지할 수 있다. 또한, CPU를 이용하는 것에 따라, 범용 카운터를 불필요로 할 수 있는 효과가 있다.
본 발명에 따르면, USB 통신 신호의 에지를 검출하여, USB 통신의 발생을 검출한 경우에 에지 검출 신호를 발생하는 에지 검출 회로와, USB 통신된 A/D 변환 기준 전압에 근거해서 A/D 변환하고, A/D 변환 결과 데이터를 출력하는 A/D 변환 모듈과, 에지 검출 신호 및 A/D 변환 결과 데이터에 따라서, 노이즈의 영향을 받은 A/D 변환 결과 비트를 판정하고, A/D 변환 결과 데이터와 함께 그 신뢰도 정보를 출력하는 A/D 동작 제어 회로를 구비하도록 구성했으므로, USB 통신 중에 발생한 크로스토크 노이즈에 영향 받은 A/D 변환 결과 데이터에 대한 신뢰도를 파악할 수 있다. 이 신뢰도 정보를 이용한 예로서, 어떤 일정한 신뢰도를 하회하는 A/D 변환 결과 데이터를 채용하지 않는 것 등이 있고, 이 채용 또는 미채용에 의해 A/D 변환 데이터의 신뢰성을 향상시킬 수 있는 효과가 있다.
이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것이 아니고, 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.

Claims (2)

  1. 검출기 입력 신호의 미리 지정된 특징을 검출하고, 그것을 검출한 경우에 검출 신호를 발생하는 검출 회로와,
    상기 검출 회로로부터의 검출 신호에 따라 비트 시프트 신호를 발생하는 A/D 동작 제어 회로와,
    A/D 변환 기준 전압에 근거해서 A/D 변환하고, 상기 A/D 동작 제어 회로로부터의 비트 시프트 신호에 따라 노이즈의 영향을 받고 있는 A/D 변환 결과 비트를 버리고, 또한 그 나머지의 A/D 변환 결과 비트를 유지하며, 노이즈를 무시할 수 있도록 되고 나서, 그 버려진 A/D 변환 결과 비트로부터 A/D 변환을 재개하는 A/D 변환 모듈
    을 구비한 A/D 변환기.
  2. 검출기 입력 신호의 미리 지정된 특징을 검출하고, 그것을 검출한 경우에 검출 신호를 발생하는 검출 회로와,
    A/D 변환 기준 전압에 근거해서, 아날로그 입력 신호를 A/D 변환하여, A/D 변환 결과 데이터를 출력하는 A/D 변환 모듈과,
    상기 검출 회로로부터의 검출 신호 및 상기 A/D 변환 모듈로부터의 A/D 변환 결과 데이터에 따라서, 노이즈의 영향을 받은 A/D 변환 결과 비트를 판정하여, A/D변환 결과 데이터와 함께 그 신뢰도 정보를 출력하는 A/D 동작 제어 회로
    를 구비한 A/D 변환기.
KR10-2003-0015605A 2002-04-25 2003-03-13 노이즈 제거 기능을 가진 ａ/ｄ 변환기 KR20030084580A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002124722A JP3889659B2 (ja) 2002-04-25 2002-04-25 Ａ／ｄ変換器
JPJP-P-2002-00124722 2002-04-25

Publications (1)

Publication Number Publication Date
KR20030084580A true KR20030084580A (ko) 2003-11-01

Family

ID=29243726

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0015605A KR20030084580A (ko) 2002-04-25 2003-03-13 노이즈 제거 기능을 가진 ａ/ｄ 변환기

Country Status (3)

Country Link
US (1) US6639540B1 (ko)
JP (1) JP3889659B2 (ko)
KR (1) KR20030084580A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004025300A1 (de) * 2004-05-19 2005-12-15 Micronas Gmbh Vorrichtung und Verfahren zur Rauschunterdrückung
JP4629542B2 (ja) * 2005-09-27 2011-02-09 ジーイー・メディカル・システムズ・グローバル・テクノロジー・カンパニー・エルエルシー 突発ノイズ削除装置
JP5531797B2 (ja) * 2010-06-15 2014-06-25 ソニー株式会社 固体撮像素子およびカメラシステム
JP2013191976A (ja) * 2012-03-13 2013-09-26 Renesas Electronics Corp 集積回路
JP2015133631A (ja) * 2014-01-14 2015-07-23 三菱電機株式会社 アナログデジタル変換装置
JP2016128967A (ja) * 2015-01-09 2016-07-14 住友電気工業株式会社 電子機器
JP6225240B2 (ja) * 2016-12-20 2017-11-01 ルネサスエレクトロニクス株式会社 集積回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3288694B2 (ja) * 1990-06-11 2002-06-04 沖電気工業株式会社 マイクロコンピュータ
JP2777291B2 (ja) * 1991-04-30 1998-07-16 株式会社東芝 アナログ・ディジタル混在集積回路
JP3459417B2 (ja) * 1991-05-29 2003-10-20 パシフィック、マイクロソニックス、インコーポレーテッド 符号化する方法およびシステム、復号化し変換する方法およびシステム
JPH0895710A (ja) * 1994-09-26 1996-04-12 Fujitsu Ltd Ａｄコンバータの制御装置及び制御方法
JP2001111422A (ja) 1999-10-13 2001-04-20 Meidensha Corp 比較形ａ／ｄ変換回路

Also Published As

Publication number Publication date
JP2003318733A (ja) 2003-11-07
US6639540B1 (en) 2003-10-28
US20030201925A1 (en) 2003-10-30
JP3889659B2 (ja) 2007-03-07

Similar Documents

Publication Publication Date Title
US6833738B2 (en) Signal reception circuit, data transfer control device and electronic equipment
CN112753027B (zh) 嵌入式通用串行总线2中继器
EP1359425A3 (en) A measurement test instrument and associated voltage management system for accessory device
KR20030084580A (ko) 노이즈 제거 기능을 가진 ａ/ｄ 변환기
EP1349278A3 (en) Power-on reset circuit
US20200220535A1 (en) Reset circuit
JP2002344541A (ja) 信号検出回路、データ転送制御装置及び電子機器
US6188264B1 (en) Automatic threshold level control circuit
JPH11148878A (ja) 圧力センサのドリフト低減回路及びリセット方式
US6870353B2 (en) Power supply control circuit and LSI using the same
US7281151B2 (en) Method of stopping data communication of a communication apparatus based on a detection of a power supply voltage drop
CN112424708B (zh) 用于处理逻辑输入的电路
TW202007044A (zh) 過電流保護裝置及方法
US7499298B2 (en) Semiconductor integrated circuit and controlling method thereof
US20110242718A1 (en) Protection circuit for central processing unit
US9753515B2 (en) Anti-deadlock circuit for voltage regulator and associated power system
JP2004304334A (ja) 半導体装置及びリセット信号送出方法
JP2007155659A (ja) モード設定回路
US5877628A (en) Warning device for detecting RTC electrical cell
JP3355358B2 (ja) 論理信号変換器
JP3893926B2 (ja) 光センサ
CN216929873U (zh) 电源电路及对应的原木检尺径测量仪
JP3196756B2 (ja) 半導体集積回路測定装置
JPH0735786A (ja) 電圧低下検出装置
KR0119811Y1 (ko) 다중모드모니터의 모드판별회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application