CN112424708B - 用于处理逻辑输入的电路 - Google Patents
用于处理逻辑输入的电路 Download PDFInfo
- Publication number
- CN112424708B CN112424708B CN201980048968.2A CN201980048968A CN112424708B CN 112424708 B CN112424708 B CN 112424708B CN 201980048968 A CN201980048968 A CN 201980048968A CN 112424708 B CN112424708 B CN 112424708B
- Authority
- CN
- China
- Prior art keywords
- reference voltage
- logic
- vref
- input
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005513 bias potential Methods 0.000 claims description 3
- 230000004913 activation Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000006978 adaptation Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000005923 long-lasting effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2409—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2409—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors
- H03K5/2418—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/25—Pc structure of the system
- G05B2219/25289—Energy saving, brown out, standby, sleep, powerdown modus for microcomputer
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
本发明涉及一种用于处理逻辑输入（EL）的电路（1），其包括第一比较器（C1），第一比较器（C1）能够将逻辑输入（EL）与第一参考电压（Vref1）进行比较，并且能够：如果逻辑输入（EL）高于第一参考电压（Vref1），则以第一输出逻辑电平（VO1）提供逻辑输出（SL），否则以不同于第一输出逻辑电平（VO1）的第二输出逻辑电平（VO2）提供逻辑输出（SL），其中，通过逻辑输入（EL）来激活第一比较器（C1）的馈入和第一参考电压（Vref1）。
Description
技术领域
本发明总体上涉及机动车电子设备的领域。本发明特别地涉及用于处理逻辑输入的电路。
背景技术
已知借助于在图1中示出其原理的电路来处理逻辑输入。参考图1，对逻辑输入EL进行处理以提供逻辑输出SL。为此，借助于比较器C将输入EL与参考电压Vref进行比较。如果逻辑输入EL高于参考电压Vref，则逻辑输出SL被设置为第一输出逻辑电平VO1，该第一输出逻辑电平VO1选自高输出逻辑电平VOH或低输出逻辑电平VOL。相反，如果逻辑输入EL低于参考电压Vref，则逻辑输出SL被设置为第二输出逻辑电平VO2，该第二输出逻辑电平VO2不同于第一输出逻辑电平VO1，是高逻辑电平VOH或低逻辑电平VOL中的另一电平。
逻辑输入EL是在最小输入电压VImin与最大输入电压VImax之间变化的电压信号。定义两个接受电压阈值以确定逻辑输入EL是具有低逻辑状态还是具有高逻辑状态：最大低输入逻辑电平VILmax和最小高输入逻辑电平VIHmin，关系为VImin<VILmax<VIHmin<VImax。
用于处理逻辑输入的电路的功能是确定逻辑输入EL的状态并相应地设置输出逻辑电平SL。宜将低于最大低输入逻辑电平VILmax的逻辑输入EL视为低状态，并且宜将高于最小高输入逻辑电平VIHmin的逻辑输入EL视为高状态。处理电路监视逻辑输入EL的电平并相应地设置输出逻辑电平。对于被确定为高状态的逻辑输入EL，将逻辑输出SL设置为第一输出逻辑电平VO1，其通常为高输出逻辑状态VOH。如果处理电路是反相器，则第一输出逻辑电平VO1也可以是低输出逻辑状态VOL。对于被确定为低状态的逻辑输入EL，将逻辑输出SL设置为不同于第一输出逻辑电平的第二输出逻辑电平VO2，如果第一输出逻辑电平VO1是高电平VOH，则第二输出逻辑电平VO2通常为低输出逻辑状态VOL。
这尤其使得能够通过清楚地分开低电平与高电平来“强化”输入与输出之间的逻辑状态，VOL与VOH之间的间隔通常大于VILmin与VIHmax之间的间隔。这还使得能够实现转换：状态转换、电压电平适配：例如，0-5V之间的输入和-12至+12V之间的输出。这还使得能够实现电流隔离。
为了实现这样的功能，通常根据图1的原理图来实现处理电路。在逻辑输入的状态仅包括两个值的情况下，可以通过将逻辑输入EL与按照参考电压Vref给出的单个阈值进行比较来确定该状态。根据现有技术，用于处理逻辑输入的电路通常包括比较器C，该比较器C将逻辑输入EL与参考电压Vref进行比较，并根据该比较产生输出状态SL。
如果，如在图1中通过运算放大器来实现比较器C，当逻辑输入EL高于Vref时SL上的输出逻辑电平等于运算放大器的馈入VCC，并且当逻辑输入EL低于Vref时SL上的输出逻辑电平等于0。
用于处理逻辑输入的电路特别地被适配成在计算机上游或在没有计算机的情况下操作，特别是在待机阶段，在该待机阶段中，电池不由机动车辆的交流发电机维持和再充电。上述原理一方面为了产生参考电压Vref、并且另一方面为了借助于馈入VCC来馈入比较器C而不利地导致较大的和/或持久的电消耗。这在待机阶段尤其不利，在待机阶段中，这样的持久消耗有使所述车辆的电池放电的风险。
此外，输入处的高状态和低状态——即最大低输入逻辑电平VILmax和最小高输入逻辑电平VIHmin——的接受阈值的指定可以非常接近，例如相差小于1V。这排除了用于实现这样的处理电路的某些非常简单的解决方案。
发明内容
本发明的目的是提出一种用于处理逻辑输入的电路，该电路特别是在待机阶段中消耗很少或无消耗，同时能够准确地确定介于彼此紧靠的最大低输入逻辑电平VILmax和最小高输入逻辑电平VIHmin之间的状态。
本发明涉及一种用于处理逻辑输入的电路，其包括第一比较器，第一比较器能够将逻辑输入与第一参考电压进行比较，并且能够：如果逻辑输入高于第一参考电压，则以第一输出逻辑电平提供逻辑输出，否则以不同于第一输出逻辑电平的第二输出逻辑电平提供逻辑输出，其中，通过逻辑输入来激活第一比较器的馈入和第一参考电压。
根据另一特征，该电路还包括第二比较器和开关，第二比较器能够将逻辑输入与第二参考电压进行比较，并且能够控制开关以在逻辑输入高于第二参考电压时馈入第一参考电压，否则不馈入第一参考电压。
根据另一特征，通过逻辑输入来激活第二比较器的馈入和第二参考电压。
根据另一特征，第二参考电压低于第一参考电压。
根据另一特征，第一参考电压在最小高输入逻辑电平与最大低输入逻辑电平之间，优选地基本等于最小高输入逻辑电平和最大低输入逻辑电平的平均值。
根据另一特征，第二参考电压等于最大低输入逻辑电平的分数，优选地等于其一半。
根据另一特征，第二参考电压高于平均噪声电平。
根据另一特征，第一比较器由第一NPN型晶体管来实现，第一NPN型晶体管的基极连接到逻辑输入，其集电极连接到逻辑输出，并且其发射极连接到第一参考电压；第二比较器由第二NPN型晶体管来实现，第二NPN型晶体管的基极连接到逻辑输入，其集电极连接到开关的第一端子，并且其发射极连接到第二参考电压；并且开关的第二端子连接到第一参考电压与第一晶体管的发射极之间的公共点。
根据另一特征，开关由一顺一倒地安装的两个PNP型晶体管来实现：第一晶体管的发射极连接到第二晶体管的基极并且通过电阻器连接到第二晶体管的发射极，并且第一晶体管的基极连接到第二晶体管的集电极并且通过电阻器连接到第二晶体管的发射极，第二晶体管的发射极连接到偏置电位，第一晶体管的集电极形成开关的第一端子并且第二晶体管的集电极形成开关的第二端子。
根据另一特征，第一参考电压由齐纳二极管来实现，齐纳二极管的阳极接地，并且其阴极连接到第一比较器；和/或第二参考电压由齐纳二极管来实现，齐纳二极管的阳极接地，并且其阴极连接到第二比较器。
附图说明
通过阅读下面的描述，本发明的其他特征和创新优点将清晰地显现，该描述是作为指示性而绝非限制性的示例参考附图提供的，在附图中：
- 已经描述的图1示出了根据现有技术的电路的原理；
- 图2示出了根据本发明的电路的第一原理；
- 图3示出了根据本发明的电路的另一原理；
- 图4示出了根据本发明的电路的可能实施例。
为了更清楚，在所有附图中，相同或相似的元件用相同的附图标记来标示。
具体实施方式
与图1的现有技术的原理图相比，图2的原理图示出了本发明的基本构思。图2的示意图再次使用图1的元件。处理电路1能够处理逻辑输入EL。处理电路1包括能够将逻辑输入EL与第一参考电压Vref1进行比较的第一比较器C1。如果逻辑输入EL高于第一参考电压Vref1，则处理电路1以第一输出逻辑电平VO1提供逻辑输出SL，否则处理电路1以不同于第一输出逻辑电平VO1的第二输出逻辑电平VO2提供逻辑输出SL。
此外，图2的原理图使得通过逻辑输入EL来激活第一比较器C1的馈入和第一参考电压Vref1（此处，其与第一比较器C1的输入的连接）。因此，是逻辑输入EL上的电压的存在来控制电消耗源的激活。这些消耗在时间上被限制为需要逻辑输入EL的处理的阶段。此外，在逻辑输入EL上没有电压的情况下，处理电路1完全不消耗或基本不消耗。“通过逻辑输入EL来激活”在此理解为通过逻辑输入EL本身直接馈送、或者进行由逻辑输入EL控制或启用的运行、或者任何其他等效解决方案。
图2的实施例起作用，但是具有以下缺点：第一参考电压Vref1的激活可能过于敏感，以至于该激活不是在逻辑输入EL上实际存在电压时实现的、而是在有噪声时实现的。
为了避免该缺点，根据图3所示的优选实施例，处理电路1还包括使得能够仅针对在逻辑输入EL上存在的某个电压电平而激活的装置。该装置包括第二比较器C2和开关SW1，第二比较器C2能够将逻辑输入EL与第二参考电压Vref2进行比较，并且能够控制开关SW1，以在逻辑输入EL高于第二参考电压Vref2时馈入第一参考电压Vref1，否则不馈入第一参考电压Vref1。因此，在恰当选取了第二参考电压的情况下，并且该第二参考电压不需要特别准确，可以仅在真的需要第一参考电压Vref1时才激活它。
有利地，出于相同的原因并且如同第一比较器C1的馈入和第一参考电压Vref1一样，通过逻辑输入EL来激活第二比较器C2的馈入和第二参考电压Vref2。
根据有利特征，第二参考电压Vref2低于第一参考电压Vref1。因此，第一比较器C1和第一参考电压Vref1在起效之前被激活。
第一参考电压Vref1用于区分逻辑输入EL上的高输入状态VIH和低输入状态VIL。此外，第一参考电压Vref1宜包括在最小高输入逻辑电平VIHmin与最大低输入逻辑电平VILmax之间。这两个界限之间的所有值都是可能的。由于第一参考电压Vref1的值不准确，因此远离所述界限是有利的。此外，根据有利特征，Vref1优选地基本等于两个界限的平均值，即等于最小高输入逻辑电平VIHmin和最大低输入逻辑电平VILmax的平均值。
根据一个实施例，第二参考电压Vref2被取为等于最大低输入逻辑电平VILmax的分数，优选为其一半VILmax/2。
如先前所见，第二参考电压Vref2用于避免在逻辑输入EL上有噪声时激活第一参考电压Vref1。此外，有利地，第二参考电压Vref2高于所述逻辑输入EL上的平均噪声电平。
基于诸如图2和图3所示的原理图，本领域技术人员知道取决于所实施的技术以及取决于任意或个人的选择来实现众多实施方式。
图4示出了可能的实施方式的示例。根据一个特征，第一比较器C1通过第一NPN型晶体管来实现。该晶体管的基极连接到逻辑输入EL，集电极连接到逻辑输出SL，并且发射极连接到第一参考电压Vref1和开关SW1的第二端子。根据另一特征，第二比较器C2通过第二NPN型晶体管来实现。该晶体管的基极连接到逻辑输入EL，集电极连接到开关SW1的第一端子，并且发射极连接到第二参考电压Vref2。根据另一特征，开关SW1的第二端子连接到第一参考电压Vref1与第一晶体管的发射极之间的公共点。
根据另一特征，开关SW1由一顺一倒地安装的两个PNP型晶体管来实现：第一晶体管（在图4中在虚线圆中的左侧）的发射极连接到第二晶体管（在图4中在虚线圆中的右侧）的基极并且通过电阻器连接到第二晶体管的发射极，并且第一晶体管的基极连接到第二晶体管的集电极并且通过电阻器连接到第二晶体管的发射极，第二晶体管的发射极连接到偏置电位Vpol，第一晶体管的集电极形成开关SW1的第二端子并且第二晶体管的集电极形成开关SW1的第一端子。
在图4中，晶体管Z使得能够实现电压适配。其存在是可选的。
可以通过任何参考电压来实现第一参考电压Vref1和第二参考电压Vref2。这可以涉及到馈入、电池、或任何等效装置。
为了简化电路并降低其成本，第一参考电压Vref1有利地由齐纳二极管来实现，齐纳二极管的阳极接地，并且其阴极连接到第一比较器C1。同样，第二参考电压Vref2有利地由齐纳二极管来实现，齐纳二极管的阳极接地，并且其阴极连接到第二比较器C2。
以上以示例的名义描述了本发明。要理解的是，本领域技术人员能够例如通过组合上面单独地或组合地采用的各种特征来实现本发明的各种实施变型，而不会就此脱离本发明的范围。
Claims (12)
1.一种用于处理逻辑输入（EL）的电路（1），其包括第一比较器（C1），第一比较器（C1）能够将逻辑输入（EL）与第一参考电压（Vref1）进行比较，并且能够：如果逻辑输入（EL）高于第一参考电压（Vref1），则以第一输出逻辑电平（VO1）提供逻辑输出（SL），否则以不同于第一输出逻辑电平（VO1）的第二输出逻辑电平（VO2）提供逻辑输出（SL），其特征在于，通过逻辑输入（EL）来激活第一比较器（C1）的馈入和第一参考电压（Vref1）。
2.根据权利要求1所述的电路，还包括第二比较器（C2）和开关（SW1），第二比较器（C2）能够将逻辑输入（EL）与第二参考电压（Vref2）进行比较，并且能够控制开关（SW1）以在逻辑输入（EL）高于第二参考电压（Vref2）时馈入第一参考电压（Vref1），否则不馈入第一参考电压（Vref1）。
3.根据权利要求1或2所述的电路，其中，通过逻辑输入（EL）来激活第二比较器（C2）的馈入和第二参考电压（Vref2）。
4.根据权利要求1或2所述的电路，其中，第二参考电压（Vref2）低于第一参考电压（Vref1）。
5.根据权利要求1或2所述的电路，其中，第一参考电压（Vref1）在最小高输入逻辑电平（VIHmin）与最大低输入逻辑电平（VILmax）之间。
6.根据权利要求5所述的电路，其中，第一参考电压（Vref1）基本等于最小高输入逻辑电平（VIHmin）与最大低输入逻辑电平（VILmax）的平均值。
7.根据权利要求1或2所述的电路，其中，第二参考电压（Vref2）低于最大低输入逻辑电平（VILmax）。
8.根据权利要求7所述的电路，其中，第二参考电压（Vref2）等于最大低输入逻辑电平（VILmax）的一半。
9.根据权利要求1或2所述的电路，其中，第二参考电压（Vref2）高于平均噪声电平。
10.根据权利要求1或2所述的电路，其中，第一比较器（C1）由第一NPN型晶体管来实现，第一NPN型晶体管的基极连接到逻辑输入（EL），其集电极连接到逻辑输出（SL），并且其发射极连接到第一参考电压（Vref1）；第二比较器（C2）由第二NPN型晶体管来实现，第二NPN型晶体管的基极连接到逻辑输入（EL），其集电极连接到开关（SW1）的第一端子，并且其发射极连接到第二参考电压（Vref2）；并且开关（SW1）的第二端子连接到第一参考电压（Vref1）与第一NPN型晶体管的发射极之间的公共点。
11.根据权利要求1或2所述的电路，其中，开关（SW1）由一顺一倒地安装的两个PNP型晶体管来实现：第一晶体管的发射极连接到第二晶体管的基极并且通过电阻器连接到第二晶体管的发射极，并且第一晶体管的基极连接到第二晶体管的集电极并且通过电阻器连接到第二晶体管的发射极，第二晶体管的发射极连接到偏置电位（Vpol），第一晶体管的集电极形成开关（SW1）的第一端子并且第二晶体管的集电极形成开关（SW1）的第二端子。
12.根据权利要求1或2所述的电路，其中，第一参考电压（Vref1）由齐纳二极管来实现，齐纳二极管的阳极接地，并且其阴极连接到第一比较器（C1）；和/或第二参考电压（Vref2）由齐纳二极管来实现，齐纳二极管的阳极接地，并且其阴极连接到第二比较器（C2）。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1856897 | 2018-07-25 | ||
| FR1856897A FR3084484B1 (fr) | 2018-07-25 | 2018-07-25 | Circuit de traitement d'une entree logique |
| PCT/EP2019/069363 WO2020020737A1 (fr) | 2018-07-25 | 2019-07-18 | Circuit de traitement d'une entrée logique |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112424708A CN112424708A (zh) | 2021-02-26 |
| CN112424708B true CN112424708B (zh) | 2024-04-09 |
Family
ID=63579477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201980048968.2A Active CN112424708B (zh) | 2018-07-25 | 2019-07-18 | 用于处理逻辑输入的电路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11264978B2 (zh) |
| CN (1) | CN112424708B (zh) |
| FR (1) | FR3084484B1 (zh) |
| WO (1) | WO2020020737A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111816134B (zh) * | 2020-07-31 | 2022-08-23 | 重庆惠科金渝光电科技有限公司 | 一种显示面板的驱动电路和显示面板 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010056835A (ko) * | 1999-12-17 | 2001-07-04 | 박종섭 | 입력 버퍼회로 |
| CN1480734A (zh) * | 2002-09-03 | 2004-03-10 | �����ɷ� | 用来检测调制解调器的输入电压的低电压检测电路 |
| WO2007038168A1 (en) * | 2005-09-22 | 2007-04-05 | Eastman Kodak Company | An adaptive input-cell circuitry |
| CN102497107A (zh) * | 2011-12-09 | 2012-06-13 | 上海新进半导体制造有限公司 | 开关电源及开关电源控制电路 |
| CN103647436A (zh) * | 2013-11-27 | 2014-03-19 | 苏州贝克微电子有限公司 | 一种在开关稳压器中降低静态电流的电路 |
| JP2014204536A (ja) * | 2013-04-03 | 2014-10-27 | ルネサスエレクトロニクス株式会社 | 半導体集積回路およびその動作方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016072870A (ja) * | 2014-09-30 | 2016-05-09 | セイコーインスツル株式会社 | 発振回路 |
| JP7144960B2 (ja) * | 2018-04-05 | 2022-09-30 | ローム株式会社 | 電源電圧監視回路 |
| US10866628B2 (en) * | 2018-04-10 | 2020-12-15 | Texas Instruments Incorporated | Low-power mode for a USB type-C power delivery controller |
-
2018
- 2018-07-25 FR FR1856897A patent/FR3084484B1/fr active Active
-
2019
- 2019-07-18 WO PCT/EP2019/069363 patent/WO2020020737A1/fr active Application Filing
- 2019-07-18 CN CN201980048968.2A patent/CN112424708B/zh active Active
- 2019-07-18 US US17/261,275 patent/US11264978B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010056835A (ko) * | 1999-12-17 | 2001-07-04 | 박종섭 | 입력 버퍼회로 |
| CN1480734A (zh) * | 2002-09-03 | 2004-03-10 | �����ɷ� | 用来检测调制解调器的输入电压的低电压检测电路 |
| WO2007038168A1 (en) * | 2005-09-22 | 2007-04-05 | Eastman Kodak Company | An adaptive input-cell circuitry |
| EP1958035A1 (en) * | 2005-09-22 | 2008-08-20 | Eastman Kodak Company | An adaptive input-cell circuitry |
| CN101268426A (zh) * | 2005-09-22 | 2008-09-17 | 伊斯曼柯达公司 | 自适应输入单元电路 |
| CN102497107A (zh) * | 2011-12-09 | 2012-06-13 | 上海新进半导体制造有限公司 | 开关电源及开关电源控制电路 |
| JP2014204536A (ja) * | 2013-04-03 | 2014-10-27 | ルネサスエレクトロニクス株式会社 | 半導体集積回路およびその動作方法 |
| CN103647436A (zh) * | 2013-11-27 | 2014-03-19 | 苏州贝克微电子有限公司 | 一种在开关稳压器中降低静态电流的电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR3084484A1 (fr) | 2020-01-31 |
| FR3084484B1 (fr) | 2020-06-26 |
| US11264978B2 (en) | 2022-03-01 |
| US20210281255A1 (en) | 2021-09-09 |
| CN112424708A (zh) | 2021-02-26 |
| WO2020020737A1 (fr) | 2020-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7535128B2 (en) | Temperature detector | |
| US8238126B2 (en) | Current regulator | |
| US7612588B2 (en) | Power on detection circuit | |
| CN107885270B (zh) | 调节器用半导体集成电路 | |
| US7639064B2 (en) | Drive circuit for reducing inductive kickback voltage | |
| CN112882525B (zh) | 稳压器用半导体集成电路、车载用电子设备 | |
| US10700594B2 (en) | Power conversion device | |
| KR20070100638A (ko) | Ｌｅｄ 제어 회로 및 ｌｅｄ 제어 회로를 위한 방법 | |
| CN112424708B (zh) | 用于处理逻辑输入的电路 | |
| US7932628B2 (en) | Control device with terminal 15—holding circuit | |
| US6667607B2 (en) | Power supply circuit for clamping excessive input voltage at predetermined voltage | |
| JP5433510B2 (ja) | 電源電圧監視回路 | |
| US9214853B2 (en) | Two-wire transmitter starter circuit and two-wire transmitter including the same | |
| US7843252B2 (en) | Circuit with a regulated charge pump | |
| US7977969B2 (en) | Circuit arrangement and method for evaluating a data signal | |
| US8432115B2 (en) | Motor drive circuit | |
| KR20130014977A (ko) | 신호 전달 회로 | |
| JP2017036938A (ja) | 電圧検出回路 | |
| EP1430314B1 (en) | A minimum detector | |
| US12009808B2 (en) | Semiconductor device | |
| JP7131700B2 (ja) | 半導体装置 | |
| US20240272662A1 (en) | Semiconductor device | |
| US8547163B2 (en) | Temperature sensor device | |
| JP2006261143A (ja) | 熱保護回路及びこれを備えた半導体集積回路装置 | |
| CN117674011A (zh) | 供电电路和激光雷达 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20241021 Address after: Hannover Patentee after: Continental Automotive Technology Co.,Ltd. Country or region after: Germany Address before: Toulouse, France Patentee before: CONTINENTAL AUTOMOTIVE FRANCE Country or region before: France Patentee before: CONTINENTAL AUTOMOTIVE GmbH Country or region before: Germany |