JP4254683B2 - コンパレータ切替え回路 - Google Patents

コンパレータ切替え回路 Download PDF

Info

Publication number
JP4254683B2
JP4254683B2 JP2004291769A JP2004291769A JP4254683B2 JP 4254683 B2 JP4254683 B2 JP 4254683B2 JP 2004291769 A JP2004291769 A JP 2004291769A JP 2004291769 A JP2004291769 A JP 2004291769A JP 4254683 B2 JP4254683 B2 JP 4254683B2
Authority
JP
Japan
Prior art keywords
signal
comparator
switching
mode
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004291769A
Other languages
English (en)
Other versions
JP2006109013A (ja
Inventor
昌宏 北川
克仁 竹内
洋幸 小畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004291769A priority Critical patent/JP4254683B2/ja
Priority to US11/239,083 priority patent/US7215158B2/en
Publication of JP2006109013A publication Critical patent/JP2006109013A/ja
Application granted granted Critical
Publication of JP4254683B2 publication Critical patent/JP4254683B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008Arrangements for reducing power consumption

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)

Description

本発明は、2つの動作モードに対応して夫々の特性が異なるように構成されている2つのコンパレータを、モード切替え信号の変化に応じて択一的に動作状態とするように切替えを行なうコンパレータ切替え回路に関する。
例えば、車内LAN規格の1つであるCANを用いて車両のボディー制御を行うためのECU(Electronic Control Unit)においては、低消費電力モードであるスタンバイモードと、通常の動作状態であるノーマルモードとの切替えを行うように構成されている。また、そのような通信における受信側では、一般に、バスを介して送信される通信データをコンパレータで受けて当該データレベルをしきい値と比較し、二値レベル判定を行うようになっている。
そして、スタンバイモードにおいても、車両内に配置されている他のECU等が送信した通信データを受信した場合は、当該データの受信をトリガとしてマイクロコンピュータに出力を行いノーマルモードに切替えるため(即ち、ウェイクアップ動作)、コンパレータは動作状態にしておく必要がある。
尚、斯様なECUの細部について開示している先行技術文献を、出願人は発見することができなかった。
ところで、スタンバイモードにおいてコンパレータを動作させ続けると、その分だけ電流を余分に消費することになる。そして、その状態のコンパレータは、通信データを受信した場合にノーマルモードに切替えを行うためのトリガを出力することが目的であるから、信号応答特性が遅いコンパレータであっても問題はない。
出願人は、上記の点に着目して、スタンバイモード中に動作させるコンパレータは、低消費電流型で信号応答特性が遅いものを別途用意し、ノーマルモード時に使用するコンパレータと切替えて動作させるように構成することで、スタンバイモード時における消費電流をより低減することを考えた。しかしながら、斯様な構成を実現するためには、以下のような問題があることが判明した。
図6には、ECU間で行う通信における受信側の構成を、説明のために必要な要部だけ概略的に示すものである。コンパレータ1(COMP1)はノーマルモードにおいて使用され、コンパレータ2(COMP2)はスタンバイモードにおいて使用されるもので、夫々通信データを非反転入力端子(IN)で受信し、反転入力端子側に設定されているしきい値(1,2)に応じてハイ,ロウレベルの二値判定を行い、その判定結果を出力する。これら2つのコンパレータ1,2の出力端子は、マルチプレクサ3を介してマイクロコンピュータ4の入力ポートに接続されている。マイクロコンピュータ(マイコン)4は、車内LANを介して通信を行うため、ノーマルモードでは、コンパレータ1を介して通信データを受信するようになっている。
尚、2つのコンパレータ1,2に夫々与えられている判定しきい値は、それらの動作特性の相違に基づいて異なるレベルに設定した方が有利であれば(例えば、コンパレータ2は信号応答特性が遅いためより低いレベルに設定するなど)異なるレベルに設定すれば良いが、双方を同じレベルに設定しても問題はない。
そして、2つのコンパレータ1,2の動作状態並びにマルチプレクサ3の選択切替えは、マイコン4が出力するモード切替え信号によって行なわれる。例えば、スタンバイモードではモード切替え信号がロウレベルとなることで、コンパレータ2だけが動作状態になると共に、マルチプレクサ3はコンパレータ2側の出力端子(b側)を選択するようになっている。そして、ノーマルモードではモード切替え信号がハイレベルとなることで、コンパレータ1だけが動作状態になると共に、マルチプレクサ3はコンパレータ1側の出力端子(a側)を選択するように切替えられる。
スタンバイモードからノーマルモードへの移行プロセスは、以下のようになる。
(1)コンパレータ2が通信データを受信し、マイコン4に受信データを出力する。
(2)すると、スタンバイードのマイコン4がウェイクアップして、モード切替え信号をハイレベルにする。
(3)そして、コンパレータ1が動作状態になり、マルチプレクサ3はコンパレータ1側の出力端子を選択する。
ここで、図7は、上記した移行プロセスをタイミングチャートで示すものである。即ち、コンパレータ1,2が動作状態と停止状態との間で切替わる場合には、それらの出力信号レベルが不定となる期間が僅かながら存在する(図7ではハッチングで示している)。また、低消費電流型のコンパレータについては、通常のコンパレータよりも上記不定期間が長くなる傾向を示す。そのため、その不定期間においてマイコン4に不適切な信号が出力され、マイコン4が誤動作するおそれがある。
本発明は上記事情に鑑みてなされたものであり、その目的は、動作モードに応じて2つのコンパレータの動作状態を切替える場合でも、外部に対して不定レベルの信号が出力されることを確実に防止できるコンパレータ切替え回路を提供することにある。
請求項1記載のコンパレータ切替え回路によれば、動作切替え回路は、2つのコンパレータの動作切替えを行なう場合に、外部より与えられるモード切替え信号を遅延回路により遅延させた信号を生成すると、モード切替え信号と遅延回路の出力信号とを論理合成して、少なくとも何れか1つのコンパレータが動作状態となっている期間を介して切替えを行う。
斯様に構成すれば、遅延回路において付与される遅延時間に応じて、ハイ,ロウ何れかの信号レベルを継続的に示す期間が異なる2つの切替え信号を生成することができる。そして、それら2つの切替え信号に基づいてコンパレータの動作状態を切替えれば、一方の信号レベルが継続する期間の相違により、何れか一方のコンパレータが動作している状態で他方のコンパレータの動作を停止させるように切替えを行うことができる。
そして、マルチプレクサの選択切替えは遅延回路の出力信号によって行われるので、2つのコンパレータの動作状態が切替わって一方のコンパレータの信号出力レベルが確定した後にマルチプレクサの選択切替えが行なわれるようになる。従って、当該マルチプレクサを介して出力される信号レベルが不定になることを確実に回避できる。
請求項2記載のコンパレータ切替え回路によれば、動作切替え回路は、モード切替え信号と遅延回路の出力信号との論理和信号並びに論理積信号を生成して出力する。例えば、モード切替え信号がハイレベルを示す期間について見ると、前記論理和信号はハイレベルの期間が相対的に長く、前記論理積信号はハイレベルとなる期間が相対的に短くなるように生成される。従って、これらの信号が同じレベルを示し続ける期間の相違に応じて、何れか一方のコンパレータが動作している状態を介して切替えを行うことができる。尚、何れのコンパレータも同じ論理の信号が与えられると動作するように構成されている場合は、一方の信号の論理を反転させてコンパレータに出力すれば良い。
請求項3記載のコンパレータ切替え回路によれば、動作モードの1つは低消費電力モードであり、その低消費電力モードに対応して動作するコンパレータは、他方のコンパレータよりも消費電流が小さくなるように構成される。即ち、低消費電力モード時に動作しているコンパレータの消費電流はより小さくすることが望ましい。そして、消費電流が小さいコンパレータは内部回路に流れる電流値が小さくなるので、動作が停止している状態から動作用電源の供給が開始された場合に、出力信号レベルが確定する時間はより遅くなる傾向を示す。また、その逆の場合も同様である。従って、そのような2つのコンパレータの動作を同じタイミングで切替えようとすれば出力信号レベルが不確定となる期間が発生し易くなるため、本発明のコンパレータ切替え回路の適用が極めて有効となる。
請求項4記載のコンパレータ切替え回路によれば、マイクロコンピュータは、例えば、通信データが送信されない期間が継続すると低消費電力モードに移行して電力消費を抑制し、通信データの送信が再開されると通常の動作モードに移行するように構成されている。そして、そのマイクロコンピュータに対し、通信データレベルを二値判定して出力する2つのコンパレータの動作を切替える回路に本発明を適用すれば、マイクロコンピュータに不定レベルの信号が入力されて誤動作が発生することを防止できる。
(第1実施例)
以下、本発明の第1実施例について図1及び図2を参照して説明する。尚、図6と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。本実施例では、マイクロコンピュータ(マイコン)4によって出力されるモード切替え信号は、動作切り替え回路11に与えられており、動作切り替え回路11より出力される切替え制御信号が、コンパレータ1,2及びマルチプレクサ3に与えられるようになっている。
動作切り替え回路11は、遅延回路12,ORゲート13及びANDゲート14で構成されている。遅延回路12は、マイコン4より出力されるモード切替え信号に所定の遅延時間を付与した遅延信号を、マルチプレクサ3の切替え制御信号として出力すると共に、ORゲート13及びANDゲート14の一方の入力端子にも出力するようになっている。尚、遅延回路12によって付与される遅延時間は、コンパレータ2の動作特性に基づいて決定されるが、例えば数μ秒〜100μ秒程度である。そして、ORゲート13及びANDゲート14の他方の入力端子には、モード切替え信号が与えられている。
ORゲート13の出力信号は、COMP1制御信号としてコンパレータ1の動作制御端子(正論理)に与えられており、ANDゲート14の出力信号は、COMP2制御信号としてコンパレータ2の動作制御端子(負論理)に与えられている。以上において、マルチプレクサ3と動作切り替え回路11とがコンパレータ切替え回路15を構成している。
次に、本実施例の作用について図2も参照して説明する。マイコン4は、スタンバイモード(低消費電力モード)に移行している期間中は、例えば動作クロック信号の出力を停止し、通常の動作状態であるノーマルモードよりも消費電力を低減した状態で待機している。そして、スタンバイモードにおいて動作状態にあるコンパレータ2を介して最初の通信データを受信すると、マイコン4は、起動してノーマルモード(通常動作モード)に移行し、モード切替え信号をハイレベルにする(図2(a))。
そして、遅延回路12を介してモード切替え信号を遅延した信号が出力されると(図2(b))、ORゲート13は、モード切替え信号と遅延信号との論理和をとり、ハイレベル期間がモード切替え信号よりも長いCOMP1制御信号を出力する(図2(c))。また、ANDゲート14は、モード切替え信号と遅延信号との論理積をとり、ハイレベル期間がモード切替え信号よりも短いCOMP2制御信号を出力する(図2(d))。
すると、COMP1制御信号の立上がりはモード切替え信号の立上がりと略同時であるから、その立上がりの時点よりコンパレータ1に電源の供給が開始され、コンパレータ1は停止状態から動作状態への移行を開始する(図2(e))。そして、その移行期間においてコンパレータ1の出力信号レベルは一時的に不定となるが、遅延回路12によって付与される遅延時間内には動作状態への移行が完了し、出力信号レベルは確定する(そのように遅延時間を設定しておく)。
一方、COMP2制御信号の立上がりは遅延信号の立上がりと略同時であるから、その立上がりの時点よりコンパレータ2に対する電源の供給が停止され、コンパレータ2は動作状態から停止状態への移行を開始する(図2(f))。この移行期間においてもコンパレータ2の出力信号レベルは一時的に不定となるが、停止状態への移行を開始する時点においてコンパレータ1の出力信号レベルは既に確定している。そして、マルチプレクサ3の選択切替え(b→a)は遅延信号の立上がりとなるので(図2(b))、a側に切替わった時点ではコンパレータ1の確定した信号レベルが出力される(図2(g))。
また、マイコン4が、例えば通信データが所定期間送信されずに処理すべきイベントが発生しない状態が継続することで、ノーマルスタンバイモードからスタンバイモードに移行しようとする場合には、モード切替え信号をロウレベルにする(図2(a))。すると、ANDゲート14の出力信号はモード切替え信号の立下りと略同時に立ち下がるので(図2(d))、コンパレータ2は、その立下りにおいて停止状態から動作状態への移行を開始する(図2(f))。その移行期間においてもコンパレータ2の出力信号レベルは一時的に不定となるが、遅延時間内には停止状態への移行が完了して出力信号レベルは確定する。
そして、遅延信号は、モード切替え信号の立下りから遅延時間だけ遅れてロウレベルになり(図2(b))、ORゲート13の出力信号は、遅延信号の立下りと略同時に立ち下がる(図2(c))。すると、その立下がりの時点よりコンパレータ1への電源供給が停止され、コンパレータ1は動作状態から停止状態への移行を開始する(図2(e))。そして、その移行期間においてもコンパレータ1の出力信号レベルは一時的に不定となるが、停止状態への移行を開始する時点においてコンパレータ2の出力信号レベルは既に確定している。そして、マルチプレクサ3の選択切替え(a→b)は遅延信号の立下がりとなるので(図2(b))、b側に切替わった時点ではコンパレータ2の確定した信号レベルが出力される(図2(g))。
以上のように本実施例によれば、動作切替え回路11は、外部より送信される通信データを受信して二値レベル判定を行なう2つのコンパレータ1,2の動作切替えを行なう場合に、マイコン4がスタンバイ,ノーマルモードを切替えるために出力するモード切替え信号を遅延回路12を介して遅延させた信号を生成する。そして、その遅延信号とモード切替え信号とをORゲート13及びANDゲート14で論理合成してハイレベル期間が異なるCOMP1,COMP2制御信号を生成し、それらの制御信号をコンパレータ1,2に夫々出力することで、何れか一方が動作状態となっている期間を経て動作切替えを行うようにした。
更に、マルチプレクサ3の選択切替えを遅延回路12の出力信号によって行うことで、一方のコンパレータの信号出力レベルが確定した後にマルチプレクサ3の選択切替えが行なわれるようになり、信号レベルが不定になることを確実に回避できる。従って、マイコン4に不定レベルの信号が入力されて誤動作が発生することを防止できる。
また、コンパレータ2は、スタンバイモードに対応して動作するために低消費電流型として構成されているので、内部回路に流れる電流値が小さく、動作の開始,停止に応じて出力信号レベルが確定する時間は、コンパレータ1よりも遅くなる傾向を示す。そのような2つのコンパレータ1,2の動作を同じタイミングで切替えようとすれば出力信号レベルが不確定となる期間が発生し易くなる。従って、コンパレータ切替え回路15の適用が極めて有効となる。
(第2実施例)
図3は本発明の第2実施例を示すものであり、第1実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。第2実施例は、遅延回路の具体的構成を示すものであり、遅延回路16を、抵抗17とコンデンサ18とによる積分回路で構成している。以上のように構成した第2実施例によれば、抵抗17の抵抗値R1とコンデンサ18の容量C1とを適宜選択することで、必要な遅延時間を付与することができる。
(第3実施例)
図4は本発明の第3実施例を示すものであり、第1実施例と異なる部分についてのみ説明する。第3実施例も、遅延回路の具体的構成を示すものであり、ボルテージバッファにより遅延回路19を構成している。以上のように構成した第3実施例によれば、ボルテージバッファの伝播遅延時間を適宜選択することで、必要な遅延時間を付与することができる。
(第4実施例)
図5は本発明の第4実施例を示すものであり、第2実施例と異なる部分についてのみ説明する。第4実施例は、2つのコンパレータ1,2の動作切替えを行う構成部分と、コンパレータ1,2に夫々異なる判定しきい値レベルを付与する構成部分とをより詳細に示すものである。
コンパレータ1,2のグランド端子と回路グランドとの間には、NPNトランジスタ20,21が接続されており、トランジスタ20のベースはORゲート13の出力端子に接続され、トランジスタ21のベースはNOTゲート22を介してANDゲート14の出力端子に接続されている。
また、電源とグランドとの間には、抵抗23,24,25の直列回路が接続されており、抵抗23及び24の共通接続点VHはコンパレータ1,2の非反転入力端子に共通に接続され、抵抗24及び25の共通接続点VLは、コンパレータ1,2の反転入力端子に夫々抵抗26,抵抗27を介して接続されている。接続点VHには、外部より送信される通信データが与えられる。そして、コンパレータ1,2の反転入力端子には、電流源28,29が夫々接続されている。尚、電流源28,29の設定電流値は等しく、抵抗26及び27の抵抗値も等しくなるように設定されている。
次に、第4実施例の作用について説明する。ORゲート13の出力端子がハイレベルになるとトランジスタ20がオンしてコンパレータ1のグランド端子は回路グランドに接続され、コンパレータ1が動作状態となる。一方、ANDゲート14の出力端子がロウレベルになるとトランジスタ21がオンしてコンパレータ2のグランド端子は回路グランドに接続され、コンパレータ2が動作状態となる。
また、コンパレータ1,2の反転入力端子に与えられる判定しきい値レベルは共通に設定されており、外部より通信データが送信されていない状態では、接続点VHの電位はグランドレベルとなっている。そして、通信データが送信されると接続点VH,VL間に電位差が発生するようになり、その電位差が反転入力端子に与えられている判定しきい値を超えれば(動作モードに応じて)コンパレータ1,2の出力端子はハイレベルとなる。
以上のように構成された第4実施例によれば、第2実施例等と同様の効果が得られる。
本発明は上記し又は図面に記載した実施例にのみ限定されるものではなく、以下のような変形が可能である。
遅延回路は、その他、偶数個のNOTゲートを直列接続したものや、ディレイラインなどを用いて構成しても良い。
遅延回路において付与する遅延時間は、論理合成結果を意味のあるものとするため、モード切替え信号がハイ(又はロウ)レベルを継続する期間を上限として設定すれば良い。
第4実施例において、トランジスタ20,21に替えて、コンパレータ1,2の電源側に配置したPNPトランジスタを用いて動作切換えを行うようにしても良い。
通信データの二値レベル判定を行なうためのコンパレータに限ることなく、広く適用することができる。
また、2つの動作モードは、低消費電力モード,通常動作モードに限ることなく、所定の動作条件に対応する回路の動作モードが2つあり、その動作条件に対応するように特性が調整された2つコンパレータを切替えて使用するものであれば適用が可能である。
本発明の第1実施例であり、コンパレータ切替え回路の構成を示す図 コンパレータ切替え回路の動作を示すタイミングチャート 本発明の第2実施例を示す図1相当図 本発明の第3実施例を示す図1相当図 本発明の第4実施例を示す図1相当図 従来技術を示す図1相当図 図2相当図
符号の説明
図面中、1,2はコンパレータ、3はマルチプレクサ、4はマイクロコンピュータ、11は動作切り替え回路、12は遅延回路、15はコンパレータ切替え回路、16,19は遅延回路を示す。

Claims (4)

  1. 共通の入力信号について比較動作を行なうもので、2つの動作モードに対応して夫々の特性が異なるように構成されている2つのコンパレータについて、外部より与えられるモード切替え信号の変化に応じて、選択された動作モードに対応するものを択一的に動作状態とするように切替えを行なう動作切替え回路と、
    前記モード切替え信号の変化に応じて、前記2つのコンパレータからの出力信号を選択して外部に出力するマルチプレクサとを備え、
    前記動作切替え回路は、前記モード切替え信号を遅延させて出力する遅延回路を備え、前記モード切替え信号と前記遅延回路の出力信号とを論理合成した信号を用いることで、少なくとも何れか1つのコンパレータが動作状態となっている期間を介して切替えを行うように構成されており、
    前記マルチプレクサの選択切替えは、前記遅延回路の出力信号によって行うように構成したことを特徴とするコンパレータ切替え回路。
  2. 前記動作切替え回路は、
    前記モード切替え信号と前記遅延回路の出力信号との論理和信号と、
    前記モード切替え信号と前記遅延回路の出力信号との論理積信号とを生成するように構成されていることを特徴とする請求項1記載のコンパレータ切替え回路。
  3. 前記動作モードの1つは、低消費電力モードであり、
    前記低消費電力モードに対応して動作するコンパレータは、他方のコンパレータよりも消費電流が小さくなるように構成されていることを特徴とする請求項1又は2記載のコンパレータ切替え回路。
  4. 前記2つのコンパレータは、前記入力信号としての通信データを受信してそのレベル判定を行い、判定結果を受信側のマイクロコンピュータに出力するものであり、
    前記マイクロコンピュータは、前記低消費電力モードに移行している状態において通信データを受信すると通常動作モードに移行して、前記動作切替え回路及び前記マルチプレクサに対して前記モード切替え信号を出力するように構成されていることを特徴とする請求項3記載のコンパレータ切替え回路。

JP2004291769A 2004-10-04 2004-10-04 コンパレータ切替え回路 Expired - Fee Related JP4254683B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004291769A JP4254683B2 (ja) 2004-10-04 2004-10-04 コンパレータ切替え回路
US11/239,083 US7215158B2 (en) 2004-10-04 2005-09-30 Comparator switching apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004291769A JP4254683B2 (ja) 2004-10-04 2004-10-04 コンパレータ切替え回路

Publications (2)

Publication Number Publication Date
JP2006109013A JP2006109013A (ja) 2006-04-20
JP4254683B2 true JP4254683B2 (ja) 2009-04-15

Family

ID=36378226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004291769A Expired - Fee Related JP4254683B2 (ja) 2004-10-04 2004-10-04 コンパレータ切替え回路

Country Status (2)

Country Link
US (1) US7215158B2 (ja)
JP (1) JP4254683B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7406135B2 (en) * 2004-06-22 2008-07-29 International Business Machines Corporation Reducing power consumption in signal detection
JP2007336203A (ja) * 2006-06-14 2007-12-27 Toshiba Corp コンパレータ回路
JP2010088218A (ja) 2008-09-30 2010-04-15 Ricoh Co Ltd Dc/dcコンバータ
JP5432676B2 (ja) 2009-11-18 2014-03-05 ルネサスエレクトロニクス株式会社 マイクロコンピュータ、ヒステリシスコンパレータ回路、及び電圧監視装置
US9461562B1 (en) * 2012-02-24 2016-10-04 Cypress Semiconductor Corporation Low voltage detector
EP4246893A3 (en) * 2014-04-17 2023-12-27 Panasonic Intellectual Property Corporation of America Vehicle-mounted network system, invalidity detection electronic control unit, and invalidity detection method
WO2021072251A1 (en) * 2019-10-11 2021-04-15 University Of Washington Input driven self-clocked dynamic comparator
IT202200001553A1 (it) * 2022-01-31 2023-07-31 St Microelectronics Srl Sistemi e procedimenti comparatori

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8902225A (nl) * 1989-09-05 1991-04-02 Philips Nv Schakeling voor het detekteren van impulsen, en videorecorder voorzien van de schakeling.
US5436582A (en) * 1991-02-18 1995-07-25 Matsushita Electric Industrial Co., Ltd. Comparator device for selecting received signals
JPH0764680A (ja) 1993-08-25 1995-03-10 Sony Corp 電源出力制御装置
US5933459A (en) * 1996-12-30 1999-08-03 Intel Corporation Dual reference voltage input receiver for high speed data transmission
US6407591B1 (en) * 2000-06-30 2002-06-18 Intel Corporation Self-configurable clock input buffer compatible with high-voltage single-ended and low-voltage differential clock signals
JP2004191333A (ja) * 2002-12-13 2004-07-08 Matsushita Electric Ind Co Ltd 2値電源電圧検出回路

Also Published As

Publication number Publication date
US20060119401A1 (en) 2006-06-08
US7215158B2 (en) 2007-05-08
JP2006109013A (ja) 2006-04-20

Similar Documents

Publication Publication Date Title
US6920570B2 (en) Level shifter control circuit with delayed switchover to low-power level shifter
US7649393B2 (en) Semiconductor integrated circuit having active and sleep modes and non-retention flip-flop that is initialized when switching from sleep mode to active mode
US6198327B1 (en) Pulse generator with improved high speed performance for generating a constant pulse width
JP3557975B2 (ja) 信号切り替え回路及び信号切り替え方法
US7215158B2 (en) Comparator switching apparatus and method
JP6460049B2 (ja) リンギング抑制回路
JP4699927B2 (ja) 入出力共用端子制御回路
JP4701898B2 (ja) 外部信号検出回路およびリアルタイムクロック
KR100605452B1 (ko) 발진 검지 회로
JP2000357947A (ja) クロック制御回路
US6424186B1 (en) Circuit for dynamic signal drive strength compensation
TW437169B (en) Reset circuit for flip-flop
JP5109717B2 (ja) 送信回路
JP4896472B2 (ja) パワーオンリセット回路
US7574618B2 (en) Interface circuit
US6731137B1 (en) Programmable, staged, bus hold and weak pull-up for bi-directional I/O
JP2000112563A (ja) 半導体装置
JP6413979B2 (ja) マスタノード
JP3590361B2 (ja) 集積回路装置
JP2001132596A (ja) スタータ駆動装置
JP2009212930A (ja) 入力レベル判定回路
JP2004242339A (ja) パルス生成回路
US20120280737A1 (en) Signal delay circuit, clock transfer control circuit and semiconductor device having the same
JP2000111589A (ja) 半導体集積回路
JPH10290142A (ja) 半導体集積回路のフリップフロップ回路とそのクロック制御回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4254683

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140206

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees