JP4699927B2 - 入出力共用端子制御回路 - Google Patents
入出力共用端子制御回路 Download PDFInfo
- Publication number
- JP4699927B2 JP4699927B2 JP2006086708A JP2006086708A JP4699927B2 JP 4699927 B2 JP4699927 B2 JP 4699927B2 JP 2006086708 A JP2006086708 A JP 2006086708A JP 2006086708 A JP2006086708 A JP 2006086708A JP 4699927 B2 JP4699927 B2 JP 4699927B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- data
- signal
- control signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims description 37
- 230000002093 peripheral effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000000630 rising effect Effects 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1731—Optimisation thereof
- H03K19/1732—Optimisation thereof by limitation or reduction of the pin/gate ratio
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/002—Switching arrangements with several input- or output terminals
- H03K17/005—Switching arrangements with several input- or output terminals with several inputs only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
図7は、このような従来の入出力共用端子制御回路の構成例を示している。この制御回路は、回路11、12、セレクタ13、14、ラッチ回路(レジスタ)15、およびスリーステートバッファ16を備え、スリーステートバッファ16の出力側に設けられたI/Oピン(不図示)を、2つの回路11および12で共用するための制御を行う。
図7に示した回路構成をとる場合、回路11と回路12を切り替える際にハザード出力が発生する可能性がある。図8および図9は、このようなハザード出力のパターンを示すタイミングチャートである。
本発明の第1の局面において、入出力共用端子制御回路は、データ選択手段101、105、方向選択手段102、データ保持手段103、および出力手段107を備える。
データ選択手段101は、複数の回路からそれぞれ出力される複数のデータ信号の中から、入出力共用端子108に転送されるデータ信号を選択して出力する。方向選択手段102は、上記複数の回路からそれぞれ出力される複数の方向制御信号の中から、データ選択手段101から出力されるデータ信号と同じ回路の方向制御信号を選択して出力する。方向保持手段104は、方向選択手段102から出力される方向制御信号を保持する。
後述する図2の入出力共用端子制御回路において、データ選択手段101、105、方向選択手段102、106、データ保持手段103、方向保持手段104、および出力手段107は、セレクタ202、235、203、236、ラッチ回路204、222、およびスリーステートバッファ208にそれぞれ対応する。
図2は、図7の入出力共用端子制御回路においてハザード対策回路を設けた構成例を示している。この制御回路は、セレクタ202、203、ラッチ回路201、204、選択信号比較回路205、方向制御信号比較回路206、ハザード条件検出回路207、およびスリーステートバッファ208を備え、スリーステートバッファ208の出力側に設けられたI/Oピン(不図示)を、2つの回路11および12で共用するための制御を行う。
(1)最新の選択信号sel_dataと2サイクル前の値を比較した結果、値が変化している(信号sel_changeが論理“1”)。
(2)回路11の制御信号dir1と回路12の制御信号dir2の方向が異なっている(信号dir_changeが論理“1”)。
図3および図4は、条件(1)および(2)が同時に成立する場合にハザード出力が回避されることを示すタイミングチャートである。
回路A、B、C、およびDは、データ信号data1、data2、data3、およびdata4と、制御信号dir1、dir2、dir3、およびdir4をそれぞれ出力する。
比較回路512は、図6に示すように、XOR回路601、602、およびOR回路603を含む。XOR回路601は、sel_data[0]とsel_shift[0]の排他的論理和を出力し、XOR回路602は、sel_data[1]とsel_shift[1]の排他的論理和を出力する。OR回路603は、XOR回路601の出力とXOR回路602の出力の論理和を、信号sel_changeとして出力する。これにより、選択信号sel_data[1:0]の状態変化が検出される。
(1)最新の選択信号sel_data[1:0]と2サイクル前の値を比較した結果、値が変化している(信号sel_changeが論理“1”)。
(2)切り替え前の回路の制御信号diriと切り替え後の回路の制御信号dirj(i,j=1,2,3,4,i≠j)の方向が異なっている(信号dir_changeが論理“1”)。
前記複数の回路からそれぞれ出力される複数の方向制御信号の中から、前記第1のデータ選択手段から出力されるデータ信号と同じ回路の方向制御信号を選択して出力する方向選択手段と、
前記第1のデータ選択手段から出力されるデータ信号を保持するデータ保持手段と、
前記第1のデータ選択手段から出力されるデータ信号と前記データ保持手段により保持されたデータ信号のいずれかを選択して出力する第2のデータ選択手段と、
前記方向選択手段から出力される方向制御信号が出力方向を示しているとき、前記第2のデータ選択手段から出力されるデータ信号を前記入出力共用端子に出力する出力手段と
を備えることを特徴とする入出力共用端子制御回路。
(付記2)前記第2のデータ選択手段は、前記方向選択手段から出力される方向制御信号が示す方向が、出力方向から入力方向に切り替わるときに、前記データ保持手段により保持されたデータ信号を選択して出力することを特徴とする付記1記載の入出力共用端子制御回路。
(付記3)前記第1のデータ選択手段および方向選択手段を制御する第1の選択信号の変化を検出する第1の検出手段と、前記方向選択手段から出力される方向制御信号の変化を検出する第2の検出手段と、該第1の検出手段および第2の検出手段の出力信号からハザード条件を検出して、前記第2のデータ選択手段を制御する第2の選択信号を出力する第3の検出手段とをさらに備えることを特徴とする付記1または2記載の入出力共用端子制御回路。
(付記4)前記第1の検出手段は、所定期間経過前と経過後の前記第1の選択信号の値を比較して、前記第1のデータ選択信号の変化を検出し、前記第2の検出手段は、該所定期間経過前と経過後の前記方向制御信号の値を比較して、前記方向制御信号の変化を検出することを特徴とする付記3記載の入出力共用端子制御回路。
(付記5)前記方向選択手段から出力される方向制御信号を保持する方向保持手段をさらに備え、前記第3の検出手段は、該方向保持手段により保持された方向制御信号の値に応じて前記第2の選択信号の値を変更することを特徴とする付記3または4記載の入出力共用端子制御回路。
(付記6)複数の回路からそれぞれ出力される複数のデータ信号の中から、入出力共用端子に転送されるデータ信号を選択して出力するデータ選択手段と、
前記複数の回路からそれぞれ出力される複数の方向制御信号の中から、前記データ選択手段から出力されるデータ信号と同じ回路の方向制御信号を選択して出力する第1の方向選択手段と、
前記第1の方向選択手段から出力される方向制御信号を保持する方向保持手段と、
前記第1の方向選択手段から出力される方向制御信号と前記方向保持手段により保持された方向制御信号のいずれかを選択して出力する第2の方向選択手段と、
前記第2の方向選択手段から出力される方向制御信号が出力方向を示しているとき、前記データ選択手段から出力されるデータ信号を前記入出力共用端子に出力する出力手段と
を備えることを特徴とする入出力共用端子制御回路。
(付記7)前記第2の方向選択手段は、前記第1の方向選択手段から出力される方向制御信号が示す方向が、入力方向から出力方向に切り替わるときに、前記方向保持手段により保持された方向制御信号を選択して出力することを特徴とする付記6記載の入出力共用端子制御回路。
(付記8)前記データ選択手段および第1の方向選択手段を制御する第1の選択信号の変化を検出する第1の検出手段と、前記第1の方向選択手段から出力される方向制御信号の変化を検出する第2の検出手段と、該第1の検出手段および第2の検出手段の出力信号からハザード条件を検出して、前記第2の方向選択手段を制御する第2の選択信号を出力する第3の検出手段とをさらに備えることを特徴とする付記6または7記載の入出力共用端子制御回路。
(付記9)前記第1の検出手段は、所定期間経過前と経過後の前記第1の選択信号の値を比較して、前記第1のデータ選択信号の変化を検出し、前記第2の検出手段は、該所定期間経過前と経過後の前記方向制御信号の値を比較して、前記方向制御信号の変化を検出することを特徴とする付記8記載の入出力共用端子制御回路。
(付記10)前記第3の検出手段は、前記方向保持手段により保持された方向制御信号の値に応じて前記第2の選択信号の値を変更することを特徴とする付記8または9記載の入出力共用端子制御回路。
(付記11)複数の回路からそれぞれ出力される複数のデータ信号の中から、入出力共用端子に転送されるデータ信号を選択して出力する第1のデータ選択手段と、
前記複数の回路からそれぞれ出力される複数の方向制御信号の中から、前記第1のデータ選択手段から出力されるデータ信号と同じ回路の方向制御信号を選択して出力する第1の方向選択手段と、
前記第1のデータ選択手段から出力されるデータ信号を保持するデータ保持手段と、
前記第1の方向選択手段から出力される方向制御信号を保持する方向保持手段と、
前記第1のデータ選択手段から出力されるデータ信号と前記データ保持手段により保持されたデータ信号のいずれかを選択して出力する第2のデータ選択手段と、
前記第1の方向選択手段から出力される方向制御信号と前記方向保持手段により保持された方向制御信号のいずれかを選択して出力する第2の方向選択手段と、
前記第2の方向選択手段から出力される方向制御信号が出力方向を示しているとき、前記第2のデータ選択手段から出力されるデータ信号を前記入出力共用端子に出力する出力手段と
を備えることを特徴とする入出力共用端子制御回路。
13、14、33、202、203、221、235、236、502、503、521、535、536 セレクタ
15、201、204、211、222、501、504、511、522 ラッチ回路
16、208、508 スリーステートバッファ
21 CPU
22 I/Oピン
23 負荷回路
31 内部レジスタ
32 ペリフェラル回路
34 I/Oバッファ
101、105 データ選択手段
102、106 方向選択手段
103 データ保持手段
104 方向保持手段
107 出力手段
205、505 選択信号比較回路
206、506 方向制御信号比較回路
207、507 ハザード条件検出回路
212、223、523、601、602 XOR回路
231、233、234、531、533、534 AND回路
232、532 インバータ
512 比較回路
603 OR回路
Claims (9)
- 複数の回路からそれぞれ出力される複数のデータ信号の中から、入出力共用端子に転送されるデータ信号を選択して出力する第1のデータ選択手段と、
前記複数の回路からそれぞれ出力される複数の方向制御信号の中から、前記第1のデータ選択手段から出力されるデータ信号と同じ回路の方向制御信号を選択して出力する方向選択手段と、
前記第1のデータ選択手段から出力されるデータ信号を保持するデータ保持手段と、
前記第1のデータ選択手段から出力されるデータ信号と前記データ保持手段により保持されたデータ信号のいずれかを選択して出力する第2のデータ選択手段と、
前記方向選択手段から出力される方向制御信号が出力方向を示しているとき、前記第2のデータ選択手段から出力されるデータ信号を前記入出力共用端子に出力する出力手段と
を備えることを特徴とする入出力共用端子制御回路。 - 前記第2のデータ選択手段は、前記方向選択手段から出力される方向制御信号が示す方向が、出力方向から入力方向に切り替わるときに、前記データ保持手段により保持されたデータ信号を選択して出力することを特徴とする請求項1記載の入出力共用端子制御回路。
- 前記第1のデータ選択手段および方向選択手段を制御する第1の選択信号の変化を検出する第1の検出手段と、前記方向選択手段から出力される方向制御信号の変化を検出する第2の検出手段と、該第1の検出手段および第2の検出手段の出力信号からハザード条件を検出して、前記第2のデータ選択手段を制御する第2の選択信号を出力する第3の検出手段とをさらに備えることを特徴とする請求項1または2記載の入出力共用端子制御回路。
- 前記第1の検出手段は、所定期間経過前と経過後の前記第1の選択信号の値を比較して、前記第1のデータ選択信号の変化を検出し、前記第2の検出手段は、該所定期間経過前と経過後の前記方向制御信号の値を比較して、前記方向制御信号の変化を検出することを特徴とする請求項3記載の入出力共用端子制御回路。
- 複数の回路からそれぞれ出力される複数のデータ信号の中から、入出力共用端子に転送されるデータ信号を選択して出力するデータ選択手段と、
前記複数の回路からそれぞれ出力される複数の方向制御信号の中から、前記データ選択手段から出力されるデータ信号と同じ回路の方向制御信号を選択して出力する第1の方向選択手段と、
前記第1の方向選択手段から出力される方向制御信号を保持する方向保持手段と、
前記第1の方向選択手段から出力される方向制御信号と前記方向保持手段により保持された方向制御信号のいずれかを選択して出力する第2の方向選択手段と、
前記第2の方向選択手段から出力される方向制御信号が出力方向を示しているとき、前記データ選択手段から出力されるデータ信号を前記入出力共用端子に出力する出力手段と
を備えることを特徴とする入出力共用端子制御回路。 - 前記第2の方向選択手段は、前記第1の方向選択手段から出力される方向制御信号が示す方向が、入力方向から出力方向に切り替わるときに、前記方向保持手段により保持された方向制御信号を選択して出力することを特徴とする請求項5記載の入出力共用端子制御回路。
- 前記データ選択手段および第1の方向選択手段を制御する第1の選択信号の変化を検出する第1の検出手段と、前記第1の方向選択手段から出力される方向制御信号の変化を検出する第2の検出手段と、該第1の検出手段および第2の検出手段の出力信号からハザード条件を検出して、前記第2の方向選択手段を制御する第2の選択信号を出力する第3の検出手段とをさらに備えることを特徴とする請求項5または6記載の入出力共用端子制御回路。
- 前記第1の検出手段は、所定期間経過前と経過後の前記第1の選択信号の値を比較して、前記第1のデータ選択信号の変化を検出し、前記第2の検出手段は、該所定期間経過前と経過後の前記方向制御信号の値を比較して、前記方向制御信号の変化を検出することを特徴とする請求項7記載の入出力共用端子制御回路。
- 複数の回路からそれぞれ出力される複数のデータ信号の中から、入出力共用端子に転送されるデータ信号を選択して出力する第1のデータ選択手段と、
前記複数の回路からそれぞれ出力される複数の方向制御信号の中から、前記第1のデータ選択手段から出力されるデータ信号と同じ回路の方向制御信号を選択して出力する第1の方向選択手段と、
前記第1のデータ選択手段から出力されるデータ信号を保持するデータ保持手段と、
前記第1の方向選択手段から出力される方向制御信号を保持する方向保持手段と、
前記第1のデータ選択手段から出力されるデータ信号と前記データ保持手段により保持されたデータ信号のいずれかを選択して出力する第2のデータ選択手段と、
前記第1の方向選択手段から出力される方向制御信号と前記方向保持手段により保持された方向制御信号のいずれかを選択して出力する第2の方向選択手段と、
前記第2の方向選択手段から出力される方向制御信号が出力方向を示しているとき、前記第2のデータ選択手段から出力されるデータ信号を前記入出力共用端子に出力する出力手段と
を備えることを特徴とする入出力共用端子制御回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006086708A JP4699927B2 (ja) | 2006-03-27 | 2006-03-27 | 入出力共用端子制御回路 |
TW095125842A TWI327420B (en) | 2006-03-27 | 2006-07-14 | Common input/output terminal control circuit |
US11/490,151 US7456657B2 (en) | 2006-03-27 | 2006-07-21 | Common input/output terminal control circuit |
CN200610104269XA CN101047380B (zh) | 2006-03-27 | 2006-08-07 | 共用输入/输出端子控制电路 |
KR1020060074667A KR100776937B1 (ko) | 2006-03-27 | 2006-08-08 | 입출력 공용 단자 제어 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006086708A JP4699927B2 (ja) | 2006-03-27 | 2006-03-27 | 入出力共用端子制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007264853A JP2007264853A (ja) | 2007-10-11 |
JP4699927B2 true JP4699927B2 (ja) | 2011-06-15 |
Family
ID=38637805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006086708A Active JP4699927B2 (ja) | 2006-03-27 | 2006-03-27 | 入出力共用端子制御回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7456657B2 (ja) |
JP (1) | JP4699927B2 (ja) |
KR (1) | KR100776937B1 (ja) |
CN (1) | CN101047380B (ja) |
TW (1) | TWI327420B (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101205323B1 (ko) * | 2006-09-28 | 2012-11-27 | 삼성전자주식회사 | 리텐션 입/출력 장치를 이용하여 슬립모드를 구현하는시스템 온 칩 |
US20120083473A1 (en) | 2010-09-21 | 2012-04-05 | Johanna Holldack | Treatment of conditions by toll-like receptor modulators |
CN103078624B (zh) | 2011-10-26 | 2014-07-16 | 迈实电子(上海)有限公司 | 信号输入电路和方法以及具有信号输入电路的芯片 |
US8748798B2 (en) * | 2012-09-05 | 2014-06-10 | Omnivision Technologies, Inc. | Comparator circuit for reduced output variation |
KR101468572B1 (ko) * | 2013-04-25 | 2014-12-04 | 주식회사 뉴티씨 (Newtc) | 데이터 구분 입출력 회로 |
WO2014187470A1 (en) * | 2013-05-20 | 2014-11-27 | Abb Ab | Machine safety apparatus and a method of operating a machine safety apparatus |
US10268601B2 (en) * | 2016-06-17 | 2019-04-23 | Massachusetts Institute Of Technology | Timely randomized memory protection |
JP2018163498A (ja) * | 2017-03-24 | 2018-10-18 | エイブリック株式会社 | 監視回路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63205754A (ja) * | 1987-02-21 | 1988-08-25 | Nec Corp | デイジタル処理装置の内部バス拡張方式 |
US6636070B1 (en) * | 1997-10-16 | 2003-10-21 | Altera Corp | Driver circuitry for programmable logic devices with hierarchical interconnection resources |
JP2004192051A (ja) * | 2002-12-06 | 2004-07-08 | Ricoh Co Ltd | 共用端子制御装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960003748Y1 (ko) * | 1991-07-13 | 1996-05-07 | 임종호 | 호퍼분리형 선별기 |
US5802882A (en) * | 1996-06-03 | 1998-09-08 | General Motors Corporation | Knitted cover |
JP2003233584A (ja) * | 2002-02-12 | 2003-08-22 | Ricoh Co Ltd | データ転送装置 |
JP2005165592A (ja) * | 2003-12-02 | 2005-06-23 | Matsushita Electric Ind Co Ltd | データ転送装置 |
KR102407406B1 (ko) * | 2017-06-23 | 2022-06-13 | 삼성디스플레이 주식회사 | 장식 인쇄 부재 및 장식 인쇄 부재를 포함하는 표시 장치 |
-
2006
- 2006-03-27 JP JP2006086708A patent/JP4699927B2/ja active Active
- 2006-07-14 TW TW095125842A patent/TWI327420B/zh active
- 2006-07-21 US US11/490,151 patent/US7456657B2/en active Active
- 2006-08-07 CN CN200610104269XA patent/CN101047380B/zh active Active
- 2006-08-08 KR KR1020060074667A patent/KR100776937B1/ko not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63205754A (ja) * | 1987-02-21 | 1988-08-25 | Nec Corp | デイジタル処理装置の内部バス拡張方式 |
US6636070B1 (en) * | 1997-10-16 | 2003-10-21 | Altera Corp | Driver circuitry for programmable logic devices with hierarchical interconnection resources |
JP2004192051A (ja) * | 2002-12-06 | 2004-07-08 | Ricoh Co Ltd | 共用端子制御装置 |
Also Published As
Publication number | Publication date |
---|---|
KR100776937B1 (ko) | 2007-11-21 |
CN101047380A (zh) | 2007-10-03 |
US20080001631A1 (en) | 2008-01-03 |
KR20070096747A (ko) | 2007-10-02 |
TWI327420B (en) | 2010-07-11 |
TW200737712A (en) | 2007-10-01 |
JP2007264853A (ja) | 2007-10-11 |
CN101047380B (zh) | 2010-09-29 |
US7456657B2 (en) | 2008-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4699927B2 (ja) | 入出力共用端子制御回路 | |
US7622961B2 (en) | Method and apparatus for late timing transition detection | |
US7574638B2 (en) | Semiconductor device tested using minimum pins and methods of testing the same | |
US8013637B2 (en) | Clock signal selection circuit | |
US6720813B1 (en) | Dual edge-triggered flip-flop design with asynchronous programmable reset | |
US7586337B2 (en) | Circuit for switching between two clock signals independently of the frequency of the clock signals | |
JP3604323B2 (ja) | クロック切替回路 | |
US7716528B2 (en) | Method and system for configurable trigger logic for hardware bug workaround in integrated circuits | |
JP2009177659A (ja) | パルスラッチ回路 | |
JP4753895B2 (ja) | 遅延調整回路を有するアレイ型プロセッサ | |
JP2003316566A (ja) | パイプラインプロセッサ | |
JP4862588B2 (ja) | クロック制御回路および半導体集積回路 | |
JP3963158B2 (ja) | 半導体回路装置及びそのテスト方法 | |
JP3776895B2 (ja) | 位相調整回路 | |
JP5117957B2 (ja) | フリップフロップ回路 | |
JP2008058098A (ja) | 半導体集積回路 | |
JP2008123604A (ja) | 集積回路装置 | |
JP2005309652A (ja) | マイクロコントローラ | |
JP2013156073A (ja) | 半導体装置 | |
JP2001257566A (ja) | イネーブル付きラッチ回路 | |
US20080231334A1 (en) | Clock signal transmission circuit | |
JP2008026559A (ja) | 液晶ディスプレイドライバおよびそれを搭載する液晶ディスプレイ装置 | |
JP2008196917A (ja) | 非同期式カウンタ回路 | |
JP2007336216A (ja) | フリップフロップ回路およびそれを用いた半導体集積回路装置 | |
JP2018157351A (ja) | デジタルフィルタ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110303 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4699927 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |