SU1629862A1

SU1629862A1 - Устройство дл измерени амплитудного значени основной гармонической составл ющей периодического сигнала

Info

Publication number: SU1629862A1
Application number: SU894663738A
Authority: SU
Inventors: Юрий Васильевич Савченко; Александр Станиславович Глущенко; Анатолий Павлович Воробьев; Виктор Анатольевич Маркин; Виктор Борисович Кудряшов
Original assignee: Московский институт электронной техники
Priority date: 1989-03-16
Filing date: 1989-03-16
Publication date: 1991-02-23

Abstract

Изобретение относитс к измерительной технике и может использоватьс в ради- отехнике и приборостроении. Цель изобретени - повышение точности измерени амплитудного значени основной гармонической составл ющей периодического сигнала, котора достигаетс применением аналого-цифрового преобразовател 8 и вычислительного блока 9. Устройство содержит также перемножители 1,5, формирователи 2,6 опорных напр жений, интеграторы 3,7, мультиплексор 4, регистр данных 10, блок 11 управлени и формирователи опорных напр жений 12-15.1 з.п.ф-лы, 5 ил.

Description

Фиг.З

Claims

Формула изобретения

1. Устройство для измерения амплитудного значения основной гармонической составляющей периодического сигнала, содержащее два аналоговых умножителя, первые входы которых соединены с входом устройства, а выходы соединены с входами двух интеграторов соответственно, первый формирователь опорного напряжения, выход которого соединен с вторым входом первого перемножителя, второй формирователь опорного напряжения, выход которого соединен с вторым входом второго перемножителя, отличающееся тем, что. с целью повышения точности измерения амплитудного значения основной гармонической составляющей периодического сигнала, в него введены мультиплексор, аналого-цифровой преобразователь, блок управления, регистр данных, третий, четвертый, пятый и шестой формирователи опорных напряжений, причем информационные входы мультиплексора соединены с выходами интеграторов, вход аналого-цифрового преобразователя соединен с выходом мультиплексора, а выходы соединены с входами вычислительного блока, выходы которого соединены с входами регистра данных, выходы которого являются выходами устройства, первый вход блока управления соединен с управляющим выходом аналого-цифрового преобразователя, а выходы блока управления соединены с первыми входами управления интеграторов и первым входом управления вычислительного блока, первым входом управления мультиплексора, вторым входом управления первого интегратора и вторым входом управления мультиплексора, входом запу ска аналого-цифрового преобразователя и вторым входом управления вычислительного блока, входом синхронизации аналогоцифрового преобразователя, вторым входом управления второго интегратора и входом управления регистра данных, вход первого, первый вход второго, второй вход шестого формирователей объединены и подключены к первой фазе сети, второй вход второго, вход третьего, первый вход четвертого формирователей объединены и подключены к второй фазе сети, второй вход четвертого, вход пятого, первый вход шестого формирователей объединены и подключены к третьей фазе сети, а выходы шести формирователей соединены соответственно с вторым, третьим, четвертым, пятым, шестым, седьмым входами блока управления.

2. Устройство по п.1, о т л и ч а ю щ е ес я тем, что блок управления содержит шесть компараторов, шесть элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, три инвертора, три элемента И-НЕ, два триггера, три счетчика, дешифратор, генератор тактовых импульсов,.причем входы компараторов являются вторым-седьмым входами блока’управления, а выходы подключены соответственно к первым и вторым входам первого, второго, третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы первого, второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к первому и второму входам четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого подключен к первому входу пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с инверсией, второй вход которого подключен к выходу третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а выход подключен к входу первого счетчика-делителя частоты на 13 и первому входу дешифратора, второй, третий,четвертый входы которого подключены к выходам делителя частоты на 13, выход дешифратора подключен к входу первого инвертора, второму входу второго счетчика, первый вход которого подключен к выходу первого элемента И-НЕ, первый вход которого подключен к выходу второго инвертора, вход которого подключен к выходу второго счетчика, первому входу второго элемента И-НЕ, первому входу второго триггера, генератор, выход которого подключен к входу третьего счетчика, первый выход которого является пятым выходом блока управления, и второй подключен к второму входу первого элемента И-НЕ, выход первого инвертора является первым выходом блока управления и подключен к первому входу первого триггера, выходы первого, второго триггеров соединены с входами шестого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с инверсией, выход которого является четвертым выходом блока управления, первым входом которого является вход третьего инвертора и первый вход третьего элемента И-НЕ, выход которого является вторым выходом блока управле- 5 ния, а второй вход подключен к выходу вто рого инвертора и является третьим выходом блока управления, шестой выход которого является выходом второго элемента И-НЕ, к второму входу которого подключен выход третьего инвертора и вторые входы первого и второго триггеров.

Фиг.2

Фи.ё.3

Составитель Е.Илюшкин Редактор В.Данко Техред М.Моргентал Корректор М.Кучерявая

Заказ 437 Тираж 415 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат Патент, г. Ужгород, ул.Гагарина, 101