SU1223364A1

SU1223364A1 - Интегрирующий аналого-цифровой преобразователь

Info

Publication number: SU1223364A1
Application number: SU843729293A
Authority: SU
Inventors: Джангир Исрафил оглы Дамиров
Original assignee: Damirov Dzhangir
Priority date: 1984-04-18
Filing date: 1984-04-18
Publication date: 1986-04-07

Abstract

Изобретение относитс к электроизмерительной технике. Устройство содержит сумматор 7, компараторы 1 и 2, цифроаналоговый преобразователь 3, масштабный счетчик 10. В устройство введены цифроаналоговый преобразователь 5, множительный блок 8, посто нное запоминающее устройство 9, формирователь 4 модул входного сигнала. За счет формировани в посто нн ж устройстве 9 регул рной последовательности чисел и в маспггабном счет- ( чике 10 псевдослучайной последовательности чисел умножени их в множительном блоке 8 и суммирораии произведений в сумматоре 7 обеспечиваетс более точное преобразование действующего значени сигнала в код. 1 ил. ; Q

Description

Изобретение относитсч к электро- изиерительной технике и предназначено дл измерени среднеквадратичес- кого (действующего) значени сигналов произвольной формы.

Цель изобретени - повьппение точности преобразовани .

На чертеже изображена структурна электрическа схема интегрирующего аналого-цифрового преобразовател .

Преобразователь содержит компараторы 1 и 2, цифроаналоговый преобраг зователь ЦАП 3, формирователь 4 модул входного сигнала ЦАП 5, генератор 6 случайных строб-импульсов, сумматор 7, множительный блок 8, посто нное запоминающее устройство 9, масштабньш счетчик 10.

Устройство работает следующим образом ,

В такт поступлению п импульсов генератора 6 посто нное запоминающее устройство 9 и масштабный счетчик 10 вьфабатьгаают соответственно регул рную f и псевдослучайную последовательности чисел. Числа f и v f, поступают на множительный блок 8 откуда полученные произведени , ввод тс в сумматор 7. При этом текущему произведению , присваиваетс знак + или - в соответствии с выполнением следующих условий.

Знак + присваиваемс в том случае , если значение псевдослучайного исла меньше или равно модулю мгновенного значени входного сигнала x(tn), т.е. если|и,(1 i или .singdu, (t) 1.

AnnapaTjrpHO |Ux(tn)| формируетс формирователем 4, код 1 в аналоговую форму преобразуетс с помощью ЦАП 3, а реализаци оператора sign( и присвоение знака + соответствующему произведению осуществл етс с помощью компаратора 1.

Знак - произведению у 1 при-: сваиваетс в том случае, если то же

значение псевдослучайного числа J,

ъ

меньше или равно содержимому сумматора 72, определ ющему его состо ние в предыдущем такте преобразовани .

Преобразование кода Z. в аналогоп

вую величину осуществл етс с помощью ЦАП .5, а оператор sign(Z, -V) реализуетс с помощью компаратора.2.

Таким образом, изменение кода сумматора 7 осуществл етс в соответствии с алгоритмом Zv,4,()- | sigtl /(

x(t)|-V,).(.1)

С ростом числа тактов п при надлежащем выборе последовательности Y (например, из услови Y - , отве- чаилцего минимуму дисперсии ошибки) алгоритм (1) сходитс к коду Z Z Z, определ емому из гыражени

h-ff

ZlV,si3h(,.ah(N,(t,)l-f)--o.

u;

Выражени под знаком суммы в равенстве (2) соответствуют квадратам математического ожидани сигналов Z и Uy (t), и таким образом, управление (2) может быть представлено в виде

II

(, (3)

h t J А t I i

Ли

где А - максимальное значение случайной величины Vj ;

среднее значение периода следовани импульсов генератора 6.

Из выражени (3) следует, что код Z, фиксируемый в сумматоре 7 в установившемс режиме,

35

Ju;a;dt

Ci)

соответствует действующему значению входного сигнала.

Коэффициент в уравнении

(3) отражает вли ние характеристик (плотности распределени ) используемых масштабного счетчика 10 и генератора 6 на процесс преобразовани .

Claims

Формула изобретени

Интегрирующий аналого-цифровой преобразователь, содержащий сумматор,

два компаратора, первые входы которых Объединены, первьй цифроаналоговый преобразователь, входы которого через масштабный счетчик соединены с выходом генератора случайных строб-импульсов , отличающийс

тем, что, с целью повьштени точности

преобразовани , в него введены второй цифроаналоговый преобразователь.

31

множитепьный блок, посто нное запоминающее устройство, формирователь модул входного Сигнала, вход которого вл етс входной шиной, а выход соединен с вторым входом первого комг паратора, вькод которого соединен с первым входом сумматора, второй вход которого соединен с выходом второго компаратора, третьи входы-с выхода;; ми множительного блока, а выход - через второй цифроаналоговый преобразователь с вторым входом второго ком- fiaparopa,причем третьи входы первого и

Составитель А. Титов Редактор С. Саенко Техред: Н.Вонкало Корректор М. Самборска

Заказ 1723/58 Тираж 816 Подписное ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5

йшиал ППП Патент, г. Ужгород, ул. Проектна , 4

644

второго компараторов объединены с входом посто нного запоминающего устройства и соединены с выходом гёнерйто- ра случайных строб-импульсов,выходы

посто нного запоминакмцего устройства соединены с первыми входами множи- . тельного блока, вторые входы которого объединены с соответствующими входами первого цифроаналогово- го преобразовател , выход которого соединен с объединенными входами первого и второго комйаIMlTOpOB .