SU1211658A1

SU1211658A1 - Устройство дл измерени пиковых значений аналогового сигнала

Info

Publication number: SU1211658A1
Application number: SU843772373A
Authority: SU
Inventors: Александр Николаевич Игнатов; Константин Васильевич Мартюхин; Юрий Николаевич Федоров; Николай Вениаминович Ковалев
Original assignee: Новосибирский электротехнический институт связи им.Н.Д.Псурцева
Priority date: 1984-07-18
Filing date: 1984-07-18
Publication date: 1986-02-15

Abstract

Изобретение относитс к радио- и- измерительной технике. Цель изобретени - повышение точности измерени квазипиковьк значений аналогового сигнала путем исключени потерь полезной информации, происхо- . д щих во врем индикации и возникающих за счет ограничени динамического диапазона устройства амплитудным компаратором. Устройство содержит аналого-цифровой преобразова- тель 1, запоминающие блоки 2,3 и 7, арифметико-логическое устройство 4, счетчик 5 выборок, узел 6 задержки и блок 8 индикации. Организаци структуры арифметико-логического устройства позвол ет измер ть и регистрировать не только максимальные значени , но и минимальные и другие заданные значени аналоговых сигналов, в частности, дл целей допускового контрол сигналов, например в звуковом вещании. 1 ил.

Description

1121

Изобретение относитс к радиотехнике и может быть использовано в измерительной технике, в част- ости в измерител х квазипиковых значений сигналов звукового вещани .

Цель изобретени - повьшение точности измерени квазипиковых значений аналогового сигнала за счет исключени потерь полезной информации, происход щих во врем индикации и возникающих за счёт ограничени динамического диапазона устройства амплитудным компаратоом , и расширение функциональных возможностей.

На чертеже изображена структурна электрическа схема устройства.

Устройство содержит аналого-цифровой преобразователь (АЦП)1, основной запоминающий блок 2, дополнительный запоминающий блок 3, арифметико-логическое устройство (АЛУ)4, счетчик 5 выборок, узел 6 задержки, вспомогательный зайоми- ающий блок 7 и блок 8 индикации.

При этом вход аналого-цифрового реобразовател 1 вл етс входом стройства, информационный выход аналого-цифрового преобразовател 1 соединен с входом основного за- : оминающего блока 2, а выход управлени АЦП 1 соединен с входом счетчика 5 выборок и тактовьм вхоом основного запоминающего блока 2, ыход которого соединен с входом дополнительного запоминающего блока 3 и первым входом АПУ 4.

Выход дополнительного запоминающего блока 3 соединен одновременно с вторым входом АПУ 4 и входом вспоогательного запоминающего блока 7, выход которого соединён с входом блока 8 индикации. Выход счетчика 5 выборок соединен с тактовым входом вспомогательного запоминающего блока 7, а через узел 6 задержки с тактовыми входами дополнительного запоминающего блока 3 и АЛУ 4.

Устройство работает следующим образом.

На вход АЦП 1 поступает измерительный сигнал. С помощью АЦП аналоговый сигнал преобразуетс в каждой выборке в цифровую кодовую комбинацию, котора в параллельном коде по сигналу Конец преобразовани , сформированному на выходе управлени АЦП 1, записываетс в ос-.

82

новной запоминающий блок 2 и одновременно поступает.на первый информационный вход АЛУ 4, где происходи сравнение этой комбинации, поступающей с информационных выходов дополнительного запоминающего блока 3 и хран щейс там с предыдущей выборки АЦП . В результате сравне1ш этих комбинаций в АЛУ 4 возможны две ситуации . Поступивша из основного запоминающего блока 2 комбинаци соответствует большему значению аналогового сигнала на входе устройства по сравнению с предьщущйм,

при этом АЛУ 4 вьщает сигнал управлени Перезапись, поступающий на вход управлени дополнительного запоминающего блока, по которому происходит запись новой комбинации

в дополнительный запоминающий блок 3. Во втором случае, когда поступивша с основного запоминающего блока 2 комбинаци соответствует предьщущему или меньшему значению

аналогового сигнала на входе ус.т- .ройства, в дополнительном запоминающем блоке 3 сохран етс предьщу- ща кодова комбинаци .

При этом в дополнительном запоминающем блоке 3 всегда хранитс кодова комбинаци , соответствующа большему значению аналогового сигнала на входе АЦП 1 из всех предыдущих выборок, количество которых определ етс счетчиком 5 выборок.

Счетчик 5 выборок, управл емый сигналом Конец преобразовани с выхода управлени А1Ц1 1 , задает требуемое количество анализируемых значений аналогового сигнала, по

ступающего на вход устройства, и

i выдает сигнал Конец цикла измерений На вход управлени вспомогательного запоминающего блока 7, Tej4 Самым разреша запись кодовой

комбинации, соответствующей большему значению аналогового сигнала, из дополнительного запоминающего блока 3 во вспомогательной запоминающий блок 7 дл выдачи информации на блок 8 индикации. Кроме того , сигнал Конец цикла измерений через узел 6 задержки поступает на вход .управлени дополнительного запоминающего блока 3 с целью разрешени пр мой перезаписи в него текущей кодовой комбинации из основного запоминающего блока 2. При этом из процесса измерений не вы3

падает ни одного преобразовани входного аналогового сигнала в цифровую кодовую комбинацию.

Кроме того, путем соответствующей организации структуры АЛУ 4 в устройстве имеетс возможность дл измерени и регистрации не только максимальных значений, а также минимальных и других заданных значений аналоговых сигналов, в частности, дл целей допусково- го контрол сигналов, например в звуковом вещании.

Claims

Формулаизо

р е т е н и

Устройство дл измерений пиковых значений аналогового сигнала, содержащее аналого-цифровой преобразователь , основной и дополнительный запоминающие блоки, блок индикации, при этом первый выход аналого-цифрового преобразовател соединен с первым входом основного запоминшощего блока, отличающеес тем, что, с целью

Составитель Шубин Редактор М.Петрова Техред Т.Тулик

6,36/49

Тираж 730Подписное

ВНШШИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5:

Филиал ПШ1 Патент, г. Ужгород, ул. Проектна , 4

84,

повышени точности измерений и расширени функциональных возможностей устройства, в него введены счетчик выборок, арифметико-лргическое устройство, узел задержки, вспомогательный запоминающий блок,, второй выход аналого-цифрового преобразовател соединен с входом счетчика выборок и вторым входом

основного запоминающего блока, выход основного з;апоминающего блока соединен через последовательно соединенные дополнительный запоминающий блок, вспомогательный запоминающий блок с блоком индикации, выход счетчика выборок соединен с вто рым входом вспомогательного запоминающего блока и входом узла задержки , выход узла задержки соединен

с вторыми входами дополнительного запоминающего блока и арифметико- огического устройства, первый вход которого соединеи с выходом основного запоминающего блока, а выход дополнительного запоминающего блока соединен с третьим входом того же арифметико-логического устройства.

Корректор: и. Эрдейи