JP4968803B2

JP4968803B2 - バーストデータ受信回路

Info

Publication number: JP4968803B2
Application number: JP2009122639A
Authority: JP
Inventors: 和好西村; 正史野河; 純寺田; 祐輔大友; 誠中村; 晋西原
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2009-05-21
Filing date: 2009-05-21
Publication date: 2012-07-04
Anticipated expiration: 2029-05-21
Also published as: JP2010273059A

Description

本発明は、ＰＯＮ（Passive Optical Network：受動光ネットワーク）等の光通信システムの受信機等に使用されるバーストデータ受信回路に関するものである。

ＰＯＮに代表されるような光通信システムのフロントエンド受信回路では、受信した光信号をフォトダイオードで電流信号に変換し、これをＴＩＡ（Trans-Impedance Amplifier)により電圧信号に変換した後、振幅制限増幅回路によって一定の振幅まで増幅する。ＴＩＡや振幅制限増幅回路では、高感度、高速動作等の面から差動回路が用いられるのが一般的であるが、ＴＩＡの初段では１個のフォトダイオードからの電流を電圧に変換するために単相増幅回路構成となっている。初段で得られた電圧信号は、次段で単相信号から差動信号に変換されるが、差動変換された後も、ＴＩＡ出力信号には正相、逆相間の直流レベル差(オフセット電圧)が残存しており、振幅制限増幅回路へは、この直流レベル差が存在した信号が入力される。

このように、振幅制限増幅回路への入力信号に正相と逆相間の直流レベル差が存在する場合、正相信号と逆相信号のクロスポイントが信号振幅の中心電位から外れるので、そのまま振幅制限増幅回路に入力すると、出力信号のデューティが非常に悪化する。増幅により直流レベル差が振幅制限電圧を超える場合には、振幅制限増幅回路の出力は最大、最小電圧に固定された直流信号しか出力されなくなってしまう。

これを避けるために、振幅制限増幅回路には信号の平均電圧（直流レベル）を検出して補正することで両相の平均電圧を一致させるオフセット補正回路が備えられている。オフセット補正の方法としては、入力信号の平均電圧を検出して補正するフィードフォワード補正方式と、出力信号の平均電圧を検出して補正するフィードバック補正方式がある。このうち、フィードフォワード補正方式では以下の２通りの方法が考えられる。

第１の方法は、入力信号の正相、逆相のうち一方の信号のみを用い、振幅制限増幅回路の一方の入力端子にこの信号を入力するとともに、同じ信号の平均電圧を検出して振幅制限増幅回路の他方の入力端子への入力する方法である。これにより、入力信号の直流レベルがどこにあっても、振幅制限増幅回路にはレベルの合った差動信号として入力されるので、信号はレベルがずれることなく増幅される。このような方法は例えば、特許文献１に見られる。

第２の方法は、入力する正相信号と逆相信号の各々から平均電圧を検出して、逆位相の信号に加算することで正相信号と逆相信号の平均電圧（オフセット電圧）を自動的に一致させる方法である。この方法では、入力信号を両相とも使うので、受信感度を高く保つことができるという利点がある。

上記どちらの方法においても、平均電圧を検出する最も簡便な回路はローパスフィルタを用いることである。入力データ信号をローパスフィルタに通すことで、高周波成分が除去され、平均値電圧として取り出すことができる。

図４に、抵抗Ｒ０と容量Ｃ０からなるローパスフィルタを用いたバーストデータ受信回路の例を示す。また、図５に図４のバーストデータ受信回路における電圧波形の例を示す。入力信号Ｖ１１は入力端子１１に入力され、ローパスフィルタ１７の出力信号Ｖ１７が平均電圧に近づく。振幅制限増幅回路２０は、単相差動変換型オフセット補正機能を有し、その一方の入力端子２１に入力信号Ｖ１１が入力し、他方の入力端子２２にローパスフィルタ１７の出力信号Ｖ１７が入力し、出力端子２３には出力信号Ｖ２３が得られる。入力バースト信号の先頭では、ローパスフィルタ１７の出力信号Ｖ１７が平均電圧に近づくにつれて出力信号Ｖ２３のデューティが１００%に近づいていく。

入力信号Ｖ１１に同符号連続区間があると、ローパスフィルタ１７の出力信号Ｖ１７は、入力信号Ｖ１１の電圧に近づいていくので平均電圧からずれ、同符号連続区間が終了して入力信号Ｖ１１の変化が再開した時点では、デューティは１００%からずれている。この信号変化の再開とともにローパスフィルタ１７の出力信号Ｖ１７が再度平均電圧に近づき、デューティは１００%に戻る。

上に述べたような方法で、振幅制限増幅回路２０においてバースト信号のオフセットを補正し、振幅制限増幅回路２０の出力端子２３，２４の出力信号Ｖ２３，Ｖ２４の波形のデューティを補正することができるが、さらに高速な応答を可能とするための方法として、非特許文献１に示すような、図６に示すデューティ補正回路３０を振幅制限増幅回路２０の後に設けることが提案されている。

このデューティ補正回路３０は、振幅制限増幅回路２０の出力信号と基準クロック間のデータの立上り、または、立下りエッジのタイミングを比較し、そのずれに比例した電圧によってデータのデューティが１００%になるようにフィードバック制御するものである。これにより、バースト先頭と同符号連続後におけるデューティ補正時間の短縮を行なっている。なお、ここでは、デューティ補正回路３０の詳細は図示しない。

特開２００４−８８５２５号公報

Terada et.al., "Jitter-Reduction and Pilse-Width-Distortion-Compensation Circuits for a 10Gb/s Burst-Mode CDR Circuit", TP5.8 IEEE ISSCC Dig.Tech.Papers, 2009, pp104-105

上記したオフセット補正機能を備えた振幅制限増幅回路２０と、それに続くデューティ補正回路３０によりバーストデータを受信する場合に、以下のような問題が生じる。

バースト先頭での応答時間を短縮するためには、オフセット補正部におけるローパスフィルタ１７の時定数を小さくして、短い時間で平均電圧を検出することが望ましい。しかし、ローパスフィルタ１７の時定数を小さくすると、バースト先頭だけでなく同符号連続時にも早く応答してしまうので、同符号連続が終わりデータ信号の変化が再開した時点で、ローパスフィルタ１７の出力信号Ｖ１７はそれまでのバースト期間中の平均電圧から大きく外れた値になっている。このため、同符号連続直後の振幅制限増幅回路２０の出力信号のデューティは大きくずれてしまう。

逆に、同符号連続後のデューティを悪化させないために、ローパスフィルタ１７の時定数を大きくすると、バースト先頭でデューティが良くなるまでに時間がかかってしまう。ＰＯＮシステムのようなバーストパケットを受信するシステムでは、バースト信号の先頭にプリアンブルと呼ばれる、初期同期のための信号が付加されており、データ信号部分で良好なデューティの波形を得るためには、プリアンブル信号期間内にデューティ補正を行なわなければならない。

ローパスフィルタ１７の時定数を大きくすると、同符号連続時の問題は軽減されるが、プリアンブル時にデューティが正常になるまでの時間がかかるようになり、長いプリアンブルが必要になってしまう。プリアンブル時間が長くなると、データを送る時間が相対的に短くなって伝送効率の低下を招く。

このように、バースト先頭での応答時間と同符号連続時のデューティ変化はトレードオフの関係にある。そこで、ローパスフィルタ１７の時定数を大きくしないで、バースト先頭でのデューティ補正を加速するためには、上述のデューティ補正回路３０が有効である。

しかし、同符号連続区間ではデータ変化が無いので、基本クロックとのエッジタイミングの比較ができず、デューティ補正回路３０内のタイミングずれ量の情報は、同符号連続直前の値のままになっている。同符号連続が終了してデータ変化が開始した時点で、デューティがずれた信号がデューティ補正回路３０に入力されてくるので、基準クロックとの間の大きなエッジタイミングずれを検出することとなる。デューティ補正回路３０は検出したタイミングずれ情報を用いてフィードバック回路で補正動作を行なうので、瞬時にデューティを補正することはできず、ある時定数をもって徐々に補正を行なう。

この結果、同符号連続直後にはデューティ補正回路３０から、デューティのずれたデータ信号がそのまま出力される。すなわち、デューティ補正回路３０は、バースト先頭でのデューティの補正を加速することはできるが、同符号連続直後は補正することができず、一旦はデューティのずれが発生し、この部分でエラーレートが悪くなるという問題があった。

このように、同符号連続後にデューティ補正回路３０の出力信号のデューティが一旦、大きくずれてしまうのは、上述のようにデータ変化のエッジがない期間に、デューティ補正回路３０が補正動作を行なうことが出来ないことが原因である。この問題を回避するためには、デューティ補正回路３０への入力信号のデューティが同符号連続期間はあまり変化しないことが望ましいが、単純に、オフセット補正部のローパスフィルタ１７の時定数を大きくすることでこれを行なおうとすると、上述のトレードオフの関係から、バースト先頭でのオフセット補正にも時間がかかり、バースト応答性が悪くなる。バースト応答性が悪いと、プリアンブル信号を長くする必要が生じ、データの伝送効率の低下を招く。

本発明の目的は、バースト先頭でオフセット補正に要するプリアンブル信号を短縮可能としてデータの伝送効率の向上を図り、データ信号波形のデューティを改善可能としてエラーレートの低減を図ったバーストデータ受信回路を提供することである。

上記目的を達成するために、請求項１にかかる発明は、入力正相信号を第１のローパスフィルタに入力し、入力逆相信号を第２のローパスフィルタに入力し、前記第１のローパスフィルタの出力信号と前記入力逆相信号を加算し、前記第２のローパスフィルタの出力信号と前記入力正相信号を加算することで、前記入力正相信号および前記入力逆相信号のオフセット補正を行うオフセット補正回路を持った振幅制限増幅回路と、該振幅制限増幅回路の出力信号と基準クロックの位相差を検出し、検出した位相差情報に基づいて該出力信号のデューティずれを修正するデューティ補正回路とを備えたバーストデータ受信回路において、前記各ローパスフィルタを２次以上の高次ローパスフィルタとするとともに、バースト信号先頭でのオフセット補正に要する時間が前記各ローパスフィルタに１次ローパスフィルタを用いた場合と同等かまたは短く、前記各高次ローパスフィルタの入力信号が１から０へ立ち下がった時のステップ応答においてフィルタ出力がｅ ⁻¹ になるまでの時間が、前記各ローパスフィルタに１次ローパスフィルタを用いた場合と同等かまたは短く、且つ、バースト信号先頭でのオフセット補正に要する時間より短い同符号連続に対し、該同符号連続後の前記各高次ローパスフィルタの出力信号レベルと前記入力正相信号、前記入力逆相信号の平均値とのずれの最大値が、前記各ローパスフィルタに前記１次ローパスフィルタを用いた場合のそれと同等か少なくなるように、前記各高次ローパスフィルタの時定数を設定したことを特徴とする。

請求項２にかかる発明は、入力信号を入力する１個のローパスフィルタと、該ローパスフィルタの出力信号と前記入力信号を入力する単相差動変換型オフセット補正機能を有する振幅制限増幅回路と、該振幅制限増幅回路の出力信号と基準クロックの位相差を検出し、検出した位相差情報に基づいて該出力信号のデューティずれを修正するデューティ補正回路とを備えたバーストデータ受信回路において、前記ローパスフィルタを２次以上の高次ローパスフィルタとするとともに、バースト信号先頭でのオフセット補正に要する時間が前記ローパスフィルタに１次ローパスフィルタを用いた場合と同等かまたは短く、前記高次ローパスフィルタの入力信号が１から０へ立ち下がった時のステップ応答においてフィルタ出力がｅ ⁻¹ になるまでの時間が、前記ローパスフィルタに１次ローパスフィルタを用いた場合と同等かまたは短く、且つ、バースト信号先頭でのオフセット補正に要する時間より短い同符号連続に対し、該同符号連続後の前記高次ローパスフィルタの出力信号レベルと前記入力信号の平均値のずれの最大値が前記ローパスフィルタに前記１次ローパスフィルタを用いた場合のそれと同等か少なくなるように、前記高次ローパスフィルタの時定数を設定したことを特徴とするバ。

請求項３にかかる発明は、入力正相信号と入力逆相信号を差動ローパスフィルタに入力し、該差動ローパスフィルタから出力する出力正相信号と前記入力逆相信号を加算し、該差動ローパスフィルタから出力する出力逆相信号と前記入力正相信号を加算することで、前記入力正相信号および前記入力逆相信号のオフセット補正を行うオフセット補正回路を持った振幅制限増幅回路と、該振幅制限増幅回路の出力信号と基準クロックの位相差を検出し、検出した位相差情報に基づいて該出力信号のデューティずれを修正するデューティ補正回路とを備えたバーストデータ受信回路において、前記差動ローパスフィルタを２次以上の高次差動ローパスフィルタとするとともに、バースト信号先頭でのオフセット補正に要する時間が前記差動ローパスフィルタに１次差動ローパスフィルタを用いた場合と同等かまたは短く、前記高次差動ローパスフィルタの入力信号が１から０へ立ち下がった時のステップ応答においてフィルタ出力がｅ ⁻¹ になるまでの時間が、前記差動ローパスフィルタに１次差動ローパスフィルタを用いた場合と同等かまたは短く、且つ、バースト信号先頭でのオフセット補正に要する時間より短い同符号連続に対し、該同符号連続後の前記高次差動ローパスフィルタの前記出力正相信号レベルと前記入力正相信号の平均値のずれの最大値、前記出力逆相信号レベルと前記入力逆相信号の平均値のずれの最大値が前記差動ローパスフィルタに前記１次差動ローパスフィルタを用いた場合のそれと同等か少なくなるように、前記高次差動ローパスフィルタの時定数を設定したことを特徴とする。

本発明によれば、ローパスフィルタをその次数を２次以上の高次にし、且つその時定数を従来の１次ローパスフィルタを使用するときと同様に、つまり小さくしたので、時定数の小さいことによりバースト先頭での追従速度が速く、一方で高次であることにより同符号連続区間後の追従速度が遅くなるため、バーストデータ受信回路において、プリアンブル時間の短縮と同符号連続耐性の向上を得ることができ、バーストデータ伝送において伝送効率の向上と、エラーレートの低減を図ることができる。より具体的には、ローパスフィルタを使用してオフセット電圧を減少させるオフセット補正部とデューティずれを検出して補正するデューティ補正回路を備えたバースト信号受信回路において、バースト先頭での応答時間の短縮と、同符号連続後のデューティ補正時間の短縮を同時に実現できる。その結果として、バースト先頭でオフセット補正に要するプリアンブル信号を短縮できるためデータの伝送効率の向上が図れるとともに、データ信号波形のデューティを改善できるためエラーレートの減少につながる。

本発明の第１の実施例のバーストデータ受信回路の回路図である。本発明の第２の実施例のバーストデータ受信回路の回路図である。本発明の第３の実施例のバーストデータ受信回路の回路図である。従来のローパスフィルタを用いたバーストデータ受信回路の回路図である。図４のバーストデータ受信回路における入力信号とローパスフィルタの出力信号および振幅制限増幅回路の出力信号の波形図である。図４の振幅制限増幅回路の後段にデューティ補正回路を備えたバーストデータ受信回路の回路図である。本発明のローパスフィルタを用いた場合と従来のローパスフィルタを用いた場合の応答波形図である。本発明の第１の実施例のバーストデータ受信回路（図１）におけるローパスフィルタ出力信号と、従来のローパスフィルタを用いたバーストデータ受信回路（図４）におけるローパスフィルタ出力信号のシミュレーション結果を示す波形図である。ローパスフィルタ特性計算のためのステップ入力信号電圧の波形図である。１次ローパスフィルタと３次ローパスフィルタのステップ入力に対する出力信号電圧の応答特性図である。

デューティ補正回路は、データエッジの変化があれば補正動作を行なうことができる。したがって、バースト先頭での応答性は確保しつつ、同符号連続時にはその直後ではデューティのずれは小さく、符号変化が再開した後に時間遅れをもってデューティがずれる信号を振幅制限増幅回路から出力できればよい。このような信号であれば、同符号連続後のデューティずれが大きい部分でデータ変化エッジがあるので、デューティ補正回路は補正動作を行なうことができるため、一旦デューティが悪化してしまうことがない。

このような、同符号連続時に時間遅れをもってデューティずれが生じる信号を得るために、本発明では、オフセット補正部のローパスフィルタの時定数を２次以上の高次にする。ローパスフィルタが１次の場合と高次の場合に、バースト信号が入力された時のローパスフィルタ出力信号の変化を模式的に示したのが図７である。ローパスフィルタとして高次フィルタを用い、バースト信号先頭でのローパスフィルタ出力電圧が入力信号Ｖ１１の平均値に近づく時間を、１次ローパスフィルタの場合と同程度となるようにフィルタ素子定数（時定数）を設定する。

このような素子定数に設定すると、同符号連続直後において、高次フィルタを用いた場合のローパスフィルタ出力信号Ｖ１４のずれは、１次フィルタを用いた場合のローパスフィルタ出力信号Ｖ１７に比べ小さく抑えることができる。すなわち、同符号連続直後では振幅制限増幅回路の出力信号のデューティずれは、高次フィルタを用いることにより１次フィルタの場合よりも抑制することができる。

同符号連続後に符号変化が再開したあとは、高次フィルタの場合は時間遅れをもってフィルタ出力信号Ｖ１４が変化を続けるが、ずれの最大値は、１次フィルタの場合と同程度である。デューティ補正回路では、データエッジがあれば補正動作を行なえるので、符号変化再開後にデューティ補正回路への入力信号デューティがずれていっても補正が可能である。

このように、高次フィルタと１次フィルタの違いは、１次フィルタでは信号変化がない区間（同符号連続）の最後でデューティが最大にずれるのに対し、高次フィルタでは信号変化のある区間（同符号連続後の信号変化が再開後）でデューティがずれることにある。これにより、高次フィルタではデューティ補正回路の特性を活かした補正動作を行なうことができ、バースト信号全体として、デューティずれの少ない信号を得ることができる。

高次フィルタを用いることで上記の効果が得られることを、フィルタの応答を表す式を用いて説明する。ここでは、高次フィルタとして３次のローパスフィルタを対象として述べる。

１次ローパスフィルタと３次ローパスフィルタの、図９に示すステップ波形に対する応答を各々V₁(t), V₃(t)とすると、(1)、(2)式で表される。τは時定数、ｔは時間である。
１次ローパスフィルタは、

であり、３次ローパスフィルタは、

である。τ＝１に規格化して、V1(t)とV3(t)を図示すると図１０のようになる。

(1)式、(2)式を各々ｔで微分すると、

となる。したがって、ｔ＝０における傾きは各々以下の式になる。

(5)、(6)式より、１次フィルタでは入力信号の変化と同時にフィルタ出力が変化するのに対し、３次フィルタではｔ＝０における傾きはゼロであるから、信号変化時点では出力は変化せず、徐々に変化が生じることがわかる。

ここでは、高次フィルタとして３次フィルタで計算したが、２次以上のフィルタであればｔ＝０における傾きは(6)式と同様にゼロとなるから、２次以上のフィルタを用いることで上述のように時間遅れをもった特性が得られる。

以上説明したように、オフセット補正用のローパスフィルタとして高次フィルタを用いることで、バースト信号先頭でのデューティの収束時間を従来の１次フィルタの場合と同等にすると同時に、同符号連続後におけるデューティのずれを１次フィルタの場合より抑えることができるようになる。逆に、同符号連続後のデューティずれが１次フィルタの場合と同等になるように、高次フィルタの時定数を小さくすれば、バースト先頭での収束時間を１次フィルタの場合よりも短くすることが可能である。

＜第１の実施例＞
図１(a)に、本発明の第１の実施例のバーストデータ受信回路を示す。１０はオフセット補正回路であり、入力する正相信号Ｖ１１，逆相信号Ｖ１２を入力端子１１，１２から２個のローパスフィルタ１４，１３に入力して平均電圧Ｖ１４，Ｖ１３を検出し、検出した平均電圧Ｖ１３，Ｖ１４を加算回路１５において各々逆位相の入力信号Ｖ１１，Ｖ１２と加算する。これにより、入力信号Ｖ１１，Ｖ１２間の直流レベル差、つまりオフセット電圧がキャンセルされる。この加算された信号を振幅制限増幅器２０に入力する。ここで用いるローパスフィルタ１３，１４は、図１(b)に示すように、複数の容量Ｃ１〜Ｃｎと複数の抵抗Ｒ１〜Ｒｎからなる多段構成の３次フィルタとする。

図８に入力信号Ｖ１１、および、本発明の３次ローパスフィルタ１４の出力信号Ｖ１４と、１個の容量Ｃ０と１個の抵抗Ｒ０で構成される従来の１次ローパスフィルタ１７の出力信号Ｖ１７のシミュレーション波形を示す。バースト先頭での応答時間が同等かまたは短くになるように各々のローパスフィルタ１３，１７の時定数を設定すると、同符号連続後のローパスフィルタ１４，１７の出力信号の平均電圧ずれの最大量も同等になる。

しかし、拡大図に示すように、従来の１次ローパスフィルタ１７の出力信号Ｖ１７では、同符号連続直後に最大ずれになるのに対し、本発明の３次ローパスフィルタ１４の出力信号Ｖ１４では、同符号連続直後にはずれが小さく、入力信号の変化が再開して時間が経過してから最大にずれる。上述のように、デューティ補正回路３０ではデータ信号が変化してデータエッジがあれば補正を行なうことができるので、信号変化再開から時間が経過してずれるデューティは容易に補正可能である。すなわち、本発明の３次ローパスフィルタ１３，１４を用いることで、デューティ補正回路３０での補正動作を容易にし、同符号連続後の全ての領域に亘って良好なデューティの信号を得ることができるようになる。

＜第２の実施例＞
図２に本発明の第２の実施例のバーストデータ受信回路を示す。入力信号Ｖ１１が入力する入力端子１１は、振幅制限増幅回路２０の一方の入力端子２１とローパスフィルタ１４の入力端子に接続される。ローパスフィルタ１４の出力端子は振幅制限増幅回路２０の他方の入力端子２２に接続される。振幅制限増幅回路２０は単相差動変換型オフセット補正機能を有する。このとき、ローパスフィルタ１４の構成を、図１(b)で示したのと同様に、複数の容量Ｃ１〜Ｃｎと複数の抵抗Ｒ１〜Ｒｎからなる多段構成の３次フィルタとする。このローパスフィルタの構成でも、第１の実施例と同様の効果を得ることが可能である。

＜第３の実施例＞
図３(a)に本発明の第３の実施例のバーストデータ受信回路を示す。オフセット補正回路１０Ａは、入力端子１１，１２に入力する正相、逆相の入力信号Ｖ１１、Ｖ１２を、差動構成された差動ローパスフィルタ１６に入力して逆相信号Ｖ１６ａ，正相信号Ｖ１６ｂを検出し、検出した信号Ｖ１６ａ，Ｖ１６ｂを加算回路１５において、各々逆位相の入力信号に加算する。ここで用いる差動ローパスフィルタ１６は、図３(b)に示すように、複数の容量Ｃ１〜Ｃｎと複数の抵抗Ｒ１１〜Ｒ１ｎ、Ｒ２１〜Ｒ２ｎからなる多段構成の３次フィルタとする。この差動ローパスフィルタ１６を用いる構成でも、第１の実施例と同様の効果を得ることが可能である。

＜その他の実施例＞
なお、以上では、３つの実施例を挙げたがこれに限らず、ローパスフィルタを用いて入力信号の平均値を検出して時間連続的にオフセットを補正する機構を持ち、且つデューティ補正回路３０を具備するバーストデータ受信回路であれば、本発明を用いることで同様の効果を得ることができる。また、上記第１および第３の実施例では、ローパスフィルタ１３，１４，１６へは振幅制限増幅回路２０よりも前段の信号を入力し、ローパスフィルタ１３，１４，１６の出力信号を振幅制限増幅回路２０の前段に加算するというフィードフォワード構成としているが、振幅制限増幅回路２０の後段からローパスフィルタ１３，１４，１６への信号を取り込み、その出力信号を振幅制限増幅回路２０の前段に加算するフィードバック構成としても、本発明の効果を得ることが可能である。

１０，１０Ａ：オフセット補正回路、１１：正相入力端子、１２：逆相入力端子、１３，１４：３次ローパスフィルタ、１５：加算回路、１６：３次差動ローパスフィルタ、１７：１次ローパスフィルタ
２０：振幅制限増幅回路、２１：正相入力端子、２２：逆相入力端子、２３：正相出力端子、２４：逆相出力端子
３０：デューティ補正回路、２１：正相出力端子２：逆相出力端子

Claims

入力正相信号を第１のローパスフィルタに入力し、入力逆相信号を第２のローパスフィルタに入力し、前記第１のローパスフィルタの出力信号と前記入力逆相信号を加算し、前記第２のローパスフィルタの出力信号と前記入力正相信号を加算することで、前記入力正相信号および前記入力逆相信号のオフセット補正を行うオフセット補正回路を持った振幅制限増幅回路と、該振幅制限増幅回路の出力信号と基準クロックの位相差を検出し、検出した位相差情報に基づいて該出力信号のデューティずれを修正するデューティ補正回路とを備えたバーストデータ受信回路において、
前記各ローパスフィルタを２次以上の高次ローパスフィルタとするとともに、バースト信号先頭でのオフセット補正に要する時間が前記各ローパスフィルタに１次ローパスフィルタを用いた場合と同等かまたは短く、前記各高次ローパスフィルタの入力信号が１から０へ立ち下がった時のステップ応答においてフィルタ出力がｅ ⁻¹ になるまでの時間が、前記各ローパスフィルタに１次ローパスフィルタを用いた場合と同等かまたは短く、
且つ、バースト信号先頭でのオフセット補正に要する時間より短い同符号連続に対し、該同符号連続後の前記各高次ローパスフィルタの出力信号レベルと前記入力正相信号、前記入力逆相信号の平均値とのずれの最大値が、前記各ローパスフィルタに前記１次ローパスフィルタを用いた場合のそれと同等か少なくなるように、
前記各高次ローパスフィルタの時定数を設定したことを特徴とするバーストデータ受信回路。
入力信号を入力する１個のローパスフィルタと、該ローパスフィルタの出力信号と前記入力信号を入力する単相差動変換型オフセット補正機能を有する振幅制限増幅回路と、該振幅制限増幅回路の出力信号と基準クロックの位相差を検出し、検出した位相差情報に基づいて該出力信号のデューティずれを修正するデューティ補正回路とを備えたバーストデータ受信回路において、
前記ローパスフィルタを２次以上の高次ローパスフィルタとするとともに、バースト信号先頭でのオフセット補正に要する時間が前記ローパスフィルタに１次ローパスフィルタを用いた場合と同等かまたは短く、前記高次ローパスフィルタの入力信号が１から０へ立ち下がった時のステップ応答においてフィルタ出力がｅ ⁻¹ になるまでの時間が、前記ローパスフィルタに１次ローパスフィルタを用いた場合と同等かまたは短く、
且つ、バースト信号先頭でのオフセット補正に要する時間より短い同符号連続に対し、該同符号連続後の前記高次ローパスフィルタの出力信号レベルと前記入力信号の平均値のずれの最大値が前記ローパスフィルタに前記１次ローパスフィルタを用いた場合のそれと同等か少なくなるように、
前記高次ローパスフィルタの時定数を設定したことを特徴とするバーストデータ受信回路。
入力正相信号と入力逆相信号を差動ローパスフィルタに入力し、該差動ローパスフィルタから出力する出力正相信号と前記入力逆相信号を加算し、該差動ローパスフィルタから出力する出力逆相信号と前記入力正相信号を加算することで、前記入力正相信号および前記入力逆相信号のオフセット補正を行うオフセット補正回路を持った振幅制限増幅回路と、該振幅制限増幅回路の出力信号と基準クロックの位相差を検出し、検出した位相差情報に基づいて該出力信号のデューティずれを修正するデューティ補正回路とを備えたバーストデータ受信回路において、
前記差動ローパスフィルタを２次以上の高次差動ローパスフィルタとするとともに、バースト信号先頭でのオフセット補正に要する時間が前記差動ローパスフィルタに１次差動ローパスフィルタを用いた場合と同等かまたは短く、前記高次差動ローパスフィルタの入力信号が１から０へ立ち下がった時のステップ応答においてフィルタ出力がｅ ⁻¹ になるまでの時間が、前記差動ローパスフィルタに１次差動ローパスフィルタを用いた場合と同等かまたは短く、
且つ、バースト信号先頭でのオフセット補正に要する時間より短い同符号連続に対し、該同符号連続後の前記高次差動ローパスフィルタの前記出力正相信号レベルと前記入力正相信号の平均値のずれの最大値、前記出力逆相信号レベルと前記入力逆相信号の平均値のずれの最大値が前記差動ローパスフィルタに前記１次差動ローパスフィルタを用いた場合のそれと同等か少なくなるように、
前記高次差動ローパスフィルタの時定数を設定したことを特徴とするバーストデータ受信回路。