JP3334656B2 - ディジタル光受信回路 - Google Patents
ディジタル光受信回路Info
- Publication number
- JP3334656B2 JP3334656B2 JP36356698A JP36356698A JP3334656B2 JP 3334656 B2 JP3334656 B2 JP 3334656B2 JP 36356698 A JP36356698 A JP 36356698A JP 36356698 A JP36356698 A JP 36356698A JP 3334656 B2 JP3334656 B2 JP 3334656B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- phase output
- positive
- negative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
- Optical Communication System (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、光データリンクの
受信回路に関し、特にアレイ集積化光リンク、プラスチ
ックファイバ光リンク等の低価格化、超小型化が要求さ
れる光受信器用のＬＳＩ化光受信回路に関する。
受信回路に関し、特にアレイ集積化光リンク、プラスチ
ックファイバ光リンク等の低価格化、超小型化が要求さ
れる光受信器用のＬＳＩ化光受信回路に関する。
【０００２】
【従来の技術】近年、開発が盛んな並列光リンク、光加
入者システム、プラスチックファイバ光リンク等では、
光送受信器の受信回路の１チップＬＳＩ化が重要となっ
ており、小型化、低価格化のため、段間を直流結合とし
ながらも交流結合相当の特性を有する受信回路が実現さ
れている。このような従来例１として公開特許公報平８
−８４１６０号記載の１チップＬＳＩ化光受信回路につ
いて説明する。
入者システム、プラスチックファイバ光リンク等では、
光送受信器の受信回路の１チップＬＳＩ化が重要となっ
ており、小型化、低価格化のため、段間を直流結合とし
ながらも交流結合相当の特性を有する受信回路が実現さ
れている。このような従来例１として公開特許公報平８
−８４１６０号記載の１チップＬＳＩ化光受信回路につ
いて説明する。
【０００３】図５に構成を、また、図６に波形を示すよ
うに、受光素子１で電流に変換された入力光信号パルス
列は、差動出力前置増幅器２で電圧パルスに変換され
る。差動出力前置増幅器２の正相出力Ａと逆相出力Ａ’
は入力光信号がスペース（消灯）の場合に互いに相等し
い電圧を発し、マーク（点灯）の場合には、正相出力Ａ
においては、スペース時の電圧に入力電流振幅と前置増
幅器の利得の積に相当する電圧を与えた値、逆相出力
Ａ’においては、スペース時の電圧から入力電流振幅と
前置増幅器の利得の積に相当する電圧を減じた値を出力
する。
うに、受光素子１で電流に変換された入力光信号パルス
列は、差動出力前置増幅器２で電圧パルスに変換され
る。差動出力前置増幅器２の正相出力Ａと逆相出力Ａ’
は入力光信号がスペース（消灯）の場合に互いに相等し
い電圧を発し、マーク（点灯）の場合には、正相出力Ａ
においては、スペース時の電圧に入力電流振幅と前置増
幅器の利得の積に相当する電圧を与えた値、逆相出力
Ａ’においては、スペース時の電圧から入力電流振幅と
前置増幅器の利得の積に相当する電圧を減じた値を出力
する。
【０００４】ピーク検出器７ａおよび７ｂによって、差
動出力前置増幅器２の正相出力のピーク値Ｄと逆相出力
のピーク値Ｄ’を得る。差動出力前置増幅器２の正相出
力Ａと逆相出力のピーク値Ｄ’を加算器４ａにて加算、
逆相出力Ａ’と正相出力のピーク値Ｂを加算器４ｂにて
加算し、加算器４ａ出力Ｅおよび加算器４ｂ出力Ｅ’を
得る。ピーク検出器７ａおよび７ｂが充電されている場
合、出力Ｅと出力Ｅ’の差電圧は、入力光信号がスペー
ス（消灯）の場合に負、マーク（点灯）の場合に正とな
り、かつ両者の場合の振幅が互いに相等しいバイポーラ
信号となる。従って、加算器４ａと４ｂの出力の差電圧
をリミッタ増幅器５で増幅することにより、パルス振幅
の中心をしきい値として２値量子化が行われる。
動出力前置増幅器２の正相出力のピーク値Ｄと逆相出力
のピーク値Ｄ’を得る。差動出力前置増幅器２の正相出
力Ａと逆相出力のピーク値Ｄ’を加算器４ａにて加算、
逆相出力Ａ’と正相出力のピーク値Ｂを加算器４ｂにて
加算し、加算器４ａ出力Ｅおよび加算器４ｂ出力Ｅ’を
得る。ピーク検出器７ａおよび７ｂが充電されている場
合、出力Ｅと出力Ｅ’の差電圧は、入力光信号がスペー
ス（消灯）の場合に負、マーク（点灯）の場合に正とな
り、かつ両者の場合の振幅が互いに相等しいバイポーラ
信号となる。従って、加算器４ａと４ｂの出力の差電圧
をリミッタ増幅器５で増幅することにより、パルス振幅
の中心をしきい値として２値量子化が行われる。
【０００５】また、従来例２として図７に構成を、図８
および図９に波形を示す、公開特許公報平２−１４３６
４０記載の光受信回路について説明する。本回路は、受
光素子１で電流に変換された入力光信号パルス列ａは、
前置増幅器２０で電圧パルスｂに変換される。前置増幅
器２０の出力にはコンデンサ９が接続されており、この
コンデンサ９にて前置増幅器出力電圧信号の直流成分を
除去する。
および図９に波形を示す、公開特許公報平２−１４３６
４０記載の光受信回路について説明する。本回路は、受
光素子１で電流に変換された入力光信号パルス列ａは、
前置増幅器２０で電圧パルスｂに変換される。前置増幅
器２０の出力にはコンデンサ９が接続されており、この
コンデンサ９にて前置増幅器出力電圧信号の直流成分を
除去する。
【０００６】このコンデンサ９の他端は、前置増幅器２
０の出力電圧信号を正相出力ｃと逆相出力ｄに分離する
分離手段２１に接続されている。この分離手段２１から
の正相出力ｃと逆相出力ｄはそれぞれ平滑化手段３１，
４１に接続されている。平滑化手段の実施例としてダイ
オード３３，４３と抵抗３５，４５とコンデンサ３７，
４７から成る積分回路を挙げている。コンデンサ３７，
４７の容量値を変えることで積分回路の時定数可変であ
る。この平滑化手段３１，４１により平滑化された正相
出力ｅと逆相出力ｆは、差動手段５２の正相入力と逆相
入力にそれぞれ接続される。この差動手段５２の出力ｇ
は加算用の抵抗７１，７２を通して分離手段２１の入力
に接続され、さらに識別手段６１に入力される。この識
別手段６１はコンパレータ６３と、コンパレータ６３の
１端子に入力する識別レベルとして設定電圧ＶＴＨの電
圧を印加する設定電圧電源６５に接続される。
０の出力電圧信号を正相出力ｃと逆相出力ｄに分離する
分離手段２１に接続されている。この分離手段２１から
の正相出力ｃと逆相出力ｄはそれぞれ平滑化手段３１，
４１に接続されている。平滑化手段の実施例としてダイ
オード３３，４３と抵抗３５，４５とコンデンサ３７，
４７から成る積分回路を挙げている。コンデンサ３７，
４７の容量値を変えることで積分回路の時定数可変であ
る。この平滑化手段３１，４１により平滑化された正相
出力ｅと逆相出力ｆは、差動手段５２の正相入力と逆相
入力にそれぞれ接続される。この差動手段５２の出力ｇ
は加算用の抵抗７１，７２を通して分離手段２１の入力
に接続され、さらに識別手段６１に入力される。この識
別手段６１はコンパレータ６３と、コンパレータ６３の
１端子に入力する識別レベルとして設定電圧ＶＴＨの電
圧を印加する設定電圧電源６５に接続される。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
た従来例１の回路が高精度に動作するためには、同一符
号が連続している際にもピーク検出器が充電されている
必要がある。しかし、ピーク検出器にはリークの低減に
限界があり、特に、数１０Ｍｂｐｓ以上の中高速光受信
回路構築に必須のバイポーラトランジスタのみで回路を
構築した場合、リーク電流の低減が困難となる。このリ
ーク電流は入力振幅に拘わらず一定であるため、高受信
感度を狙う小振幅信号入力時にも良好な同一符号連続耐
力を備えるためには、ピーク検出器のリークの低減が特
に重要となる。リーク電流の低減に制約がある中で、ピ
ーク検出器のリークを低減するためには、結局ピーク検
出器を構成する電荷保持用のコンデンサの容量値を増大
することが必要となり、ＬＳＩ上へのオンチップ集積化
に支障をきたす。
た従来例１の回路が高精度に動作するためには、同一符
号が連続している際にもピーク検出器が充電されている
必要がある。しかし、ピーク検出器にはリークの低減に
限界があり、特に、数１０Ｍｂｐｓ以上の中高速光受信
回路構築に必須のバイポーラトランジスタのみで回路を
構築した場合、リーク電流の低減が困難となる。このリ
ーク電流は入力振幅に拘わらず一定であるため、高受信
感度を狙う小振幅信号入力時にも良好な同一符号連続耐
力を備えるためには、ピーク検出器のリークの低減が特
に重要となる。リーク電流の低減に制約がある中で、ピ
ーク検出器のリークを低減するためには、結局ピーク検
出器を構成する電荷保持用のコンデンサの容量値を増大
することが必要となり、ＬＳＩ上へのオンチップ集積化
に支障をきたす。
【０００８】また、従来例２の光受信回路では、前置増
幅器の出力にコンデンサを用いて信号の直流成分を除去
しているため、同一符号連続信号入力を許容するために
は、結局前置増幅器の出力に接続されているコンデンサ
の容量値を増大することが必要となり、ＬＳＩ上へのオ
ンチップ集積化に支障をきたす。
幅器の出力にコンデンサを用いて信号の直流成分を除去
しているため、同一符号連続信号入力を許容するために
は、結局前置増幅器の出力に接続されているコンデンサ
の容量値を増大することが必要となり、ＬＳＩ上へのオ
ンチップ集積化に支障をきたす。
【０００９】したがって、本発明の目的は、回路規模の
低減が実現でき、かつ入力振幅が微少な場合においても
十分な同一符号連続耐力を備え、かつ、モノリシック集
積化（１チップＬＳＩ化）が可能な光受信回路を提供す
ることを目的とする。
低減が実現でき、かつ入力振幅が微少な場合においても
十分な同一符号連続耐力を備え、かつ、モノリシック集
積化（１チップＬＳＩ化）が可能な光受信回路を提供す
ることを目的とする。
【００１０】
【課題を解決するための手段】上記課題解決のため、第
１の本発明のディジタル光受信回路は、差動出力前置増
幅器と、前記差動出力前置増幅器の正相出力および逆相
出力の時間平均値を検出する平均値検出回路と、前記差
動出力前置増幅器の正相出力と前記平均値検出回路の逆
相出力を加算する第１加算器と、前記差動出力前置増幅
器の逆相出力と前記平均値検出回路の正相出力を加算す
る第２加算器と、前記第１加算器および第２加算器の出
力の差電圧を増幅する差動増幅器を具備し、かつ全回路
を直流結合で構成する。また、上記課題解決のため、第
２の本発明の光受信回路は、一端を前記正相出力に、他
端を前記第２加算器の入力に接続した第１抵抗器と、一
端を前記逆相出力に、他端を前記第１加算器の入力に接
続した第２抵抗器と、一端を前記第１加算器の入力に、
他端を前記第２加算器の入力に接続したコンデンサで構
成し、かつ全回路を直流結合で構成する。また、上記課
題解決のため、第３の本発明の光受信回路は、差動増幅
手段と、一端を前記正相出力に、他端を該差動増幅手段
の正相入力に接続した第１抵抗器と、一端を前記逆相出
力に、他端を前記差動増幅手段の逆相入力に接続した第
２抵抗器と、前記差動増幅手段の正相入力と逆相出力と
の間に接続した第１コンデンサと、前記差動増幅手段の
逆相入力と正相出力との間に接続した第２コンデンサで
構成し、かつ全回路を直流結合で構成する。
１の本発明のディジタル光受信回路は、差動出力前置増
幅器と、前記差動出力前置増幅器の正相出力および逆相
出力の時間平均値を検出する平均値検出回路と、前記差
動出力前置増幅器の正相出力と前記平均値検出回路の逆
相出力を加算する第１加算器と、前記差動出力前置増幅
器の逆相出力と前記平均値検出回路の正相出力を加算す
る第２加算器と、前記第１加算器および第２加算器の出
力の差電圧を増幅する差動増幅器を具備し、かつ全回路
を直流結合で構成する。また、上記課題解決のため、第
２の本発明の光受信回路は、一端を前記正相出力に、他
端を前記第２加算器の入力に接続した第１抵抗器と、一
端を前記逆相出力に、他端を前記第１加算器の入力に接
続した第２抵抗器と、一端を前記第１加算器の入力に、
他端を前記第２加算器の入力に接続したコンデンサで構
成し、かつ全回路を直流結合で構成する。また、上記課
題解決のため、第３の本発明の光受信回路は、差動増幅
手段と、一端を前記正相出力に、他端を該差動増幅手段
の正相入力に接続した第１抵抗器と、一端を前記逆相出
力に、他端を前記差動増幅手段の逆相入力に接続した第
２抵抗器と、前記差動増幅手段の正相入力と逆相出力と
の間に接続した第１コンデンサと、前記差動増幅手段の
逆相入力と正相出力との間に接続した第２コンデンサで
構成し、かつ全回路を直流結合で構成する。
【００１１】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照して説明する。図１は、本発明の第１実
施例の構成を示すブロック図、図２は第１実施例の動作
を示す波形説明図である。
いて図面を参照して説明する。図１は、本発明の第１実
施例の構成を示すブロック図、図２は第１実施例の動作
を示す波形説明図である。
【００１２】図１を参照すると、受光素子１で電流に変
換された入力光信号パルス列は、差動出力前置増幅器２
で電圧パルスに変換される。差動出力前置増幅器２の正
相出力Ａと逆相出力Ａ’は入力光信号がスペース（消
灯）の場合に互いに相等しい電圧を発し、マーク（点
灯）の場合には、正相出力Ａにおいては、スペース時の
電圧に入力電流振幅と前置増幅器の利得の積に相当する
電圧を与えた値、逆相出力Ａ’においては、スペース時
の電圧から入力電流振幅と前置増幅器の利得の積に相当
する電圧を減じた値を出力する。
換された入力光信号パルス列は、差動出力前置増幅器２
で電圧パルスに変換される。差動出力前置増幅器２の正
相出力Ａと逆相出力Ａ’は入力光信号がスペース（消
灯）の場合に互いに相等しい電圧を発し、マーク（点
灯）の場合には、正相出力Ａにおいては、スペース時の
電圧に入力電流振幅と前置増幅器の利得の積に相当する
電圧を与えた値、逆相出力Ａ’においては、スペース時
の電圧から入力電流振幅と前置増幅器の利得の積に相当
する電圧を減じた値を出力する。
【００１３】抵抗３ａおよび３ｂとコンデンサ６で構成
された平均値検出回路によって差動出力前置増幅器２の
正相出力Ａの時間平均値Ｂと逆相出力Ａ’の時間平均値
Ｂ’を得る。差動出力前置増幅器２の正相出力Ａと逆相
出力の時間平均値Ｂ’を加算器４ａにて加算、逆相出力
Ａ’と正相出力の時間平均値Ｂを加算器４ｂにて加算
し、加算器４ａ出力Ｃおよび加算器４ｂ出力Ｃ’を得
る。
された平均値検出回路によって差動出力前置増幅器２の
正相出力Ａの時間平均値Ｂと逆相出力Ａ’の時間平均値
Ｂ’を得る。差動出力前置増幅器２の正相出力Ａと逆相
出力の時間平均値Ｂ’を加算器４ａにて加算、逆相出力
Ａ’と正相出力の時間平均値Ｂを加算器４ｂにて加算
し、加算器４ａ出力Ｃおよび加算器４ｂ出力Ｃ’を得
る。
【００１４】平均値検出回路が充電されている場合、図
２に示すように、出力Ｃと出力Ｃ’の差電圧は、入力光
信号がスペース（消灯）の場合に負、マーク（点灯）の
場合に正となり、かつ両者の場合の振幅が互いに相等し
いバイポーラ信号となる。従って、加算器４ａと４ｂの
出力の差電圧をリミッタ増幅器５で増幅することによ
り、パルス振幅の中心をしきい値として２値量子化が行
われる。
２に示すように、出力Ｃと出力Ｃ’の差電圧は、入力光
信号がスペース（消灯）の場合に負、マーク（点灯）の
場合に正となり、かつ両者の場合の振幅が互いに相等し
いバイポーラ信号となる。従って、加算器４ａと４ｂの
出力の差電圧をリミッタ増幅器５で増幅することによ
り、パルス振幅の中心をしきい値として２値量子化が行
われる。
【００１５】以上のように本光受信回路は全直流結合で
構成可能であるため、１チップＬＳＩ化が実現できる。
構成可能であるため、１チップＬＳＩ化が実現できる。
【００１６】平均値検出回路のリーク電流は、ピーク検
出回路のリーク電流と異なり、コンデンサと抵抗の積で
ある時定数で定まる。すなわち、リーク速度は入力信号
振幅に比例することになる。よって高受信感度を狙う小
振幅信号入力時にも良好な同一符号連続耐力を備えるた
めに、特に電荷保持用のコンデンサの容量値を増大させ
る必要は生じない。
出回路のリーク電流と異なり、コンデンサと抵抗の積で
ある時定数で定まる。すなわち、リーク速度は入力信号
振幅に比例することになる。よって高受信感度を狙う小
振幅信号入力時にも良好な同一符号連続耐力を備えるた
めに、特に電荷保持用のコンデンサの容量値を増大させ
る必要は生じない。
【００１７】ＲＣ積分器型平均値検出回路は、コンデン
サの一端を抵抗に、他端を交流的に接地させて形成する
ことが一般的であるが、本実施例では、コンデンサの一
端を正相側の抵抗に、他端を逆相側の抵抗に接続してい
る。本構成により、半分の容量値で同一の時定数を得る
ことが出来るばかりか、コンデンサの所要素子数が２か
ら１に半減されるため、コンデンサをＬＳＩチップ上に
全て搭載する際に必要なチップ面積は、一般的な構成の
１／４となる。
サの一端を抵抗に、他端を交流的に接地させて形成する
ことが一般的であるが、本実施例では、コンデンサの一
端を正相側の抵抗に、他端を逆相側の抵抗に接続してい
る。本構成により、半分の容量値で同一の時定数を得る
ことが出来るばかりか、コンデンサの所要素子数が２か
ら１に半減されるため、コンデンサをＬＳＩチップ上に
全て搭載する際に必要なチップ面積は、一般的な構成の
１／４となる。
【００１８】図３は、本発明の第２実施例の構成を示す
ブロック図、図４は第２実施例の動作を示す波形説明図
である。
ブロック図、図４は第２実施例の動作を示す波形説明図
である。
【００１９】受光素子１で電流に変換された入力光信号
パルス列は、差動出力前置増幅器２で電圧パルスに変換
される。差動出力前置増幅器２の正相出力Ａと逆相出力
Ａ’は入力光信号がスペース（消灯）の場合に互いに相
等しい電圧を発し、マーク（点灯）の場合には、正相出
力Ａにおいては、スペース時の電圧に入力電流振幅と前
置増幅器の利得の積に相当する電圧を与えた値、逆相出
力Ａ’においては、スペース時の電圧から入力電流振幅
と前置増幅器の利得の積に相当する電圧を減じた値を出
力する。
パルス列は、差動出力前置増幅器２で電圧パルスに変換
される。差動出力前置増幅器２の正相出力Ａと逆相出力
Ａ’は入力光信号がスペース（消灯）の場合に互いに相
等しい電圧を発し、マーク（点灯）の場合には、正相出
力Ａにおいては、スペース時の電圧に入力電流振幅と前
置増幅器の利得の積に相当する電圧を与えた値、逆相出
力Ａ’においては、スペース時の電圧から入力電流振幅
と前置増幅器の利得の積に相当する電圧を減じた値を出
力する。
【００２０】抵抗３ａおよび３ｂとコンデンサ６ａおよ
び６ｂと差動増幅器８で構成された平均値検出回路によ
って差動出力前置増幅器２の正相出力Ａの時間平均値Ｂ
と逆相出力Ａ’の時間平均値Ｂ’を得る。差動出力前置
増幅器２の正相出力Ａと逆相出力の時間平均値Ｂ’を加
算器４ａにて加算、逆相出力Ａ’と正相出力の時間平均
値Ｂを加算器４ｂにて加算し、加算器４ａ出力Ｃおよび
加算器４ｂ出力Ｃ’を得る。
び６ｂと差動増幅器８で構成された平均値検出回路によ
って差動出力前置増幅器２の正相出力Ａの時間平均値Ｂ
と逆相出力Ａ’の時間平均値Ｂ’を得る。差動出力前置
増幅器２の正相出力Ａと逆相出力の時間平均値Ｂ’を加
算器４ａにて加算、逆相出力Ａ’と正相出力の時間平均
値Ｂを加算器４ｂにて加算し、加算器４ａ出力Ｃおよび
加算器４ｂ出力Ｃ’を得る。
【００２１】平均値検出回路が充電されている場合、出
力Ｃと出力Ｃ’の差電圧は、入力光信号がスペース（消
灯）の場合に負、マーク（点灯）の場合に正となり、か
つ両者の場合の振幅が互いに相等しいバイポーラ信号と
なる。従って、加算器４ａと４ｂの出力の差電圧をリミ
ッタ増幅器５で増幅することにより、パルス振幅の中心
をしきい値として２値量子化が行われる。
力Ｃと出力Ｃ’の差電圧は、入力光信号がスペース（消
灯）の場合に負、マーク（点灯）の場合に正となり、か
つ両者の場合の振幅が互いに相等しいバイポーラ信号と
なる。従って、加算器４ａと４ｂの出力の差電圧をリミ
ッタ増幅器５で増幅することにより、パルス振幅の中心
をしきい値として２値量子化が行われる。
【００２２】以上のように本光受信回路は全直流結合で
構成可能であるため、１チップＬＳＩ化が実現できる。
さらに、抵抗３ａおよび３ｂとコンデンサ６ａおよび６
ｂと差動増幅器８で構成された平均値検出回路に用いら
れるコンデンサ６ａ，６ｂの容量値は、ミラー効果によ
って実効的に差動増幅器８の利得倍に見えるため、所要
の低域遮断周波数を得るためのコンデンサの容量値を第
１実施例の平均値検出回路で用いられるコンデンサ６の
容量値に比べて小さくすることができ、このためさらに
回路規模の低減を図ることが出来る。
構成可能であるため、１チップＬＳＩ化が実現できる。
さらに、抵抗３ａおよび３ｂとコンデンサ６ａおよび６
ｂと差動増幅器８で構成された平均値検出回路に用いら
れるコンデンサ６ａ，６ｂの容量値は、ミラー効果によ
って実効的に差動増幅器８の利得倍に見えるため、所要
の低域遮断周波数を得るためのコンデンサの容量値を第
１実施例の平均値検出回路で用いられるコンデンサ６の
容量値に比べて小さくすることができ、このためさらに
回路規模の低減を図ることが出来る。
【００２３】平均値検出回路のリーク電流は、ピーク検
出回路のリーク電流と異なり、コンデンサと抵抗の積で
ある時定数で定まる。すなわち、リーク速度は入力信号
振幅に比例することになる。よって高受信感度を狙う小
振幅信号入力時にも良好な同一符号連続耐力を備えるた
めに、特に電荷保持用のコンデンサの容量値を増大させ
る必要は生じない。
出回路のリーク電流と異なり、コンデンサと抵抗の積で
ある時定数で定まる。すなわち、リーク速度は入力信号
振幅に比例することになる。よって高受信感度を狙う小
振幅信号入力時にも良好な同一符号連続耐力を備えるた
めに、特に電荷保持用のコンデンサの容量値を増大させ
る必要は生じない。
【００２４】なお、図１及び図３における差動出力前置
増幅器２は、差動増幅器と、一端をこの差動増幅器の入
力に、他端を差動増幅器の出力に接続した抵抗器とで構
成されるトランスインピーダンス型であってよいし、ま
た、ベース設置型であってもよい。
増幅器２は、差動増幅器と、一端をこの差動増幅器の入
力に、他端を差動増幅器の出力に接続した抵抗器とで構
成されるトランスインピーダンス型であってよいし、ま
た、ベース設置型であってもよい。
【００２５】
【発明の効果】以上説明したように、本発明によれば、
回路規模低減による高集積化が実現でき、かつ入力振幅
が微少な場合においても十分な同一符号連続耐力を備え
るモノリシック集積化光受信回路を実現することができ
る。これにより、光受信回路が小さな１チップＬＳＩか
つ、小さなチップサイズで構成でき、並列光リンク、光
加入者システム、プラスチックファイバ光リンク等で要
求される光受信器の小型化、低価格化が達成され、極め
て有用である。
回路規模低減による高集積化が実現でき、かつ入力振幅
が微少な場合においても十分な同一符号連続耐力を備え
るモノリシック集積化光受信回路を実現することができ
る。これにより、光受信回路が小さな１チップＬＳＩか
つ、小さなチップサイズで構成でき、並列光リンク、光
加入者システム、プラスチックファイバ光リンク等で要
求される光受信器の小型化、低価格化が達成され、極め
て有用である。
【図１】 本発明の第１実施例の構成を示すブロック図
である。
である。
【図２】 本発明の第１実施例の動作を示す波形説明図
である。
である。
【図３】 本発明の第２実施例の構成を示すブロック図
である。
である。
【図４】 本発明の第２実施例の動作を示す波形説明図
である。
である。
【図５】 第１の従来例の構成を示すブロック図であ
る。
る。
【図６】 第１の従来例の動作を示す波形説明図であ
る。
る。
【図７】 第２の従来例の構成を示すブロック図であ
る。
る。
【図８】 第２の従来例の動作を示す波形説明図の前半
の図である。
の図である。
【図９】 第２の従来例の動作を示す波形説明図の後半
の図である。
の図である。
１ 受光素子 ２ 差動出力前置増幅器 ３ａ，３ｂ 抵抗 ４ａ，４ｂ 加算器 ５ リミッタ増幅器 ６ａ，６ｂ コンデンサ ７ａ，７ｂ ピーク検出器 ８ 差動増幅器 ９ コンデンサ ２１ 分離手段 ３１，４１ 平滑化手段 ３３，４３ ダイオード ３５，４５ 抵抗 ３７，４７ コンデンサ ５２ 差動手段 ６１ 識別手段 ６３ コンパレータ ６５ 設定電圧電源 ７１，７２ 抵抗
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０４Ｂ 10/26 10/28 (56)参考文献 特開 平８−84160（ＪＰ，Ａ) 特許3259767（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.7，ＤＢ名) H04B 10/00 H04J 14/00 H04L 25/02 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (6)
- 【請求項１】 差動出力前置増幅器と、前記差動出力前
置増幅器の正相出力および逆相出力の時間平均値を検出
する平均値検出回路と、前記差動出力前置増幅器の正相
出力と前記平均値検出回路の逆相出力を加算する第１加
算器と、前記差動出力前置増幅器の逆相出力と前記平均
値検出回路の正相出力を加算する第２加算器と、前記第
１加算器および第２加算器の出力の差電圧を増幅するリ
ミッタ増幅器を具備することを特徴とするディジタル光
受信回路。 - 【請求項２】 前記全回路を直流結合していることを特
徴とする請求項１記載のディジタル光受信回路。 - 【請求項３】 前記平均値検出回路は、一端を前記正相
出力に、他端を前記第２加算器の入力に接続した第１抵
抗器と、一端を前記逆相出力に、他端を前記第1加算器
の入力に接続した第２抵抗器と、一端を前記第1加算器
の入力に、他端を前記第２加算器の入力に接続したコン
デンサとで構成されることを特徴とする請求項１もしく
は請求項２記載のディジタル光受信回路。 - 【請求項４】 前記平均値検出回路は、差動増幅手段
と、一端を前記正相出力に、他端を該差動増幅手段の正
相入力に接続した第１抵抗器と、一端を前記逆相出力
に、他端を前記差動増幅手段の逆相入力に接続した第２
抵抗器と、前記差動増幅手段の正相入力と逆相出力との
間に接続した第１コンデンサと、前記差動増幅手段の逆
相入力と正相出力との間に接続した第２コンデンサとで
構成していることを特徴とする請求項１もしくは請求項
２記載のディジタル光受信回路。 - 【請求項５】 前記差動出力前置増幅器は、差動増幅手
段と、一端を差動増幅手段の入力に、他端を差動増幅手
段の出力に接続した抵抗器で構成されるトランスインピ
ーダンス型であることを特徴とする請求項１ないし請求
項４のいずれかに記載のディジタル光受信回路。 - 【請求項６】 前記差動出力前置増幅器は、ベース接地
型であることを特徴とする請求項１ないし請求項４のい
ずれかに記載のディジタル光受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36356698A JP3334656B2 (ja) | 1998-12-21 | 1998-12-21 | ディジタル光受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36356698A JP3334656B2 (ja) | 1998-12-21 | 1998-12-21 | ディジタル光受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000188573A JP2000188573A (ja) | 2000-07-04 |
| JP3334656B2 true JP3334656B2 (ja) | 2002-10-15 |
Family
ID=18479641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36356698A Expired - Fee Related JP3334656B2 (ja) | 1998-12-21 | 1998-12-21 | ディジタル光受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3334656B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010028263A (ja) * | 2008-07-16 | 2010-02-04 | Nippon Telegr & Teleph Corp <Ntt> | 振幅制限増幅回路 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3737058B2 (ja) | 2002-03-12 | 2006-01-18 | 沖電気工業株式会社 | アナログ加減算回路、主増幅器、レベル識別回路、光受信回路、光送信回路、自動利得制御増幅回路、自動周波数特性補償増幅回路、及び発光制御回路 |
| JP4968803B2 (ja) * | 2009-05-21 | 2012-07-04 | 日本電信電話株式会社 | バーストデータ受信回路 |
| US8983302B2 (en) * | 2009-11-05 | 2015-03-17 | The Boeing Company | Transceiver for plastic optical fiber networks |
-
1998
- 1998-12-21 JP JP36356698A patent/JP3334656B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010028263A (ja) * | 2008-07-16 | 2010-02-04 | Nippon Telegr & Teleph Corp <Ntt> | 振幅制限増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000188573A (ja) | 2000-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2656734B2 (ja) | 光受信回路 | |
| JP3039439B2 (ja) | 識別レベル制御回路 | |
| JP3098461B2 (ja) | ディジタル受信回路 | |
| JPH06310937A (ja) | ディジタル受信器の自動オフセット制御回路 | |
| JP3514993B2 (ja) | 光受信回路及び当該回路を用いた光モジュール | |
| JP2655130B2 (ja) | ディジタル受信回路 | |
| JP3115739B2 (ja) | パルス光受信回路 | |
| JP3334656B2 (ja) | ディジタル光受信回路 | |
| US4975566A (en) | First stage circuit for an optical receiver | |
| JP3214196B2 (ja) | Ａｖ光空間伝送の受光回路 | |
| JP4611421B2 (ja) | 論理しきい値取得回路および逆ピーク検出器を使用する方法 | |
| JP3270221B2 (ja) | 光信号受信回路 | |
| JPH04225611A (ja) | 広ダイナミックレンジ受光回路 | |
| JPH07231307A (ja) | 光パルス受信回路 | |
| JPH05122158A (ja) | 光電変換装置 | |
| JPH07135487A (ja) | 光受信回路 | |
| JPH0449739A (ja) | 光受信装置 | |
| JPH09246878A (ja) | 電流電圧変換増幅回路 | |
| JPH11274862A (ja) | 電流電圧変換回路 | |
| JPH1075217A (ja) | 電流入力形受信機 | |
| JP2003204253A (ja) | パルス幅検出回路、直流成分キャンセル回路及び受信回路 | |
| JPH10209825A (ja) | しきい値制御回路 | |
| JPH0779122A (ja) | 増幅回路 | |
| JPH08307358A (ja) | 光受信装置 | |
| JPH071285B2 (ja) | 信号入力断検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020702 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070802 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100802 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110802 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110802 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120802 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130802 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |