JP3115739B2 - パルス光受信回路 - Google Patents
パルス光受信回路Info
- Publication number
- JP3115739B2 JP3115739B2 JP05150071A JP15007193A JP3115739B2 JP 3115739 B2 JP3115739 B2 JP 3115739B2 JP 05150071 A JP05150071 A JP 05150071A JP 15007193 A JP15007193 A JP 15007193A JP 3115739 B2 JP3115739 B2 JP 3115739B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- amplifier
- peak value
- circuit
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/795—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar transistors
Description
【０００１】
【産業上の利用分野】本発明は、光パルス信号を受光
し、該光信号を光電変換し、波形整形の上、電気信号と
して伝送するパルス光受信回路に関する。
し、該光信号を光電変換し、波形整形の上、電気信号と
して伝送するパルス光受信回路に関する。
【０００２】
【従来の技術】従来では、図５の従来例１に示すよう
に、前置増幅器Ａ３１は一つで、前置増幅器Ａ３１の尖
頭値Ｖ３１を得るピークホールド回路Ａ３２と、該ピー
クホールド回路Ａ３２とは逆極性に接続されたボトムホ
ールド回路Ａ３３とによって、パルス信号のピーク−ボ
トム値（振幅値）を得た後、これを基準値として、比較
器（コンパレータ）Ａ３４にて前置増幅器Ａ３１の出力
電圧と比較する構成であった。
に、前置増幅器Ａ３１は一つで、前置増幅器Ａ３１の尖
頭値Ｖ３１を得るピークホールド回路Ａ３２と、該ピー
クホールド回路Ａ３２とは逆極性に接続されたボトムホ
ールド回路Ａ３３とによって、パルス信号のピーク−ボ
トム値（振幅値）を得た後、これを基準値として、比較
器（コンパレータ）Ａ３４にて前置増幅器Ａ３１の出力
電圧と比較する構成であった。
【０００３】また、図７に従来例２を示す。図７中、Ａ
５１は前置増幅器であり、比較器Ａ５３の正入力端子に
接続される。
５１は前置増幅器であり、比較器Ａ５３の正入力端子に
接続される。
【０００４】ここで、Ａ５２は増幅器であり、増幅器Ａ
５２は、ダイオードＤ５２を経て負帰還接続されてい
る。また、ダイオードＤ５２のカソードはコンデンサＣ
を介して接地されている。ダイオードＤ５２は、抵抗Ｒ
５２を介して、比較器Ａ５３の負入力端子に接続され
る。
５２は、ダイオードＤ５２を経て負帰還接続されてい
る。また、ダイオードＤ５２のカソードはコンデンサＣ
を介して接地されている。ダイオードＤ５２は、抵抗Ｒ
５２を介して、比較器Ａ５３の負入力端子に接続され
る。
【０００５】この構成により、前置増幅器Ａ５１の出力
値と、その出力尖頭値の１／２とを、比較器Ａ５３にて
比較する。
値と、その出力尖頭値の１／２とを、比較器Ａ５３にて
比較する。
【０００６】
【発明が解決しようとする課題】従来例１では、図６
（Ｂ）の電源ノイズのような同相ノイズＮｓが生じたと
き、そのノイズＮｓのピーク値をホールドしてしまうた
め、図６（Ｃ）のように比較器Ａ３４の基準値がずれ、
信号が入っているのに比較器Ａ３４が応答しない等の問
題点があった。
（Ｂ）の電源ノイズのような同相ノイズＮｓが生じたと
き、そのノイズＮｓのピーク値をホールドしてしまうた
め、図６（Ｃ）のように比較器Ａ３４の基準値がずれ、
信号が入っているのに比較器Ａ３４が応答しない等の問
題点があった。
【０００７】また、ピークホールド回路Ａ３２とボトム
ホールド回路Ａ３３の回路構成が異なっており、完全な
対称形となっていないため、電源ノイズの影響を受けた
ときに、これを完全に補正できないという問題点があっ
た。
ホールド回路Ａ３３の回路構成が異なっており、完全な
対称形となっていないため、電源ノイズの影響を受けた
ときに、これを完全に補正できないという問題点があっ
た。
【０００８】従来例２の回路では、前置増幅器Ａ５１の
出力尖頭値の１／２とＡ５１の出力を比較しているの
で、図８（Ａ）〜（Ｃ）に示すように、デューティー
（ｄｕｔｙ）比５０％の入力パルス光の周波数が高くな
ったとき、図８（Ｂ）の如く、前置増幅器Ａ５１の出力
Ｖ５１の応答は入力パルスに正確に追随できなくなる。
出力尖頭値の１／２とＡ５１の出力を比較しているの
で、図８（Ａ）〜（Ｃ）に示すように、デューティー
（ｄｕｔｙ）比５０％の入力パルス光の周波数が高くな
ったとき、図８（Ｂ）の如く、前置増幅器Ａ５１の出力
Ｖ５１の応答は入力パルスに正確に追随できなくなる。
【０００９】このとき、前置増幅器Ａ５１の出力のボト
ム値は、無信号時のレベルまで復帰せず、比較器Ａ５３
の比較基準電圧Ｖ５３はＡ５１の出力振幅の１／２の電
圧レベルよりずれるようになるため、図８（Ｃ）の如
く、比較器Ａ５３の出力Ｖ５４の波形はデューティー比
５０％からずれてしまい、歪みを生じるといった問題点
があった。
ム値は、無信号時のレベルまで復帰せず、比較器Ａ５３
の比較基準電圧Ｖ５３はＡ５１の出力振幅の１／２の電
圧レベルよりずれるようになるため、図８（Ｃ）の如
く、比較器Ａ５３の出力Ｖ５４の波形はデューティー比
５０％からずれてしまい、歪みを生じるといった問題点
があった。
【００１０】本発明は、上記課題に鑑み、電源ノイズの
影響を防止し、かつデューティー比５０％を達成して歪
みを防止し得るパルス光受信回路の提供を目的とする。
影響を防止し、かつデューティー比５０％を達成して歪
みを防止し得るパルス光受信回路の提供を目的とする。
【００１１】
【課題を解決するための手段】本発明請求項１ないし３
による課題解決手段は、図１および図２の如く、外部か
らのパルス光を光電変換する第一受光素子ＰＤ１１と、
該第一受光素子ＰＤ１１からの出力電流を増幅する第一
前置増幅器Ａ１１と、遮光された第二受光素子ＰＤ１２
（ダミー素子）と、該第二受光素子ＰＤ１２に接続され
前記第一前置増幅器Ａ１１と同等な回路構成とされた第
二前置増幅器Ａ１２と、前記第一前置増幅器Ａ１１およ
び第二前置増幅器Ａ１２の出力差を増幅する差動増幅器
Ａ１３と、該差動増幅器Ａ１３と同等な回路構成とされ
入力端子は前記第二前置増幅器Ａ１２の出力端子に接続
された基準電圧Ｖ１７出力用副差動増幅器Ａ１４と、前
記差動増幅器Ａ１３ の出力のうち前記第一前置増幅器Ａ
１１が接続された側の第一差動出力Ｖ １３ に基づいて第
一出力尖頭値（ピークホールド値）Ｖ１５を得る第一尖
頭値検出回路部（ピークホールド回路部）Ａ１５と、該
第一尖頭値検出回路部Ａ １５ と同等な回路構成とされ、
前記差動増幅器Ａ１３ の出力のうち前記第二前置増幅器
Ａ１２が接続された側の、第一差動出力Ｖ １３ に対して
逆相である第二差動出力Ｖ １４ に基づいて第二出力尖頭
値Ｖ１６を得る第二尖頭値検出回路部Ａ１６と、前記副
差動増幅器Ａ１４で得た基準電圧Ｖ１７ 、第一出力尖頭
値Ｖ１５ および第二出力尖頭値Ｖ１６ に基づいて、前記
第一差動出力Ｖ １３の振幅の中間値（以下、単に出力中
間値と称す）Ｖ１９を演算する中間値演算手段と、該中
間値演算手段で演算した出力中間値Ｖ１９ と前記第一差
動出力Ｖ １３とを比較する比較器Ａ１８とが設けられ、
前記中間値演算手段は、副差動増幅器Ａ１４からの基準
電圧Ｖ１７に対して第二出力尖頭値Ｖ１６を反転させる
反転増幅器Ａ１７と、該反転増幅器Ａ１７で得た反転値
（ボトムホールド値）Ｖ１８ と第一出力尖頭値Ｖ１５ と
の平均値を出力する平均値出力部とから構成され、前記
平均値出力部は、第一尖頭値検出回路部Ａ１５に接続さ
れた高位抵抗体Ｒ１９と、反転増幅器Ａ１７に接続され
た低位抵抗体Ｒ２０とからなり、該両抵抗体Ｒ１９，Ｒ
２０は同特性を有せしめられたものである。
による課題解決手段は、図１および図２の如く、外部か
らのパルス光を光電変換する第一受光素子ＰＤ１１と、
該第一受光素子ＰＤ１１からの出力電流を増幅する第一
前置増幅器Ａ１１と、遮光された第二受光素子ＰＤ１２
（ダミー素子）と、該第二受光素子ＰＤ１２に接続され
前記第一前置増幅器Ａ１１と同等な回路構成とされた第
二前置増幅器Ａ１２と、前記第一前置増幅器Ａ１１およ
び第二前置増幅器Ａ１２の出力差を増幅する差動増幅器
Ａ１３と、該差動増幅器Ａ１３と同等な回路構成とされ
入力端子は前記第二前置増幅器Ａ１２の出力端子に接続
された基準電圧Ｖ１７出力用副差動増幅器Ａ１４と、前
記差動増幅器Ａ１３ の出力のうち前記第一前置増幅器Ａ
１１が接続された側の第一差動出力Ｖ １３ に基づいて第
一出力尖頭値（ピークホールド値）Ｖ１５を得る第一尖
頭値検出回路部（ピークホールド回路部）Ａ１５と、該
第一尖頭値検出回路部Ａ １５ と同等な回路構成とされ、
前記差動増幅器Ａ１３ の出力のうち前記第二前置増幅器
Ａ１２が接続された側の、第一差動出力Ｖ １３ に対して
逆相である第二差動出力Ｖ １４ に基づいて第二出力尖頭
値Ｖ１６を得る第二尖頭値検出回路部Ａ１６と、前記副
差動増幅器Ａ１４で得た基準電圧Ｖ１７ 、第一出力尖頭
値Ｖ１５ および第二出力尖頭値Ｖ１６ に基づいて、前記
第一差動出力Ｖ １３の振幅の中間値（以下、単に出力中
間値と称す）Ｖ１９を演算する中間値演算手段と、該中
間値演算手段で演算した出力中間値Ｖ１９ と前記第一差
動出力Ｖ １３とを比較する比較器Ａ１８とが設けられ、
前記中間値演算手段は、副差動増幅器Ａ１４からの基準
電圧Ｖ１７に対して第二出力尖頭値Ｖ１６を反転させる
反転増幅器Ａ１７と、該反転増幅器Ａ１７で得た反転値
（ボトムホールド値）Ｖ１８ と第一出力尖頭値Ｖ１５ と
の平均値を出力する平均値出力部とから構成され、前記
平均値出力部は、第一尖頭値検出回路部Ａ１５に接続さ
れた高位抵抗体Ｒ１９と、反転増幅器Ａ１７に接続され
た低位抵抗体Ｒ２０とからなり、該両抵抗体Ｒ１９，Ｒ
２０は同特性を有せしめられたものである。
【００１２】本発明請求項４ないし６による課題解決手
段は、図３の如く、前記中間値演算手段は、二分の一の
利得を有せしめられ正入力端子に第一尖頭値検出回路部
Ａ１５が接続され負入力端子に第二尖頭値検出回路部Ａ
１６が接続された負帰還増幅器Ａ２１と、前記第一尖頭
値検出回路部Ａ １５ からの出力に基準電圧Ｖ１７を加算
する基準電圧加算回路部Ａ２２とから構成され、該基準
電圧加算回路部Ａ２２は、負帰還増幅器Ａ２１の正入力
端子と副差動増幅器Ａ１４との間に介在され、 第一出力
尖頭値Ｖ１５ と基準電圧Ｖ１７について一対二の割合で
両者を加算して負帰還増幅器Ａ２１の正入力端子に入力
する加算入力部Ａ２３と、負帰還増幅器Ａ２１の正入力
端子からの副差動増幅器Ａ１４への影響を除去する緩衝
増幅器Ｂ１１とを有せしめられたものである。
段は、図３の如く、前記中間値演算手段は、二分の一の
利得を有せしめられ正入力端子に第一尖頭値検出回路部
Ａ１５が接続され負入力端子に第二尖頭値検出回路部Ａ
１６が接続された負帰還増幅器Ａ２１と、前記第一尖頭
値検出回路部Ａ １５ からの出力に基準電圧Ｖ１７を加算
する基準電圧加算回路部Ａ２２とから構成され、該基準
電圧加算回路部Ａ２２は、負帰還増幅器Ａ２１の正入力
端子と副差動増幅器Ａ１４との間に介在され、 第一出力
尖頭値Ｖ１５ と基準電圧Ｖ１７について一対二の割合で
両者を加算して負帰還増幅器Ａ２１の正入力端子に入力
する加算入力部Ａ２３と、負帰還増幅器Ａ２１の正入力
端子からの副差動増幅器Ａ１４への影響を除去する緩衝
増幅器Ｂ１１とを有せしめられたものである。
【００１３】
【作用】上記請求項１ないし請求項３による課題解決手
段において、電源ノイズ等のノイズが混入した場合、各
受光素子ＰＤ１１，ＰＤ１２に夫々接続された両前置増
幅器Ａ１１，Ａ１２に等しくノイズが現れる。ここで、
差動増幅器Ａ１３は同相信号に対して増幅作用を持たな
いことから、同相ノイズは打ち消し合って除去される。
段において、電源ノイズ等のノイズが混入した場合、各
受光素子ＰＤ１１，ＰＤ１２に夫々接続された両前置増
幅器Ａ１１，Ａ１２に等しくノイズが現れる。ここで、
差動増幅器Ａ１３は同相信号に対して増幅作用を持たな
いことから、同相ノイズは打ち消し合って除去される。
【００１４】そして、第一尖頭値検出回路部Ａ１５にて
差動増幅器Ａ１３の第一差動出力Ｖ １３ に基づいて第一
出力尖頭値Ｖ１５を得、第二尖頭値検出回路部Ａ １６ に
て差動増幅器Ａ １３ の第二差動出力Ｖ １４ に基づいて第
二出力尖頭値Ｖ １６ を得、さらに第二出力尖頭値Ｖ１６
を反転増幅器Ａ１７にて基準電圧Ｖ１７に対して反転さ
せ（ボトムホールド）、この反転値Ｖ １８ と第一出力尖
頭値Ｖ １５ との平均値を平均値出力部にて出力中間値Ｖ
１９として出力し、差動増幅器Ａ１３の第一差動出力Ｖ
１３と出力中間値Ｖ１９とを比較器Ａ１８にて比較す
る。そうすると、パルス信号の高低判断の基準となる比
較器Ａ１８のスレッシュホールドレベルＶ１９を第一差
動出力Ｖ １３の振幅の中間レベルに設定でき、デューテ
ィー比５０％を達成して歪みを防止し得る。
差動増幅器Ａ１３の第一差動出力Ｖ １３ に基づいて第一
出力尖頭値Ｖ１５を得、第二尖頭値検出回路部Ａ １６ に
て差動増幅器Ａ １３ の第二差動出力Ｖ １４ に基づいて第
二出力尖頭値Ｖ １６ を得、さらに第二出力尖頭値Ｖ１６
を反転増幅器Ａ１７にて基準電圧Ｖ１７に対して反転さ
せ（ボトムホールド）、この反転値Ｖ １８ と第一出力尖
頭値Ｖ １５ との平均値を平均値出力部にて出力中間値Ｖ
１９として出力し、差動増幅器Ａ１３の第一差動出力Ｖ
１３と出力中間値Ｖ１９とを比較器Ａ１８にて比較す
る。そうすると、パルス信号の高低判断の基準となる比
較器Ａ１８のスレッシュホールドレベルＶ１９を第一差
動出力Ｖ １３の振幅の中間レベルに設定でき、デューテ
ィー比５０％を達成して歪みを防止し得る。
【００１５】請求項４ないし６では、負帰還増幅器Ａ
２１にて第一、第二出力尖頭値Ｖ１５，Ｖ１６の差を二
分の一に利得減少させ、かつ、基準電圧加算回路部Ａ
２２にて両出力尖頭値Ｖ１５，Ｖ１６の差を二分の一の
利得に基準電圧Ｖ１７を加算することで、第一差動出力
Ｖ １３の出力中間値Ｖ１９を演算する。そして、差動増
幅器Ａ１３の第一差動出力Ｖ １３と出力中間値Ｖ１９と
を比較器Ａ１８にて比較し、デューティー比を５０％に
する。この際、加算入力部Ａ２３にて第一出力尖頭値Ｖ
１５と基準電圧Ｖ１７ とを一対二の割合で加算して負帰
還増幅器Ａ２１の正入力端子に入力し、上記利得と基準
電圧Ｖ１７との比を二分の一に保持する。また、負帰還
増幅器Ａ２１の正入力端子からの副差動増幅器Ａ１４へ
の影響は、緩衝増幅器Ｂ１１にて除去する。
２１にて第一、第二出力尖頭値Ｖ１５，Ｖ１６の差を二
分の一に利得減少させ、かつ、基準電圧加算回路部Ａ
２２にて両出力尖頭値Ｖ１５，Ｖ１６の差を二分の一の
利得に基準電圧Ｖ１７を加算することで、第一差動出力
Ｖ １３の出力中間値Ｖ１９を演算する。そして、差動増
幅器Ａ１３の第一差動出力Ｖ １３と出力中間値Ｖ１９と
を比較器Ａ１８にて比較し、デューティー比を５０％に
する。この際、加算入力部Ａ２３にて第一出力尖頭値Ｖ
１５と基準電圧Ｖ１７ とを一対二の割合で加算して負帰
還増幅器Ａ２１の正入力端子に入力し、上記利得と基準
電圧Ｖ１７との比を二分の一に保持する。また、負帰還
増幅器Ａ２１の正入力端子からの副差動増幅器Ａ１４へ
の影響は、緩衝増幅器Ｂ１１にて除去する。
【００１６】
【実施例】（第一実施例）本発明の第一実施例を図１に
示す。図１中、ＰＤ１１は、外部からのパルス光を受信
して光電変換する第一受光素子（フォトダイオード）で
ある。
示す。図１中、ＰＤ１１は、外部からのパルス光を受信
して光電変換する第一受光素子（フォトダイオード）で
ある。
【００１７】Ａ１１は、前記第一受光素子ＰＤ１１から
出力される電流を増幅する第一前置増幅器である。該第
一前置増幅器Ａ１１の正入力端子には、基準電圧電源Ｖ
ｒｅｆ１が接続されている。また、負入力端子には、前
記第一受光素子ＰＤ１１が接続されている。また、該第
一前置増幅器Ａ１１の負入力端子には、その出力端子が
抵抗Ｒ１１を介して負帰還接続されている。
出力される電流を増幅する第一前置増幅器である。該第
一前置増幅器Ａ１１の正入力端子には、基準電圧電源Ｖ
ｒｅｆ１が接続されている。また、負入力端子には、前
記第一受光素子ＰＤ１１が接続されている。また、該第
一前置増幅器Ａ１１の負入力端子には、その出力端子が
抵抗Ｒ１１を介して負帰還接続されている。
【００１８】ＰＤ１２は、ダミー素子として一切の光源
から遮光された第二受光素子（フォトダイオード）であ
る。
から遮光された第二受光素子（フォトダイオード）であ
る。
【００１９】Ａ１２は、前記第二受光素子ＰＤ１２に接
続された第二前置増幅器である。該第二前置増幅器Ａ
１２は、第二受光素子ＰＤ１２の出力環境を第一受光素
子ＰＤ１１と同条件とするためのものであり、第一前置
増幅器Ａ１１と同様に、正入力端子には、基準電圧電源
Ｖｒｅｆ１が接続されている。また、負入力端子には、
前記第二受光素子ＰＤ１２が接続されている。さらに、
該負入力端子には、その出力端子が抵抗Ｒ１２を介して
負帰還接続されている。該抵抗Ｒ１２は、前記第一前置
増幅器Ａ１１の抵抗Ｒ１１と等価とされる。
続された第二前置増幅器である。該第二前置増幅器Ａ
１２は、第二受光素子ＰＤ１２の出力環境を第一受光素
子ＰＤ１１と同条件とするためのものであり、第一前置
増幅器Ａ１１と同様に、正入力端子には、基準電圧電源
Ｖｒｅｆ１が接続されている。また、負入力端子には、
前記第二受光素子ＰＤ１２が接続されている。さらに、
該負入力端子には、その出力端子が抵抗Ｒ１２を介して
負帰還接続されている。該抵抗Ｒ１２は、前記第一前置
増幅器Ａ１１の抵抗Ｒ１１と等価とされる。
【００２０】また、Ａ１３はＡ１１の出力とＡ１２の出
力の差を増幅する一般的な差動増幅器であって、ペアト
ランジスタを用い、そのコレクタは抵抗Ｒ１３，Ｒ１４
を夫々介して電源ＶＣＣに接続されている。該抵抗Ｒ
１３，Ｒ１４は互いに等価とされている。
力の差を増幅する一般的な差動増幅器であって、ペアト
ランジスタを用い、そのコレクタは抵抗Ｒ１３，Ｒ１４
を夫々介して電源ＶＣＣに接続されている。該抵抗Ｒ
１３，Ｒ１４は互いに等価とされている。
【００２１】前記差動増幅器Ａ１３のペアトランジスタ
の一側のベースには、前記第一前置増幅器Ａ１１の出力
端子が接続されている。ペアトランジスタの他側のベー
スには、前記第二前置増幅器Ａ１２の出力端子が接続さ
れている。ペアトランジスタのエミッタは、定電流源Ｉ
１１に共に接続される。ペアトランジスタの一側のコレ
クタと抵抗Ｒ１３の接続中間点は、トランジスタＱ１３
のベースに接続されている。ペアトランジスタの他側の
コレクタと抵抗Ｒ１４の接続中間点は、トランジスタＱ
１４のベースに接続されている。
の一側のベースには、前記第一前置増幅器Ａ１１の出力
端子が接続されている。ペアトランジスタの他側のベー
スには、前記第二前置増幅器Ａ１２の出力端子が接続さ
れている。ペアトランジスタのエミッタは、定電流源Ｉ
１１に共に接続される。ペアトランジスタの一側のコレ
クタと抵抗Ｒ１３の接続中間点は、トランジスタＱ１３
のベースに接続されている。ペアトランジスタの他側の
コレクタと抵抗Ｒ１４の接続中間点は、トランジスタＱ
１４のベースに接続されている。
【００２２】前記トランジスタＱ１３，Ｑ１４の両コレ
クタは、電源ＶＣＣに接続されている。該トランジスタ
Ｑ１３，Ｑ１４の両エミッタは、定電流源Ｉ１２，Ｉ
１３に夫々接続される。
クタは、電源ＶＣＣに接続されている。該トランジスタ
Ｑ１３，Ｑ１４の両エミッタは、定電流源Ｉ１２，Ｉ
１３に夫々接続される。
【００２３】さらに、本実施例では、該差動増幅器Ａ
１３とは別の副差動増幅器Ａ１４が設けられている。該
副差動増幅器Ａ１４は、光信号が全く入っていないとき
の差動増幅器Ａ１３の出力と等価の基準電圧Ｖ１７を出
力するもので、図１の如く、抵抗Ｒ１５，Ｒ１６が抵抗
Ｒ１３，Ｒ１４と等価とされることで、前記差動増幅器
Ａ１３と全く同特性を有する等価回路とされ、両側の入
力端子は前記第二前置増幅器Ａ１２の出力端子に共に接
続される。
１３とは別の副差動増幅器Ａ１４が設けられている。該
副差動増幅器Ａ１４は、光信号が全く入っていないとき
の差動増幅器Ａ１３の出力と等価の基準電圧Ｖ１７を出
力するもので、図１の如く、抵抗Ｒ１５，Ｒ１６が抵抗
Ｒ１３，Ｒ１４と等価とされることで、前記差動増幅器
Ａ１３と全く同特性を有する等価回路とされ、両側の入
力端子は前記第二前置増幅器Ａ１２の出力端子に共に接
続される。
【００２４】Ａ１５は、前記差動増幅器Ａ１３の両出力
端子のうち前記第一前置増幅器Ａ１１が接続された側の
第一差動出力端子Ｔ１の第一出力尖頭値（ピークホール
ド値）Ｖ１５を得る（尖頭する）第一尖頭値検出回路部
（ピークホールド回路）、Ａ１６は、差動増幅器Ａ１３
の他方の側の第二差動出力端子Ｔ２の第二出力尖頭値Ｖ
１６を得る第二尖頭値検出回路部（ピークホールド回
路）である。
端子のうち前記第一前置増幅器Ａ１１が接続された側の
第一差動出力端子Ｔ１の第一出力尖頭値（ピークホール
ド値）Ｖ１５を得る（尖頭する）第一尖頭値検出回路部
（ピークホールド回路）、Ａ１６は、差動増幅器Ａ１３
の他方の側の第二差動出力端子Ｔ２の第二出力尖頭値Ｖ
１６を得る第二尖頭値検出回路部（ピークホールド回
路）である。
【００２５】前記第一尖頭値検出回路部Ａ１５は、一対
の演算増幅子を用いてボルティジフォロワを構成し、閉
回路の中に正の尖頭値保持回路、すなわちダイオードＤ
１１およびコンデンサＣ１１を入れたものである。該第
一尖頭値検出回路部Ａ１５の入力側の演算増幅子の正入
力端子には、前記差動増幅器Ａ１３のトランジスタＱ
１３のエミッタ（電圧Ｖ１３）が接続されている。負入
力端子には、前記ダイオードＤ１１およびコンデンサＣ
１１の接続中間点が負帰還接続されている。また、該第
一尖頭値検出回路部Ａ１５の出力側の演算増幅子の正入
力端子には、前記ダイオードＤ１１およびコンデンサＣ
１１の接続中間点が接続されている。負入力端子には、
その出力端子が負帰還接続されている。
の演算増幅子を用いてボルティジフォロワを構成し、閉
回路の中に正の尖頭値保持回路、すなわちダイオードＤ
１１およびコンデンサＣ１１を入れたものである。該第
一尖頭値検出回路部Ａ１５の入力側の演算増幅子の正入
力端子には、前記差動増幅器Ａ１３のトランジスタＱ
１３のエミッタ（電圧Ｖ１３）が接続されている。負入
力端子には、前記ダイオードＤ１１およびコンデンサＣ
１１の接続中間点が負帰還接続されている。また、該第
一尖頭値検出回路部Ａ１５の出力側の演算増幅子の正入
力端子には、前記ダイオードＤ１１およびコンデンサＣ
１１の接続中間点が接続されている。負入力端子には、
その出力端子が負帰還接続されている。
【００２６】前記第二尖頭値検出回路部Ａ１６は、第一
尖頭値検出回路部Ａ１５と同様に、一対の演算増幅子を
用いてボルティジフォロワを構成したもので、その閉回
路の中に正の尖頭値保持回路を入れたものである。すな
わち、入力側の演算増幅子の正入力端子には、前記差動
増幅器Ａ１３のトランジスタＱ１４のエミッタ（電圧Ｖ
１４）が接続されている。負入力端子には、前記第一尖
頭値検出回路部Ａ１５のダイオードＤ１１およびコンデ
ンサＣ１１と等価のダイオードＤ１２およびコンデンサ
Ｃ１２の接続中間点が負帰還接続されている。また、該
第二尖頭値検出回路部Ａ１６の出力側の演算増幅子の正
入力端子には、前記ダイオードＤ１２およびコンデンサ
Ｃ１２の接続中間点が接続されている。負入力端子に
は、その出力端子が負帰還接続されている。
尖頭値検出回路部Ａ１５と同様に、一対の演算増幅子を
用いてボルティジフォロワを構成したもので、その閉回
路の中に正の尖頭値保持回路を入れたものである。すな
わち、入力側の演算増幅子の正入力端子には、前記差動
増幅器Ａ１３のトランジスタＱ１４のエミッタ（電圧Ｖ
１４）が接続されている。負入力端子には、前記第一尖
頭値検出回路部Ａ１５のダイオードＤ１１およびコンデ
ンサＣ１１と等価のダイオードＤ１２およびコンデンサ
Ｃ１２の接続中間点が負帰還接続されている。また、該
第二尖頭値検出回路部Ａ１６の出力側の演算増幅子の正
入力端子には、前記ダイオードＤ１２およびコンデンサ
Ｃ１２の接続中間点が接続されている。負入力端子に
は、その出力端子が負帰還接続されている。
【００２７】Ａ１７は、前記副差動増幅器Ａ１４からの
基準電圧Ｖ１７に対して第二尖頭値検出回路部Ａ１６で
得た第二出力尖頭値Ｖ１６を反転させる反転増幅器であ
り、その負入力端子には、前記第二尖頭値検出回路部Ａ
１６の出力端子が抵抗Ｒ１７を介して接続されている。
また、正入力端子には、該反転増幅器Ａ１７の反転基準
電圧として、前記副差動増幅器Ａ１４の出力電圧Ｖ１７
が入力される。なお、負入力端子には、その出力端子が
抵抗Ｒ１８を介して負帰還接続されている。
基準電圧Ｖ１７に対して第二尖頭値検出回路部Ａ１６で
得た第二出力尖頭値Ｖ１６を反転させる反転増幅器であ
り、その負入力端子には、前記第二尖頭値検出回路部Ａ
１６の出力端子が抵抗Ｒ１７を介して接続されている。
また、正入力端子には、該反転増幅器Ａ１７の反転基準
電圧として、前記副差動増幅器Ａ１４の出力電圧Ｖ１７
が入力される。なお、負入力端子には、その出力端子が
抵抗Ｒ１８を介して負帰還接続されている。
【００２８】Ｒ１９，Ｒ２０は、前記反転増幅器Ａ１７
で得た反転値（ボトムホールド値）Ｖ１８と第一尖頭値
検出回路部Ａ１５で得た第一出力尖頭値Ｖ１５の平均値
を出力する平均値出力部としての抵抗であり、第一尖頭
値検出回路部Ａ１５の出力端子（電位Ｖ１５）と反転増
幅器Ａ１７の出力端子（電位Ｖ１８）との間に接続され
ている。ここで、両抵抗Ｒ１９，Ｒ２０は同特性を有せ
しめられており、該抵抗Ｒ１９，Ｒ２０で得られる平均
値Ｖ１９は、Ｖ１９＝（Ｖ１５−Ｖ１８）／２＋Ｖ１８
となる。該抵抗Ｒ１９，Ｒ２０と前記反転増幅器Ａ１７
とから、前記副差動増幅器Ａ１４で得た基準電圧Ｖ１７
と第一尖頭値検出回路部Ａ１５で得た第一出力尖頭値Ｖ
１５と第二尖頭値検出回路部Ａ１６で得た第二出力尖頭
値Ｖ１６とに基づいて前記差動増幅器Ａ１３の前記第一
差動出力端子Ｔ１の出力Ｖ１３の出力中間値（振幅の１
／２の電圧レベル）Ｖ１９を演算する中間値演算手段が
構成される。
で得た反転値（ボトムホールド値）Ｖ１８と第一尖頭値
検出回路部Ａ１５で得た第一出力尖頭値Ｖ１５の平均値
を出力する平均値出力部としての抵抗であり、第一尖頭
値検出回路部Ａ１５の出力端子（電位Ｖ１５）と反転増
幅器Ａ１７の出力端子（電位Ｖ１８）との間に接続され
ている。ここで、両抵抗Ｒ１９，Ｒ２０は同特性を有せ
しめられており、該抵抗Ｒ１９，Ｒ２０で得られる平均
値Ｖ１９は、Ｖ１９＝（Ｖ１５−Ｖ１８）／２＋Ｖ１８
となる。該抵抗Ｒ１９，Ｒ２０と前記反転増幅器Ａ１７
とから、前記副差動増幅器Ａ１４で得た基準電圧Ｖ１７
と第一尖頭値検出回路部Ａ１５で得た第一出力尖頭値Ｖ
１５と第二尖頭値検出回路部Ａ１６で得た第二出力尖頭
値Ｖ１６とに基づいて前記差動増幅器Ａ１３の前記第一
差動出力端子Ｔ１の出力Ｖ１３の出力中間値（振幅の１
／２の電圧レベル）Ｖ１９を演算する中間値演算手段が
構成される。
【００２９】Ａ１８は比較器である。該比較器Ａ１８の
正入力端子には、前記差動増幅器Ａ１３の一方の出力Ｖ
１３、すなわち第一前置増幅器Ａ１１側のトランジスタ
Ｑ１ ３のエミッタ電圧Ｖ１３が入力される。負入力端子
には、前記第一尖頭値検出回路部Ａ１５の出力Ｖ１５と
反転増幅器Ａ１７の出力Ｖ１８との間の差電圧としての
出力中間値Ｖ１９が入力される。そして、該比較器Ａ
１８は、第一尖頭値検出回路部Ａ１５の出力と第二尖頭
値検出回路部Ａ１６の出力差を比較基準値として、前記
差動増幅器Ａ１３の第一前置増幅器Ａ１１が接続された
側の出力と比較する。
正入力端子には、前記差動増幅器Ａ１３の一方の出力Ｖ
１３、すなわち第一前置増幅器Ａ１１側のトランジスタ
Ｑ１ ３のエミッタ電圧Ｖ１３が入力される。負入力端子
には、前記第一尖頭値検出回路部Ａ１５の出力Ｖ１５と
反転増幅器Ａ１７の出力Ｖ１８との間の差電圧としての
出力中間値Ｖ１９が入力される。そして、該比較器Ａ
１８は、第一尖頭値検出回路部Ａ１５の出力と第二尖頭
値検出回路部Ａ１６の出力差を比較基準値として、前記
差動増幅器Ａ１３の第一前置増幅器Ａ１１が接続された
側の出力と比較する。
【００３０】上記構成において、第一受光素子ＰＤ１１
が外部からのパルス光を受信し光電変換すると、その出
力電流は第一前置増幅器Ａ１１にて増幅される。第一前
置増幅器Ａ１１からの出力Ｖ１１は、差動増幅器Ａ１３
の一側のトランジスタにベース入力される。一方、第二
受光素子ＰＤ１２は、遮光されているため、第二前置増
幅器Ａ１２は、ノイズ以外の出力を発信することはな
い。しかし、ノイズが発生したときには、これを差動増
幅器Ａ１３の他側のトランジスタにベース入力する。
が外部からのパルス光を受信し光電変換すると、その出
力電流は第一前置増幅器Ａ１１にて増幅される。第一前
置増幅器Ａ１１からの出力Ｖ１１は、差動増幅器Ａ１３
の一側のトランジスタにベース入力される。一方、第二
受光素子ＰＤ１２は、遮光されているため、第二前置増
幅器Ａ１２は、ノイズ以外の出力を発信することはな
い。しかし、ノイズが発生したときには、これを差動増
幅器Ａ１３の他側のトランジスタにベース入力する。
【００３１】ここで、Ｖ１１がＶ１２より大であれば、
抵抗Ｒ１３に流れる電流は抵抗Ｒ１４に流れる電流より
大となり、したがって、トランジスタＱ１３のベース電
圧がトランジスタＱ１４のベース電圧に比べて降下す
る。Ｖ１１がＶ１２に等しければ、抵抗Ｒ１３に流れる
電流は抵抗Ｒ１４に流れる電流と等しくなり、Ｖ１３＝
Ｖ１４となる。このとき、仮に回路内にノイズが発生し
ても、両前置増幅器Ａ１１，Ａ１２の構成が等しいた
め、ノイズは両者間でほぼ等価となる。
抵抗Ｒ１３に流れる電流は抵抗Ｒ１４に流れる電流より
大となり、したがって、トランジスタＱ１３のベース電
圧がトランジスタＱ１４のベース電圧に比べて降下す
る。Ｖ１１がＶ１２に等しければ、抵抗Ｒ１３に流れる
電流は抵抗Ｒ１４に流れる電流と等しくなり、Ｖ１３＝
Ｖ１４となる。このとき、仮に回路内にノイズが発生し
ても、両前置増幅器Ａ１１，Ａ１２の構成が等しいた
め、ノイズは両者間でほぼ等価となる。
【００３２】次に、トランジスタＱ１３の出力Ｖ
１３は、比較器Ａ１８の正入力端子に入力される。トラ
ンジスタＱ１３の出力Ｖ１３は、同時に、第一尖頭値検
出回路部Ａ１５の入力側の演算増幅子の正入力端子にも
入力される。ここで、第一尖頭値検出回路部Ａ１５にお
いては、電圧Ｖ１３が大のときは、入力側の演算増幅子
で増幅され、ダイオードＤ１１を通してコンデンサＣ
１１を充電し、出力側の演算増幅子の正入力電圧とな
る。このときの尖頭値は、コンデンサＣ１１に長時間保
持される。
１３は、比較器Ａ１８の正入力端子に入力される。トラ
ンジスタＱ１３の出力Ｖ１３は、同時に、第一尖頭値検
出回路部Ａ１５の入力側の演算増幅子の正入力端子にも
入力される。ここで、第一尖頭値検出回路部Ａ１５にお
いては、電圧Ｖ１３が大のときは、入力側の演算増幅子
で増幅され、ダイオードＤ１１を通してコンデンサＣ
１１を充電し、出力側の演算増幅子の正入力電圧とな
る。このときの尖頭値は、コンデンサＣ１１に長時間保
持される。
【００３３】また、電圧Ｖ１３が小となると、入力側の
演算増幅子の出力は負電源近くまで下がり、ダイオード
Ｄ１１はカットオフとなる。しかし、出力側の演算増幅
子の正入力端子は、コンデンサＣ１１に長時間保持され
た尖頭値の電圧が入力されるため、結局、第一尖頭値検
出回路部Ａ１５からの出力は、その尖頭値が保持（ピー
クホールド）される。一方、トランジスタＱ１４から出
力Ｖ１４は、第二尖頭値検出回路部Ａ１６の入力側の演
算増幅子の正入力端子に入力される。そして、第二尖頭
値検出回路部Ａ１６からの出力は、第一尖頭値検出回路
部Ａ１５と同様にして、その尖頭値が保持（ピークホー
ルド）される。そして、反転増幅器Ａ１７にて反転され
る。
演算増幅子の出力は負電源近くまで下がり、ダイオード
Ｄ１１はカットオフとなる。しかし、出力側の演算増幅
子の正入力端子は、コンデンサＣ１１に長時間保持され
た尖頭値の電圧が入力されるため、結局、第一尖頭値検
出回路部Ａ１５からの出力は、その尖頭値が保持（ピー
クホールド）される。一方、トランジスタＱ１４から出
力Ｖ１４は、第二尖頭値検出回路部Ａ１６の入力側の演
算増幅子の正入力端子に入力される。そして、第二尖頭
値検出回路部Ａ１６からの出力は、第一尖頭値検出回路
部Ａ１５と同様にして、その尖頭値が保持（ピークホー
ルド）される。そして、反転増幅器Ａ１７にて反転され
る。
【００３４】このとき、反転増幅器Ａ１７の反転基準電
圧として、副差動増幅器Ａ１４の出力電圧Ｖ１７が用い
られる。副差動増幅器Ａ１４は、差動増幅器Ａ１３と同
様の構成となっているため、仮に両者にノイズが発生し
ても、これを両者に等価に発生させることができる。そ
して、第一尖頭値検出回路部Ａ１５および反転増幅器Ａ
１７からの出力は、抵抗Ｒ１９，Ｒ２０をそれぞれ介し
た並列状態で、比較器Ａ１８の負入力端子に入力され
る。ここで、Ｒ１９＝Ｒ２０なので、Ｖ１９＝（Ｖ１５
−Ｖ１８）／２＋Ｖ１８となる。そして、比較器Ａ１８
は、Ｖ１９を基準として、Ｖ１３の大小を比較判断す
る。
圧として、副差動増幅器Ａ１４の出力電圧Ｖ１７が用い
られる。副差動増幅器Ａ１４は、差動増幅器Ａ１３と同
様の構成となっているため、仮に両者にノイズが発生し
ても、これを両者に等価に発生させることができる。そ
して、第一尖頭値検出回路部Ａ１５および反転増幅器Ａ
１７からの出力は、抵抗Ｒ１９，Ｒ２０をそれぞれ介し
た並列状態で、比較器Ａ１８の負入力端子に入力され
る。ここで、Ｒ１９＝Ｒ２０なので、Ｖ１９＝（Ｖ１５
−Ｖ１８）／２＋Ｖ１８となる。そして、比較器Ａ１８
は、Ｖ１９を基準として、Ｖ１３の大小を比較判断す
る。
【００３５】上記回路中の各部の波形を図２に示す。図
２中、（Ａ）は光入力波形、（Ｂ）は第一前置増幅器Ａ
１１の出力Ｖ１１の波形、（Ｃ）は第二前置増幅器Ａ
１２の出力Ｖ１２の波形、（Ｄ）は各部の電圧Ｖ１３〜
Ｖ１９およびＧＮＤを示す波形、（Ｅ）は最終出力Ｖ
２０の波形をそれぞれ示している。図２に示すように、
比較器Ａ１８の比較基準電圧Ｖ１９は、差動増幅器Ａ
１３の出力振幅の１／２の電圧レベルとなる。そうする
と、比較器Ａ１８の出力はほぼデューティー比５０％の
パルス出力を維持する。したがって、波形歪みを低減で
きる。
２中、（Ａ）は光入力波形、（Ｂ）は第一前置増幅器Ａ
１１の出力Ｖ１１の波形、（Ｃ）は第二前置増幅器Ａ
１２の出力Ｖ１２の波形、（Ｄ）は各部の電圧Ｖ１３〜
Ｖ１９およびＧＮＤを示す波形、（Ｅ）は最終出力Ｖ
２０の波形をそれぞれ示している。図２に示すように、
比較器Ａ１８の比較基準電圧Ｖ１９は、差動増幅器Ａ
１３の出力振幅の１／２の電圧レベルとなる。そうする
と、比較器Ａ１８の出力はほぼデューティー比５０％の
パルス出力を維持する。したがって、波形歪みを低減で
きる。
【００３６】（第二実施例）上記第一実施例において
は、図１の如く、第一尖頭値検出回路部Ａ１５の出力端
子が抵抗Ｒ１９に直接接続されているのに対し、第二尖
頭値検出回路部Ａ１６の出力端子と抵抗Ｒ２０との間に
は反転増幅器Ａ１７が介在されているため、両尖頭値検
出回路部Ａ１５，Ａ１６を完全な対称形としたところ
で、その出力側の中間値演算手段は完全な対称形とはな
らない。そうすると、同相ノイズが発生したときに、Ｖ
１５とＶ１８は完全な逆転信号とならないことがあり、
故にノイズを正側と負側で完全に打ち消すことは困難で
ある。本発明第二実施例は、上記の同相ノイズに対して
正側と負側でほぼ完全に打ち消し合うことを目的とする
もので、図３の如く、ＰＤ１１は第一受光素子、Ａ１１
は第一受光素子ＰＤ１１から出力される光電流を増幅す
る第一前置増幅器、ＰＤ１２は第一受光素子ＰＤ１１と
同一構造または構造は異なるが同一容量にＰＮ接合され
遮光された第二受光素子（ダミー素子）である。Ａ１２
は前記第一前置増幅器Ａ１１と同一構成の第二前置増幅
器、Ａ１３は第一前置増幅器Ａ１１の出力と第二前置増
幅器Ａ１２の出力の差を増幅する差動増幅器である。な
お、該差動増幅器Ａ１３は負帰還をかけない構成とされ
ている。Ａ１４は前記差動増幅器Ａ１３と同様の構成の
副差動増幅器であり、接続される定電流源Ｉ１４は、差
動増幅器Ａ１３の定電流源Ｉ１１と同等のものである。
また、ペアトランジスタの各コレクタに接続された抵抗
Ｒ１５，Ｒ１６は互いに同等のもので、かつ差動増幅器
Ａ１３の一対の抵抗Ｒ１３，Ｒ１４と同等のものであ
る。該副差動増幅器Ａ１４のペアトランジスタの両ベー
ス（入力）端子は、前記第二前置増幅器Ａ１２の出力端
子に共に接続されている。該副差動増幅器Ａ１４の一方
のトランジスタのコレクタ（出力）端子は、第一受光素
子ＰＤ１１への光信号がないときの差動増幅器Ａ１３の
出力と同一の電圧Ｖ２１を出力している。Ｂ１１は負帰
還された緩衝増幅器（ボルテージホロア回路）で、前記
副差動増幅器Ａ１４の出力電圧Ｖ２１に対するバッファ
回路として用いられる。ここで、該ボルテージホロア回
路Ｂ１１のオフセット電圧＝０であればＶ２１＝Ｖ１７
となる。該緩衝増幅器Ｂ１１の正入力端子には前記副差
動増幅器Ａ１４の一方のトランジスタのコレクタ端子が
接続されている。Ａ１５は第一尖頭値検出回路部、Ａ
１６は第二尖頭値検出回路部であり、その内部構成は第
一実施例と同様であるため説明を省略する。
は、図１の如く、第一尖頭値検出回路部Ａ１５の出力端
子が抵抗Ｒ１９に直接接続されているのに対し、第二尖
頭値検出回路部Ａ１６の出力端子と抵抗Ｒ２０との間に
は反転増幅器Ａ１７が介在されているため、両尖頭値検
出回路部Ａ１５，Ａ１６を完全な対称形としたところ
で、その出力側の中間値演算手段は完全な対称形とはな
らない。そうすると、同相ノイズが発生したときに、Ｖ
１５とＶ１８は完全な逆転信号とならないことがあり、
故にノイズを正側と負側で完全に打ち消すことは困難で
ある。本発明第二実施例は、上記の同相ノイズに対して
正側と負側でほぼ完全に打ち消し合うことを目的とする
もので、図３の如く、ＰＤ１１は第一受光素子、Ａ１１
は第一受光素子ＰＤ１１から出力される光電流を増幅す
る第一前置増幅器、ＰＤ１２は第一受光素子ＰＤ１１と
同一構造または構造は異なるが同一容量にＰＮ接合され
遮光された第二受光素子（ダミー素子）である。Ａ１２
は前記第一前置増幅器Ａ１１と同一構成の第二前置増幅
器、Ａ１３は第一前置増幅器Ａ１１の出力と第二前置増
幅器Ａ１２の出力の差を増幅する差動増幅器である。な
お、該差動増幅器Ａ１３は負帰還をかけない構成とされ
ている。Ａ１４は前記差動増幅器Ａ１３と同様の構成の
副差動増幅器であり、接続される定電流源Ｉ１４は、差
動増幅器Ａ１３の定電流源Ｉ１１と同等のものである。
また、ペアトランジスタの各コレクタに接続された抵抗
Ｒ１５，Ｒ１６は互いに同等のもので、かつ差動増幅器
Ａ１３の一対の抵抗Ｒ１３，Ｒ１４と同等のものであ
る。該副差動増幅器Ａ１４のペアトランジスタの両ベー
ス（入力）端子は、前記第二前置増幅器Ａ１２の出力端
子に共に接続されている。該副差動増幅器Ａ１４の一方
のトランジスタのコレクタ（出力）端子は、第一受光素
子ＰＤ１１への光信号がないときの差動増幅器Ａ１３の
出力と同一の電圧Ｖ２１を出力している。Ｂ１１は負帰
還された緩衝増幅器（ボルテージホロア回路）で、前記
副差動増幅器Ａ１４の出力電圧Ｖ２１に対するバッファ
回路として用いられる。ここで、該ボルテージホロア回
路Ｂ１１のオフセット電圧＝０であればＶ２１＝Ｖ１７
となる。該緩衝増幅器Ｂ１１の正入力端子には前記副差
動増幅器Ａ１４の一方のトランジスタのコレクタ端子が
接続されている。Ａ１５は第一尖頭値検出回路部、Ａ
１６は第二尖頭値検出回路部であり、その内部構成は第
一実施例と同様であるため説明を省略する。
【００３７】Ａ２１は第一尖頭値検出回路部Ａ１５の出
力Ｖ１５と第二尖頭値検出回路部Ａ１６の出力Ｖ１６と
の差を得る負帰還増幅器であり、正入力端子に第一尖頭
値検出回路部Ａ１５が接続され負入力端子に第二尖頭値
検出回路部Ａ１６が接続されている。ここで、該負帰還
増幅器Ａ２１中には、その利得を二分の一に設定するた
めの入力抵抗Ｒ２２および負帰還抵抗Ｒ２４が設けられ
ている。該両抵抗Ｒ２２，Ｒ２４の相互の関係は、 Ｒ２２＝２×Ｒ２４ とされ、これにより、該負帰還増幅器Ａ２１の利得は入
力に対して二分の一に設定される。
力Ｖ１５と第二尖頭値検出回路部Ａ１６の出力Ｖ１６と
の差を得る負帰還増幅器であり、正入力端子に第一尖頭
値検出回路部Ａ１５が接続され負入力端子に第二尖頭値
検出回路部Ａ１６が接続されている。ここで、該負帰還
増幅器Ａ２１中には、その利得を二分の一に設定するた
めの入力抵抗Ｒ２２および負帰還抵抗Ｒ２４が設けられ
ている。該両抵抗Ｒ２２，Ｒ２４の相互の関係は、 Ｒ２２＝２×Ｒ２４ とされ、これにより、該負帰還増幅器Ａ２１の利得は入
力に対して二分の一に設定される。
【００３８】そして、前記副差動増幅器Ａ１４で得た基
準電圧Ｖ１７を負帰還増幅器Ａ２１からの出力に加算す
る基準電圧加算回路部Ａ２２が設けられている。該基準
電圧加算回路部Ａ２２は、負帰還増幅器Ａ２１の正入力
端子と副差動増幅器Ａ１４との間に介在された導線で、
前記第一差動出力端子Ｔ１からの出力で得た第一出力尖
頭値Ｖ１５と前記副差動増幅器Ａ１４で得た基準電圧Ｖ
１７について一対二の割合で両者を加算して負帰還増幅
器Ａ２１の正入力端子に入力する加算入力部Ａ２３と、
前記負帰還増幅器Ａ２１の正入力端子からの副差動増幅
器Ａ１４への影響を除去する緩衝増幅器Ｂ１１とを有せ
しめられている。前記加算入力部Ａ２３は、図３の如
く、前記第一尖頭値検出回路部Ａ１５と前記負帰還増幅
器Ａ２１の正入力端子との間に介在された抵抗Ｒ
２１と、前記基準電圧加算回路部Ａ２２としての導線と
負帰還増幅器Ａ２１の正入力端子との間に介在された抵
抗Ｒ２３とからなり、 Ｒ２１＝２×Ｒ２３ Ｒ２１＝Ｒ２２ Ｒ２３＝Ｒ２４ とされている。ここで、前記負帰還増幅器Ａ２１の出力
Ｖ１９と、前記両出力尖頭値Ｖ１５，Ｖ１６および基準
電圧Ｖ１７との間には、一般に、 Ｖ１９＝（Ｒ２４／Ｒ２２）×（Ｖ１５−Ｖ１６）＋Ｖ１７ の関係が成立する。そして、 Ｒ２１＝Ｒ２２＝２×Ｒ２３＝２×Ｒ２４ であるから、差動増幅器Ａ２１の利得は１／２となり、
故にＶ１９は、 Ｖ１９＝（Ｖ１５−Ｖ１６）／２＋Ｖ１７ …（１） となる。
準電圧Ｖ１７を負帰還増幅器Ａ２１からの出力に加算す
る基準電圧加算回路部Ａ２２が設けられている。該基準
電圧加算回路部Ａ２２は、負帰還増幅器Ａ２１の正入力
端子と副差動増幅器Ａ１４との間に介在された導線で、
前記第一差動出力端子Ｔ１からの出力で得た第一出力尖
頭値Ｖ１５と前記副差動増幅器Ａ１４で得た基準電圧Ｖ
１７について一対二の割合で両者を加算して負帰還増幅
器Ａ２１の正入力端子に入力する加算入力部Ａ２３と、
前記負帰還増幅器Ａ２１の正入力端子からの副差動増幅
器Ａ１４への影響を除去する緩衝増幅器Ｂ１１とを有せ
しめられている。前記加算入力部Ａ２３は、図３の如
く、前記第一尖頭値検出回路部Ａ１５と前記負帰還増幅
器Ａ２１の正入力端子との間に介在された抵抗Ｒ
２１と、前記基準電圧加算回路部Ａ２２としての導線と
負帰還増幅器Ａ２１の正入力端子との間に介在された抵
抗Ｒ２３とからなり、 Ｒ２１＝２×Ｒ２３ Ｒ２１＝Ｒ２２ Ｒ２３＝Ｒ２４ とされている。ここで、前記負帰還増幅器Ａ２１の出力
Ｖ１９と、前記両出力尖頭値Ｖ１５，Ｖ１６および基準
電圧Ｖ１７との間には、一般に、 Ｖ１９＝（Ｒ２４／Ｒ２２）×（Ｖ１５−Ｖ１６）＋Ｖ１７ の関係が成立する。そして、 Ｒ２１＝Ｒ２２＝２×Ｒ２３＝２×Ｒ２４ であるから、差動増幅器Ａ２１の利得は１／２となり、
故にＶ１９は、 Ｖ１９＝（Ｖ１５−Ｖ１６）／２＋Ｖ１７ …（１） となる。
【００３９】なお、前記負帰還増幅器Ａ２１と前記基準
電圧加算回路部Ａ２２とから、前記副差動増幅器Ａ１４
で得た基準電圧Ｖ１７と第一尖頭値検出回路部Ａ１５で
得た第一出力尖頭値Ｖ１５と第二尖頭値検出回路部Ａ
１６で得た第二出力尖頭値Ｖ１６とに基づいて前記差動
増幅器Ａ１３の前記第一差動出力端子Ｔ１の出力Ｖ１３
の出力中間値Ｖ１９を演算する中間値演算手段が構成さ
れる。
電圧加算回路部Ａ２２とから、前記副差動増幅器Ａ１４
で得た基準電圧Ｖ１７と第一尖頭値検出回路部Ａ１５で
得た第一出力尖頭値Ｖ１５と第二尖頭値検出回路部Ａ
１６で得た第二出力尖頭値Ｖ１６とに基づいて前記差動
増幅器Ａ１３の前記第一差動出力端子Ｔ１の出力Ｖ１３
の出力中間値Ｖ１９を演算する中間値演算手段が構成さ
れる。
【００４０】上記構成のパルス光受信回路において、デ
ューティ比５０％の高周波パルス光を受光したときの各
部の波形を図４に示す。入力パルス光の周波数が高くな
ると、差動増幅器Ａ１３の出力応答は入力パルスに正確
に追随できなくなる。このとき、差動増幅器Ａ１３の出
力のボトム値は無信号時のレベルＶ１７まで復帰しなく
なる。ここで、比較器Ａ１８の出力パルス歪を低減す
る、すなわち、出力パルスのデューティ比を５０％に近
づけるためには、差動増幅器Ａ１３の出力の出力中間値
（振幅の１／２の電圧レベル）Ｖ１９と、差動増幅器Ａ
１３の第一差動出力端子の出力Ｖ１３とを比較する必要
がある。ここで、図４の如く、差動増幅器Ａ１３の一方
の出力Ｖ１３について、 Ｖ１３＝Ｖ１７＋Ｖａ＋Ｖｘ となるＶａと、第一出力尖頭値Ｖ１５について Ｖ１５＝Ｖ１７＋Ｖａ＋Ｖｂ となるＶｂを考える。なお、Ｖｘは周期的に変動する変
動要素である。図４より、第二出力尖頭値Ｖ１６は、 Ｖ１６＝Ｖ１７−Ｖａ であるから、 Ｖ１５−Ｖ１６＝２Ｖａ＋Ｖｂ ∴ （Ｖ１５−Ｖ１６）／２＝Ｖａ＋Ｖｂ／２ …（２） となる。ここで、求めたいＶ１９は、図４の如く、 Ｖ１９＝Ｖａ＋Ｖｂ／２＋Ｖ１７ …（３） である。（２）（３）より、 Ｖ１９＝（Ｖ１５−Ｖ１６）／２＋Ｖ１７ となり、前述の（１）式に一致する。すなわち、本実施
例の構成によって、第一実施例で用いたような反転増幅
器を使用しなくても、差動増幅器Ａ１３の出力の出力中
間値Ｖ１９を基準に差動増幅器Ａ１３の一方の出力の高
低を比較判断できる。したがって、第一実施例において
は、比較器Ａ１８の負側入力端子に入力する反転増幅器
Ａ１７が正側入力端子に設けられていなかったため、中
間値演算手段は完全な対称形とはならなかったのに対
し、本実施例では、第一尖頭値検出回路部Ａ１５、第二
尖頭値検出回路部Ａ１６および中間値演算手段を含む回
路が完全な対称形となるため、同相ノイズに対して正側
と負側でほぼ完全に打ち消し合うことができる。
ューティ比５０％の高周波パルス光を受光したときの各
部の波形を図４に示す。入力パルス光の周波数が高くな
ると、差動増幅器Ａ１３の出力応答は入力パルスに正確
に追随できなくなる。このとき、差動増幅器Ａ１３の出
力のボトム値は無信号時のレベルＶ１７まで復帰しなく
なる。ここで、比較器Ａ１８の出力パルス歪を低減す
る、すなわち、出力パルスのデューティ比を５０％に近
づけるためには、差動増幅器Ａ１３の出力の出力中間値
（振幅の１／２の電圧レベル）Ｖ１９と、差動増幅器Ａ
１３の第一差動出力端子の出力Ｖ１３とを比較する必要
がある。ここで、図４の如く、差動増幅器Ａ１３の一方
の出力Ｖ１３について、 Ｖ１３＝Ｖ１７＋Ｖａ＋Ｖｘ となるＶａと、第一出力尖頭値Ｖ１５について Ｖ１５＝Ｖ１７＋Ｖａ＋Ｖｂ となるＶｂを考える。なお、Ｖｘは周期的に変動する変
動要素である。図４より、第二出力尖頭値Ｖ１６は、 Ｖ１６＝Ｖ１７−Ｖａ であるから、 Ｖ１５−Ｖ１６＝２Ｖａ＋Ｖｂ ∴ （Ｖ１５−Ｖ１６）／２＝Ｖａ＋Ｖｂ／２ …（２） となる。ここで、求めたいＶ１９は、図４の如く、 Ｖ１９＝Ｖａ＋Ｖｂ／２＋Ｖ１７ …（３） である。（２）（３）より、 Ｖ１９＝（Ｖ１５−Ｖ１６）／２＋Ｖ１７ となり、前述の（１）式に一致する。すなわち、本実施
例の構成によって、第一実施例で用いたような反転増幅
器を使用しなくても、差動増幅器Ａ１３の出力の出力中
間値Ｖ１９を基準に差動増幅器Ａ１３の一方の出力の高
低を比較判断できる。したがって、第一実施例において
は、比較器Ａ１８の負側入力端子に入力する反転増幅器
Ａ１７が正側入力端子に設けられていなかったため、中
間値演算手段は完全な対称形とはならなかったのに対
し、本実施例では、第一尖頭値検出回路部Ａ１５、第二
尖頭値検出回路部Ａ１６および中間値演算手段を含む回
路が完全な対称形となるため、同相ノイズに対して正側
と負側でほぼ完全に打ち消し合うことができる。
【００４１】なお、本発明は、上記実施例に限定される
ものではなく、本発明の範囲内で上記実施例に多くの修
正および変更を加え得ることは勿論である。
ものではなく、本発明の範囲内で上記実施例に多くの修
正および変更を加え得ることは勿論である。
【００４２】例えば、電圧調整用抵抗を各部に設ける
等、回路構成の細部については図１，３に限るものでは
ない。
等、回路構成の細部については図１，３に限るものでは
ない。
【００４３】
【発明の効果】以上の説明から明らかな通り、本発明請
求項１によると、光電変換用第一受光素子とは別に、遮
光された第二受光素子を設け、両受光素子からの出力電
流を、同一構成の異なる前置増幅器にてそれぞれ増幅
し、さらに同一構成の異なる尖頭値検出回路部にて尖頭
値を夫々検出し、両尖頭値に基づいて差動増幅器の一方
の端子の出力の出力中間値を演算し、該出力中間値を基
準に差動増幅器の一方の出力の高低を比較器にて比較判
断するので、電源ノイズ等の同相ノイズを互いに打ち消
し合うことができ、耐ノイズ性を向上させることができ
る。また、パルス光受信回路において、入力パルス信号
が高周波になっても、その出力波形歪みを低減できる。
特に、請求項２および請求項３によると、簡単な構成で
耐ノイズ性の向上および出力波形歪みの低減を実現でき
る。
求項１によると、光電変換用第一受光素子とは別に、遮
光された第二受光素子を設け、両受光素子からの出力電
流を、同一構成の異なる前置増幅器にてそれぞれ増幅
し、さらに同一構成の異なる尖頭値検出回路部にて尖頭
値を夫々検出し、両尖頭値に基づいて差動増幅器の一方
の端子の出力の出力中間値を演算し、該出力中間値を基
準に差動増幅器の一方の出力の高低を比較器にて比較判
断するので、電源ノイズ等の同相ノイズを互いに打ち消
し合うことができ、耐ノイズ性を向上させることができ
る。また、パルス光受信回路において、入力パルス信号
が高周波になっても、その出力波形歪みを低減できる。
特に、請求項２および請求項３によると、簡単な構成で
耐ノイズ性の向上および出力波形歪みの低減を実現でき
る。
【００４４】また、請求項４によると、負帰還増幅器の
正入力端子に第一尖頭値検出回路部を接続し、負入力端
子に第二尖頭値検出回路部を接続しているので、第一尖
頭値検出回路部および第二尖頭値検出回路部が完全な対
称形で負帰還増幅器に接続でき、同相ノイズに対して正
側と負側でほぼ打ち消し合うことができる。したがっ
て、可及的に耐ノイズ特性を向上できる。
正入力端子に第一尖頭値検出回路部を接続し、負入力端
子に第二尖頭値検出回路部を接続しているので、第一尖
頭値検出回路部および第二尖頭値検出回路部が完全な対
称形で負帰還増幅器に接続でき、同相ノイズに対して正
側と負側でほぼ打ち消し合うことができる。したがっ
て、可及的に耐ノイズ特性を向上できる。
【００４５】請求項５によると、基準電圧加算回路部に
加算入力部を有せしめているので、簡単な構成で、第一
差動出力端子で得た第一出力尖頭値と副差動増幅器で得
た基準電圧を一対二の割合で加算できる。
加算入力部を有せしめているので、簡単な構成で、第一
差動出力端子で得た第一出力尖頭値と副差動増幅器で得
た基準電圧を一対二の割合で加算できる。
【００４６】請求項６によると、緩衝増幅器を有せしめ
ているので、負帰還増幅器の正入力端子からの副差動増
幅器への影響を除去することができる。したがって、出
力中間値を演算するための基準電圧を精度よく検出で
き、比較器にて比較判断する際の高低判断が正確になる
といった優れた効果がある。
ているので、負帰還増幅器の正入力端子からの副差動増
幅器への影響を除去することができる。したがって、出
力中間値を演算するための基準電圧を精度よく検出で
き、比較器にて比較判断する際の高低判断が正確になる
といった優れた効果がある。
【図１】本発明の第一実施例を示すパルス光受信回路の
回路構成図
回路構成図
【図２】本発明の第一実施例を示すパルス光受信回路の
各部波形図
各部波形図
【図３】本発明の第二実施例を示すパルス光受信回路の
回路構成図
回路構成図
【図４】本発明の第二実施例を示すパルス光受信回路の
各部波形図
各部波形図
【図５】従来例１の回路構成図
【図６】従来例１の各部波形図
【図７】従来例２の回路構成図
【図８】従来例２の各部波形図
ＰＤ１１ 第一受光素子 ＰＤ１２ 第二受光素子 Ａ１１ 第一前置増幅器 Ａ１２ 第二前置増幅器 Ａ１３ 差動増幅器 Ａ１４ 副差動増幅器 Ａ１５ 第一尖頭値検出回路部 Ａ１６ 第二尖頭値検出回路部 Ａ１７ 反転増幅器 Ａ１８ 比較器 Ａ２１ 負帰還増幅器 Ａ２２ 基準電圧加算回路部 Ａ２３ 加算入力部 Ｂ１１ 緩衝増幅器
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 5/08 H04B 1/10
Claims (6)
- 【請求項１】 外部からのパルス光を光電変換する第一
受光素子と、 該第一受光素子からの出力電流を増幅する第一前置増幅
器と、 遮光された第二受光素子と、 該第二受光素子に接続され前記第一前置増幅器と同等な
回路構成とされた第二前置増幅器と、 前記第一前置増幅器および第二前置増幅器の出力差を増
幅する差動増幅器と、 該差動増幅器と同等な回路構成とされ入力端子は前記第
二前置増幅器の出力端子に接続された基準電圧出力用副
差動増幅器と、 前記差動増幅器の出力のうち前記第一前置増幅器が接続
された側の第一差動出力に基づいて第一出力尖頭値を得
る第一尖頭値検出回路部と、該第一尖頭値検出回路部と同等な回路構成とされ、 前記
差動増幅器の出力のうち前記第二前置増幅器が接続され
た側の、第一差動出力に対して逆相である第二差動出力
に基づいて第二出力尖頭値を得る第二尖頭値検出回路部
と、 前記副差動増幅器で得た基準電圧、第一出力尖頭値およ
び第二出力尖頭値に基づいて、前記第一差動出力の振幅
の中間値を演算する中間値演算手段と、 該中間値演算手段で演算した中間値と前記第一差動出力
とを比較する比較器とが設けられたことを特徴とするパ
ルス光受信回路。 - 【請求項２】 請求項１記載のパルス光受信回路におい
て、 中間値演算手段は、 副差動増幅器からの基準電圧に対して第二出力尖頭値を
反転させる反転増幅器と、 該反転増幅器で得た反転値と第一出力尖頭値との平均値
を出力する平均値出力部とから構成されたことを特徴と
するパルス光受信回路。 - 【請求項３】 請求項２記載のパルス光受信回路におい
て、 平均値出力部は、 第一尖頭値検出回路部に接続された高位抵抗体と、 反転増幅器に接続された低位抵抗体とからなり、 該両抵抗体は同特性を有せしめられたことを特徴とする
パルス光受信回路。 - 【請求項４】 請求項１記載のパルス光受信回路におい
て、 中間値演算手段は、 二分の一の利得を有せしめられ正入力端子に第一尖頭値
検出回路部が接続され負入力端子に第二尖頭値検出回路
部が接続された負帰還増幅器と、前記第一尖頭値検出回路部 からの出力に基準電圧を加算
する基準電圧加算回路部とから構成されたことを特徴と
するパルス光受信回路。 - 【請求項５】 請求項４記載のパルス光受信回路におい
て、 基準電圧加算回路部は、 負帰還増幅器の正入力端子と副差動増幅器との間に介在
され、 第 一出力尖頭値と基準電圧について一対二の割合で両者
を加算して負帰還増幅器の正入力端子に入力する加算入
力部を有せしめられたことを特徴とするパルス光受信回
路。 - 【請求項６】 請求項５記載のパルス光受信回路におい
て、 基準電圧加算回路部は、負帰還増幅器の正入力端子から
の副差動増幅器への影響を除去する緩衝増幅器を有せし
められたことを特徴とするパルス光受信回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05150071A JP3115739B2 (ja) | 1993-01-27 | 1993-06-22 | パルス光受信回路 |
| US08/180,335 US5498993A (en) | 1993-01-27 | 1994-01-12 | Pulse light-receiving circuit with means to minimize power source noise |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1181593 | 1993-01-27 | ||
| JP5-11815 | 1993-01-27 | ||
| JP05150071A JP3115739B2 (ja) | 1993-01-27 | 1993-06-22 | パルス光受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06283983A JPH06283983A (ja) | 1994-10-07 |
| JP3115739B2 true JP3115739B2 (ja) | 2000-12-11 |
Family
ID=26347325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05150071A Expired - Fee Related JP3115739B2 (ja) | 1993-01-27 | 1993-06-22 | パルス光受信回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5498993A (ja) |
| JP (1) | JP3115739B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10190385A (ja) * | 1996-12-27 | 1998-07-21 | Matsushita Electric Ind Co Ltd | 増幅回路ユニットおよび増幅回路 |
| JP3039439B2 (ja) * | 1997-04-23 | 2000-05-08 | 日本電気株式会社 | 識別レベル制御回路 |
| JPH11234349A (ja) | 1998-02-17 | 1999-08-27 | Fujitsu Ltd | バーストパルス幅補償回路及びパルス幅補償方法 |
| JP3606143B2 (ja) * | 1999-12-15 | 2005-01-05 | 日本電気株式会社 | オフセット制御回路及びそれを用いた光受信器並びに光通信システム |
| WO2004027985A2 (de) * | 2002-09-13 | 2004-04-01 | Conti Temic Microelectronic Gmbh | Photodetektor-anordnung und verfahren zur störlichtkompensation |
| DE10330042A1 (de) * | 2003-06-30 | 2005-02-03 | Infineon Technologies Ag | Halbleiter-Bauelement-Test-Verfahren, sowie Test-System zum Testen von Halbleiter-Bauelementen |
| US6952005B2 (en) * | 2003-12-19 | 2005-10-04 | Infineon Technologies Ag | Optical receiver circuit |
| US6998905B2 (en) * | 2004-05-05 | 2006-02-14 | Elantec Semiconductor, Inc. | Noise cancellation circuits and methods |
| US7309852B2 (en) * | 2004-10-18 | 2007-12-18 | Avago Technologies Ecbu Ip (Singapore) Pte Ltd. | Variable noise control for an optical transducer |
| JP4928743B2 (ja) * | 2005-06-02 | 2012-05-09 | 株式会社東芝 | 光信号受信回路 |
| JP5733082B2 (ja) * | 2011-07-28 | 2015-06-10 | 住友電気工業株式会社 | 二値化回路 |
| JP6217258B2 (ja) * | 2013-09-06 | 2017-10-25 | ソニー株式会社 | 電流電圧変換回路、光受信装置、および、光伝送システム |
| JP6482938B2 (ja) * | 2015-04-21 | 2019-03-13 | シャープ株式会社 | 光パルス検出回路及び電子機器 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4139767A (en) * | 1977-10-17 | 1979-02-13 | Northern Telecom Limited | Photodetector with improved signal-to-noise ratio |
| JPS58114637A (ja) * | 1981-12-28 | 1983-07-08 | Toshiba Corp | 光パルス受信器 |
| FR2579045B1 (fr) * | 1985-03-14 | 1988-03-04 | Bull Sa | Transducteur optoelectronique |
| DE3684079D1 (de) * | 1985-09-30 | 1992-04-09 | Toshiba Kawasaki Kk | Einrichtung zur stabilisierung der optischen ausgangsleistung eines halbleiterlasers. |
| JPH01105134A (ja) * | 1987-10-19 | 1989-04-21 | Komatsugawa Kakoki Kk | 測光装置 |
| GB2227325B (en) * | 1989-01-21 | 1993-06-09 | Ferranti Int Signal | Electrical detector circuits |
| US4994692A (en) * | 1989-11-15 | 1991-02-19 | Amp Incorporated | Quantizer system |
| JPH0821906B2 (ja) * | 1990-07-03 | 1996-03-04 | 株式会社東芝 | 光受信回路 |
| US5371763A (en) * | 1992-11-13 | 1994-12-06 | At&T Corp. | Packet mode digital data receiver |
-
1993
- 1993-06-22 JP JP05150071A patent/JP3115739B2/ja not_active Expired - Fee Related
-
1994
- 1994-01-12 US US08/180,335 patent/US5498993A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06283983A (ja) | 1994-10-07 |
| US5498993A (en) | 1996-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3115739B2 (ja) | パルス光受信回路 | |
| US6587004B2 (en) | Signal amplifier and optical signal receiver using the same | |
| JPH1084231A (ja) | デジタル信号受信回路 | |
| US6275541B1 (en) | Digital receiver circuit | |
| JPH0775356B2 (ja) | 光受信器 | |
| JPH0821906B2 (ja) | 光受信回路 | |
| US20030184370A1 (en) | Reference voltage generating circuit and voltage amplifier using the same | |
| JP2003168933A (ja) | 光受信回路 | |
| US5373388A (en) | AC coupled fiber optic receiver with DC coupled characteristics | |
| Baharmast et al. | A low noise, wide dynamic range TOF laser radar receiver based on pulse shaping techniques | |
| US4975566A (en) | First stage circuit for an optical receiver | |
| JP4541964B2 (ja) | リミッタアンプ回路 | |
| JP2000332558A (ja) | 増幅回路ユニットおよび増幅回路 | |
| JP3487893B2 (ja) | 光パルス受信回路 | |
| JPH09289495A (ja) | バースト信号用増幅器および光受信回路 | |
| JP5592856B2 (ja) | 光受信回路 | |
| JP3270221B2 (ja) | 光信号受信回路 | |
| JP3415986B2 (ja) | 光受信用増幅器 | |
| JP4060597B2 (ja) | パルス幅検出回路及び受信回路 | |
| JP3661122B2 (ja) | 光電気変換回路 | |
| JP3149911B2 (ja) | プリアンプ回路 | |
| JP4271364B2 (ja) | 受光増幅回路 | |
| JP4791435B2 (ja) | 直流成分キャンセル回路 | |
| JPH05122158A (ja) | 光電変換装置 | |
| JPH10209825A (ja) | しきい値制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080929 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |