JP5733082B2 - 二値化回路 - Google Patents

Description

本発明は、二値化回路に関するものである。

特許文献１には、増幅回路に関する技術が記載されている。図６は、この増幅回路の構成を示す回路図である。図６に示された増幅回路１００は、入力切り替え部１０１と、差電圧増幅部１０２と、ピークホールド部１０３と、ボトムホールド部１０４と、減算部１０５とを備えている。入力切り替え部１０１は、外部から入力される切り替え信号に応じて、入力端子１０１ａ及び１０１ｂにそれぞれ入力される２つの入力信号の出力先を、２つの出力端子１０１ｃ及び１０１ｄの間で切り替える。差電圧増幅部１０２は、入力切り替え部１０１の出力端子１０１ｃ及び１０１ｄがそれぞれ接続される２つの入力端子１０２ａ及び１０２ｂの間の差電圧を増幅する。ピークホールド部１０３は、差電圧増幅部１０２から出力される電圧の最大値を保持する。ボトムホールド部１０４は、差電圧増幅部１０２から出力される電圧の最小値を保持する。減算部１０５は、ピークホールド部１０３に保持された電圧と、ボトムホールド部１０４に保持された電圧との間の減算を行う。

特開２０１０−８７５４２号公報

ハイレベル及びローレベルといった二値を含む光信号を電気信号に変換する回路では、フォトダイオード等の受光素子によって光信号の強度に応じた光電流を生成したのち、この光電流を電圧信号に変換する。このとき、光信号に含まれるハイレベルの時間とローレベルの時間との比（デューティ比）の変動にかかわらず電圧信号のハイレベル及びローレベルを正確に判定する方法として、電圧信号のピーク電圧及びボトム電圧を保持し、ピーク電圧とボトム電圧との平均電圧（中心電圧）を生成し、この平均電圧を基準として電圧信号のハイレベル及びローレベルを判定する方法がある。この方法によれば、光信号のデューティ比の変動によらず安定した二値（ハイレベル及びローレベル）の出力を行うことができる。

通常、ピーク電圧を保持するピークホールド回路やボトム電圧を保持するボトムホールド回路には、ダイオード及びコンデンサが用いられる。すなわち、ピークホールド回路では、電圧信号が入力される入力端子にダイオードのアノードが接続され、ダイオードのカソードと基準電位線との間にコンデンサが接続される。これにより、コンデンサの両端に電圧信号のピーク電圧が保持される。また、ボトムホールド回路では、電圧信号が入力される入力端子にダイオードのカソードが接続され、ダイオードのアノードと基準電位線との間にコンデンサが接続される。これにより、コンデンサの両端に電圧信号のボトム電圧が保持される。

しかしながら、上述した構成のピークホールド回路やボトムホールド回路では、ダイオードの電圧降下が問題となる。すなわち、上述したピークホールド回路及びボトムホールド回路において、コンデンサの両端には、本来のピーク電圧又はボトム電圧からダイオードの電圧降下量を減じた電圧が保持され、これらの電圧がピーク電圧及びボトム電圧として出力される。したがって、ピークホールド回路が有するダイオードの電圧降下量と、ボトムホールド回路が有するダイオードの電圧降下量とが大きく異なる場合、これらの回路から出力されたピーク電圧とボトム電圧との平均電圧（中心電圧）は、本来の平均電圧からずれてしまう。それ故、ハイレベル及びローレベルの判定精度が低下してしまう。

なお、図６に示されるように、特許文献１に記載されたピークホールド部１０３及びボトムホールド部１０４は、オペアンプ１０３ａ及び１０４ａを含む帰還回路を備えることによって、ダイオード１０３ｂ及び１０４ｂにおける電圧降下を補償し、上述した問題を解決しようとしている。しかしながら、オペアンプを含む帰還回路をピークホールド回路やボトムホールド回路に設けると、回路の動作が遅くなるという別の問題が生じてしまう。

本発明は、このような問題点に鑑みてなされたものであり、動作速度の低下を抑えつつ、ハイレベル及びローレベルの判定精度を高めることができる二値化回路を提供することを目的とする。

上述した課題を解決するために、本発明による二値化回路は、第１状態を示す第１電圧値と、第２状態を示し第１電圧値より低い第２電圧値とが交互に含まれる入力信号を二値化する回路であって、入力信号が入力される配線と第１の基準電位の配線との間に順方向接続された第１のダイオード、及び第１のダイオードのカソードと第１の基準電位の配線との間に直列に接続された第１のコンデンサを有するピークホールド回路部と、入力信号が入力される配線と第２の基準電位の配線との間に順方向接続された第２のダイオード、及び第２のダイオードのアノードと第２の基準電位の配線との間に直列に接続された第２のコンデンサを有するボトムホールド回路部と、第１のコンデンサと第１のダイオードとの間のノードにおける電圧、及び第２のコンデンサと第２のダイオードとの間のノードにおける電圧の平均と入力信号の電圧とを比較することによって入力信号を二値化する比較回路部と、第１のコンデンサと第１のダイオードとの間のノードにおける電圧、及び第２のコンデンサと第２のダイオードとの間のノードにおける電圧の平均に比例する電圧（但し、比例係数は１より大きい）を出力する基準電圧生成回路部とを備え、ボトムホールド回路部は、基準電圧生成回路部から出力された電圧を第２の基準電位として用いることを特徴とする。

この二値化回路では、ボトムホールド回路部の第２の基準電位として、第１のコンデンサと第１のダイオードとの間のノードにおける電圧、及び第２のコンデンサと第２のダイオードとの間のノードにおける電圧の平均（以下、平均電圧という）に比例する電圧が用いられている。これにより、ピークホールド回路部の第１のダイオードの電圧降下量とボトムホールド回路部の第２のダイオードの電圧降下量とが互いにキャンセルされるか、或いはこれらの電圧降下量の影響が相互に軽減される。故に、上記平均電圧は、これらのダイオードの電圧降下にかかわらず、第１電圧値と第２電圧値との正確な平均値（中心値）に近づくこととなる。したがって、この二値化回路によれば、比較回路部における第１状態（例えばハイレベル）及び第２状態（例えばローレベル）の判定精度を高めることができる。

また、この二値化回路によれば、特許文献１に記載されたようなオペアンプによる帰還回路を設けなくても、比較回路部における判定精度を高めることができる。したがって、特許文献１に記載された回路と比較して、動作速度の低下を抑えることができる。

また、二値化回路は、第１のコンデンサと第１のダイオードとの間のノードにおける電圧、及び第２のコンデンサと第２のダイオードとの間のノードにおける電圧の平均電圧を出力する平均化回路部を更に備え、比較回路部が、平均化回路部からの出力電圧と入力信号の電圧とを比較することによって入力信号を二値化し、基準電圧生成回路部が、平均化回路部からの出力電圧を増幅する増幅回路を含むことを特徴としてもよい。これにより、上述した二値化回路を好適に構成することができる。

また、二値化回路は、ピークホールド回路部が、第１のダイオードと、第１のコンデンサと、第１のコンデンサに対し並列に接続された第１の抵抗とから成り、ボトムホールド回路部が、第２のダイオードと、第２のコンデンサと、第２のコンデンサに対し並列に接続された第２の抵抗とから成ることを特徴としてもよい。このような構成によれば、ピークホールド回路部及びボトムホールド回路部が、特許文献１に記載されたオペアンプによる帰還回路を含まないので、動作速度の低下を効果的に抑えることができる。

また、二値化回路は、ピークホールド回路部が、第１のコンデンサに対し並列に接続された第１の抵抗を更に有し、ボトムホールド回路部が、第２のコンデンサに対し並列に接続された第２の抵抗を更に有し、基準電圧生成回路部が、第１のコンデンサと第１のダイオードとの間のノードにおける電圧、及び第２のコンデンサと第２のダイオードとの間のノードにおける電圧の平均電圧を増幅する非反転増幅回路を含み、第１の抵抗の抵抗値Ｒ_１、第２の抵抗の抵抗値Ｒ_２、非反転増幅回路の帰還抵抗値Ｒ_３、及び非反転増幅回路における増幅器の反転入力端子と基準電位との間の抵抗値Ｒ_４が、次の関係式
Ｒ_２：Ｒ_１＝Ｒ_３：Ｒ_４
を満たすことが好ましい。

本発明による二値化回路によれば、動作速度の低下を抑えつつ、ハイレベル及びローレベルの判定精度を高めることができる。

図１は、本発明の一実施形態に係る二値化回路を備える受光回路１０の構成を示す回路図である。 図２は、入力信号Ｖｉｎの時間波形の一例を示す図である。 図３は、本実施形態に係る二値化回路２０の具体的な構成例を示す回路図である。 図４は、一実施例として、平均電圧のシミュレーション結果を示すグラフである。 図５は、他の実施例として、本実施形態における平均電圧のシミュレーション結果を示すグラフである。 図６は、従来の増幅回路の構成を示す回路図である。

以下、添付図面を参照しながら本発明による二値化回路の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

図１は、本発明の一実施形態に係る二値化回路を備える受光回路１０の構成を示す回路図である。図１に示されるように、この受光回路１０は、二値化回路２０、受光素子８０、及びプリアンプ８２を備えている。また、二値化回路２０は、ピークホールド回路部３０、ボトムホールド回路部４０、平均化回路部５０、基準電圧生成回路部６０、及び比較回路部７０を含んで構成されている。

受光素子８０は、例えばフォトダイオードであり、受光回路１０に入射した信号光Ｌを受けてその光強度に応じた電流（光電流）Ｉｄを生成する。受光素子８０の一端（例えばフォトダイオードのカソード）は電源電位Ｖｃｃにバイアスされ、受光素子８０の他端（例えばフォトダイオードのアノード）はプリアンプ８２に接続される。プリアンプ８２は、入力端８２ａ及び出力端８２ｂを有する。プリアンプ８２は、入力端８２ａに電流を受け、この電流の大きさに応じた電圧を出力端８２ｂから出力する電流電圧変換回路である。プリアンプ８２は、受光素子８０から出力された光電流Ｉｄを入力端８２ａに受けて、この光電流Ｉｄの大きさに応じた電圧信号を生成し、該電圧信号を出力端８２ｂから二値化回路２０へ出力する。すなわち、この電圧信号は二値化回路２０への入力信号Ｖｉｎとなる。

図２は、入力信号Ｖｉｎの時間波形の一例を示す図であり、横軸は時間を表し、縦軸は電圧値を表している。入力信号Ｖｉｎには、図２に示されるように、ハイ状態（第１状態）を示す第１電圧値ＶＨと、ロー状態（第２状態）を示し第１電圧値ＶＨより低い第２電圧値ＶＬとが交互に含まれる。また、第１電圧値ＶＨおよび第２電圧値ＶＬの時間間隔の比（デューティ比）は、信号光Ｌに含まれる第１状態の時間と第２状態の時間との比によって変動する。

二値化回路２０のピークホールド回路部３０は、第１電圧値ＶＨを保持する回路である。ピークホールド回路部３０は、入力信号Ｖｉｎの第１電圧値ＶＨの電位と、第１電圧値ＶＨの電位より低い基準電位（例えば接地電位）との電位差を保持することによって、第１電圧値ＶＨに相当する電圧を保持する。ピークホールド回路部３０は、保持した第１電圧値ＶＨに相当する電圧を、平均化回路部５０へ出力する。なお、後述するように、ピークホールド回路部３０はダイオードを含んで構成される。したがって、平均化回路部５０へ出力される電圧値は、図２に示されるように、入力信号Ｖｉｎの第１電圧値ＶＨからダイオードの電圧降下Ｖｆを差し引いた値（図中のΔＥＨ）となる。

二値化回路２０のボトムホールド回路部４０は、第２電圧値ＶＬを保持する回路である。ボトムホールド回路部４０は、入力信号Ｖｉｎの第２電圧値ＶＬの電位と、第２電圧値ＶＬの電位より高い基準電位（本実施形態では、基準電圧生成回路部６０からの出力電位）ＶＳとの電位差を保持することによって、第２電圧値ＶＬに相当する電圧を保持する。ボトムホールド回路部４０は、保持した第２電圧値ＶＬに相当する電圧を、平均化回路部５０へ出力する。なお、ボトムホールド回路部４０もまたダイオードを含んで構成されるので、平均化回路部５０へ出力される電圧値は、図２に示されるように、入力信号Ｖｉｎの第２電圧値ＶＬにダイオードの電圧降下Ｖｆを加えた値（図中のΔＥＬ）となる。

二値化回路２０の平均化回路部５０は、ピークホールド回路部３０から出力された電圧ΔＥＨと、ボトムホールド回路部４０から出力された電圧ΔＥＬとの平均電圧（ΔＥＨ＋ΔＥＬ）／２に相当する電圧ＶＡを出力する。この電圧ＶＡは、基準電圧生成回路部６０及び比較回路部７０へ提供される。

二値化回路２０の基準電圧生成回路部６０は、増幅回路を含む。好適には、この増幅回路は、オペアンプを含む非反転増幅回路である。基準電圧生成回路部６０は、平均化回路部５０から提供された電圧ＶＡに比例する電圧ＶＳ（＝ｋ×ＶＡ）を出力する。このとき、比例係数ｋ（すなわち増幅率）は１より大きく、例えば１．５〜４．０といった値であり、２が最も好ましい。基準電圧生成回路部６０において生成された電圧ＶＳは、ボトムホールド回路部４０に提供され、ボトムホールド回路部４０において基準電位として用いられる。

二値化回路２０の比較回路部７０は、平均化回路部５０から提供された電圧ＶＡと入力信号Ｖｉｎの電圧とを比較することによって、入力信号Ｖｉｎを二値化する回路である。比較回路部７０では、入力信号Ｖｉｎが電圧ＶＡより大きい区間（図２に示される区間Ｔ１）では、第１状態を示す信号Ｓｏｕｔが生成される。また、入力信号Ｖｉｎが電圧ＶＡより小さい区間（図２に示される区間Ｔ２）では、第２状態を示す信号Ｓｏｕｔが生成される。信号Ｓｏｕｔは、受光回路１０の外部へ出力される。

ここで、図３は、本実施形態に係る二値化回路２０の具体的な構成例を示す回路図である。図３に示されるように、本実施形態のピークホールド回路部３０は、ダイオード３１と、コンデンサ３２と、抵抗３３とを含んで構成されており、好適には、ダイオード３１、コンデンサ３２及び抵抗３３のみから成る。ダイオード３１は、本実施形態における第１のダイオードであり、入力信号Ｖｉｎが入力される配線と、基準電位ＧＮＤの配線との間に順方向接続されている。コンデンサ３２は、本実施形態における第１のコンデンサであり、ダイオード３１のカソードと基準電位ＧＮＤの配線との間に直列に接続されて電圧ΔＥＨを保持する。抵抗３３は、本実施形態における第１の抵抗であり、コンデンサ３２に対し並列に接続されている。ピークホールド回路部３０において、ダイオード３１とコンデンサ３２との間のノードＮ１における電位が、平均化回路部５０に提供される。

また、本実施形態のボトムホールド回路部４０は、ダイオード４１と、コンデンサ４２と、抵抗４３とを含んで構成されており、好適には、ダイオード４１、コンデンサ４２及び抵抗４３のみから成る。ダイオード４１は、本実施形態における第２のダイオードであり、入力信号Ｖｉｎが入力される配線と、基準電位ＶＳの配線との間に順方向接続されている。コンデンサ４２は、本実施形態における第２のコンデンサであり、ダイオード４１のアノードと基準電位ＶＳの配線との間に直列に接続されて電圧ΔＥＬを保持する。抵抗４３は、本実施形態における第２の抵抗であり、コンデンサ４２に対し並列に接続されている。ボトムホールド回路部４０において、ダイオード４１とコンデンサ４２との間のノードＮ２における電位が、平均化回路部５０に提供される。

平均化回路部５０は、２つの抵抗５１，５２を含んで構成されている。抵抗５１の一端はピークホールド回路部３０のノードＮ１に接続されており、抵抗５２の一端はボトムホールド回路部４０のノードＮ２に接続されている。抵抗５１及び５２の各他端は互いに接続されており、また、抵抗５１と抵抗５２との間のノードＮ３は、基準電圧生成回路部６０及び比較回路部７０に接続されている。好ましくは、抵抗５１の抵抗値と抵抗５２の抵抗値とは互いに等しく設定される。ノードＮ３における電圧は、平均電圧（ΔＥＨ＋ΔＥＬ）／２に相当する電圧ＶＡとして基準電圧生成回路部６０及び比較回路部７０に提供される。

基準電圧生成回路部６０は、平均化回路部５０からの出力電圧ＶＡを増幅する増幅回路として、オペアンプ（増幅器）６１、帰還抵抗６２、及び接地抵抗６３を含む非反転増幅回路を有する。具体的には、オペアンプ６１の非反転入力端子が平均化回路部５０のノードＮ３に接続されており、また、オペアンプ６１の反転入力端子は、接地抵抗６３を介して基準電位ＧＮＤの配線に接続されるとともに、帰還抵抗６２を介してオペアンプ６１の出力端子に接続されている。この増幅回路の増幅率ｋは帰還抵抗６２の抵抗値と接地抵抗６３の抵抗値との比によって決定され、オペアンプ６１の出力端子における電圧ＶＳは、ボトムホールド回路部４０の基準電圧として使用される。前述したように、この増幅回路における増幅率ｋの好適な値は、１．５以上４．０以下であり、最も好適な値は２．０である。なお、ピークホールド回路部３０の抵抗３３の抵抗値Ｒ_１と、ボトムホールド回路部４０の抵抗４３の抵抗値Ｒ_２と、基準電圧生成回路部６０の帰還抵抗６２の抵抗値Ｒ_３と、接地抵抗６３の抵抗値Ｒ_４とは、次の関係式
Ｒ_２：Ｒ_１＝Ｒ_３：Ｒ_４
を満たすことが好ましい。換言すれば、抵抗値Ｒ_１と抵抗値Ｒ_２との比（Ｒ_２／Ｒ_１）と、抵抗値Ｒ_３と抵抗値Ｒ_４との比（Ｒ_３／Ｒ_４）とは、互いに等しいことが好ましい。

なお、本実施形態では、オペアンプ６１の出力端子とボトムホールド回路部４０との間に、フィルタ回路９０を構成する抵抗９１及びコンデンサ９２が更に設けられている。このフィルタ回路９０は、ボトムホールド回路部４０に提供される基準電圧ＶＳの電位を安定化する。また、オペアンプ６１の非反転入力端子と基準電位ＧＮＤの配線との間には、コンデンサ９４が設けられている。このコンデンサ９４は、基準電圧生成回路部６０に提供される電圧ＶＡの電位を安定化する。

以上の構成を備える二値化回路２０によって得られる作用効果について説明する。この二値化回路２０では、ボトムホールド回路部４０の基準電位ＶＳとして、ピークホールド回路部３０により保持された電圧ΔＥＨと、ボトムホールド回路部４０により保持された電圧ΔＥＬとの平均電圧（ΔＥＨ＋ΔＥＬ）／２に比例する電圧が用いられている。ここで、平均化回路部５０から出力される電圧ＶＡは次の数式（１）によって表される。

また、電圧ΔＥＨ及びΔＥＬは、次の数式（２）、（３）によって表される。但し、ＶＨは入力信号Ｖｉｎの第１電圧値であり、ＶＬは入力信号Ｖｉｎの第２電圧値であり、Ｖｆはダイオード３１及び４１それぞれの電圧降下である。また、基準電圧生成回路部６０における増幅率ｋを２としている（すなわち、ＶＳ＝２×ＶＡ）。

上の数式（２）、（３）を数式（１）に代入すると、

となり、ダイオード３１及び４１の電圧降下Ｖｆがキャンセルされることがわかる。

このように、本実施形態によれば、ボトムホールド回路部４０において平均電圧（ΔＥＨ＋ΔＥＬ）／２に比例する電圧ＶＳを基準電位として用いるので、比例係数ｋ＝２の場合、ピークホールド回路部３０のダイオード３１の電圧降下量Ｖｆと、ボトムホールド回路部４０のダイオード４１の電圧降下量Ｖｆとが互いにキャンセルされる。また、比例係数ｋが２とは異なる値であっても、これらの電圧降下量Ｖｆの影響が相互に軽減される。したがって、平均化回路部５０において生成される電圧ＶＡは、これらのダイオード３１，４１の電圧降下にかかわらず、第１電圧値ＶＨと第２電圧値ＶＬとの正確な平均値（中心値）に近づくことができる。したがって、本実施形態の二値化回路２０によれば、比較回路部７０における第１状態（例えばハイレベル）及び第２状態（例えばローレベル）の判定精度を高めることができる。

図４は、一実施例として、平均電圧（ΔＥＨ＋ΔＥＬ）／２のシミュレーション結果を示すグラフである。図４において、グラフＧ１１は、ボトムホールド回路部４０の基準電位ＶＳを電圧ＶＡの２倍（すなわち増幅率ｋ＝２）とした場合の平均電圧を示しており、グラフＧ１２は、比較例としてボトムホールド回路の基準電位を一定値（２．０Ｖ）とした場合の平均電圧を示している。なお、グラフＧ１３は、本実施例における入力信号Ｖｉｎの波形を示しており、第１電圧値ＶＨの時間間隔が、第２電圧値ＶＬの時間間隔と比較して極めて小さく（すなわち、デューティ比が小さく）なっている。

グラフＧ１２に示されるように、ボトムホールド回路の基準電位を一定値とした場合には、平均電圧の値が、入力信号Ｖｉｎの第１電圧値ＶＨと第２電圧値ＶＬとの中間値から大きく離れてしまうことがわかる。これに対し、本実施形態を適用したグラフＧ１１では、平均電圧の値が、入力信号Ｖｉｎの第１電圧値ＶＨと第２電圧値ＶＬとの中間値に極めて近いか、若しくは一致している。

また、図５は、他の実施例として、本実施形態における平均電圧（ΔＥＨ＋ΔＥＬ）／２のシミュレーション結果を示すグラフである。図５において、グラフＧ２１〜Ｇ２４それぞれは、比例係数（増幅率）ｋをそれぞれ１．５倍、２倍、３倍、及び４倍とした場合の平均電圧を示している。なお、グラフＧ２５は、本実施例における入力信号Ｖｉｎの波形を示しており、図４と同様に、第１電圧値ＶＨの時間間隔が、第２電圧値ＶＬの時間間隔と比較して極めて小さく（すなわち、デューティ比が小さく）なっている。

図５に示されるように、比例係数（増幅率）ｋが１．５以上４．０以下の範囲内であれば、平均電圧の値が、入力信号Ｖｉｎの第１電圧値ＶＨと第２電圧値ＶＬとの中間値から大きく離れることはなく、比較回路部７０において二値化の基準となり得る実用的な数値となることがわかる。また、この図からも、比例係数（増幅率）ｋが２に近いほど、第１電圧値ＶＨと第２電圧値ＶＬとの中間値に近づくことがわかる。

以上の実施例からも明らかなように、本実施形態の二値化回路２０によれば、平均電圧を、第１電圧値ＶＨと第２電圧値ＶＬとの正確な平均値（中心値）に近づけることができる。したがって、比較回路部７０における第１状態（例えばハイレベル）及び第２状態（例えばローレベル）の判定精度を高めることができる。

また、この二値化回路２０では、ピークホールド回路部３０及びボトムホールド回路部４０が、特許文献１に記載されたようなオペアンプによる帰還回路を備えていない。本実施形態によれば、このようにオペアンプによる帰還回路をピークホールド回路部３０及びボトムホールド回路部４０に設けなくても、比較回路部７０における判定精度を高めることができる。したがって、特許文献１に記載された回路と比較して、動作速度の低下を抑えることができる。

また、この二値化回路２０では、前述したように、ピークホールド回路部３０の抵抗３３の抵抗値Ｒ_１と、ボトムホールド回路部４０の抵抗４３の抵抗値Ｒ_２と、基準電圧生成回路部６０の帰還抵抗６２の抵抗値Ｒ_３と、接地抵抗６３の抵抗値Ｒ_４とが、次の関係式
Ｒ_２：Ｒ_１＝Ｒ_３：Ｒ_４
を満たすことが好ましい。換言すれば、抵抗値Ｒ_１と抵抗値Ｒ_２との比（Ｒ_２／Ｒ_１）と、抵抗値Ｒ_３と抵抗値Ｒ_４との比（Ｒ_３／Ｒ_４）とは、互いに等しいことが好ましい。比（Ｒ_３／Ｒ_４）が比（Ｒ_２／Ｒ_１）より大きい（すなわち増幅回路６０の増幅率が高い）か、或いは比（Ｒ_２／Ｒ_１）より小さい（すなわち増幅回路６０の増幅率が低い）と、ボトムホールド回路４０に提供される電圧ＶＳが大きく（若しくは小さく）なり、ダイオード４１に流れる電流が大きく（若しくは小さく）なる。したがって、ダイオード４１の電圧降下Ｖｆがダイオード３１の電圧降下Ｖｆとが異なる値となってしまう。これに対し、比（Ｒ_２／Ｒ_１）と比（Ｒ_３／Ｒ_４）とが互いに等しいことにより、ダイオード３１及び４１の電圧降下Ｖｆを等しくすることができるので、これらの電圧降下量Ｖｆを効果的にキャンセルすることができる。

本発明による二値化回路は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態ではピークホールド回路部およびボトムホールド回路部がダイオード、コンデンサ及び抵抗から成る場合を例示しているが、これらの回路部には他の電気要素が付加されてもよい。また、上述した実施形態では受光回路の一部としての二値化回路が例示されているが、本発明に係る二値化回路は、受光回路以外の様々な回路に適用されることができる。

１０…受光回路、２０…二値化回路、３０…ピークホールド回路部、３１，４１…ダイオード、３２，４２…コンデンサ、３３，４３…抵抗、４０…ボトムホールド回路部、５０…平均化回路部、５１，５２…抵抗、６０…基準電圧生成回路部、６１…オペアンプ、６２…帰還抵抗、６３…接地抵抗、７０…比較回路部、８０…受光素子、８２…プリアンプ、９０…フィルタ回路、９１…抵抗、９２，９４…コンデンサ、Ｉｄ…光電流、Ｌ…信号光、Ｎ１〜Ｎ３…ノード、ＶＡ…平均電圧、Ｖｉｎ…入力信号。

Claims (4)

1. 第１状態を示す第１電圧値と、第２状態を示し前記第１電圧値より低い第２電圧値とが交互に含まれる入力信号を二値化する回路であって、
   前記入力信号が入力される配線と第１の基準電位の配線との間に順方向接続された第１のダイオード、及び前記第１のダイオードのカソードと前記第１の基準電位の配線との間に直列に接続された第１のコンデンサを有するピークホールド回路部と、
   前記入力信号が入力される配線と第２の基準電位の配線との間に順方向接続された第２のダイオード、及び前記第２のダイオードのアノードと前記第２の基準電位の配線との間に直列に接続された第２のコンデンサを有するボトムホールド回路部と、
   前記第１のコンデンサと前記第１のダイオードとの間のノードにおける電圧、及び前記第２のコンデンサと前記第２のダイオードとの間のノードにおける電圧の平均と前記入力信号の電圧とを比較することによって前記入力信号を二値化する比較回路部と、
   前記第１のコンデンサと前記第１のダイオードとの間のノードにおける電圧、及び前記第２のコンデンサと前記第２のダイオードとの間のノードにおける電圧の平均に比例する電圧（但し、比例係数は１より大きい）を出力する基準電圧生成回路部とを備え、
   前記ボトムホールド回路部は、前記基準電圧生成回路部から出力された電圧を前記第２の基準電位として用いることを特徴とする、二値化回路。
2. 前記第１のコンデンサと前記第１のダイオードとの間のノードにおける電圧、及び前記第２のコンデンサと前記第２のダイオードとの間のノードにおける電圧の平均電圧を出力する平均化回路部を更に備え、
   前記比較回路部は、前記平均化回路部からの出力電圧と前記入力信号の電圧とを比較することによって前記入力信号を二値化し、
   前記基準電圧生成回路部は、前記平均化回路部からの出力電圧を増幅する増幅回路を含む
   ことを特徴とする、請求項１に記載の二値化回路。
3. 前記ピークホールド回路部は、前記第１のダイオードと、前記第１のコンデンサと、前記第１のコンデンサに対し並列に接続された第１の抵抗とから成り、
   前記ボトムホールド回路部は、前記第２のダイオードと、前記第２のコンデンサと、前記第２のコンデンサに対し並列に接続された第２の抵抗とから成る
   ことを特徴とする、請求項１または２に記載の二値化回路。
4. 前記ピークホールド回路部は、前記第１のコンデンサに対し並列に接続された第１の抵抗を更に有し、
   前記ボトムホールド回路部は、前記第２のコンデンサに対し並列に接続された第２の抵抗を更に有し、
   前記基準電圧生成回路部は、前記第１のコンデンサと前記第１のダイオードとの間のノードにおける電圧、及び前記第２のコンデンサと前記第２のダイオードとの間のノードにおける電圧の平均電圧を増幅する非反転増幅回路を含み、
   前記第１の抵抗の抵抗値Ｒ_１、前記第２の抵抗の抵抗値Ｒ_２、前記非反転増幅回路の帰還抵抗値Ｒ_３、及び前記非反転増幅回路における増幅器の反転入力端子と基準電位との間の抵抗値Ｒ_４が、次の関係式
   Ｒ_２：Ｒ_１＝Ｒ_３：Ｒ_４
   を満たすことを特徴とする、請求項１に記載の二値化回路。

Images