JP4221716B2

JP4221716B2 - 光論理素子

Info

Publication number: JP4221716B2
Application number: JP2004060212A
Authority: JP
Inventors: 守夫和田; 明三浦; 剛八木原; 雅幸末広; 大介林; 晋司飯尾; 俊匡梅沢; 貴裕工藤; 孝史茂木; 昌二郎荒木; 万知夫土橋; 克哉池澤
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 2004-03-04
Filing date: 2004-03-04
Publication date: 2009-02-12
Anticipated expiration: 2024-03-04
Also published as: JP2005251974A; DE102005009525A1; US20050194519A1; US7442912B2

Description

本発明は、複数の入力光信号の論理演算を行う光論理素子に関し、詳しくは、入力光信号を電気信号に変換後、電気信号の時間軸調整を行うことなく論理演算することができる光論理素子に関するものである。

光通信システム、光通信用測定器、光コンピュータ等では、多入力光信号の論理演算（アンド演算、オア演算等）が行われる。従来は、入力光信号ごとに光電変換部を設ける。そして、これらの光電変換部が入力光信号を電気信号に変換し、変換後の電気信号で論理演算を行っている（例えば、特許文献１参照）。

図６は、従来の論理演算を行う回路の構成を示した図である。図６において、光信号遅延部１０（１）は、入力光信号Ｓ１が入力され、所定の時間だけ入力光信号Ｓ１を遅延して出力する。光電変換部２０（１）は、光信号遅延部１０（１）からの入力光信号Ｓ１が入力され、この入力光信号Ｓ１の光強度に対応した電圧レベルの電気信号を出力する。

光信号遅延部１０（２）は、入力光信号Ｓ２が入力され、所定の時間だけ入力光信号Ｓ２を遅延して出力する。光電変換部２０（２）は、光信号遅延部１０（２）からの入力光信号Ｓ２が入力され、この入力光信号Ｓ２の光強度に対応した電圧レベルの電気信号を出力する。なお、光信号遅延部１０（１）、１０（２）は、所望の長さの遅延用光ファイバや石英光導波路等が用いられる。

論理合成処理回路３０は、電気信号遅延部３１を有し、光電変換部２０（１）と光電変換部２０（２）とからの電気信号が入力され、論理演算（例えば、アンド演算やオア演算）を行い、演算結果を出力する。

このような装置の動作を説明する。
入力光信号Ｓ１、Ｓ２のそれぞれが、光信号遅延部１０（１）、１０（２）に入力される。通常、入力光信号Ｓ１、Ｓ２は、光信号遅延部１０（１）、１０（２）に同時に入力されず、論理演算を行うビット同士の時間軸がずれている。時間軸がずれる原因としては、例えば、伝送路の距離や伝送路の材質の違い等による。光信号遅延部１０（１）、１０（２）が、入力光信号Ｓ１、Ｓ２に所定の時間遅延量を与えて時間軸調整して、入力光信号Ｓ１、Ｓ２のタイミングを合わせて光電変換部２０（１）、２０（２）に出力する。

そして、光電変換部２０（１）、２０（２）が、入力光信号Ｓ１、Ｓ２を電気信号に変換し、論理合成処理回路３０に出力する。さらに、論理合成処理回路３０の電気信号遅延部３１が、論理合成処理回路３０内の電気回路内での信号遅延量を加味して、変換された電気信号の少なくとも一方を所定時間分遅延させ、電気信号間のタイミングを合わせる。そして、論理合成処理回路３０の図示しないアンド回路やオア回路で論理演算を行い、演算結果を出力する。

続いて、光電変換部２０（１）、２０（２）を具体的に説明する。図７は、光電変換部２０（１）、２０（１）の構成例を示した図である。ここで、図６と同一のものは同一符号を付し、説明を省略する。図７において、抵抗Ｒｂは、一端が定電圧源Ｖｃｃに接続される。コンデンサＣｂは、一端が抵抗Ｒｂの他端に接続され、他端が共通電位であるグランドＧＮＤに接続される。そして、抵抗ＲｂとコンデンサＣｂとで、バイアス回路ＢＣを構成する。

フォトオードＰＤは、受光素子であり、カソードが抵抗Ｒｂの他端に接続され、入力光信号Ｓ１，Ｓ２（図７中では、入力光信号Ｓ１が入力される例を図示している）が入力される。抵抗ＲＬは、一端がフォトダイオードＰＤのアノードに接続され、他端がグランドＧＮＤに接続される。出力端子Ｖｏｕｔは、フォトダイオードＰＤのアノードに接続される。

なお、バイアス回路ＢＣの抵抗Ｒｂは、定電圧源ＶｃｃからフォトダイオードＰＤに過電圧が印加されないための保護抵抗である。また、コンデンサＣｂは、定電圧源Ｖｃｃからのノイズを軽減する。従って、バイアス回路ＢＣは、必要に応じて設けるとよい。

このような回路の動作を説明する。
入力光信号Ｓ１がフォトダイオードＰＤに入力されると、フォトダイオードＰＤが光強度に対応した光電流を出力する。そして、光電流が抵抗ＲＬを介してグランドＧＮＤに流れる。従って、出力端子Ｖｏｕｔに、入力光信号Ｓ１の光強度に対応した電圧レベルの電気信号が出力される。

また、光電変換部２０（１）、２０（２）のその他の例を説明する。図８は、光電変換部２０（１）、２０（２）のその他の構成例を示した図である。また、図８は、Balanced photodetectorと呼ばれるものである（例えば、非特許文献１参照）。ここで、図７と同一のものは同一符号を付し、説明を省略する。

図８において、一端が定電圧源Ｖｃｃに接続されるバイアスＴ（Bias-T）ＢＴ１によって、フォトダイオードにバイアス電圧が印加される。フォトダイオードＰＤ１は、カソードがバイアスＴＢＴ１の他端に接続される。フォトダイオードＰＤ２は、カソードがフォトダイオードＰＤ１のアノードに接続される。つまり、フォトダイオードＰＤ１、ＰＤ２は直列に接続される。なお、フォトダイオードＰＤ１、ＰＤ２は、特性（例えば、暗電流、応答速度、変換効率等の特性）の一致したものを用いるとよい。バイアスＴＢＴ２は、一端がフォトダイオードＰＤ２のアノードに接続され、他端が定電圧源Ｖｅｅ（Ｖｃｃ＞ＧＮＤ＞Ｖｅｅ）に接続される。

コンデンサＣ１は、一端がバイアスＴＢＴ１の他端に接続され、他端がグランドＧＮＤに接続される。コンデンサＣ２は、一端がバイアスＴＢＴ２の一端に接続され、他端がグランドＧＮＤに接続される。抵抗ＲＬ１は、一端がコンデンサＣ１の他端に接続され、他端がフォトダイオードＰＤ１のアノードに接続される。抵抗ＲＬ２は、一端が抵抗ＲＬ１の他端に接続され、他端がコンデンサＣ２の他端に接続される。出力端子Ｖｏｕｔは、抵抗ＲＬ１の他端に接続される。光カプラＣＰは、入力光信号Ｓ１を２分岐して、ＰＤ１、ＰＤ２に出力する。

このような回路の動作を説明する。
入力光信号Ｓ１が、光カプラＣＰで２分岐され、それぞれがフォトダイオードＰＤ１、ＰＤ２に入力される。なお、光カプラＣＰは、入力光信号Ｓ１を同じ光強度で２分岐する。そして、フォトダイオードＰＤ１、ＰＤ２のそれぞれが、分岐された入力光信号Ｓ１の光強度に対応した光電流を出力する。従って、フォトダイオードＰＤ１、ＰＤ２が出力する光電流は、完全に独立し、正負が反転した差動信号の光電流となる。さらに、これらの光電流を電圧に変換した電気信号が出力端子Ｖｏｕｔから出力される。

特開平１０−５０８７０号公報（段落番号０００２）。ハインツグンター・バッハ（Heinz-Gunter Bach）著，「アイエヌピーベース・ハイスピード・フォトレシーバーズ・フォー・オプティカル・ファイバー・コミュニケーションズ（InP-Based High-Speed Photoreceivers for Optical fiber Communications）」，11th ECIO'03 1.-4 April 2003,（米国），アイトリプルイー（IEEE），2003年4月，Vol.2，paper ThB3，p.123-134

このように、図７、図８で示す光電変換部２０（１）、２０（２）が、時間軸調整された光信号を電気信号に変換し、別々に変換された電気信号を論理合成処理回路３０が論理演算する。

入力光信号Ｓ１、Ｓ２が伝送される光導波路内や光ファイバー内での伝送速度はほぼ一定であり、入力光信号Ｓ１、Ｓ２間のタイミング調整を光信号遅延部１０（１）、１０（２）で容易に行うことができる。また、光信号遅延部１０（１）、１０（２）の光導波路長や光ファイバー長を変更するだけで、伝送速度の変更にも容易に対応することができる。

しかしながら、論理合成処理回路３０は、複数の光電変換回路２０（１）、２０（２）から別々に出力される電気信号を用いて論理演算する。そのため、論理合成処理回路３０内に設けられる電気回路で発生する電気信号の遅延量を考慮して、電気信号遅延部３１の遅延量を設定する必要がある。さらに、論理演算の種別（アンド、オア）ごとに発生する遅延量も異なるので、種別ごとに電気信号遅延部３１の遅延量を設定する必要もある。さらには、同じ種類の素子（例えば、トランジスタ）であっても、素子ごとに遅延量がばらついてしまう。従って、電気信号遅延部３１の遅延量の設定が非常に困難であるという問題があった。

また、伝送速度（ビットレート）によって各ビットの時間幅が異なるので、入力光信号Ｓ１、Ｓ２の伝送速度が変更されると、電気信号遅延部３１の遅延量を再度設定するのが非常に困難であり、固定された伝送速度にのみ対応する電気信号処理が基本となってしまうという問題があった。

さらに、電気信号を取り扱う電気信号遅延部３１は、１［Ｇｂｐｓ］程度のビットレートの電気信号ならば遅延量を調整できるが、高速（例えば、１０〜４０［Ｇｂｐｓ］）になると、遅延量を調整すること自体が非常に困難になるという問題が生じる。

そこで本発明の目的は、入力光信号を電気信号に変換後、電気信号の時間軸調整を行うことなく論理演算することができる光論理素子を実現することにある。

請求項１記載の発明は、
複数の入力光信号の論理演算を行う光論理素子において、
前記複数の入力光信号のそれぞれを個別に受光する受光素子を並列に設け、各受光素子の出力を加算した電気信号を出力する光電変換部と、
この光電変換部からの電気信号を所定の電圧レベル比較し、前記複数の入力光信号の論理演算を行なった結果を出力するコンパレータと
を設けたことを特徴とするものである。

請求項２記載の発明は、請求項１記載の発明において、
受光素子は、フォトダイオード、アバランシェフォトダイオード、フォトトランジスタのいずれかであることを特徴とするものである。

請求項３記載の発明は、請求項１記載の発明において、
前記光電変換部と前記コンパレータとの間に設けられ、前記光電変換部からの電気信号を増幅し、前記コンパレータに出力する増幅部を設けたことを特徴とするものである。

請求項４記載の発明は、請求項１記載の発明において、
コンパレータは、前記複数の入力光信号をアンド演算またはオア演算した結果を出力することを特徴とするものである。

本発明によれば、以下のような効果がある。
請求項１〜４によれば、並列に設けられた複数の受光素子のそれぞれが、複数の入力光信号のそれぞれを光電流に変換する。そして、光電変換部が、各光電流を加算して電気信号に変換し、コンパレータに出力する。さらに、比較用の基準信号の電圧レベルを変更するだけで、コンパレータが異なる論理演算を行うことができる。これにより、各入力光信号を別々に電気信号に変換し論理演算する場合と異なり、入力光信号を電気信号に変換後、電気信号の時間軸調整を行うことなく論理演算をすることができる。

請求項３によれば、光電変換部からの電気信号を増幅部が増幅して、コンパレータに出力するので、入力光信号の光強度が微弱であっても、正確に論理演算を行うことができる。

以下図面を用いて本発明の実施の形態を説明する。
図１、図２は本発明の一実施例を示す構成図である。また、図２は図１に示す光論理素子における光電変換部の構成を示した図である。ここで、図６と同一のものは同一符号を付し、説明を省略する。図１において、光電変換部２０（１）、２０（２）の代わりに、光電変換部４０が設けられる。また、論理合成処理回路３０の代わりにコンパレータ５０が設けられる。

光電変換部４０は、入力光信号Ｓ１、Ｓ２と同数の２個のフォトダイオードＰＤ（１）、ＰＤ（２）が並列に設けられ、各フォトダイオードＰＤ（１）、ＰＤ（２）の出力を加算した電気信号をコンパレータ５０に出力する。

コンパレータ５０は、光電変換部４０からの電気信号と所定の電圧レベルＶｒｅｆの基準信号とが入力され、電気信号と基準信号とを比較し、ハイレベルまたはロウレベルの電気信号を出力する。

続いて、光電変換部４０を図２を用いて詳細に説明する。ここで、図７と同一のものは同一符号を付し、説明を省略する。図２において、フォトダイオードＰＤの代わりにフォトダイオードＰＤ（１）、ＰＤ（２）が設けられる。フォトダイオードＰＤ（１）、ＰＤ（２）は、受光素子であり、カソードがバイアス回路ＢＣの抵抗Ｒｂの他端に接続され、アノードが出力端子Ｖｏｕｔに接続される。また、フォトダイオードＰＤ（１）は、入力光信号Ｓ１が入力される。そして、フォトダイオードＰＤ（２）は、入力光信号Ｓ２が入力される。

このような装置の動作を説明する。また、図３は、図１に示す素子における信号を説明した図である。図３において、上段から順番に、（ａ）は光信号遅延部１０（１）が出力する入力光信号Ｓ１であり、（ｂ）は光信号遅延部１０（２）が出力する入力光信号Ｓ２であり、（ｃ）は光電変換部４０が出力する電気信号であり、（ｄ）はコンパレータ５０が出力するオア演算後の演算結果であり、（ｅ）はコンパレータ５０が出力するアンド演算後の演算結果である。

光信号遅延部１０（１）、１０（２）によって時間軸調整され、各ビットの同期がとれた入力光信号Ｓ１、Ｓ２のそれぞれが、フォトダイオードＰＤ（１）、ＰＤ（２）に入力される（図３中の（ａ）、（ｂ））。そして、入力光信号Ｓ１がフォトダイオードＰＤ（１）に入力されると、フォトダイオードＰＤ（１）が光強度に対応した光電流を出力する。同様に入力光信号Ｓ２がフォトダイオードＰＤ（２）に入力されると、フォトダイオードＰＤ（２）が光強度に対応した光電流を出力する。

そして、フォトダイオードＰＤ（１）、ＰＤ（２）それぞれからの光電流が抵抗ＲＬを介してグランドＧＮＤに流れる。従って、出力端子Ｖｏｕｔから、フォトダイオードＰＤ（１）、ＰＤ（２）それぞれからの出力が加算された電気信号が出力される（図３中の（ｃ））。もちろん、各入力光信号Ｓ１、Ｓ２の光強度に対応した電圧レベルの電気信号が出力される。

つまり、入力光信号Ｓ１、Ｓ２の各ビット（ハイレベルの光パルス）が、同時にフォトダイオードＰＤ（１）、ＰＤ（２）に入力する場合、これらの信号が重畳された電圧レベルの電気信号が光電変換部４０から出力される。また、どちらか一方、例えば、フォトダイオードＰＤ（１）にハイレベルの信号が入力されず、他方のフォトダイオードＰＤ（２）にのみハイレベルの光信号が入力される場合、他方のフォトダイオードＰＤ（２）からの出力のみが電気信号として出力される。このように、光電変換部４０からの電気信号は、入力光信号Ｓ１，Ｓ２を合わせた論理合成信号となっている。

そして、入力光信号Ｓ１、Ｓ２を変換した電気信号が、光電変換部４０からコンパレータ５０の一方の入力端子に入力される。また、コンパレータ５０の他方の入力端子に、比較用の基準信号が、図示しない基準信号出力部から入力される。

これにより、コンパレータ５０が光電変換部４０からの電気信号と基準信号とを比較し、ロウレベルまたはハイレベルのデジタル信号を出力する。例えば、それぞれの電圧レベルが、（電気信号）＞（基準信号）ならばハイレベルの信号を出力し、（電気信号）＜（基準信号）ならばロウレベルの信号を出力する。

例えば、オア演算の場合、基準信号の電圧レベルＶｒｅｆをＶｏｒ（図３中の（ｃ）を参照）にすると、コンパレータ５０の出力が入力光信号Ｓ１、Ｓ２をオア演算した演算結果となる（図３中の（ｄ））。一方、アンド演算の場合、基準信号の電圧レベルＶｒｅｆをＶａｎｄ（図３中の（ｃ）を参照）にすると、コンパレータの出力が入力光信号Ｓ１、Ｓ２をアンド演算した演算結果となる（図３中の（ｅ））。

なお、ハイレベル状態の入力光信号Ｓ１、Ｓ２のうち、光強度が弱い方の光信号を変換した際の電圧レベルをＶＬｏｗとし、光強度が強い方の光信号を変換した際の電圧レベルをＶＨｉとする。また、入力光信号Ｓ１，Ｓ２の両方がロウレベルの場合の電圧レベルを０とすると、電圧レベルＶｏｒは、０＜Ｖｏｒ＜ＶＬｏｗとし、電圧レベルＶａｎｄは、ＶＨｉ＜Ｖａｎｄ＜（ＶＬｏｗ＋ＶＨｉ）にするとよい。

このように、並列に設けられたフォトダイオードＰＤ（１）、ＰＤ（２）のそれぞれが、入力光信号Ｓ１、Ｓ２を光電流に変換する。そして、光電変換部４０が、各光電流を加算して電気信号に変換し、コンパレータ５０に出力する。さらに、比較用の基準信号の電圧レベルＶｒｅｆを変更するだけで、コンパレータ５０が異なる論理演算を行うことができる。これにより、各入力光信号Ｓ１、Ｓ２を別々に電気信号に変換し論理演算する場合と異なり、入力光信号を電気信号に変換後、電気信号の時間軸調整を行うことなく論理演算をすることができる。

また、フォトダイオードＰＤ（１）、ＰＤ（２）は、遮断周波数が５０［Ｇｂｐｓ］程度の応答速度を有するものが実用化されている。そして変換された電気信号の時間軸調整を必要としないので、入力光信号Ｓ１，Ｓ２が非常に高速なビットレート（例えば、１０〜４０［Ｇｂｐｓ］だとしても、入力光信号Ｓ１，Ｓ２の論理演算を行うことができる。

また、電気信号を遅延させる電気信号遅延部３１を設ける必要がないので、光電変換部４０の後段の回路を簡略化でき、光論理素子全体の構成を単純にすることができる。

なお、本発明はこれに限定されるものではなく、以下のようなものでもよい。
（１）受光素子の一例として、フォトダイオードＰＤ（１）、ＰＤ（２）を用いる構成を示したが、受光素子は、入力光信号Ｓ１、Ｓ２の光強度に対応した電気信号を出力するものなら何でもよい。例えば、アバランシェフォトダイオードやフォトトランジスタ等を用いてもよい。

（２）また、２個の入力光信号Ｓ１，Ｓ２を電気信号に変換する構成を示したが、入力光信号は何個でも良く、フォトダイオードＰＤ（１）、ＰＤ（２）を入力光信号ごとに設けるとよい。例えば、ｎ個の入力光信号Ｓ１〜Ｓｎが入力される場合、図４に示すようにｎ個のフォトダイオードＰＤ（１）〜ＰＤ（ｎ）を並列に設けるとよい。図４において、フォトダイオードＰＤ（１）〜ＰＤ（ｎ）のそれぞれは、入力光信号Ｓ１〜Ｓ（ｎ）が入力され、光電流を出力する。そして、フォトダイオードＰＤ（１）〜ＰＤ（ｎ）のそれぞれは、カソードがバイアス回路ＢＣの抵抗Ｒｂの他端に接続され、アノードが出力端子Ｖｏｕｔに接続される。

そして、ハイレベル状態の入力光信号Ｓ１〜Ｓｎのうち、光強度が最も弱い光信号を変換した際の電圧レベルをＶＬｏｗ’とし、光強度が最も強い光信号を変換した際の電圧レベルをＶＨｉ’とする。また、ハイレベル状態の入力光信号Ｓ１〜Ｓｎそれぞれを電気信号に変換した際の電圧レベルをＶ１〜Ｖｎとする。そして、全ての入力光信号Ｓ１〜Ｓｎがロウレベルの場合の電圧レベルを０とすると、電圧レベルＶｏｒは、０＜Ｖｏｒ＜ＶＬｏｗ’とし、電圧レベルＶａｎｄは、ＶＨｉ’＜Ｖａｎｄ＜（Ｖ１＋Ｖ２＋…＋Ｖｎ）にするとよい。

（３）入力光信号Ｓ１，Ｓ２の時間軸調整を行う光信号遅延部１０（１）、１０（２）を設ける構成を示したが、入力光信号Ｓ１，Ｓ２が既に時間軸調整されている場合、光信号遅延部１０（１）、１０（２）を設けなくともよい。

（４）光電変換回路４０からの電気信号をコンパレータ５０に入力する構成を示したが、光電変換回路４０とコンパレータ５０の間に電気信号を増幅する増幅部を設けてもよい。ビットレートが高速な場合、入力光信号Ｓ１，Ｓ２の光強度は非常に微弱となっている。従って、微弱な光強度の入力光信号Ｓ１，Ｓ２を非常に大きな値の抵抗ＲＬで電気信号に変換すると、ノイズが発生する。または、微弱な電気信号に変換すると、コンパレータ５０での比較が非常に難しくなってしまう。そこで、光電変換回路４０からの微弱な電気信号を増幅部が増幅して、コンパレータ５０に出力するとよい。もちろん、基準信号の電圧レベルは、増幅部の増幅率を考慮して設定するとよい。

このように光電変換部４０からの電気信号を増幅部が増幅して、コンパレータ５０に出力するので、入力光信号Ｓ１，Ｓ２の光強度が微弱であっても、正確に論理演算を行うことができる。

（５）光電変換部４０は、抵抗ＲＬを用いて光電流を電圧として出力する構成を示したが、フォトダイオードＰＤ（１）、ＰＤ（２）からの光電流を電圧に変換する回路ならばどような構成でもよい。例えば、オペアンプを用いた例を図５に示す。ここで、図２と同一のものは同一符号を付し，説明を省略する。図５において、オペアンプＯＰが新たに設けられ、非反転入力端子がグランドＧＮＤに接続され、反転入力端子がフォトダイオードＰＤ（１）、ＰＤ（２）のアノードに接続され、出力端子が光電変換回路４０の出力端子Ｖｏｕｔに接続される。また、抵抗ＲＬがオペアンプＯＰの反転入力端子と出力端子とに接続され、負帰還ループを構成する。

このような回路は図２に示す回路とほぼ同様だが、異なる動作を説明する。
フォトダイオードＰＤ（１）、ＰＤ（２）からの光電流が抵抗ＲＬを流れる。これにより、加算された光電流に対応した電圧レベルの電気信号が出力端子Ｖｏｕｔからコンパレータ５０に出力される。なお、出力される電気信号の正負が反転しているので、図示しないノット回路を介してコンパレータ５０に電気信号を出力するとよい。

（６）バイアス回路ＢＣは、抵抗ＲｂとコンデンサＣｂとからなる構成を示したが、図８に示すバイアスＴでもよい。要はフォトダイオードＰＤ（１）、ＰＤ（２）にバイアス電圧を印加できればよい。

本発明の第１の実施例を示した構成図である。光電変換部４０の構成を示した図である。図１に示す光論理素子における信号を説明した図である。光電変換部４０のその他の構成を示した図である。光電変換部４０にオペアンプを用いた構成を示した図である。従来の光論理素子の構成図である。図６に示す回路における光電変換部２０（１）、２０（２）の構成を示した図である。図６に示す回路における光電変換部２０（１）、２０（２）のその他の構成を示した図である。

符号の説明

４０光電変換部
ＰＤ（１）〜ＰＤ（ｎ）フォトダイオード（受光素子）
５０コンパレータ

Claims

複数の入力光信号の論理演算を行う光論理素子において、
前記複数の入力光信号のそれぞれを個別に受光する受光素子を並列に設け、各受光素子の出力を加算した電気信号を出力する光電変換部と、
この光電変換部からの電気信号を所定の電圧レベルで比較し、前記複数の入力光信号の論理演算を行なった結果を出力するコンパレータと
を設けたことを特徴とする光論理素子。
受光素子は、フォトダイオード、アバランシェフォトダイオード、フォトトランジスタのいずれかであることを特徴とする請求項１記載の光論理素子。
前記光電変換部と前記コンパレータとの間に設けられ、前記光電変換部からの電気信号を増幅し、前記コンパレータに出力する増幅部を設けたことを特徴とする請求項１記載の光論理素子。
コンパレータは、前記複数の入力光信号をアンド演算またはオア演算した結果を出力することを特徴とする請求項１記載の光論理素子。