WO2014010515A1 - 光受信器および受光電流モニタ方法 - Google Patents

光受信器および受光電流モニタ方法 Download PDF

Info

Publication number
WO2014010515A1
WO2014010515A1 PCT/JP2013/068429 JP2013068429W WO2014010515A1 WO 2014010515 A1 WO2014010515 A1 WO 2014010515A1 JP 2013068429 W JP2013068429 W JP 2013068429W WO 2014010515 A1 WO2014010515 A1 WO 2014010515A1
Authority
WO
WIPO (PCT)
Prior art keywords
light receiving
receiving element
current
monitor
optical receiver
Prior art date
Application number
PCT/JP2013/068429
Other languages
English (en)
French (fr)
Inventor
成斗 田中
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Priority to US14/362,300 priority Critical patent/US9638725B2/en
Publication of WO2014010515A1 publication Critical patent/WO2014010515A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/27—Arrangements for networking
    • H04B10/272—Star-type networks or tree-type networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/66—Non-coherent receivers, e.g. using direct detection
    • H04B10/69—Electrical arrangements in the receiver
    • H04B10/691—Arrangements for optimizing the photodetector in the receiver
    • H04B10/6911—Photodiode bias control, e.g. for compensating temperature variations

Definitions

  • the present invention relates to an optical receiver and a light reception current monitoring method, and more particularly to an optical receiver and a light reception current monitoring method for measuring an output current of a light receiving element.
  • 10G-EPON (10 Gb / s Ethernet (registered trademark) Passive Optical Network) that realizes a communication speed of 10 gigabits / second in a public network using optical fibers
  • APD Anavalanche Photo A preamplifier
  • TIA Transimpedance amplifier
  • Patent Document 1 discloses an optical receiver intensity detection (RSSI: Received Signal Strength Indicator) circuit using a light receiving element as described below. That is, the output current of the light receiving element is mirrored by a current mirror circuit, and the mirrored current is used for monitoring. Specifically, the capacitor is charged with the mirrored current, and the time when the charging voltage exceeds the threshold is counted.
  • RSSI Received Signal Strength Indicator
  • Non-Patent Document 1 a circuit that passes the current to be monitored through a sense resistor and receives the voltage across the sense resistor with a differential amplifier Is disclosed.
  • the light receiving intensity is zero during a period in which the optical signal does not arrive, that is, a state where the output current of the light receiving element is zero ampere.
  • the transistor since the transistor starts to conduct when the voltage between the conducting electrodes of the diode-connected transistor in the current mirror circuit is zero volts, the transistor at this timing is equivalently a very large resistance.
  • a sense resistor is provided in parallel with the light receiving element so that the voltage between the conductive electrodes of the transistor does not decrease, and a current is drawn from the bias voltage supply node even when there is no signal, thereby reducing the resistance.
  • a circuit that keeps the components low is conceivable (see, for example, US 2010/0295538 (Patent Document 2)).
  • the equivalent resistance calculated by the temperature voltage Vt / collector current Ic of the PNP transistor becomes a value satisfying the requirement of the response speed, that is, the time constant. Need to be set.
  • the variation of the optimum value of the bias voltage to the light receiving element, the variation of the current mirror circuit, and the temperature characteristic of the light receiving element are taken into consideration, the deterioration of the monitor accuracy becomes large.
  • Non-Patent Document 1 when the value of the sense resistor is set so as to achieve a desired monitoring speed, particularly when the light reception level is low, the voltage across the sense resistor is reduced, which affects the monitoring accuracy. There is a possibility to give.
  • the upstream optical signal of 10.3125 Gbps is defined as ⁇ 6 dBm to ⁇ 28 dBm with respect to the light reception level of the station side device.
  • an upstream optical signal of 1.25 Gbps is specified as ⁇ 10 dBm to ⁇ 29.78 dBm.
  • a low-intensity burst optical signal of ⁇ 29.78 dBm is received after a high-intensity burst optical signal of ⁇ 6 dBm, and reception of this low-intensity burst optical signal is received.
  • the sense voltage indicating the output current of the light receiving element is stable at about ⁇ 24 dB or less when a strong signal is received at the timing of the monitoring.
  • the length of the synchronization pattern at the head of the upstream optical signal is defined to be 1.2 us (microseconds) or less.
  • the sense voltage needs to be stabilized at ⁇ 60 dB to 600 ns when a strong signal is received.
  • the capacitance of the bypass capacitor connected to the bias voltage supply node to the light receiving element is often set to about 500 pF, and in this case, the value of the sense resistor needs to be set to about 200 ⁇ .
  • the output current of the light receiving element is about 10 uA at most.
  • the terminal voltage of the sense resistor is about 2 mV. For this reason, there is a concern about deterioration in monitor accuracy due to variations in offset voltage of the differential amplifier.
  • the present invention has been made to solve the above-described problems, and an object of the present invention is to provide an optical receiver and a received light current monitoring method capable of satisfactorily measuring the output current of the light receiving element.
  • an optical receiver includes a light receiving element for receiving an optical signal, a bias voltage supplied to the light receiving element, and a large output current of the light receiving element.
  • a bias voltage supply / monitor circuit for generating a monitor voltage indicating the above and a constant current source.
  • the bias voltage supply / monitor circuit is supplied with a residual current obtained by subtracting the output current of the light receiving element from the output current of the constant current source.
  • the bias voltage supply / monitor circuit converts the residual current into the monitor voltage.
  • the residual current is used as the monitoring current, even if the light receiving intensity of the light receiving element is small and the output current of the light receiving element is small, the current value for monitoring is not significantly reduced. Variation in monitor voltage due to variation in resistance for conversion is reduced. Thereby, even when the output current of the light receiving element is small, it is possible to prevent the monitoring accuracy from deteriorating. Therefore, the output current of the light receiving element can be measured satisfactorily. Further, since the output current of the light receiving element is not affected by the monitor current in the monitor circuit by using the residual current as the monitor current, the main signal circuit that converts the optical signal into the electrical signal can be operated well. .
  • the bias voltage supply / monitor circuit includes a transistor having a first conduction electrode electrically connected to the constant current source and the light receiving element, a second conduction electrode, and a control electrode receiving a reference voltage. Including.
  • the configuration using the transistor in the bias voltage supply / monitor circuit when the light receiving intensity of the light receiving element is small, the residual current becomes almost the output current of the constant current source, and the light receiving element and the connection node of the transistor are connected to the transistor.
  • the input resistance becomes constant. For this reason, when the light receiving intensity of the light receiving element is small, the bias voltage to the light receiving element is stabilized, and the monitoring accuracy can be improved. Further, since the input resistance of the bias voltage supply / monitor circuit can be reduced, the time constant of the circuit is reduced, and the response of the monitor circuit can be improved.
  • the input resistance to the first conduction electrode of the transistor decreases as the current flowing between the first conduction electrode and the second conduction electrode increases.
  • the input resistance from the connection node of the light receiving element and the transistor to the transistor is reduced, so the time constant of the circuit is reduced and the response of the monitor circuit is reduced. Can be increased. Further, the value of the input resistance can be easily controlled by adjusting the output current value of the constant current source.
  • the transistor is a PNP transistor having an emitter as the first conduction electrode, a collector as the second conduction electrode, and a base as the control electrode.
  • the configuration using the PNP transistor makes it possible to set the monitor voltage to a ground-based low voltage, for example, so that a component having a high withstand voltage for level shift can be dispensed with.
  • the bias voltage supply / monitor circuit suppresses fluctuations of the potential of the connection node of the constant current source, the light receiving element, and the bias voltage supply / monitor circuit according to the magnitude of the output current of the light receiving element.
  • a potential fluctuation suppressing circuit is included. The voltage at the connection node is supplied to the light receiving element as the bias voltage.
  • the bias voltage to the light receiving element is stabilized regardless of the magnitude of the light receiving intensity of the light receiving element, and the monitoring accuracy can be improved.
  • the optical receiver further includes a current mirror circuit for outputting a mirror current corresponding to the output current of the constant current source.
  • the constant current source is electrically connected to the reference current output side of the current mirror circuit.
  • a residual current obtained by subtracting the output current of the light receiving element from the mirror current of the current mirror circuit is supplied to the bias voltage supply / monitor circuit.
  • the output current of the light receiving element can be reduced in a situation where the output current value of the constant current source exceeds the output current value due to the high light receiving intensity of the light receiving element, thus preventing overcurrent destruction of the light receiving element. be able to.
  • the bias voltage supply / monitor circuit generates the bias voltage from the voltage of the connection node of the constant current source and the current mirror circuit.
  • the optical receiver is further connected between a connection node of the constant current source, the first end of the light receiving element and the bias voltage supply / monitor circuit, and a fixed voltage node to which a fixed voltage is supplied.
  • a connection node of the constant current source the first end of the light receiving element and the bias voltage supply / monitor circuit
  • a fixed voltage node to which a fixed voltage is supplied.
  • the second end of the light receiving element is electrically connected to a reception signal generating unit for generating a reception signal obtained by converting the optical signal into an electric signal based on the output current of the light receiving element.
  • the optical receiver further includes a sample hold unit for holding and outputting the monitor voltage according to timing information indicating a timing at which the output current of the light receiving element should be measured.
  • the operation of the circuit subsequent to the sample-and-hold unit can be slowed down, so that highly accurate parts can be used. For example, by enabling low-speed operation of the subsequent A / D converter, it is not necessary to use a component that satisfies high-speed operation as the A / D converter, and component selection can be facilitated.
  • the optical receiver includes a plurality of home-side devices and a station-side device for transmitting and receiving an optical signal via a common optical communication line with each home-side device, from each home-side device. It is provided in the station side device in a communication system in which the optical signal to the station side device is time-division multiplexed.
  • an optical receiver in such a passive optical network, it is possible to detect the output current of the light receiving element at high speed and with high accuracy even if burst optical signals having different intensities are continuously received from each home-side device. Can do.
  • the light receiving element receives a burst optical signal
  • the time constant ⁇ of the optical receiver is set so as to satisfy the following expression. exp ( ⁇ t / ⁇ ) ⁇ 1 / R Where t is the maximum allowable time until the monitor voltage is stabilized, and R is the strength ratio of the burst optical signal.
  • the time constant of the circuit that converts the output current of the light receiving element into a voltage can be sufficiently shortened, so that the output current of the light receiving element can be measured well.
  • the light receiving element receives a burst optical signal
  • the time constant ⁇ of the optical receiver is set so as to satisfy the following expression.
  • k is the longest time that the same logic level continues in the preamble part of the burst optical signal
  • err is the maximum allowable error
  • t is the maximum allowable time until the monitor voltage is stabilized
  • R is the above The strength ratio of the burst optical signal.
  • the time constant of the circuit that converts the output current of the light receiving element into a voltage can be sufficiently shortened, so that the output current of the light receiving element can be measured well.
  • t is 600 nanoseconds and R is 250.
  • a light reception current monitoring method is a light reception current monitoring method in an optical receiver including a light receiving element for receiving an optical signal, the output current of a constant current source Generating a residual current obtained by subtracting the output current of the light receiving element from the above, and generating a monitor voltage indicating the magnitude of the output current of the light receiving element by converting the residual current into a voltage.
  • the residual current is used as the monitoring current, even if the light receiving intensity of the light receiving element is small and the output current of the light receiving element is small, the current value for monitoring is not significantly reduced. Variation in monitor voltage due to variation in resistance for conversion is reduced. Thereby, even when the output current of the light receiving element is small, it is possible to prevent the monitoring accuracy from deteriorating. Therefore, the output current of the light receiving element can be measured satisfactorily. Further, since the output current of the light receiving element is not affected by the monitor current in the monitor circuit by using the residual current as the monitor current, the main signal circuit that converts the optical signal into the electrical signal can be operated well. .
  • the output current of the light receiving element can be measured satisfactorily.
  • FIG. 5 is a diagram showing a configuration in which a noise removal circuit and a main signal system circuit are added to the circuit shown in FIG. 4. It is a figure which shows the detailed structure of the bias / current monitor part in the optical receiver which concerns on embodiment of this invention.
  • FIG. 1 is a diagram showing a configuration of a PON system according to an embodiment of the present invention.
  • a PON system 501 is, for example, a 10G-EPON, and includes home side devices 401A, 401B, 401C, and 401D, a station side device 402, and splitters SP1 and SP2.
  • Home-side devices 401A, 401B, 401C and station-side device 402 are connected via splitters SP1 and SP2 and optical fiber OPTF, and transmit / receive optical signals to / from each other.
  • the home-side device 401D and the station-side device 402 are connected via the splitter SP2 and the optical fiber OPTF, and transmit / receive optical signals to / from each other.
  • upstream optical signals from the home side devices 401A, 401B, 401C, 401D to the station side device 402 are time-division multiplexed.
  • FIG. 2 is a diagram showing a configuration of the station side apparatus according to the embodiment of the present invention.
  • the station side device 402 includes an optical module 301, a PON receiving unit 302, a PON transmitting unit 303, a communication control unit 304, an upper network receiving unit 305, and an upper network transmitting unit 306.
  • the optical module 301 includes an optical receiver 101, an optical transmitter 58, and a multiplexing / demultiplexing unit 50.
  • the optical receiver 101 includes a bias / current monitor unit 11, a lens 51, a light receiving element 52, and a preamplifier 53.
  • the optical transmitter 58 includes a lens 57 and a light emitting element 56.
  • the PON receiving unit 302 includes a post-amplifier 54 and a clock / data recovery unit 59.
  • the “bias / current monitor unit” can also be expressed as a “bias and current monitor unit”.
  • the “clock / data recovery unit” can also be expressed as a “clock and data recovery unit”.
  • the frame from the upper network 502 is received by the upper network receiver 305 and sent to the communication controller 304.
  • the communication control unit 304 outputs the frame to the optical module 301 via the PON transmission unit 303.
  • the light emitting element 56 converts a frame, which is an electrical signal received from the PON transmission unit 303, into an optical signal, and transmits the optical signal to the home device via the lens 57 and the multiplexing / demultiplexing unit 50. To do.
  • the optical signal transmitted from the home side device to the station side device is received by the optical receiver 101 via the multiplexing / demultiplexing unit 50.
  • the light receiving element 52 is optically coupled to the optical fiber OPTF via the multiplexing / demultiplexing unit 50 and the lens 51.
  • the light receiving element 52 outputs a current corresponding to the amount of light received from the optical fiber OPTF.
  • the preamplifier 53 amplifies the current received from the light receiving element 52, converts it into a voltage, and outputs it to the PON receiving unit 302.
  • the post-amplifier 54 converts the voltage received from the pre-amplifier 53 into a received signal, that is, a voltage having a binary level, and outputs it to the clock / data recovery unit 59.
  • Clock / data recovery unit 59 recovers the clock and data based on the received signal received from post-amplifier 54.
  • the communication control unit 304 decodes the data received from the clock / data reproduction unit 59 and restores the data frame and the control frame.
  • the communication control unit 304 transmits the frame to the upper network 502 via the upper network transmission unit 306 based on the restored frames.
  • the communication control unit 304 manages the start timing and end timing of the burst signal from the home side device and transmits the burst signal so that the optical signal transmitted from each home side device does not compete in time.
  • a window indicating a good period is included in the control frame and notified to the home device. Since the home side apparatus transmits the burst signal in the allocated window, the communication control unit 304 displays timing information indicating the measurement timing of the burst signal based on the managed timing. Output to.
  • the bias / current monitor unit 11 detects the output current of the light receiving element 52 in accordance with the timing indicated by the timing information received from the communication control unit 304, and outputs a monitor signal indicating the detection result to the communication control unit 304.
  • the communication control unit 304 stores, for example, the output current level of the light receiving element 52 indicated by the monitor signal received from the bias / current monitoring unit 11 and outputs it to a terminal device such as a monitoring system connected to the station side device 402. .
  • FIG. 3 is a diagram showing a configuration of the optical receiver according to the embodiment of the present invention.
  • the optical receiver 101 includes a bias / current monitor unit 11, a light receiving element 52, a capacitor 25, and a preamplifier 53 provided with a feedback resistor 55.
  • the light receiving element 52 is, for example, an APD.
  • the bias / current monitor unit 11 supplies the bias voltage Vbias to the light receiving element 52 and measures the output current of the light receiving element 52. Then, the bias / current monitor unit 11 generates a monitor voltage Vrssi indicating the magnitude of the measured output current of the light receiving element 52 and outputs it to the communication control unit 304.
  • the capacitor 25 is provided as a bypass capacitor on the bias voltage application side of the light receiving element 52.
  • the capacitor 25 is preferably disposed in the vicinity of the light receiving element 52.
  • FIG. 4 is a diagram showing a configuration of a bias / current monitor unit in the optical receiver according to the embodiment of the present invention.
  • the bias / current monitor unit 11 includes a constant current source 21 and a bias voltage supply / monitor circuit 22.
  • Bias voltage supply / monitor circuit 22 includes a potential fluctuation suppression circuit 23 and a resistor 30.
  • the “bias voltage supply / monitor circuit” can also be expressed as a “bias voltage supply and monitor circuit”.
  • the constant current source 21 generates a constant current Is and outputs it to the bias voltage supply / monitor circuit 22 and the light receiving element 52.
  • the constant current Is is sufficiently larger than the maximum value of the output current Iapd of the light receiving element 52.
  • the bias voltage supply / monitor circuit 22 supplies a bias voltage Vbias to the light receiving element 52 and generates a monitor voltage Vrssi indicating the magnitude of the output current Iapd of the light receiving element 52.
  • the residual voltage Irssi obtained by subtracting the output current Iapd of the light receiving element 52 from the output current Is of the constant current source 21 is supplied to the bias voltage supply / monitor circuit 22.
  • the bias voltage supply / monitor circuit 22 converts the residual current Irssi into the monitor voltage Vrssi.
  • the bias / current monitor unit 11 the output node of the constant current source 21, the current input node of the bias voltage supply / monitor circuit 22, and the cathode of the light receiving element 52 are connected.
  • the bias / current monitor unit 11 has a function of subtracting the output current Iapd of the light receiving element 52 from the output current Is of the constant current source 21, and the monitor voltage Vrssi obtained by converting the residual current Irssi after the subtraction into current-voltage. Output.
  • the resistor 30 has a first end connected to the potential fluctuation suppressing circuit 23 and a second end connected to a ground node to which a ground voltage is supplied.
  • the residual current Irssi is converted into a voltage by the resistor 30 and is output as a monitor voltage Vrssi from the connection node at the first end of the potential fluctuation suppressing circuit 23 and the resistor 30.
  • the bias / current monitor unit 11 generates a bias voltage Vbias to the light receiving element 52 using the reference voltage Vref as a reference voltage.
  • the potential fluctuation suppressing circuit 23 suppresses fluctuations of the potential of the connection node Nbias of the constant current source 21, the light receiving element 52, and the bias voltage supply / monitor circuit 22 according to the magnitude of the output current Iapd of the light receiving element 52.
  • the voltage at the connection node Nbias is supplied to the light receiving element 52 as the bias voltage Vbias.
  • the residual current Irssi is used as the monitoring current, the residual current Irssi that is the monitoring current is not significantly reduced even when the light receiving intensity of the light receiving element 52 is small and the output current Iapd is small. Variations in the monitor voltage Vrssi due to variations in the voltage conversion resistors 30 in the bias voltage supply / monitor circuit 22 are reduced. Thereby, even when the output current Iapd of the light receiving element 52 is small, it is possible to prevent the monitoring accuracy from deteriorating.
  • the output current Iapd of the light receiving element 52 is not affected by the monitoring current in the bias voltage supply / monitor circuit 22, so that the optical signal is converted into an electrical signal.
  • the main signal circuit such as the preamplifier 53 can be operated satisfactorily.
  • FIG. 5 is a diagram showing a detailed configuration of the bias voltage supply / monitor unit in the optical receiver according to the embodiment of the present invention.
  • potential fluctuation suppressing circuit 23 includes a first conduction electrode electrically connected to constant current source 21 and light receiving element 52, a second conduction electrode, and a control electrode that receives reference voltage Vref.
  • the transistor 31 is, for example, a PNP transistor having an emitter as a first conduction electrode, a collector as a second conduction electrode, and a base as a control electrode.
  • the PNP transistor 31 may be another P-type transistor such as a P-channel MOS (Metal Oxide Semiconductor) transistor.
  • the PNP transistor 31 has a base that receives the reference voltage Vref, an emitter that receives the output current Is of the constant current source 21, and a collector that is connected to the resistor 30.
  • the current input node of the bias voltage supply / monitor circuit 22 that is, the input resistance Rin of the emitter of the PNP transistor 31 is expressed by the following equation (A1).
  • Rin Vt / Ic (A1)
  • Vt is the temperature voltage of the PNP transistor 31
  • Ic is the collector current of the PNP transistor 31 corresponding to the residual current Irssi.
  • Vt is expressed by the following formula (A2).
  • Vt k ⁇ T / q (A2)
  • k a Boltzmann constant
  • T an absolute temperature
  • q is an elementary charge.
  • the input resistance Rin can be controlled by setting the output current Is of the constant current source 21. Further, when the light receiving intensity of the light receiving element 52 is small, the collector current Ic becomes asymptotic to the constant current Is, so that the input resistance Rin can be reduced.
  • the residual current Irssi becomes substantially equal to the output current Is of the constant current source 21, and the input resistance Rin from the connection node Nbias of the light receiving element 52 and the PNP transistor 31 to the PNP transistor 31 is It becomes constant. For this reason, even when the light receiving intensity of the light receiving element 52 is small, the bias voltage Vbias to the light receiving element 52 is stabilized, and the monitoring accuracy can be improved.
  • the bias voltage Vbias to the light receiving element 52 is a voltage obtained by adding the base-emitter voltage of the PNP transistor 31 to the reference voltage Vref.
  • FIG. 6 is a diagram showing a configuration in which a noise removing circuit and a main signal system circuit are added to the circuit shown in FIG.
  • capacitor 25 is connected between constant current source 21, the cathode of light receiving element 52 and connection node Nbias of bias voltage supply / monitor circuit 22, and a fixed voltage node to which a fixed voltage, for example, a ground voltage is supplied. It is connected to the.
  • capacitor 25 has a first end connected to the cathode of light receiving element 52 and a second end connected to the ground node.
  • the anode of the light receiving element 52 is connected to the input node of the preamplifier 53.
  • the reception signal generation unit 28 includes, for example, a preamplifier 53, a postamplifier 54, and a feedback resistor 55.
  • the reception signal generation unit 28 is electrically connected to the anode of the light receiving element 52 and generates a reception signal obtained by converting an optical signal into an electric signal based on the output current Iapd of the light receiving element 52.
  • the same logical level of the 8B10B idle pattern in the preamble part is 5 bits, that is, 4 ns continuous.
  • the preamble length is 800 ns at the maximum.
  • the same logical level of the synchronization pattern in the preamble part is 6 bits, that is, 0.6 ns continuous at the longest.
  • the preamble length is 1.2 us at the maximum.
  • the convergence of the monitor voltage within the synchronization pattern of the preamble portion leads to an improvement in monitoring accuracy.
  • the convergence of the monitor voltage within the synchronization pattern may be required from the viewpoint of interoperability between vendors.
  • the target is to monitor the received light level of the upstream optical signal within 600 ns within the length of the synchronization pattern.
  • the strength ratio of the burst signal is about 24 dB.
  • the time constant ⁇ of the circuit in the bias / current monitor unit 11 is set so as to satisfy the following formula (B1), for example. exp ( ⁇ t / ⁇ ) ⁇ 1 / R (B1)
  • t is the maximum allowable time until the monitor voltage Vrssi is stabilized
  • R is the strength ratio of the burst optical signal.
  • t is 600 nanoseconds and R is 250.
  • 250 is a true value of ⁇ 24 dB, and is obtained from 10 24/10 .
  • Rin and Capd are set so that ⁇ satisfies this condition. That's fine.
  • the time constant ⁇ of the circuit in the bias / current monitor unit 11 is set so as to satisfy the following.
  • the time constant can be made sufficiently longer than the continuous time of the same logic level, so that the output current of the light receiving element 52 can be measured well.
  • the time constant ⁇ of the circuit in the bias / current monitor unit 11 is set so as to satisfy the following.
  • the time constant of the circuit that converts the output current of the light receiving element into a voltage can be sufficiently shortened, so that the output current of the light receiving element can be measured well.
  • the time constant ⁇ is expressed by the following equation from the equation (C1). 1-exp (-4 [ns] / ⁇ ) ⁇ 0.2 ⁇ > 18 [ns] Further, the time constant ⁇ is expressed by the following expression from the expression (C2). exp ( ⁇ 600 [ns] / ⁇ ) ⁇ (1 + 0.2) / 250 ⁇ ⁇ 112.377 ... [ns] Therefore, 18 ns ⁇ ⁇ about 112 ns.
  • the input resistance of the bias voltage supply / monitor circuit 22 is Rin and the capacitance of the capacitor 25 is Capd
  • ⁇ Rin ⁇ Capd. Therefore, Rin and Capd are set so that ⁇ satisfies this condition. That's fine.
  • FIG. 7 is a diagram showing a detailed configuration of the bias / current monitor unit in the optical receiver according to the embodiment of the present invention.
  • bias / current monitor unit 11 further includes a current mirror circuit 26.
  • the current mirror circuit 26 outputs a mirror current corresponding to the output current Is of the constant current source 21.
  • the constant current source 21 is electrically connected to the low potential side and the reference current output side of the current mirror circuit 26.
  • the bias voltage supply / monitor circuit 22 is electrically connected to the low potential side and the mirror current output side of the current mirror circuit 26.
  • the residual current Irssi obtained by subtracting the output current Iapd of the light receiving element 52 from the mirror current of the current mirror circuit 26 is supplied to the bias voltage supply / monitor circuit 22.
  • the current mirror circuit 26 includes PNP transistors 32 and 33.
  • the PNP transistors 32 and 33 may be other P-type transistors such as P-channel MOS transistors.
  • the PNP transistor 32 has an emitter connected to the power supply node to which the power supply voltage Vcc is supplied, and a base and a collector connected to the input node of the constant current source 21.
  • PNP transistor 33 includes an emitter connected to a power supply node to which power supply voltage Vcc is supplied, a base connected to the base and collector of PNP transistor 32, bias voltage supply / monitor circuit 22, capacitor 25 and light receiving element 52. And a connected collector.
  • the bias voltage supply / monitor circuit 22 is copied by copying the output current Is of the constant current source 21 provided on the low potential side of the ground reference by the current mirror circuit 26 composed of the PNP transistors 32 and 33.
  • a constant current source for is realized. That is, the constant current source 21 is provided on the low side, and the output current Is of the constant current source 21 is mirrored using the PNP transistors 32 and 33.
  • the collector-emitter voltage of the PNP transistor 33 increases, so that the connection The voltage at the node Nbias, that is, the cathode of the light receiving element 52 decreases.
  • the voltage at the connection node Nbias decreases to the threshold voltage of the light receiving element 52, that is, the forward voltage, whereby the time average value of the output current Iapd decreases.
  • the light receiving element 52 is an APD
  • the current multiplication factor of the light receiving element 52 decreases and the output current Iapd decreases.
  • FIG. 8 is a diagram showing a detailed configuration of the bias / current monitor unit in the optical receiver according to the embodiment of the present invention.
  • the bias / current monitor unit 11 further includes a resistor 34 as compared with the configuration shown in FIG. 7.
  • the bias voltage supply / monitor circuit 22 generates a bias voltage Vbias from the voltage at the connection node of the constant current source 21 and the current mirror circuit 26 via the resistor 34.
  • PNP transistor 31 includes an emitter electrically connected to current mirror circuit 26 and light receiving element 52, a collector, and a base electrically connected to a connection node of constant current source 21 and resistor 34.
  • a resistor 34 having an appropriate resistance value is provided between the low-side current source, that is, the constant current source 21, and the collector of the current mirror PNP transistor 32. That is, the connection node of the resistor 34 and the constant current source 21 is connected to the bias voltage supply / monitor circuit 22. As a result, the voltage at the connection node of the resistor 34 and the constant current source 21 is supplied to the bias voltage supply / monitor circuit 22 as the reference voltage Vref.
  • the reference voltage Vref can be generated based on the power supply voltage Vcc, so that it is not necessary to prepare a reference voltage source separately.
  • the resistor 34 When the bias voltage supply / monitor circuit 22 operates even when the resistance value of the resistor 34 is 0 ⁇ , specifically, when the PNP transistor 31 in the bias voltage supply / monitor circuit 22 is turned on, the resistor 34 is It does not have to be provided. In this case, a connection node between the constant current source 21 and the current mirror PNP transistor 32 is connected to the bias voltage supply / monitor circuit 22.
  • FIG. 9 is a diagram showing a configuration in which a sample hold function is added to the circuit shown in FIG.
  • the optical receiver 101 further includes a sample hold unit 27.
  • the sample hold unit 27 holds the monitor voltage Vrssi output from the bias voltage supply / monitor circuit 22 according to the timing information from the communication control unit 304 indicating the timing at which the output current of the light receiving element 52 should be measured, and the communication control unit.
  • the data is output to an ADC (analog / digital converter) 304.
  • the ADC is built in, for example, a microcomputer and converts the level of the monitor voltage Vrssi received from the sample hold unit 27 into a digital value.
  • the communication control unit 304 calculates the received light intensity using this digital value.
  • the operation of the circuit subsequent to the sample hold unit 27 can be slowed down.
  • the configuration in which the timing information is acquired from the communication control unit 304 and sample-and-hold is performed makes it possible to grasp the timing at which the burst signal should be detected and to reliably obtain the measurement result at an appropriate timing.
  • FIG. 10 is a diagram illustrating a simulation circuit of the optical receiver according to the embodiment of the present invention.
  • bias / current monitor unit 11 includes a constant current source 21, a bias voltage supply / monitor circuit 22, a capacitor C2, a resistor 34, and a current mirror circuit 26.
  • Bias voltage supply / monitor circuit 22 includes a potential fluctuation suppression circuit 23, a resistor 30, and a capacitor C4.
  • the current mirror circuit 26 is a so-called Wilson current mirror circuit, and includes PNP transistors Q6 to Q9.
  • Potential fluctuation suppression circuit 23 includes PNP transistors Q1 and Q11.
  • the capacitance value of the capacitor 25 is set to 1000 pF.
  • Constant current source 21 includes, for example, an NPN transistor and a differential amplifier (not shown).
  • the PNP transistor Q9 has an emitter, a collector, and a base connected to a power supply node supplied with the power supply voltage Vcc.
  • PNP transistor Q8 has an emitter connected to the collector of PNP transistor Q9, and a base and a collector connected to each other.
  • PNP transistor Q7 has an emitter connected to a power supply node supplied with power supply voltage Vcc, and a collector and a base connected to the base of PNP transistor Q9.
  • PNP transistor Q6 has an emitter connected to the base and collector of PNP transistor Q7, a base connected to the base and collector of PNP transistor Q8, and a collector.
  • the first end of the capacitor C2 is connected to a power supply node to which the power supply voltage Vcc is supplied.
  • Resistor 34 has a first end connected to the base and collector of PNP transistor Q8, and a second end connected to the base of PNP transistor Q1 and the first end of constant current source 21.
  • the PNP transistor Q1 includes a base connected to the second end of the resistor 34 and the first end of the constant current source 21, an emitter connected to the second end of the capacitor C2, and a resistor. And a collector connected to the first end of capacitor C4.
  • the PNP transistor Q11 is connected to the base connected to the emitter of the PNP transistor Q1, the collector of the PNP transistor Q6, the first end of the capacitor C25, the emitter connected to the cathode of the light receiving element 52, and the collector of the PNP transistor Q1. Collector.
  • the second end of the resistor 30, the second end of the capacitor C4, the second end of the capacitor 25, and the second end of the constant current source 21 are connected to the ground node.
  • a constant current Is is supplied from the current mirror circuit 26 to the connection node Nbias of the current mirror circuit 26, the bias voltage supply / monitor circuit 22, the capacitor 25, and the light receiving element 52. Further, the residual current Irssi flows through the resistor 30. Further, the voltage Vapd of the connection node Nbias is supplied to the light receiving element 52 as a bias voltage.
  • FIG. 11 is a diagram showing monitor characteristics in the simulation circuit shown in FIG.
  • the horizontal axis represents the output current Iapd of the light receiving element 52
  • the vertical axis represents (constant current Is ⁇ residual current Irssi).
  • FIG. 12 is a diagram showing a transient response in the simulation circuit shown in FIG. In FIG. 12, the horizontal axis represents time, and the vertical axis represents (constant current Is ⁇ residual current Irssi).
  • output current Iapd of light receiving element 52 is set to 1 mA (milliampere) at 0 seconds, and output current Iapd is 4 uA (graph I1), 10 uA (graph I2) and 100 uA (graph) at 1.0 us second. I3) is set, and the output current Iapd is set to zero ampere at 2.0 us seconds.
  • This 1 mA output current Iapd corresponds to the received light intensity of a high intensity burst optical signal of -6 dBm, and the zero ampere output current Iapd corresponds to IBG (Inter Burst Gap) which is the interval between burst optical signals.
  • IBG is defined as 0.2 us in 10G-EPON, for example, and it can be seen that a burst response with a sufficient speed is obtained.
  • FIG. 13 is a diagram showing a frequency response in the simulation circuit shown in FIG.
  • the horizontal axis represents the frequency
  • the vertical axis represents the ratio to the monitor voltage Vrssi at a low frequency.
  • FIG. 14 is a diagram showing a limit function in the simulation circuit shown in FIG.
  • the horizontal axis represents the output current Iapd of the light receiving element 52
  • the vertical axis represents the voltage Vapd that is a bias voltage supplied to the light receiving element 52.
  • the constant current Is is 2 mA.
  • FIG. 15 is a diagram showing an example of a burst optical signal given to the simulation circuit shown in FIG.
  • a -6 dBm high-intensity dummy burst optical signal is given for 2 us to the simulation circuit shown in FIG. 10, and after 0.2 us IBG, a burst optical signal for testing with intensity Pow. Is applied for 2us, and after 0.2us IBG, a dummy burst optical signal with high intensity of -6dBm is applied for 2us.
  • the digital value of the monitor voltage Vrssi is acquired at an interval of 100 ns from the sampling timing S1 substantially at the center of the first IBG.
  • FIG. 16 is a diagram showing the monitoring result of the test burst optical signal when the burst optical signal shown in FIG. 15 is given.
  • the horizontal axis is the burst timing, that is, the elapsed time from the sampling timing S1
  • the vertical axis is the ADC output, that is, the digital value of the monitor voltage Vrssi.
  • FIG. 17 is a diagram showing a monitoring result of the test burst optical signal when the burst optical signal shown in FIG. 15 is given.
  • the horizontal axis represents the intensity Pow of the test burst optical signal
  • the vertical axis represents the difference between the ADC difference, that is, the output value of the A / D converter at IBG and the output value of the A / D converter at each burst timing. is there.
  • the output value of the A / D converter becomes maximum because the residual current becomes maximum when IBG, that is, no burst optical signal is input, and decreases as the intensity of the burst optical signal increases.
  • the monitor voltage Vrssi has a certain level due to the influence of the dummy burst optical signal received by the simulation circuit until the timing t1 approximately 100 ns before, The ADC output is 700. Thereafter, the monitor voltage Vrssi gradually decreases and the ADC output increases.
  • Pow7 corresponding to the intensity of ⁇ 6 dBm is originally a small value
  • Pow6, Pow5, Pow4 and Pow3 corresponding to the intensity of ⁇ 10 dBm, ⁇ 14 dBm, ⁇ 20 dBm, ⁇ 24 dBm, ⁇ 30 dBm, and ⁇ 33 dBm, respectively.
  • Pow2 and Pow1 increase in this order.
  • the burst output is 0.40 us, that is, the ADC output is stable at the sampling timing S5 shown in FIG.
  • TG1 indicates a case where a continuous optical signal is input, and the light intensity and the ADC difference are in a linear relationship.
  • TG9, TG8, TG7 and TG6 corresponding to burst timings of 0.0us, 0.1us, 0.2us and 0.3us, respectively, the light intensity and the ADC difference are affected by the dummy burst optical signal. Are not in a linear relationship.
  • the light intensity and the ADC difference have a substantially linear relationship in TG5, TG4, TG3, and TG2 corresponding to burst timings of 0.4 us, 0.5 us, 0.6 us, and 1.0 us, respectively. .
  • the monitor voltage Vrssi is stable at the timing when the burst timing is 0.40 us, that is, at 500 ns from the end timing t1 of the burst optical signal for test.
  • FIG. 18 is a flowchart showing the procedure of the received light current monitoring method according to the embodiment of the present invention.
  • constant current Is is supplied to bias voltage supply / monitor circuit 22 and light receiving element 52 (step S1).
  • the light receiving element 52 When the optical signal arrives (step S2), the light receiving element 52 outputs a light receiving current Iapd corresponding to the intensity of the optical signal (step S3).
  • the upper limit of the light reception current Iapd is limited to the constant current Is by the current mirror circuit 26 (step S4).
  • a residual current Irssi is generated by subtracting the light receiving current Iapd from the constant current Is (step S5).
  • a monitor voltage Vrssi indicating the magnitude of the output current Iapd of the light receiving element 52 is generated by converting the residual current Irssi into a voltage. More specifically, the monitor voltage Vrssi is generated by flowing the residual current Irssi through the resistor 30 (step S6).
  • a bias voltage Vapd is generated from the reference voltage Vref and the residual current Irssi and supplied to the light receiving element 52.
  • a reference voltage Vref is generated based on the power supply voltage Vcc using a current mirror circuit 26 and a constant current source 21, and a bias determined by adding a voltage determined by the residual current Irssi to the reference voltage Vref.
  • the voltage Vbias is determined (step S7).
  • FIG. 19 is a diagram showing a configuration of a modification of the bias / current monitor unit in the optical receiver according to the embodiment of the present invention.
  • bias / current monitor unit 11 does not include capacitor C2 as compared with the circuit shown in FIG. 10, and bias voltage supply / monitor circuit 22 uses a P channel instead of PNP transistors Q1 and Q11.
  • a MOS transistor M1 is included.
  • the P-channel MOS transistor M1 includes a gate connected to the second end of the resistor 34 and the first end of the constant current source 21, the first end of the resistor 30, and the first end of the capacitor C4.
  • the drain connected to the end, and the source connected to the collector of the PNP transistor Q6, the first end of the capacitor C25, and the cathode of the light receiving element 52.
  • the constant current source 21 can be realized by, for example, an N channel MOS transistor and a differential amplifier (not shown).
  • FIG. 20 is a diagram showing a configuration of a modified example of the bias / current monitoring unit in the optical receiver according to the embodiment of the present invention.
  • this bias / current monitor unit 11 includes a differential amplifier 41, resistors 30, 42, 43, a capacitor 44, a constant current source I21, and a PNP transistor Q21.
  • the first end of the resistor 42 and the first end of the resistor 43 are connected to a power supply node to which the power supply voltage Vcc is supplied.
  • the differential amplifier 41 has an inverting input terminal connected to the second end of the resistor 42, a non-inverting input terminal connected to the second end of the resistor 43 and the first end of the constant current source I21, and an output terminal.
  • the PNP transistor Q21 includes an emitter connected to the second end of the resistor 42 and the inverting input terminal of the differential amplifier 41, a collector connected to the first end of the resistor 30 and the first end of the capacitor 44, and a differential amplifier. And a base connected to 41 output terminals.
  • the first end of the capacitor 25 and the cathode of the light receiving element 52 are connected to the second end of the resistor 42, the inverting input terminal of the differential amplifier 41, and the emitter of the PNP transistor Q21.
  • a second end of the capacitor 25, a second end of the resistor 30, a second end of the capacitor 44, and a second end of the constant current source I21 are connected to a ground node to which a ground voltage is supplied.
  • the positive power supply terminal of the differential amplifier 41 is connected to a power supply node to which the power supply voltage Vcc is supplied, and the negative power supply terminal is connected to the ground node.
  • the voltage Vb at the second end of the resistor 43 is set to a constant level by the constant current source I21.
  • the differential amplifier 41 receives this voltage Vb at the non-inverting input terminal and outputs a current to the base of the PNP transistor Q21 so that the voltage at the inverting input terminal becomes equal to the voltage Vb.
  • the fluctuation of the connection node Nbias of the resistor 42, the differential amplifier 41, the PNP transistor Q21, the capacitor 25, and the light receiving element 52, that is, the cathode potential of the light receiving element 52, according to the magnitude of the output current Iapd of the light receiving element 52 is suppressed. Is done. That is, the bias voltage Vbias supplied to the light receiving element 52 is kept constant.
  • the current flowing through the resistor 42 becomes constant, the constant current Is flows to the connection node Nbias, and the residual current Irssi obtained by subtracting the output current Iapd of the light receiving element 52 from the constant current Is. Flows through the resistor 30. Then, the residual current Irssi is converted into the monitor voltage Vrssi by the resistor 30.
  • the differential amplifier 41, the resistors 42 and 43, the constant current source I21, and the PNP transistor Q21 correspond to the potential fluctuation suppressing circuit 23 and the constant current source 21. Further, the differential amplifier 41, the resistors 30, 42, 43, the capacitor 44, the constant current source I21, and the PNP transistor Q21 correspond to the bias voltage supply / monitor circuit 22.
  • the capacitance value of the capacitor 25 was set to 1000 pF as in the circuit shown in FIG.
  • FIG. 21 is a diagram showing the characteristics of the bias voltage in the simulation circuit shown in FIG.
  • the horizontal axis represents time
  • the vertical axis represents the voltage Vapd that is a bias voltage supplied to the light receiving element 52.
  • voltage Vapd (graphs V1 to V3) when output current Iapd is set to 4 uA, 10 uA and 100 uA is 29.54 volts with respect to power supply voltage Vcc of about 29.94 volts. It can be seen that the bias voltage Vapd is kept constant regardless of the magnitude of the output current Iapd of the light receiving element 52.
  • FIG. 22 is a diagram showing a transient response in the simulation circuit shown in FIG.
  • the horizontal axis represents time
  • the vertical axis represents (constant current Is ⁇ residual current Irssi).
  • the output current Iapd of the light receiving element 52 is set to 1 mA (milliampere) at 0 second, and the output current Iapd is 4 uA (graph I11) at 1.0 us second.
  • the output current Iapd is 4 uA (graph I11) at 1.0 us second.
  • This 1 mA output current Iapd corresponds to the received light intensity of a high intensity burst optical signal of -6 dBm
  • the zero ampere output current Iapd corresponds to IBG (Inter Burst Gap) which is the interval between burst optical signals.
  • a station-side apparatus in a point-to-multipoint communication system needs to receive burst optical signals having different levels that are time-division multiplexed and transmitted from a plurality of ONUs.
  • the request for the monitoring function of the optical receiver in the 10G-EPON station-side device defined in IEEE 802.3av is to monitor within the length of 1.2 us of the synchronization pattern at the head of the burst optical signal.
  • the time constant of the monitoring function is about 100 ns.
  • the bias voltage supply / monitor circuit 22 supplies the bias voltage Vbias to the light receiving element 52 and the magnitude of the output current Iapd of the light receiving element 52.
  • the monitor voltage Vrssi shown is generated.
  • the residual voltage Irssi obtained by subtracting the output current Iapd of the light receiving element 52 from the output current Is of the constant current source 21 is supplied to the bias voltage supply / monitor circuit 22.
  • the bias voltage supply / monitor circuit 22 converts the residual current Irssi into the monitor voltage Vrssi.
  • the configuration in which the residual current is used as the monitoring current does not significantly reduce the monitoring current value even when the light receiving intensity of the light receiving element 52 is small and the output current of the light receiving element 52 is small. For this reason, variations in the monitor voltage due to variations in resistance for voltage conversion in the monitor circuit are reduced. Thereby, even when the output current of the light receiving element 52 is small, it is possible to prevent the monitoring accuracy from deteriorating.
  • the output current of the light receiving element can be measured satisfactorily.
  • the main signal circuit that converts the optical signal into the electrical signal can be operated well. it can.
  • the bias voltage supply / monitor circuit 22 includes a first conduction electrode electrically connected to the constant current source 21 and the light receiving element 52, a second conduction electrode, And a transistor having a control electrode for receiving a reference voltage Vref.
  • the configuration in which the bias voltage supply / monitor circuit 22 uses the transistor makes the residual current almost the output current of the constant current source when the light receiving intensity of the light receiving element 52 is small, and from the light receiving element 52 and the connection node of the transistor.
  • the input resistance to the transistor is constant. For this reason, when the light receiving intensity of the light receiving element 52 is small, the bias voltage to the light receiving element 52 is stabilized, and the monitoring accuracy can be improved. Further, since the input resistance of the bias voltage supply / monitor circuit 22 can be reduced, the time constant of the circuit is reduced, and the response of the monitor circuit can be improved.
  • the input resistance to the first conduction electrode of the transistor in the bias voltage supply / monitor circuit 22 flows between the first conduction electrode and the second conduction electrode. The smaller the current, the smaller.
  • the input resistance from the connection node of the light receiving element 52 and the transistor to the transistor is reduced.
  • the time constant of the circuit is reduced, and the response of the monitor circuit can be improved.
  • the value of the input resistance can be easily controlled by adjusting the output current value of the constant current source.
  • the transistor in the bias voltage supply / monitor circuit 22 includes an emitter as a first conduction electrode, a collector as a second conduction electrode, and a base as a control electrode. Is a PNP transistor 31.
  • the configuration using the PNP transistor makes it possible to set the monitor voltage to a ground-based low voltage, for example, so that a component having a high withstand voltage for level shift can be dispensed with.
  • the potential fluctuation suppressing circuit 23 includes the constant current source 21, the light receiving element 52, and the potential of the connection node Nbias of the bias voltage supply / monitor circuit 22. The fluctuation according to the magnitude of the output current Iapd is suppressed. Then, the voltage at the connection node Nbias is supplied to the light receiving element 52 as the bias voltage Vbias.
  • the bias voltage to the light receiving element 52 is stabilized regardless of the magnitude of the light receiving intensity of the light receiving element 52, and the monitoring accuracy can be improved.
  • the current mirror circuit 26 outputs a mirror current corresponding to the output current Is of the constant current source 21.
  • the constant current source 21 is electrically connected to the reference current output side of the current mirror circuit 26.
  • the bias voltage supply / monitor circuit 22 is supplied with a residual current Irssi obtained by subtracting the output current Iapd of the light receiving element 52 from the mirror current of the current mirror circuit 26.
  • the output current of the light receiving element 52 can be reduced in a situation where the light receiving intensity of the light receiving element 52 exceeds the output current value of the constant current source due to the large light receiving intensity of the light receiving element 52. Destruction can be prevented.
  • the bias voltage supply / monitor circuit 22 generates the bias voltage Vbias from the voltage at the connection node of the constant current source 21 and the current mirror circuit 26.
  • the capacitor 25 includes the constant current source 21, the cathode of the light receiving element 52, the connection node Nbias of the bias voltage supply / monitor circuit 22, and a fixed voltage supplied. Connected to the voltage node.
  • the anode of the light receiving element 52 is electrically connected to a reception signal generating unit 28 that generates a reception signal obtained by converting an optical signal into an electric signal based on the output current Iapd of the light receiving element 52.
  • the sample hold unit 27 holds and outputs the monitor voltage Vrssi according to the timing information indicating the timing at which the output current Iapd of the light receiving element 52 should be measured.
  • the operation of the circuit subsequent to the sample hold unit 27 can be slowed down, so that highly accurate parts can be used. For example, by enabling low-speed operation of the subsequent A / D converter, it is not necessary to use a component that satisfies high-speed operation as the A / D converter, and component selection can be facilitated.
  • the optical receiver transmits and receives optical signals via optical communication lines common to the home side devices 401A, 401B, 401C, and 401D and the home side devices 401A, 401B, 401C, and 401D.
  • the station side device 402 in the PON system 501 in which the optical signals from the home side devices 401A, 401B, 401C, 401D to the station side device 402 are time-division multiplexed.
  • the output current of the light receiving element 52 can be detected with high speed and high accuracy even when burst optical signals having different intensities are continuously received from each home-side device. be able to.
  • the time constant ⁇ is set so as to satisfy the following expression (B1). exp ( ⁇ t / ⁇ ) ⁇ 1 / R (B1) Where t is the maximum allowable time until the monitor voltage Vrssi is stabilized, and R is the strength ratio of the burst optical signal.
  • the time constant of the circuit that converts the output current of the light receiving element 52 into a voltage can be sufficiently shortened, so that the output current of the light receiving element 52 can be measured well.
  • the time constant ⁇ is set so as to satisfy the following expression.
  • k is the longest time that the same logic level continues in the preamble part of the burst optical signal
  • err is the maximum allowable error
  • t is the maximum allowable time until the monitor voltage Vrssi is stabilized
  • R is the burst light. Signal strength ratio.
  • the time constant of the circuit that converts the output current of the light receiving element into a voltage can be sufficiently shortened, so that the output current of the light receiving element can be measured well.
  • t 600 nanoseconds and R is 250.
  • the time constant of the circuit that converts the output current of the light receiving element 52 into voltage can be set sufficiently short. Therefore, the received light intensity of the upstream optical signal can be measured satisfactorily.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computing Systems (AREA)
  • Optical Communication System (AREA)
  • Amplifiers (AREA)
  • Light Receiving Elements (AREA)

Abstract

　光受信器（１０１）は、光信号を受信するための受光素子（５２）と、受光素子（５２）にバイアス電圧を供給し、かつ受光素子（５２）の出力電流の大きさを示すモニタ電圧を生成するためのバイアス電圧供給／モニタ回路（２２）と、定電流源（２１）とを備える。バイアス電圧供給／モニタ回路（２２）には、定電流源（２１）の出力電流から受光素子（５２）の出力電流を差し引いた残留電流が供給される。バイアス電圧供給／モニタ回路（２２）は、残留電流を上記モニタ電圧に変換する。

Description

光受信器および受光電流モニタ方法
　本発明は、光受信器および受光電流モニタ方法に関し、特に、受光素子の出力電流を測定するための光受信器および受光電流モニタ方法に関する。
　光ファイバを用いた公衆回線網において１０ギガビット／秒の通信速度を実現する１０Ｇ－ＥＰＯＮ（10　Gb/s　Ethernet（登録商標）　Passive　Optical　Network）では、宅側装置からの光信号をＡＰＤ（Avalanche　Photo　Diode）等の受光素子で検出し、この受光素子の出力する電流を増幅するために、ＴＩＡ（トランスインピーダンスアンプ）等の前置増幅器が局側装置に設けられる。
　また、光送受信器の小型化が要求されており、小型化のために送信器および受信器を隣接させると、送信器から受信器への信号のクロストークによる受信感度の劣化が問題となる。特に、１０Ｇ－ＥＰＯＮでは、１ギガビット／秒の通信速度を実現するＥＰＯＮであるＧＥ－ＰＯＮと比べて、クロストークの問題が顕著となる。ここで、ＡＰＤにバイアス電圧を供給する回路へのクロストークの影響は大きく、クロストークを低減するためには、ＡＰＤ直近にバイパスコンデンサを配置することが効果的である。
　米国特許第７４１４２３４号明細書（特許文献１）には、以下のような受光素子を用いた光受信器の強度検出（RSSI:Received　Signal　Strength　Indicator）回路が開示されている。すなわち、受光素子の出力電流をカレントミラー回路によってミラーし、ミラーした電流をモニタに使用する。具体的には、ミラーした電流でキャパシタを充電し、充電電圧が閾値を超える時間をカウントする。
　ＲＳＳＩ回路において上記のようにカレントミラー回路を用いる構成では、光バースト信号に対して、その応答性に問題がある。すなわち、カレントミラー回路において、無信号時または弱信号の受信時にトランジスタのベース・エミッタ間の電圧が下がり、抵抗成分（ｄＶ／ｄＩ）が高くなる。そして、これにより、無信号および弱信号受信からのバースト応答、および弱信号受信のバースト応答が遅くなる。特に、ＡＰＤのバイアス電圧印加側にバイパスコンデンサを配置した場合には、バイパスコンデンサとトランジスタの抵抗成分とでローパスフィルタが形成され、バースト応答が遅くなる。
　また、「Ｃｕｒｒｅｎｔ　Ｓｅｎｓｅ　Ｃｉｒｃｕｉｔ　Ｃｏｌｌｅｃｔｉｏｎ」、リニアテクノロジー　アプリケーションノート１０５、2005年12月（非特許文献１）には、モニタ対象の電流をセンス抵抗を通して流し、センス抵抗の両端電圧を差動増幅器で受ける回路が開示されている。
米国特許第７４１４２３４号明細書 米国特許出願公開第２０１０／０２９５５３８号明細書
「Ｃｕｒｒｅｎｔ　Ｓｅｎｓｅ　Ｃｉｒｃｕｉｔ　Ｃｏｌｌｅｃｔｉｏｎ」、リニアテクノロジー　アプリケーションノート１０５、2005年12月
　しかしながら、特許文献１に記載の技術では、特に受光レベルが低い場合、カレントミラーの動作速度が遅くなってしまう。
　具体的には、光受信器が不連続信号すなわちバースト光信号を受信する構成において、光信号が到着しない期間において受光強度がゼロ、すなわち受光素子の出力電流がゼロアンペアとなった状態で新たに光信号を受信する場合を考える。
　この場合、カレントミラー回路におけるダイオード接続されたトランジスタの導通電極間の電圧がゼロボルトの状態からトランジスタが導通し始めることから、このタイミングにおけるトランジスタは等価的に非常に大きな抵抗になる。
　そうすると、この等価抵抗と受光素子へのバイアス電圧供給ノードに接続するバイパスコンデンサとで形成されるローパスフィルタの時定数が大きくなり、バースト応答が遅くなってしまう。
　このような問題点を解決するために、上記トランジスタの導通電極間の電圧が下がらないように受光素子と並列にセンス抵抗を設け、無信号時にもバイアス電圧供給ノードから電流を引き抜くことにより、抵抗成分を低く抑える回路が考えられる（たとえば、米国特許出願公開第２０１０／０２９５５３８号明細書（特許文献２）参照）。
　しかしながら、上記のようにカレントミラー回路を用いる構成では、ＰＮＰトランジスタが用いられる場合、ＰＮＰトランジスタの温度電圧Ｖｔ／コレクタ電流Ｉｃで計算される等価抵抗が、応答速度すなわち時定数の要求を満たす値に設定される必要がある。そして、受光素子へのバイアス電圧の最適値のばらつき、カレントミラー回路のばらつき、および受光素子の温度特性を考慮すると、モニタ精度の劣化は大きくなる。
　また、非特許文献１に記載の技術では、特に受光レベルが低い場合、所望のモニタ速度を達成するようにセンス抵抗の値を設定すると、センス抵抗の両端電圧が小さくなり、モニタ精度に影響を与える可能性がある。
　具体的には、たとえば、ポイント・ツー・マルチポイント通信を行なう局側装置用の光受信器における、受光電流モニタ機能に対する要求を考える。
　たとえば１０Ｇ－ＥＰＯＮでは、局側装置の受光レベルに関して、１０．３１２５Ｇｂｐｓの上り光信号は－６ｄＢｍ～－２８ｄＢｍと規定されている。また、ＧＥ－ＰＯＮでは、１．２５Ｇｂｐｓの上り光信号は－１０ｄＢｍ～－２９．７８ｄＢｍと規定されている。
　ＧＥ－ＰＯＮおよび１０Ｇ－ＥＰＯＮが同一システムにおいて共存する場合、－６ｄＢｍの高強度のバースト光信号の後に－２９．７８ｄＢｍの低強度のバースト光信号を受信し、この低強度のバースト光信号の受光強度をモニタするためには、当該モニタを行なうタイミングにおいて、受光素子の出力電流を示すセンス電圧が強信号受信時の約－２４ｄＢ以下で安定している必要がある。
　ここで、１０Ｇ－ＥＰＯＮを規定するＩＥＥＥ８０２．３ａｖでは、上り光信号の先頭における同期パターンの長さが１．２ｕｓ（マイクロ秒）以下に規定されている。たとえば、同期パターンの長さ以内の６００ｎｓ（ナノ秒）で上り光信号の受光レベルをモニタするには、センス電圧が強信号受信時の－２４ｄＢに６００ｎｓで安定する必要がある。
　この場合、時定数τに対する条件はｅｘｐ（－６００［ｎｓ］／τ）＜１／２５０であり、τ＜１０８［ｎｓ］となる。ここで、１／２５０は－２４ｄＢの真値であり、１０(-24/10)から得られる。
　一般に、受光素子へのバイアス電圧供給ノードに接続するバイパスコンデンサの容量は５００ｐＦ程度に設定されることが多く、この場合、センス抵抗の値は２００Ω程度に設定される必要がある。
　上記のように－２９．７８ｄＢｍの低強度のバースト光信号を受信する場合、受光素子がＡＰＤであり、その電流増倍率が１０であると仮定しても、受光素子の出力電流は高々１０ｕＡ程度であり、センス抵抗の端子間電圧は２ｍＶ程度である。このため、差動増幅器のオフセット電圧のばらつき等によるモニタ精度の劣化が懸念される。
　すなわち、特許文献１、特許文献２および非特許文献１に記載のＲＳＳＩ回路では、高精度な受光電流モニタを実現することは困難である。
　この発明は、上述の課題を解決するためになされたもので、その目的は、受光素子の出力電流を良好に測定することが可能な光受信器および受光電流モニタ方法を提供することである。
　上記課題を解決するために、この発明のある局面に係わる光受信器は、光信号を受信するための受光素子と、上記受光素子にバイアス電圧を供給し、かつ上記受光素子の出力電流の大きさを示すモニタ電圧を生成するためのバイアス電圧供給／モニタ回路と、定電流源とを備える。上記バイアス電圧供給／モニタ回路には、上記定電流源の出力電流から上記受光素子の出力電流を差し引いた残留電流が供給される。上記バイアス電圧供給／モニタ回路は、上記残留電流を上記モニタ電圧に変換する。
　このように、残留電流をモニタ用の電流として用いる構成により、受光素子の受光強度が小さく受光素子の出力電流が小さい場合でも、モニタ用の電流値は大幅には小さくならないため、モニタ回路における電圧変換用の抵抗のばらつき等によるモニタ電圧のばらつきが小さくなる。これにより、受光素子の出力電流が小さい場合でも、モニタ精度が劣化することを防ぐことができる。したがって、受光素子の出力電流を良好に測定することができる。また、残留電流をモニタ用の電流として用いる構成により、受光素子の出力電流はモニタ回路におけるモニタ電流に影響されないことから、光信号を電気信号に変換する主信号回路を良好に動作させることができる。
　好ましくは、上記バイアス電圧供給／モニタ回路は、上記定電流源および上記受光素子と電気的に接続された第１導通電極と、第２導通電極と、参照電圧を受ける制御電極とを有するトランジスタを含む。
　このように、バイアス電圧供給／モニタ回路においてトランジスタを用いる構成により、受光素子の受光強度が小さい場合において残留電流がほぼ定電流源の出力電流となり、受光素子および当該トランジスタの接続ノードから当該トランジスタへの入力抵抗が一定となる。このため、受光素子の受光強度が小さい場合において受光素子へのバイアス電圧が安定し、モニタ精度を高めることができる。また、バイアス電圧供給／モニタ回路の入力抵抗を小さくすることができるため、回路の時定数が小さくなり、モニタ回路の応答性を高めることができる。
　より好ましくは、上記トランジスタの上記第１導通電極への入力抵抗は、上記第１導通電極および上記第２導通電極間を流れる電流が大きくなるほど、小さくなる。
　このような構成により、受光素子の受光強度が小さい場合において受光素子および上記トランジスタの接続ノードから上記トランジスタへの入力抵抗が小さくなることから、回路の時定数が小さくなり、モニタ回路の応答性を高めることができる。また、定電流源の出力電流値を調整することで、上記入力抵抗の値を容易に制御することが可能となる。
　より好ましくは、上記トランジスタは、上記第１導通電極としてのエミッタと、上記第２導通電極としてのコレクタと、上記制御電極としてのベースとを有するＰＮＰトランジスタである。
　このように、ＰＮＰトランジスタを用いる構成により、モニタ電圧をたとえばグランド基準の低電圧とすることができるため、レベルシフトを行なうための耐圧の大きい部品等を不要とすることができる。
　好ましくは、上記バイアス電圧供給／モニタ回路は、上記定電流源、上記受光素子および上記バイアス電圧供給／モニタ回路の接続ノードの電位の、上記受光素子の出力電流の大小に応じた変動を抑制するための電位変動抑制回路を含む。上記接続ノードの電圧が、上記バイアス電圧として上記受光素子に供給される。
　このような構成により、受光素子の受光強度の大小に関わらず受光素子へのバイアス電圧が安定し、モニタ精度を高めることができる。
　好ましくは、上記光受信器は、さらに、上記定電流源の出力電流に対応するミラー電流を出力するためのカレントミラー回路を備える。上記定電流源は、上記カレントミラー回路の参照電流出力側と電気的に接続されている。上記バイアス電圧供給／モニタ回路には、上記カレントミラー回路のミラー電流から上記受光素子の出力電流を差し引いた残留電流が供給される。
　このような構成により、受光素子の受光強度が大きいことにより定電流源の出力電流値を超えるような状況において、受光素子の出力電流を減少させることができるため、受光素子の過電流破壊を防ぐことができる。
　より好ましくは、上記バイアス電圧供給／モニタ回路は、上記定電流源および上記カレントミラー回路の接続ノードの電圧から上記バイアス電圧を生成する。
　このような構成により、バイアス電圧を供給するための電圧源を別途設ける必要がなくなり、回路構成を簡易化できる。
　好ましくは、上記光受信器は、さらに、上記定電流源、上記受光素子の第１端および上記バイアス電圧供給／モニタ回路の接続ノードと、固定電圧の供給される固定電圧ノードとの間に接続されたキャパシタを備える。上記受光素子の第２端は、上記受光素子の出力電流に基づいて、上記光信号を電気信号に変換した受信信号を生成するための受信信号生成部と電気的に接続される。
　このような構成により、受光素子のバイアス電圧供給経路における高周波ノイズを除去し、光信号から電気信号への変換および光信号のモニタを良好に行なうことができる。
　好ましくは、上記光受信器は、さらに、上記受光素子の出力電流を測定すべきタイミングを示すタイミング情報に従い、上記モニタ電圧を保持するとともに出力するためのサンプルホールド部とを備える。
　このような構成により、サンプルホールド部より後段の回路の動作を低速化することができるため、高精度な部品を使用することができる。たとえば、後段のＡ／Ｄコンバータの低速動作を可能とすることにより、Ａ／Ｄコンバータとして高速動作を満足する部品を使用する必要がなくなり、部品選択を容易化できる。
　好ましくは、上記光受信器は、複数の宅側装置と、各上記宅側装置と共通の光通信回線を介して光信号を送受信するための局側装置とを備え、上記各宅側装置から上記局側装置への上記光信号が時分割多重される通信システムにおける上記局側装置に設けられる。
　このような受動的光ネットワークにおいて光受信器を用いることにより、各宅側装置から強度の異なるバースト光信号を連続して受信しても、受光素子の出力電流を高速かつ高精度に検出することができる。
　好ましくは、上記受光素子はバースト光信号を受信し、上記光受信器の時定数τが、以下の式を満足するように設定される。
ｅｘｐ（－ｔ／τ）＜１／Ｒ
　但し、ｔは上記モニタ電圧が安定するまでの最大許容時間であり、Ｒは上記バースト光信号の強弱比である。
　このような構成により、受光素子の出力電流を電圧に変換する回路の時定数を十分短くすることができるため、受光素子の出力電流を良好に測定することができる。
　好ましくは、上記受光素子はバースト光信号を受信し、上記光受信器の時定数τが、以下の式を満足するように設定される。
１－ｅｘｐ（－ｋ／τ）＜ｅｒｒ
ｅｘｐ（－ｔ／τ）＜（１＋ｅｒｒ）／Ｒ
　但し、ｋは上記バースト光信号のプリアンブル部において同一論理レベルが連続する最長時間であり、ｅｒｒは最大許容誤差であり、ｔは上記モニタ電圧が安定するまでの最大許容時間であり、Ｒは上記バースト光信号の強弱比である。
　このような構成により、受光素子の出力電流を電圧に変換する回路の時定数を十分短くすることができるため、受光素子の出力電流を良好に測定することができる。また、時定数の最小値および許容誤差を考慮した適切な値の時定数を設定することができる。
　より好ましくは、ｔは６００ナノ秒であり、Ｒは２５０である。
　このような構成により、ＧＥ－ＰＯＮおよび１０Ｇ－ＥＰＯＮが同一システムにおいて共存する通信システムにおいて、受光素子の出力電流を電圧に変換する回路の時定数を十分短く設定することができるため、上り光信号の受光強度を良好に測定することができる。
　上記課題を解決するために、この発明のある局面に係わる受光電流モニタ方法は、光信号を受信するための受光素子を備える光受信器における受光電流モニタ方法であって、定電流源の出力電流から上記受光素子の出力電流を差し引いた残留電流を生成するステップと、上記受光素子の出力電流の大きさを示すモニタ電圧を、上記残留電流を電圧に変換することにより生成するステップとを含む。
　このように、残留電流をモニタ用の電流として用いる構成により、受光素子の受光強度が小さく受光素子の出力電流が小さい場合でも、モニタ用の電流値は大幅には小さくならないため、モニタ回路における電圧変換用の抵抗のばらつき等によるモニタ電圧のばらつきが小さくなる。これにより、受光素子の出力電流が小さい場合でも、モニタ精度が劣化することを防ぐことができる。したがって、受光素子の出力電流を良好に測定することができる。また、残留電流をモニタ用の電流として用いる構成により、受光素子の出力電流はモニタ回路におけるモニタ電流に影響されないことから、光信号を電気信号に変換する主信号回路を良好に動作させることができる。
　本発明によれば、受光素子の出力電流を良好に測定することができる。
本発明の実施の形態に係るＰＯＮシステムの構成を示す図である。 本発明の実施の形態に係る局側装置の構成を示す図である。 本発明の実施の形態に係る局側装置の構成を示す図である。 本発明の実施の形態に係る光受信器におけるバイアス／電流モニタ部の構成を示す図である。 本発明の実施の形態に係る光受信器におけるバイアス電圧供給／モニタ回路の詳細な構成を示す図である。 図４に示す回路にノイズ除去用の回路および主信号系の回路を追加した構成を示す図である。 本発明の実施の形態に係る光受信器におけるバイアス／電流モニタ部の詳細な構成を示す図である。 本発明の実施の形態に係る光受信器におけるバイアス／電流モニタ部の詳細な構成を示す図である。 図７に示す回路にサンプルホールド機能を追加した構成を示す図である。 本発明の実施の形態に係る光受信器のシミュレーション回路を示す図である。 図１０に示すシミュレーション回路におけるモニタ特性を示す図である。 図１０に示すシミュレーション回路における過渡応答を示す図である。 図１０に示すシミュレーション回路における周波数応答を示す図である。 図１０に示すシミュレーション回路におけるリミット機能を示す図である。 図１０に示すシミュレーション回路に与えるバースト光信号の一例を示す図である。 図１５に示すバースト光信号を与えた場合におけるテスト用のバースト光信号のモニタ結果を示す図である。 図１５に示すバースト光信号を与えた場合におけるテスト用のバースト光信号のモニタ結果を示す図である。 本発明の実施の形態に係る受光電流モニタ方法の手順を示すフローチャートである。 本発明の実施の形態に係る光受信器におけるバイアス／電流モニタ部の変形例の構成を示す図である。 本発明の実施の形態に係る光受信器におけるバイアス／電流モニタ部の変形例の構成を示す図である。 図２０に示すシミュレーション回路におけるバイアス電圧の特性を示す図である。 図２０に示すシミュレーション回路における過渡応答を示す図である。
　以下、本発明の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
　図１は、本発明の実施の形態に係るＰＯＮシステムの構成を示す図である。
　図１を参照して、ＰＯＮシステム５０１は、たとえば１０Ｇ－ＥＰＯＮであり、宅側装置４０１Ａ，４０１Ｂ，４０１Ｃ，４０１Ｄと、局側装置４０２と、スプリッタＳＰ１，ＳＰ２とを備える。宅側装置４０１Ａ，４０１Ｂ，４０１Ｃと局側装置４０２とは、スプリッタＳＰ１およびＳＰ２ならびに光ファイバＯＰＴＦを介して接続され、互いに光信号を送受信する。宅側装置４０１Ｄと局側装置４０２とは、スプリッタＳＰ２および光ファイバＯＰＴＦを介して接続され、互いに光信号を送受信する。ＰＯＮシステム５０１では、宅側装置４０１Ａ，４０１Ｂ，４０１Ｃ，４０１Ｄから局側装置４０２への上り光信号が時分割多重される。
　図２は、本発明の実施の形態に係る局側装置の構成を示す図である。
　図２を参照して、局側装置４０２は、光モジュール３０１と、ＰＯＮ受信部３０２と、ＰＯＮ送信部３０３と、通信制御部３０４と、上位ネットワーク受信部３０５と、上位ネットワーク送信部３０６とを備える。光モジュール３０１は、光受信器１０１と、光送信器５８と、合分波部５０とを含む。光受信器１０１は、バイアス／電流モニタ部１１と、レンズ５１と、受光素子５２と、前置増幅器５３とを含む。光送信器５８は、レンズ５７と、発光素子５６とを含む。ＰＯＮ受信部３０２は、後置増幅器５４と、クロック／データ再生部５９とを含む。なお、「バイアス／電流モニタ部」は、「バイアスおよび電流モニタ部」と表現することも可能である。また、「クロック／データ再生部」は、「クロックおよびデータ再生部」と表現することも可能である。
　上位ネットワーク５０２からのフレームは上位ネットワーク受信部３０５により受信され、通信制御部３０４へ送られる。通信制御部３０４は、ＰＯＮ送信部３０３を介して光モジュール３０１へフレームを出力する。光モジュール３０１の光送信器５８において、発光素子５６は、ＰＯＮ送信部３０３から受けた電気信号であるフレームを光信号に変換し、レンズ５７および合分波部５０を介して宅側装置へ送信する。
　一方、宅側装置から局側装置へ送信された光信号は、合分波部５０を介して光受信器１０１により受信される。光受信器１０１において、受光素子５２は、合分波部５０およびレンズ５１を介して光ファイバＯＰＴＦと光学的に結合されている。受光素子５２は、光ファイバＯＰＴＦから受けた光量に応じた電流を出力する。前置増幅器５３は、受光素子５２から受けた電流を増幅して電圧に変換し、ＰＯＮ受信部３０２へ出力する。
　ＰＯＮ受信部３０２において、後置増幅器５４は、前置増幅器５３から受けた電圧を、受信信号すなわち２値のレベルを有する電圧に変換してクロック／データ再生部５９へ出力する。クロック／データ再生部５９は、後置増幅器５４から受けた受信信号に基づいて、クロックおよびデータを再生する。
　通信制御部３０４は、クロック／データ再生部５９から受けたデータを復号化し、データフレームおよび制御フレームを復元する。通信制御部３０４は、復元したこれらのフレームに基づいて、上位ネットワーク送信部３０６を介して上位ネットワーク５０２へフレームを送信する。また、通信制御部３０４は、各宅側装置が送信した光信号が時間的に競合しないように、宅側装置からのバースト信号の開始タイミングおよび終了タイミング等を管理し、バースト信号を送信してもよい期間を示すウインドウを制御フレームに含めて宅側装置に通知する。宅側装置は、割り当てられたウインドウにおいてバースト信号を送信してくるため、通信制御部３０４は、管理しているタイミングに基づいて、バースト信号の測定タイミングを示すタイミング情報をバイアス／電流モニタ部１１へ出力する。
　バイアス／電流モニタ部１１は、通信制御部３０４から受けたタイミング情報の示すタイミングに従って受光素子５２の出力電流を検出し、検出結果を示すモニタ信号を通信制御部３０４へ出力する。
　通信制御部３０４は、たとえば、バイアス／電流モニタ部１１から受けたモニタ信号の示す受光素子５２の出力電流レベルを記憶するとともに、局側装置４０２に接続された監視システム等の端末装置へ出力する。
　図３は、本発明の実施の形態に係る光受信器の構成を示す図である。
　図３を参照して、光受信器１０１は、バイアス／電流モニタ部１１と、受光素子５２と、キャパシタ２５と、帰還抵抗５５が設けられた前置増幅器５３とを含む。受光素子５２は、たとえばＡＰＤである。
　バイアス／電流モニタ部１１は、受光素子５２にバイアス電圧Ｖｂｉａｓを供給し、かつ受光素子５２の出力電流を測定する。そして、バイアス／電流モニタ部１１は、測定した受光素子５２の出力電流の大きさを示すモニタ電圧Ｖｒｓｓｉを生成して通信制御部３０４へ出力する。
　キャパシタ２５は、受光素子５２のバイアス電圧印加側にバイパスコンデンサとして設けられる。キャパシタ２５は、受光素子５２の近傍に配置されることが好ましい。
　図４は、本発明の実施の形態に係る光受信器におけるバイアス／電流モニタ部の構成を示す図である。
　図４を参照して、バイアス／電流モニタ部１１は、定電流源２１と、バイアス電圧供給／モニタ回路２２とを含む。バイアス電圧供給／モニタ回路２２は、電位変動抑制回路２３と、抵抗３０とを含む。なお、「バイアス電圧供給／モニタ回路」は、「バイアス電圧供給およびモニタ回路」と表現することも可能である。
　定電流源２１は、定電流Ｉｓを生成し、バイアス電圧供給／モニタ回路２２および受光素子５２へ出力する。定電流Ｉｓは、受光素子５２の出力電流Ｉａｐｄの最大値よりも十分に大きい。
　バイアス電圧供給／モニタ回路２２は、受光素子５２にバイアス電圧Ｖｂｉａｓを供給し、かつ受光素子５２の出力電流Ｉａｐｄの大きさを示すモニタ電圧Ｖｒｓｓｉを生成する。
　バイアス電圧供給／モニタ回路２２には、定電流源２１の出力電流Ｉｓから受光素子５２の出力電流Ｉａｐｄを差し引いた残留電流Ｉｒｓｓｉが供給される。そして、バイアス電圧供給／モニタ回路２２は、残留電流Ｉｒｓｓｉをモニタ電圧Ｖｒｓｓｉに変換する。
　より詳細には、バイアス／電流モニタ部１１では、定電流源２１の出力ノード、バイアス電圧供給／モニタ回路２２の電流入力ノード、および受光素子５２のカソードが接続されている。これにより、バイアス／電流モニタ部１１は、定電流源２１の出力電流Ｉｓから受光素子５２の出力電流Ｉａｐｄを減算する機能を有し、減算後の残留電流Ｉｒｓｓｉを電流電圧変換したモニタ電圧Ｖｒｓｓｉを出力する。
　抵抗３０は、電位変動抑制回路２３に接続された第１端と、接地電圧の供給される接地ノードに接続された第２端とを有する。残留電流Ｉｒｓｓｉは、抵抗３０によって電圧に変換され、電位変動抑制回路２３および抵抗３０の第１端の接続ノードからモニタ電圧Ｖｒｓｓｉとして出力される。
　また、バイアス／電流モニタ部１１は、参照電圧Ｖｒｅｆを基準電圧として受光素子５２へのバイアス電圧Ｖｂｉａｓを生成する。
　電位変動抑制回路２３は、定電流源２１、受光素子５２およびバイアス電圧供給／モニタ回路２２の接続ノードＮｂｉａｓの電位の、受光素子５２の出力電流Ｉａｐｄの大小に応じた変動を抑制する。この接続ノードＮｂｉａｓの電圧が、バイアス電圧Ｖｂｉａｓとして受光素子５２に供給される。
　このように、残留電流Ｉｒｓｓｉをモニタ用の電流として用いる構成により、受光素子５２の受光強度が小さく出力電流Ｉａｐｄが小さい場合でも、モニタ用の電流である残留電流Ｉｒｓｓｉは大幅には小さくならないため、バイアス電圧供給／モニタ回路２２における電圧変換用の抵抗３０のばらつき等によるモニタ電圧Ｖｒｓｓｉのばらつきが小さくなる。これにより、受光素子５２の出力電流Ｉａｐｄが小さい場合でも、モニタ精度が劣化することを防ぐことができる。
　また、残留電流Ｉｒｓｓｉをモニタ用の電流として用いる構成により、受光素子５２の出力電流Ｉａｐｄはバイアス電圧供給／モニタ回路２２におけるモニタ用の電流に影響されないことから、光信号を電気信号に変換する前置増幅器５３等の主信号回路を良好に動作させることができる。
　図５は、本発明の実施の形態に係る光受信器におけるバイアス電圧供給／モニタ部の詳細な構成を示す図である。
　図５を参照して、電位変動抑制回路２３は、定電流源２１および受光素子５２と電気的に接続された第１導通電極と、第２導通電極と、参照電圧Ｖｒｅｆを受ける制御電極とを有するトランジスタ３１を含む。トランジスタ３１の第１導通電極への入力抵抗は、上記第１導通電極および上記第２導通電極間を流れる電流が大きくなるほど、小さくなる。
　トランジスタ３１は、たとえば、第１導通電極としてのエミッタと、第２導通電極としてのコレクタと、制御電極としてのベースとを有するＰＮＰトランジスタである。なお、ＰＮＰトランジスタ３１は、ＰチャネルＭＯＳ（Metal　Oxide　Semiconductor）トランジスタ等、他のＰ型トランジスタであってもよい。
　より詳細には、ＰＮＰトランジスタ３１は、参照電圧Ｖｒｅｆを受けるベースと、定電流源２１の出力電流Ｉｓを受けるエミッタと、抵抗３０に接続されたコレクタとを有する。
　この回路では、バイアス電圧供給／モニタ回路２２の電流入力ノードすなわちＰＮＰトランジスタ３１のエミッタの入力抵抗Ｒｉｎが、以下の式（Ａ１）で表される。
Ｒｉｎ＝Ｖｔ／Ｉｃ・・・（Ａ１）
　但し、ＶｔはＰＮＰトランジスタ３１の温度電圧であり、Ｉｃは残留電流Ｉｒｓｓｉに相当するＰＮＰトランジスタ３１のコレクタ電流である。また、Ｖｔは以下の式（Ａ２）で表される。
Ｖｔ＝ｋ×Ｔ／ｑ・・・（Ａ２）
　但し、ｋはボルツマン定数であり、Ｔは絶対温度であり、ｑは素電荷である。
　式（Ａ１）より、定電流源２１の出力電流Ｉｓを設定することにより、入力抵抗Ｒｉｎを制御できることが分かる。また、受光素子５２の受光強度が小さいとき、コレクタ電流Ｉｃは定電流Ｉｓに漸近することから、入力抵抗Ｒｉｎを小さくすることが可能となる。
　すなわち、ＰＮＰトランジスタ３１を用いる構成により、受光素子５２の受光強度が小さい場合でも、入力抵抗Ｒｉｎが小さくなるようなコレクタ電流Ｉｃを流すことができるため、時定数τを十分に小さく設定することが可能となる。
　また、受光素子５２の受光強度が小さい場合において残留電流Ｉｒｓｓｉが定電流源２１の出力電流Ｉｓと略等しくなり、受光素子５２およびＰＮＰトランジスタ３１の接続ノードＮｂｉａｓからＰＮＰトランジスタ３１への入力抵抗Ｒｉｎが一定となる。このため、受光素子５２の受光強度が小さい場合においても受光素子５２へのバイアス電圧Ｖｂｉａｓが安定し、モニタ精度を高めることができる。
　なお、受光素子５２へのバイアス電圧Ｖｂｉａｓは、参照電圧ＶｒｅｆにＰＮＰトランジスタ３１のベース－エミッタ間電圧を加えた電圧となる。
　図６は、図４に示す回路にノイズ除去用の回路および主信号系の回路を追加した構成を示す図である。
　図６を参照して、キャパシタ２５は、定電流源２１、受光素子５２のカソードおよびバイアス電圧供給／モニタ回路２２の接続ノードＮｂｉａｓと、固定電圧たとえば接地電圧の供給される固定電圧ノードとの間に接続されている。すなわち、キャパシタ２５は、受光素子５２のカソードに接続された第１端と、接地ノードに接続された第２端とを有する。
　また、受光素子５２のアノードは、前置増幅器５３の入力ノードに接続されている。受信信号生成部２８は、たとえば前置増幅器５３、後置増幅器５４および帰還抵抗５５を含む。受信信号生成部２８は、受光素子５２のアノードと電気的に接続され、受光素子５２の出力電流Ｉａｐｄに基づいて、光信号を電気信号に変換した受信信号を生成する。
　ここで、ＧＥ－ＰＯＮでは、プリアンブル部における８Ｂ１０Ｂアイドルパターンの同一論理レベルが最長で５ｂｉｔすなわち４ｎｓ連続する。また、プリアンブル長が最大で８００ｎｓである。
　また、１０Ｇ－ＥＰＯＮでは、プリアンブル部における同期パターンの同一論理レベルが最長で６ｂｉｔすなわち０．６ｎｓ連続する。また、プリアンブル長が最大で１．２ｕｓである。
　そして、ペイロード部におけるデータパターンは任意であることから、連続符号時間すなわち同一論理レベルが連続する時間が長くなる可能性がある。このため、プリアンブル部の同期パターン内にモニタ電圧が収束することがモニタ精度の向上につながる。また、実際のシステムでは、ベンダー間の相互接続性の観点から、同期パターン内でのモニタ電圧の収束が求められる場合がある。
　ここでは、同期パターンの長さ以内の６００ｎｓで上り光信号の受光レベルをモニタすることを目標とする。
　また、ＧＥ－ＰＯＮおよび１０Ｇ－ＥＰＯＮが同一システムにおいて共存する場合、前述のように、バースト信号の強弱比は約２４ｄＢとなる。
　ここで、光受信器１０１では、バイアス／電流モニタ部１１における回路の時定数τが、たとえば以下の式（Ｂ１）を満足するように設定される。
ｅｘｐ（－ｔ／τ）＜１／Ｒ・・・（Ｂ１）
　但し、ｔはモニタ電圧Ｖｒｓｓｉが安定するまでの最大許容時間であり、Ｒはバースト光信号の強弱比である。式（Ｂ１）において、たとえば、ｔは６００ナノ秒であり、Ｒは２５０である。ここで、２５０は－２４ｄＢの真値であり、１０24/10から得られる。
　そして、バイアス電圧供給／モニタ回路２２の入力抵抗をＲｉｎとし、キャパシタ２５の容量をＣａｐｄとすると、τ＝Ｒｉｎ×Ｃａｐｄであるから、τがこの条件を満足するように、ＲｉｎおよびＣａｐｄを設定すればよい。
　また、たとえば、光受信器１０１では、バイアス／電流モニタ部１１における回路の時定数τが、以下を満足するように設定される。
　宅側装置からのバースト信号のプリアンブル部における連続符号時間すなわちプリアンブル部において同一論理レベルが連続する最長時間をｋとし、測定すべき電流値に対する誤差をｅｒｒとすると、
１－ｅｘｐ（－ｋ／τ）＜ｅｒｒ・・・（Ｃ１）
　たとえば、式（Ｃ１）において、ｋ／τ＝１／５の場合、ｅｒｒ＝１８％となる。
　このような構成により、バースト信号のプリアンブル部の同期用パターンにおいて、同一論理レベルの連続時間よりも時定数を十分長くすることができるため、受光素子５２の出力電流を良好に測定することができる。
　また、たとえば、光受信器１０１では、バイアス／電流モニタ部１１における回路の時定数τが、以下を満足するように設定される。
　すなわち、モニタ電圧Ｖｒｓｓｉが安定するまでの最大許容時間をｔとし、ＰＯＮシステム５０１において想定される各バースト信号間の強弱比をＲとすると、
ｅｘｐ（－ｔ／τ）＜（１＋ｅｒｒ）／Ｒ・・・（Ｃ２）
　たとえば、式（Ｃ２）において、τ／ｔ＝１／８、Ｒ＝２５０の場合、ｅｒｒ＝８．４％となる。
　このような構成により、受光素子の出力電流を電圧に変換する回路の時定数を十分短くすることができるため、受光素子の出力電流を良好に測定することができる。また、時定数の最小値および許容誤差を考慮した適切な値の時定数を設定することができる。
　なお、式（Ｃ２）において、モニタ対象のバースト信号が光受信器１０１に与えられるタイミングによっては、右辺の値が（１＋ｅｒｒ）／Ｒより小さくなり、時定数τに対する要求が厳しくなる可能性がある。
　プリアンブル部における連続符号時間を４ｎｓとし、許容最大誤差を２０％とすると、時定数τは、式（Ｃ１）より、以下の式で表される。
１－ｅｘｐ（－４［ｎｓ］／τ）＜０．２
τ＞１８［ｎｓ］
　また、時定数τは、式（Ｃ２）より、以下の式で表される。
ｅｘｐ（－６００［ｎｓ］／τ）＜（１＋０．２）／２５０
τ＜１１２．３７７・・・［ｎｓ］
　したがって、１８ｎｓ＜τ＜約１１２ｎｓとなる。そして、バイアス電圧供給／モニタ回路２２の入力抵抗をＲｉｎとし、キャパシタ２５の容量をＣａｐｄとすると、τ＝Ｒｉｎ×Ｃａｐｄであるから、τがこの条件を満足するように、ＲｉｎおよびＣａｐｄを設定すればよい。
　図７は、本発明の実施の形態に係る光受信器におけるバイアス／電流モニタ部の詳細な構成を示す図である。
　図７を参照して、バイアス／電流モニタ部１１は、さらに、カレントミラー回路２６を含む。
　カレントミラー回路２６は、定電流源２１の出力電流Ｉｓに対応するミラー電流を出力する。定電流源２１は、カレントミラー回路２６の低電位側かつ参照電流出力側と電気的に接続されている。バイアス電圧供給／モニタ回路２２は、カレントミラー回路２６の低電位側かつミラー電流出力側と電気的に接続されている。
　バイアス電圧供給／モニタ回路２２には、カレントミラー回路２６のミラー電流から受光素子５２の出力電流Ｉａｐｄを差し引いた残留電流Ｉｒｓｓｉが供給される。
　より詳細には、カレントミラー回路２６は、ＰＮＰトランジスタ３２，３３を含む。なお、ＰＮＰトランジスタ３２，３３は、ＰチャネルＭＯＳトランジスタ等、他のＰ型トランジスタであってもよい。
　ＰＮＰトランジスタ３２は、電源電圧Ｖｃｃの供給される電源ノードに接続されたエミッタと、定電流源２１の入力ノードに接続されたベースおよびコレクタとを有する。ＰＮＰトランジスタ３３は、電源電圧Ｖｃｃの供給される電源ノードに接続されたエミッタと、ＰＮＰトランジスタ３２のベースおよびコレクタに接続されたベースと、バイアス電圧供給／モニタ回路２２、キャパシタ２５および受光素子５２に接続されたコレクタとを有する。
　この回路では、グランド基準の低電位側に設けられた定電流源２１の出力電流Ｉｓを、ＰＮＰトランジスタ３２，３３で構成されるカレントミラー回路２６でコピーすることにより、バイアス電圧供給／モニタ回路２２に対する定電流源を実現する。すなわち、定電流源２１をローサイドに設け、定電流源２１の出力電流ＩｓをＰＮＰトランジスタ３２，３３を用いてミラーする。
　受光素子５２の受光強度が大きく、受光素子５２の出力電流Ｉａｐｄのレベルが定電流源２１の出力電流Ｉｓを超えようとする際、ＰＮＰトランジスタ３３のコレクタ－エミッタ間電圧が増加することにより、接続ノードＮｂｉａｓすなわち受光素子５２のカソードの電圧が低下する。
　そして、接続ノードＮｂｉａｓの電圧が受光素子５２の閾値電圧すなわち順方向電圧まで低下することにより、出力電流Ｉａｐｄの時間平均値が減少する。あるいは、受光素子５２がＡＰＤである場合には、受光素子５２の電流増倍率が低下して出力電流Ｉａｐｄが減少する。
　すなわち、図７に示す回路では、受光素子５２の過電流破壊を防止するリミット機能を実現することができる。
　図８は、本発明の実施の形態に係る光受信器におけるバイアス／電流モニタ部の詳細な構成を示す図である。
　図８を参照して、バイアス／電流モニタ部１１は、図７に示す構成と比べて、抵抗３４をさらに含む。バイアス電圧供給／モニタ回路２２は、抵抗３４を介した定電流源２１およびカレントミラー回路２６の接続ノードの電圧からバイアス電圧Ｖｂｉａｓを生成する。
　より詳細には、ＰＮＰトランジスタ３１は、カレントミラー回路２６および受光素子５２と電気的に接続されたエミッタと、コレクタと、定電流源２１および抵抗３４の接続ノードと電気的に接続されたベースとを有する。
　すなわち、バイアス電圧供給／モニタ回路２２では、ローサイド電流源すなわち定電流源２１と、カレントミラー用ＰＮＰトランジスタ３２のコレクタとの間に適切な抵抗値の抵抗３４を設け、抵抗３４のローサイド側のノードすなわち抵抗３４および定電流源２１の接続ノードを、バイアス電圧供給／モニタ回路２２に接続する。これにより、抵抗３４および定電流源２１の接続ノードにおける電圧が参照電圧Ｖｒｅｆとしてバイアス電圧供給／モニタ回路２２に供給される。
　このような構成により、電源電圧Ｖｃｃを基準として参照電圧Ｖｒｅｆを生成することができるため、参照電圧源を別途用意する必要がなくなる。
　なお、抵抗３４の抵抗値が０Ωの場合でもバイアス電圧供給／モニタ回路２２が動作する場合、具体的には、バイアス電圧供給／モニタ回路２２におけるＰＮＰトランジスタ３１がオンする場合には、抵抗３４を設けなくてもよい。この場合、定電流源２１およびカレントミラー用ＰＮＰトランジスタ３２の接続ノードがバイアス電圧供給／モニタ回路２２に接続される。
　図９は、図７に示す回路にサンプルホールド機能を追加した構成を示す図である。
　図９を参照して、光受信器１０１は、さらに、サンプルホールド部２７を備える。
　サンプルホールド部２７は、受光素子５２の出力電流を測定すべきタイミングを示す通信制御部３０４からのタイミング情報に従い、バイアス電圧供給／モニタ回路２２から出力されるモニタ電圧Ｖｒｓｓｉを保持するとともに通信制御部３０４におけるＡＤＣ（アナログ／デジタルコンバータ）へ出力する。
　このＡＤＣは、たとえばマイクロコンピュータに内蔵され、サンプルホールド部２７から受けたモニタ電圧Ｖｒｓｓｉのレベルをデジタル値に変換する。通信制御部３０４は、このデジタル値を用いて受光強度を算出する。
　このような構成により、サンプルホールド部２７より後段の回路の動作を低速化することができる。また、通信制御部３０４からタイミング情報を取得してサンプルホールドを行なう構成により、バースト信号を検出すべきタイミングを把握し、適切なタイミングにおける測定結果を確実に得ることができる。
　次に、本願発明者による光受信器１０１の動作の検証内容を詳細に説明する。
　図１０は、本発明の実施の形態に係る光受信器のシミュレーション回路を示す図である。
　図１０を参照して、このシミュレーション回路では、バイアス／電流モニタ部１１が、定電流源２１と、バイアス電圧供給／モニタ回路２２と、キャパシタＣ２と、抵抗３４と、カレントミラー回路２６とを含む。バイアス電圧供給／モニタ回路２２は、電位変動抑制回路２３と、抵抗３０と、キャパシタＣ４とを含む。カレントミラー回路２６は、いわゆるウィルソンカレントミラー回路であり、ＰＮＰトランジスタＱ６～Ｑ９を含む。電位変動抑制回路２３は、ＰＮＰトランジスタＱ１，Ｑ１１を含む。このシミュレーション回路では、キャパシタ２５の容量値は１０００ｐＦに設定している。定電流源２１は、たとえば図示しないＮＰＮトランジスタおよび差動増幅器を含む。
　カレントミラー回路２６において、ＰＮＰトランジスタＱ９は、電源電圧Ｖｃｃの供給される電源ノードに接続されたエミッタと、コレクタと、ベースとを有する。ＰＮＰトランジスタＱ８は、ＰＮＰトランジスタＱ９のコレクタに接続されたエミッタと、互いに接続されたベースおよびコレクタとを有する。ＰＮＰトランジスタＱ７は、電源電圧Ｖｃｃの供給される電源ノードに接続されたエミッタと、ＰＮＰトランジスタＱ９のベースに接続されたコレクタおよびベースとを有する。ＰＮＰトランジスタＱ６は、ＰＮＰトランジスタＱ７のベースおよびコレクタに接続されたエミッタと、ＰＮＰトランジスタＱ８のベースおよびコレクタに接続されたベースと、コレクタとを有する。また、キャパシタＣ２の第１端は、電源電圧Ｖｃｃの供給される電源ノードに接続されている。
　抵抗３４は、ＰＮＰトランジスタＱ８のベースおよびコレクタに接続された第１端と、ＰＮＰトランジスタＱ１のベースおよび定電流源２１の第１端に接続された第２端とを有する。バイアス電圧供給／モニタ回路２２において、ＰＮＰトランジスタＱ１は、抵抗３４の第２端および定電流源２１の第１端に接続されたベースと、キャパシタＣ２の第２端に接続されたエミッタと、抵抗３０の第１端およびキャパシタＣ４の第１端に接続されたコレクタとを有する。ＰＮＰトランジスタＱ１１は、ＰＮＰトランジスタＱ１のエミッタに接続されたベースと、ＰＮＰトランジスタＱ６のコレクタ、キャパシタＣ２５の第１端、および受光素子５２のカソードに接続されたエミッタと、ＰＮＰトランジスタＱ１のコレクタに接続されたコレクタとを有する。
　抵抗３０の第２端、キャパシタＣ４の第２端、キャパシタ２５の第２端および定電流源２１の第２端は、接地ノードに接続されている。
　カレントミラー回路２６、バイアス電圧供給／モニタ回路２２、キャパシタ２５および受光素子５２の接続ノードＮｂｉａｓにカレントミラー回路２６から定電流Ｉｓが供給される。また、抵抗３０を通して残留電流Ｉｒｓｓｉが流れる。また、接続ノードＮｂｉａｓの電圧Ｖａｐｄがバイアス電圧として受光素子５２に供給される。
　図１１は、図１０に示すシミュレーション回路におけるモニタ特性を示す図である。図１１において、横軸は受光素子５２の出力電流Ｉａｐｄであり、縦軸は（定電流Ｉｓ－残留電流Ｉｒｓｓｉ）である。
　図１１を参照して、出力電流Ｉａｐｄが１ｕＡ（マイクロアンペア）のとき、（定電流Ｉｓ－残留電流Ｉｒｓｓｉ）が１．０２ｕＡとなる。そして、出力電流Ｉａｐｄの１ｕＡからの増加に略比例して、（定電流Ｉｓ－残留電流Ｉｒｓｓｉ）が増加する。
　したがって、受光素子５２の出力電流Ｉａｐｄについて、理想的なモニタ特性が得られていることが分かる。
　図１２は、図１０に示すシミュレーション回路における過渡応答を示す図である。図１２において、横軸は時間であり、縦軸は（定電流Ｉｓ－残留電流Ｉｒｓｓｉ）である。
　図１２を参照して、０秒において受光素子５２の出力電流Ｉａｐｄを１ｍＡ（ミリアンペア）に設定し、１．０ｕｓ秒において出力電流Ｉａｐｄを４ｕＡ（グラフＩ１）、１０ｕＡ（グラフＩ２）および１００ｕＡ（グラフＩ３）にそれぞれ設定し、２．０ｕｓ秒において出力電流Ｉａｐｄをゼロアンペアに設定する。この１ｍＡの出力電流Ｉａｐｄが－６ｄＢｍの高強度のバースト光信号の受光強度に相当し、ゼロアンペアの出力電流Ｉａｐｄがバースト光信号の間隔であるＩＢＧ（Inter　Burst　Gap）に相当する。
　この場合、（定電流Ｉｓ－残留電流Ｉｒｓｓｉ）は、出力電流Ｉａｐｄの値を変更してから２８０ｎｓ（ナノ秒）経過後にほぼ安定している。
　すなわち、ＩＢＧはたとえば１０Ｇ－ＥＰＯＮでは０．２ｕｓと規定されており、十分な速度のバースト応答が得られていることが分かる。
　図１３は、図１０に示すシミュレーション回路における周波数応答を示す図である。図１３において、横軸は周波数であり、縦軸は低周波でのモニタ電圧Ｖｒｓｓｉに対する比である。
　図１３を参照して、１０ＭＨｚで３ｄＢの減衰となっていることから、このシミュレーション回路では、受光素子５２の出力電流Ｉａｐｄに対するモニタ電圧Ｖｒｓｓの応答速度として１０ＭＨｚの帯域が得られており、１００ｎｓ程度が要求されるモニタ機能の時定数として十分な性能が得られていることが分かる。
　図１４は、図１０に示すシミュレーション回路におけるリミット機能を示す図である。図１４において、横軸は受光素子５２の出力電流Ｉａｐｄであり、縦軸は受光素子５２に供給されるバイアス電圧である電圧Ｖａｐｄである。ここでは、定電流Ｉｓは２ｍＡとする。
　図１４を参照して、出力電流Ｉａｐｄが２ｍＡを超えると、カレントミラー回路２６によるリミット機能が働き、電圧Ｖａｐｄが２６．７Ｖから低下する。
　図１５は、図１０に示すシミュレーション回路に与えるバースト光信号の一例を示す図である。
　図１５を参照して、図１０に示すシミュレーション回路に、まず、－６ｄＢｍの高強度のダミーのバースト光信号を２ｕｓ間与え、０．２ｕｓのＩＢＧの後、強度Ｐｏｗのテスト用のバースト光信号を２ｕｓ間与え、さらに、０．２ｕｓのＩＢＧの後、－６ｄＢｍの高強度のダミーのバースト光信号を２ｕｓ間与える。
　本検証では、１回目のＩＢＧの略中央のサンプリングタイミングＳ１から１００ｎｓ間隔でモニタ電圧Ｖｒｓｓｉのデジタル値を取得する。
　図１６は、図１５に示すバースト光信号を与えた場合におけるテスト用のバースト光信号のモニタ結果を示す図である。図１６において、横軸はバーストタイミングすなわちサンプリングタイミングＳ１からの経過時間であり、縦軸はＡＤＣ出力すなわちモニタ電圧Ｖｒｓｓｉのデジタル値である。
　図１７は、図１５に示すバースト光信号を与えた場合におけるテスト用のバースト光信号のモニタ結果を示す図である。図１７において、横軸はテスト用のバースト光信号の強度Ｐｏｗであり、縦軸はＡＤＣ差分すなわちＩＢＧにおけるＡ／Ｄコンバータの出力値と各バーストタイミングにおけるＡ／Ｄコンバータの出力値との差である。
　ここで、Ａ／Ｄコンバータの出力値は、ＩＢＧすなわちバースト光信号が無入力の状態において残留電流が最大となることから最大となり、バースト光信号の強度が大きくなるほど小さくなる。
　図１６を参照して、バーストタイミングが０．０ｕｓにおいては、略１００ｎｓ前のタイミングｔ１までシミュレーション回路が受けていたダミーのバースト光信号の影響でモニタ電圧Ｖｒｓｓｉがある程度のレベルを有しており、ＡＤＣ出力が７００となっている。その後、徐々にモニタ電圧Ｖｒｓｓｉが小さくなり、ＡＤＣ出力が大きくなる。
　そして、バーストタイミングが０．１ｕｓになるとテスト用のバースト光信号が入力され、当該バースト光信号の強度に応じた値にＡＤＣ出力が収束していく。ＡＤＣ出力は、－６ｄＢｍの強度に対応するＰｏｗ７が元も小さい値となり、－１０ｄＢｍ、－１４ｄＢｍ、－２０ｄＢｍ、－２４ｄＢｍ、－３０ｄＢｍおよび－３３ｄＢｍ、の強度にそれぞれ対応するＰｏｗ６、Ｐｏｗ５、Ｐｏｗ４、Ｐｏｗ３、Ｐｏｗ２およびＰｏｗ１がこの順番で大きくなっていく。
　図１６に示すように、バーストタイミングが０．４０ｕｓ、すなわち図１５に示すサンプリングタイミングＳ５でＡＤＣ出力が安定していることが分かる。
　図１７を参照して、ＴＧ１は、連続的な光信号を入力した場合を示しており、光強度とＡＤＣ差分とが線形関係にある。
　これに対して、バーストタイミングが０．０ｕｓ、０．１ｕｓ、０．２ｕｓおよび０．３ｕｓにそれぞれ対応するＴＧ９、ＴＧ８、ＴＧ７およびＴＧ６では、ダミーのバースト光信号の影響で光強度とＡＤＣ差分とが線形関係にない。
　そして、バーストタイミングが０．４ｕｓ、０．５ｕｓ、０．６ｕｓおよび１．０ｕｓにそれぞれ対応するＴＧ５、ＴＧ４、ＴＧ３およびＴＧ２において、光強度とＡＤＣ差分とがほぼ線形関係となっていることが分かる。
　以上より、バーストタイミングが０．４０ｕｓのタイミング、すなわちテスト用のバースト光信号の終了タイミングｔ１から５００ｎｓでモニタ電圧Ｖｒｓｓｉが安定していることが分かる。
　すなわち、ＩＥＥＥ８０２．３ａｖで規定されたバースト光信号の同期パターンの長さに対して、６００ｎｓで、モニタ電圧Ｖｒｓｓｉが強信号受信時の－２４ｄＢに安定する、という要求を十分に満たしている。
　図１８は、本発明の実施の形態に係る受光電流モニタ方法の手順を示すフローチャートである。
　図１８を参照して、まず、定電流Ｉｓをバイアス電圧供給／モニタ回路２２および受光素子５２に供給する（ステップＳ１）。
　そして、光信号が到着すると（ステップＳ２）、受光素子５２は、当該光信号の強度に応じた受光電流Ｉａｐｄを出力する（ステップＳ３）。
　ここで、カレントミラー回路２６により、受光電流Ｉａｐｄの上限は、定電流Ｉｓに制限される（ステップＳ４）。
　次に、バイアス／電流モニタ部１１において、定電流Ｉｓから受光電流Ｉａｐｄを差し引いた残留電流Ｉｒｓｓｉを生成する（ステップＳ５）。
　次に、受光素子５２の出力電流Ｉａｐｄの大きさを示すモニタ電圧Ｖｒｓｓｉを、残留電流Ｉｒｓｓｉを電圧に変換することにより生成する。より詳細には、残留電流Ｉｒｓｓｉを抵抗３０を通して流すことによりモニタ電圧Ｖｒｓｓｉを生成する（ステップＳ６）。
　また、参照電圧Ｖｒｅｆおよび残留電流Ｉｒｓｓｉからバイアス電圧Ｖａｐｄを生成し、受光素子５２に供給する。たとえば、図８に示すようにカレントミラー回路２６および定電流源２１を用いて電源電圧Ｖｃｃを基準に参照電圧Ｖｒｅｆを生成し、参照電圧Ｖｒｅｆに残留電流Ｉｒｓｓｉによって決定される電圧を加算してバイアス電圧Ｖｂｉａｓを決定する（ステップＳ７）。
　［変形例］
　図１９は、本発明の実施の形態に係る光受信器におけるバイアス／電流モニタ部の変形例の構成を示す図である。
　図１９を参照して、このバイアス／電流モニタ部１１は、図１０に示す回路と比べて、キャパシタＣ２を含まず、バイアス電圧供給／モニタ回路２２が、ＰＮＰトランジスタＱ１，Ｑ１１の代わりにＰチャネルＭＯＳトランジスタＭ１を含む。
　バイアス電圧供給／モニタ回路２２において、ＰチャネルＭＯＳトランジスタＭ１は、抵抗３４の第２端および定電流源２１の第１端に接続されたゲートと、抵抗３０の第１端およびキャパシタＣ４の第１端に接続されたドレインと、ＰＮＰトランジスタＱ６のコレクタ、キャパシタＣ２５の第１端および受光素子５２のカソードに接続されたソースとを有する。
　このバイアス／電流モニタ部１１において、図１０に示す回路と同様に、カレントミラー回路２６、バイアス電圧供給／モニタ回路２２、キャパシタ２５および受光素子５２の接続ノードＮｂｉａｓにカレントミラー回路２６から定電流Ｉｓが供給される。定電流Ｉｓから受光素子５２の出力電流Ｉａｐｄを差し引いた残留電流Ｉｒｓｓｉが抵抗３０を通して流れる。そして、抵抗３０によって残留電流Ｉｒｓｓｉがモニタ電圧Ｖｒｓｓｉに変換される。また、接続ノードＮｂｉａｓの電圧Ｖａｐｄがバイアス電圧として受光素子５２に供給される。
　なお、このバイアス／電流モニタ部１１では、定電流源２１を、たとえば図示しないＮチャネルＭＯＳトランジスタおよび差動増幅器によって実現することが可能である。
　その他の構成および動作は図１０に示す回路と同様であるため、ここでは詳細な説明を繰り返さない。
　図２０は、本発明の実施の形態に係る光受信器におけるバイアス／電流モニタ部の変形例の構成を示す図である。
　図２０を参照して、このバイアス／電流モニタ部１１は、差動増幅器４１と、抵抗３０，４２，４３と、キャパシタ４４と、定電流源Ｉ２１と、ＰＮＰトランジスタＱ２１とを含む。
　抵抗４２の第１端および抵抗４３の第１端は、電源電圧Ｖｃｃの供給される電源ノードに接続されている。差動増幅器４１は、抵抗４２の第２端に接続された反転入力端子と、抵抗４３の第２端および定電流源Ｉ２１の第１端に接続された非反転入力端子と、出力端子とを有する。ＰＮＰトランジスタＱ２１は、抵抗４２の第２端および差動増幅器４１の反転入力端子に接続されたエミッタと、抵抗３０の第１端およびキャパシタ４４の第１端に接続されたコレクタと、差動増幅器４１の出力端子に接続されたベースとを有する。キャパシタ２５の第１端および受光素子５２のカソードが、抵抗４２の第２端、差動増幅器４１の反転入力端子およびＰＮＰトランジスタＱ２１のエミッタに接続されている。キャパシタ２５の第２端、抵抗３０の第２端、キャパシタ４４の第２端、定電流源Ｉ２１の第２端が、接地電圧の供給される接地ノードに接続されている。差動増幅器４１の正側電源端子が電源電圧Ｖｃｃの供給される電源ノードに接続され、負側電源端子が接地ノードに接続されている。
　この回路では、定電流源Ｉ２１によって抵抗４３の第２端の電圧Ｖｂが一定レベルとなる。そして、差動増幅器４１は、この電圧Ｖｂを非反転入力端子において受けて、反転入力端子の電圧が電圧Ｖｂと等しくなるように、ＰＮＰトランジスタＱ２１のベースへ電流を出力する。
　これにより、抵抗４２、差動増幅器４１、ＰＮＰトランジスタＱ２１、キャパシタ２５および受光素子５２の接続ノードＮｂｉａｓすなわち受光素子５２のカソードの電位の、受光素子５２の出力電流Ｉａｐｄの大小に応じた変動が抑制される。すなわち、受光素子５２に供給されるバイアス電圧Ｖｂｉａｓが一定に保たれる。
　接続ノードＮｂｉａｓの電圧が一定に保たれることにより、抵抗４２を通して流れる電流が一定となり、接続ノードＮｂｉａｓへ定電流Ｉｓが流れ、定電流Ｉｓから受光素子５２の出力電流Ｉａｐｄを差し引いた残留電流Ｉｒｓｓｉが抵抗３０を通して流れる。そして、抵抗３０によって残留電流Ｉｒｓｓｉがモニタ電圧Ｖｒｓｓｉに変換される。
　すなわち、図２０に示す回路では、差動増幅器４１と、抵抗４２，４３と、定電流源Ｉ２１と、ＰＮＰトランジスタＱ２１とが電位変動抑制回路２３および定電流源２１に相当する。また、差動増幅器４１と、抵抗３０，４２，４３と、キャパシタ４４と、定電流源Ｉ２１と、ＰＮＰトランジスタＱ２１とがバイアス電圧供給／モニタ回路２２に相当する。
　次に、本願発明者による図２０に示す回路を備えた光受信器１０１の動作の検証内容を詳細に説明する。
　なお、以下のシミュレーションでは、図１０に示す回路と同様に、キャパシタ２５の容量値を１０００ｐＦに設定した。
　図２１は、図２０に示すシミュレーション回路におけるバイアス電圧の特性を示す図である。図２１において、横軸は時間であり、縦軸は受光素子５２に供給されるバイアス電圧である電圧Ｖａｐｄである。
　図２１を参照して、出力電流Ｉａｐｄを４ｕＡ、１０ｕＡおよび１００ｕＡの各々に設定した場合における電圧Ｖａｐｄ（グラフＶ１～Ｖ３）は、約２９．９４ボルトの電源電圧Ｖｃｃに対して２９．５４ボルトとほぼ一定になっており、受光素子５２の出力電流Ｉａｐｄの大小に関わらず、バイアス電圧Ｖａｐｄが一定に保たれていることが分かる。
　図２２は、図２０に示すシミュレーション回路における過渡応答を示す図である。図２２において、横軸は時間であり、縦軸は（定電流Ｉｓ－残留電流Ｉｒｓｓｉ）である。
　図２２を参照して、図１２に示す場合と同様に、０秒において受光素子５２の出力電流Ｉａｐｄを１ｍＡ（ミリアンペア）に設定し、１．０ｕｓ秒において出力電流Ｉａｐｄを４ｕＡ（グラフＩ１１）、１０ｕＡ（グラフＩ１２）および１００ｕＡ（グラフＩ１３）にそれぞれ設定し、２．０ｕｓ秒において出力電流Ｉａｐｄをゼロアンペアに設定する。この１ｍＡの出力電流Ｉａｐｄが－６ｄＢｍの高強度のバースト光信号の受光強度に相当し、ゼロアンペアの出力電流Ｉａｐｄがバースト光信号の間隔であるＩＢＧ（Inter　Burst　Gap）に相当する。
　この場合、（定電流Ｉｓ－残留電流Ｉｒｓｓｉ）は、出力電流Ｉａｐｄの値を変更してから２８０ｎｓ（ナノ秒）経過後にほぼ安定している。
　すなわち、図２０に示す回路を備えた光受信器１０１においても、ＩＢＧが０．２ｕｓと規定された１０Ｇ－ＥＰＯＮにおいて、十分な速度のバースト応答が得られていることが分かる。
　ところで、ポイント・ツー・マルチポイントの通信システムにおける局側装置は、複数のＯＮＵから送信される時分割多重されたレベルの異なるバースト光信号を受信する必要がある。
　当該バースト光信号の受光強度をモニタする場合、少なくともバースト光信号の終端までにモニタ用アナログ電圧を安定させる必要がある。
　ＩＥＥＥ８０２．３ａｖで規定される１０Ｇ－ＥＰＯＮの局側装置における光受信器のモニタ機能に対する要求は、バースト光信号の先頭の同期パターンの長さ１．２ｕｓ以内にモニタを行なうこと、である。
　前述のように、同期パターンの長さ以内の６００ｎｓで上り光信号の受光レベルをモニタすることを目標とした場合、モニタ機能の時定数は１００ｎｓ程度となる。
　しかしながら、受光素子へのバイアス電圧供給ノードにノイズ除去用のバイパスコンデンサが接続される条件下で、特許文献１、特許文献２および非特許文献１に記載のＲＳＳＩ回路では、このような応答速度を確保しながら高精度なモニタを実現することは困難である。
　これに対して、本発明の実施の形態に係る光受信器では、バイアス電圧供給／モニタ回路２２は、受光素子５２にバイアス電圧Ｖｂｉａｓを供給し、かつ受光素子５２の出力電流Ｉａｐｄの大きさを示すモニタ電圧Ｖｒｓｓｉを生成する。バイアス電圧供給／モニタ回路２２には、定電流源２１の出力電流Ｉｓから受光素子５２の出力電流Ｉａｐｄを差し引いた残留電流Ｉｒｓｓｉが供給される。そして、バイアス電圧供給／モニタ回路２２は、残留電流Ｉｒｓｓｉをモニタ電圧Ｖｒｓｓｉに変換する。
　このように、残留電流をモニタ用の電流として用いる構成により、受光素子５２の受光強度が小さく受光素子５２の出力電流が小さい場合でも、モニタ用の電流値は大幅には小さくならない。このため、モニタ回路における電圧変換用の抵抗のばらつき等によるモニタ電圧のばらつきが小さくなる。これにより、受光素子５２の出力電流が小さい場合でも、モニタ精度が劣化することを防ぐことができる。
　したがって、本発明の実施の形態に係る光受信器では、受光素子の出力電流を良好に測定することができる。
　また、残留電流をモニタ用の電流として用いる構成により、受光素子５２の出力電流はモニタ回路におけるモニタ電流に影響されないことから、光信号を電気信号に変換する主信号回路を良好に動作させることができる。
　また、本発明の実施の形態に係る光受信器では、バイアス電圧供給／モニタ回路２２は、定電流源２１および受光素子５２と電気的に接続された第１導通電極と、第２導通電極と、参照電圧Ｖｒｅｆを受ける制御電極とを有するトランジスタを含む。
　このように、バイアス電圧供給／モニタ回路２２においてトランジスタを用いる構成により、受光素子５２の受光強度が小さい場合において残留電流がほぼ定電流源の出力電流となり、受光素子５２および当該トランジスタの接続ノードから当該トランジスタへの入力抵抗が一定となる。このため、受光素子５２の受光強度が小さい場合において受光素子５２へのバイアス電圧が安定し、モニタ精度を高めることができる。また、バイアス電圧供給／モニタ回路２２の入力抵抗を小さくすることができるため、回路の時定数が小さくなり、モニタ回路の応答性を高めることができる。
　また、本発明の実施の形態に係る光受信器では、バイアス電圧供給／モニタ回路２２における上記トランジスタの第１導通電極への入力抵抗は、上記第１導通電極および上記第２導通電極間を流れる電流が大きくなるほど、小さくなる。
　このような構成により、受光素子５２の受光強度が小さい場合において受光素子５２および上記トランジスタの接続ノードから上記トランジスタへの入力抵抗が小さくなる。これにより、回路の時定数が小さくなり、モニタ回路の応答性を高めることができる。また、定電流源の出力電流値を調整することで、上記入力抵抗の値を容易に制御することが可能となる。
　また、本発明の実施の形態に係る光受信器では、バイアス電圧供給／モニタ回路２２における上記トランジスタは、第１導通電極としてのエミッタと、第２導通電極としてのコレクタと、制御電極としてのベースとを有するＰＮＰトランジスタ３１である。
　このように、ＰＮＰトランジスタを用いる構成により、モニタ電圧をたとえばグランド基準の低電圧とすることができるため、レベルシフトを行なうための耐圧の大きい部品等を不要とすることができる。
　また、本発明の実施の形態に係る光受信器では、電位変動抑制回路２３は、定電流源２１、受光素子５２およびバイアス電圧供給／モニタ回路２２の接続ノードＮｂｉａｓの電位の、受光素子５２の出力電流Ｉａｐｄの大小に応じた変動を抑制する。そして、接続ノードＮｂｉａｓの電圧が、バイアス電圧Ｖｂｉａｓとして受光素子５２に供給される。
　このような構成により、受光素子５２の受光強度の大小に関わらず受光素子５２へのバイアス電圧が安定し、モニタ精度を高めることができる。
　また、本発明の実施の形態に係る光受信器では、カレントミラー回路２６は、定電流源２１の出力電流Ｉｓに対応するミラー電流を出力する。定電流源２１は、カレントミラー回路２６の参照電流出力側と電気的に接続されている。そして、バイアス電圧供給／モニタ回路２２には、カレントミラー回路２６のミラー電流から受光素子５２の出力電流Ｉａｐｄを差し引いた残留電流Ｉｒｓｓｉが供給される。
　このような構成により、受光素子５２の受光強度が大きいことにより定電流源の出力電流値を超えるような状況において、受光素子５２の出力電流を減少させることができるため、受光素子５２の過電流破壊を防ぐことができる。
　また、本発明の実施の形態に係る光受信器では、バイアス電圧供給／モニタ回路２２は、定電流源２１およびカレントミラー回路２６の接続ノードの電圧からバイアス電圧Ｖｂｉａｓを生成する。
　このような構成により、バイアス電圧を供給するための電圧源を別途設ける必要がなくなり、回路構成を簡易化できる。
　また、本発明の実施の形態に係る光受信器では、キャパシタ２５は、定電流源２１、受光素子５２のカソードおよびバイアス電圧供給／モニタ回路２２の接続ノードＮｂｉａｓと、固定電圧の供給される固定電圧ノードとの間に接続されている。受光素子５２のアノードは、受光素子５２の出力電流Ｉａｐｄに基づいて、光信号を電気信号に変換した受信信号を生成する受信信号生成部２８と電気的に接続されている。
　このような構成により、受光素子５２のバイアス電圧供給経路における高周波ノイズを除去し、光信号から電気信号への変換および光信号のモニタを良好に行なうことができる。
　また、本発明の実施の形態に係る光受信器では、サンプルホールド部２７は、受光素子５２の出力電流Ｉａｐｄを測定すべきタイミングを示すタイミング情報に従い、モニタ電圧Ｖｒｓｓｉを保持するとともに出力する。
　このような構成により、サンプルホールド部２７より後段の回路の動作を低速化することができるため、高精度な部品を使用することができる。たとえば、後段のＡ／Ｄコンバータの低速動作を可能とすることにより、Ａ／Ｄコンバータとして高速動作を満足する部品を使用する必要がなくなり、部品選択を容易化できる。
　また、本発明の実施の形態に係る光受信器は、宅側装置４０１Ａ，４０１Ｂ，４０１Ｃ，４０１Ｄと、宅側装置４０１Ａ，４０１Ｂ，４０１Ｃ，４０１Ｄと共通の光通信回線を介して光信号を送受信するための局側装置４０２とを備え、宅側装置４０１Ａ，４０１Ｂ，４０１Ｃ，４０１Ｄから局側装置４０２への光信号が時分割多重されるＰＯＮシステム５０１における局側装置４０２に設けられる。
　このような受動的光ネットワークにおいて光受信器を用いることにより、各宅側装置から強度の異なるバースト光信号を連続して受信しても、受光素子５２の出力電流を高速かつ高精度に検出することができる。
　また、本発明の実施の形態に係る光受信器では、時定数τが、以下の式（Ｂ１）を満足するように設定される。
ｅｘｐ（－ｔ／τ）＜１／Ｒ・・・（Ｂ１）
　但し、ｔはモニタ電圧Ｖｒｓｓｉが安定するまでの最大許容時間であり、Ｒはバースト光信号の強弱比である。
　このような構成により、受光素子５２の出力電流を電圧に変換する回路の時定数を十分短くすることができるため、受光素子５２の出力電流を良好に測定することができる。
　また、本発明の実施の形態に係る光受信器では、時定数τが、以下の式を満足するように設定される。
１－ｅｘｐ（－ｋ／τ）＜ｅｒｒ・・・（Ｃ１）
ｅｘｐ（－ｔ／τ）＜（１＋ｅｒｒ）／Ｒ・・・（Ｃ２）
　但し、ｋはバースト光信号のプリアンブル部において同一論理レベルが連続する最長時間であり、ｅｒｒは最大許容誤差であり、ｔはモニタ電圧Ｖｒｓｓｉが安定するまでの最大許容時間であり、Ｒはバースト光信号の強弱比である。
　このような構成により、受光素子の出力電流を電圧に変換する回路の時定数を十分短くすることができるため、受光素子の出力電流を良好に測定することができる。また、時定数の最小値および許容誤差を考慮した適切な値の時定数を設定することができる。
　また、本発明の実施の形態に係る光受信器では、式（Ｂ１）、式（Ｃ１）および式（Ｃ２）において、ｔは６００ナノ秒であり、Ｒは２５０である。
　このような構成により、ＧＥ－ＰＯＮおよび１０Ｇ－ＥＰＯＮが同一システムにおいて共存する通信システムにおいて、受光素子５２の出力電流を電圧に変換する回路の時定数を十分短く設定することができる。よって、上り光信号の受光強度を良好に測定することができる。
　上記実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記説明ではなく請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１１　バイアス／電流モニタ部、２１　定電流源、２２　バイアス電圧供給／モニタ回路、２３　電位変動抑制回路、２６　カレントミラー回路、２７　サンプルホールド部、３０，３４，４２，４３　抵抗、３１　トランジスタ、３２，３３　ＰＮＰトランジスタ、４１　差動増幅器、５０　合分波部、５１　レンズ、５２　受光素子、５３　前置増幅器、５４　後置増幅器、５５　帰還抵抗、５６　発光素子、５７　レンズ、５８　光送信器、５９　クロック／データ再生部、１０１　光受信器、３０１　光モジュール、３０２　ＰＯＮ受信部、３０３　ＰＯＮ送信部、３０４　通信制御部、３０５　上位ネットワーク受信部、３０６　上位ネットワーク送信部、４０１Ａ，４０１Ｂ，４０１Ｃ，４０１Ｄ　宅側装置、４０２　局側装置、５０１　ＰＯＮシステム、Ｃ２，Ｃ４　キャパシタ、Ｑ１，Ｑ６～Ｑ９，Ｑ１１，Ｑ２１　ＰＮＰトランジスタ、Ｉ２１　定電流源、Ｍ１　ＰチャネルＭＯＳトランジスタ、ＯＰＴＦ　光ファイバ、ＳＰ１，ＳＰ２　スプリッタ、Ｔ１～Ｔ４　端子。

Claims (14)

  1. 　光信号を受信するための受光素子と、
    　前記受光素子にバイアス電圧を供給し、かつ前記受光素子の出力電流の大きさを示すモニタ電圧を生成するためのバイアス電圧供給／モニタ回路と、
    　定電流源とを備え、
    　前記バイアス電圧供給／モニタ回路には、前記定電流源の出力電流から前記受光素子の出力電流を差し引いた残留電流が供給され、
    　前記バイアス電圧供給／モニタ回路は、前記残留電流を前記モニタ電圧に変換する、光受信器。
  2. 　前記バイアス電圧供給／モニタ回路は、
    　前記定電流源および前記受光素子と電気的に接続された第１導通電極と、第２導通電極と、参照電圧を受ける制御電極とを有するトランジスタを含む、請求項１に記載の光受信器。
  3. 　前記トランジスタの前記第１導通電極への入力抵抗は、前記第１導通電極および前記第２導通電極間を流れる電流が大きくなるほど、小さくなる、請求項２に記載の光受信器。
  4. 　前記トランジスタは、前記第１導通電極としてのエミッタと、前記第２導通電極としてのコレクタと、前記制御電極としてのベースとを有するＰＮＰトランジスタである、請求項３に記載の光受信器。
  5. 　前記バイアス電圧供給／モニタ回路は、
    　前記定電流源、前記受光素子および前記バイアス電圧供給／モニタ回路の接続ノードの電位の、前記受光素子の出力電流の大小に応じた変動を抑制するための電位変動抑制回路を含み、
    　前記接続ノードの電圧が、前記バイアス電圧として前記受光素子に供給される、請求項１から請求項４のいずれか１項に記載の光受信器。
  6. 　前記光受信器は、さらに、
    　前記定電流源の出力電流に対応するミラー電流を出力するためのカレントミラー回路を備え、
    　前記定電流源は、前記カレントミラー回路の参照電流出力側と電気的に接続されており、
    　前記バイアス電圧供給／モニタ回路には、前記カレントミラー回路のミラー電流から前記受光素子の出力電流を差し引いた残留電流が供給される、請求項１から請求項５のいずれか１項に記載の光受信器。
  7. 　前記バイアス電圧供給／モニタ回路は、前記定電流源および前記カレントミラー回路の接続ノードの電圧から前記バイアス電圧を生成する、請求項６に記載の光受信器。
  8. 　前記光受信器は、さらに、
    　前記定電流源、前記受光素子の第１端および前記バイアス電圧供給／モニタ回路の接続ノードと、固定電圧の供給される固定電圧ノードとの間に接続されたキャパシタを備え、
    　前記受光素子の第２端は、前記受光素子の出力電流に基づいて、前記光信号を電気信号に変換した受信信号を生成するための受信信号生成部と電気的に接続される、請求項１から請求項７のいずれか１項に記載の光受信器。
  9. 　前記光受信器は、さらに、
    　前記受光素子の出力電流を測定すべきタイミングを示すタイミング情報に従い、前記モニタ電圧を保持するとともに出力するためのサンプルホールド部とを備える、請求項１から請求項８のいずれか１項に記載の光受信器。
  10. 　前記光受信器は、
    　複数の宅側装置と、各前記宅側装置と共通の光通信回線を介して光信号を送受信するための局側装置とを備え、前記各宅側装置から前記局側装置への前記光信号が時分割多重される通信システムにおける前記局側装置に設けられる、請求項１から請求項９のいずれか１項に記載の光受信器。
  11. 　前記受光素子はバースト光信号を受信し、
    　前記光受信器の時定数τが、以下の式を満足するように設定される、請求項１から請求項１０のいずれか１項に記載の光受信器。
    ｅｘｐ（－ｔ／τ）＜１／Ｒ
    　但し、ｔは前記モニタ電圧が安定するまでの最大許容時間であり、Ｒは前記バースト光信号の強弱比である。
  12. 　前記受光素子はバースト光信号を受信し、
    　前記光受信器の時定数τが、以下の式を満足するように設定される、請求項１から請求項１１のいずれか１項に記載の光受信器。
    １－ｅｘｐ（－ｋ／τ）＜ｅｒｒ
    ｅｘｐ（－ｔ／τ）＜（１＋ｅｒｒ）／Ｒ
    　但し、ｋは前記バースト光信号のプリアンブル部において同一論理レベルが連続する最長時間であり、ｅｒｒは最大許容誤差であり、ｔは前記モニタ電圧が安定するまでの最大許容時間であり、Ｒは前記バースト光信号の強弱比である。
  13. 　ｔは６００ナノ秒であり、Ｒは２５０である、請求項１１または請求項１２に記載の光受信器。
  14. 　光信号を受信するための受光素子を備える光受信器における受光電流モニタ方法であって、
    　定電流源の出力電流から前記受光素子の出力電流を差し引いた残留電流を生成するステップと、
    　前記受光素子の出力電流の大きさを示すモニタ電圧を、前記残留電流を電圧に変換することにより生成するステップとを含む、受光電流モニタ方法。
PCT/JP2013/068429 2012-07-10 2013-07-04 光受信器および受光電流モニタ方法 WO2014010515A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/362,300 US9638725B2 (en) 2012-07-10 2013-07-04 Optical receiver and light reception current monitoring method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-154563 2012-07-10
JP2012154563A JP5915426B2 (ja) 2012-07-10 2012-07-10 光受信器および受光電流モニタ方法

Publications (1)

Publication Number Publication Date
WO2014010515A1 true WO2014010515A1 (ja) 2014-01-16

Family

ID=49915972

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/068429 WO2014010515A1 (ja) 2012-07-10 2013-07-04 光受信器および受光電流モニタ方法

Country Status (3)

Country Link
US (1) US9638725B2 (ja)
JP (1) JP5915426B2 (ja)
WO (1) WO2014010515A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108918943A (zh) * 2018-04-16 2018-11-30 北京四方继保自动化股份有限公司 一种高压直流输电用光学直流电流测量装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016012856A (ja) * 2014-06-30 2016-01-21 日立金属株式会社 光受信回路、光トランシーバ、および受信出力波形のクロスポイント制御方法
KR20170098839A (ko) * 2014-12-29 2017-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 가지는 표시 장치
US9960844B1 (en) * 2017-03-30 2018-05-01 Xilinx, Inc. Electrically testing an optical receiver
JP2022186480A (ja) * 2021-06-04 2022-12-15 ソニーセミコンダクタソリューションズ株式会社 撮像装置、電子機器、および撮像方法
JP2023008550A (ja) * 2021-07-06 2023-01-19 住友電気工業株式会社 受信回路
KR102681461B1 (ko) * 2023-04-28 2024-07-05 주식회사 리얼게인 광통신 시스템에서 광송수기의 광출력 주기적 진단 장치 및 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004032003A (ja) * 2002-06-21 2004-01-29 Matsushita Electric Ind Co Ltd 増幅器
JP2005121367A (ja) * 2003-09-11 2005-05-12 Olympus Corp 光電流検出回路及びその光電流検出回路を用いた光電流検出装置並びに光学式エンコーダ
JP2007005901A (ja) * 2005-06-21 2007-01-11 Nec Electronics Corp 受光回路および受光回路を備える半導体集積回路装置
JP2009232380A (ja) * 2008-03-25 2009-10-08 Nec Corp 受光パワーモニタ回路、光トランシーバ、光モジュール、光受信器、増幅回路、及び集積回路
JP2010212900A (ja) * 2009-03-09 2010-09-24 Nec Corp 受光パワーモニタ回路、受信器、トランシーバ、受光パワーモニタ回路の制御方法、及びプログラム

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563731A (en) * 1995-02-22 1996-10-08 Nec Corporation Monitor control signal receiving apparatus for optical fiber amplifier
JP3429165B2 (ja) * 1997-08-28 2003-07-22 富士通株式会社 光学的記憶装置
JP2003008138A (ja) * 2001-06-13 2003-01-10 Motorola Inc レーザーダイオード制御装置
US7332702B2 (en) * 2002-08-05 2008-02-19 Sumitomo Electric Industries, Ltd. Optical receiver and a method for manufacturing the same
JP4397841B2 (ja) * 2005-03-18 2010-01-13 シャープ株式会社 受光アンプ回路およびそれを備えた光ピックアップ装置
JP4683976B2 (ja) * 2005-03-31 2011-05-18 富士通株式会社 光スイッチ装置および光スイッチングシステム
US7599631B2 (en) * 2005-05-06 2009-10-06 Yi Heqing Burst optical receiver with AC coupling and integrator feedback network
JP4308812B2 (ja) * 2005-10-28 2009-08-05 日本テキサス・インスツルメンツ株式会社 発光素子駆動装置
US7417718B2 (en) * 2005-10-28 2008-08-26 Sharp Kabushiki Kaisha Optical distance measuring apparatus
JP4540643B2 (ja) * 2006-07-14 2010-09-08 日本テキサス・インスツルメンツ株式会社 発光素子駆動装置
US7414234B1 (en) 2007-02-02 2008-08-19 Alcatel Lucent Measurement of burst mode optical power over multiple bursts
JP5047653B2 (ja) * 2007-03-13 2012-10-10 三菱電機株式会社 半導体装置
JP4983391B2 (ja) * 2007-05-17 2012-07-25 株式会社日立製作所 光モジュール及びその製造方法
US8658958B2 (en) * 2009-04-06 2014-02-25 Himax Display, Inc. Light sensing circuit having programmable current source and method thereof
JP5374234B2 (ja) 2009-05-22 2013-12-25 株式会社フジクラ モニタ回路、モニタ信号の出力方法、及び、光受信器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004032003A (ja) * 2002-06-21 2004-01-29 Matsushita Electric Ind Co Ltd 増幅器
JP2005121367A (ja) * 2003-09-11 2005-05-12 Olympus Corp 光電流検出回路及びその光電流検出回路を用いた光電流検出装置並びに光学式エンコーダ
JP2007005901A (ja) * 2005-06-21 2007-01-11 Nec Electronics Corp 受光回路および受光回路を備える半導体集積回路装置
JP2009232380A (ja) * 2008-03-25 2009-10-08 Nec Corp 受光パワーモニタ回路、光トランシーバ、光モジュール、光受信器、増幅回路、及び集積回路
JP2010212900A (ja) * 2009-03-09 2010-09-24 Nec Corp 受光パワーモニタ回路、受信器、トランシーバ、受光パワーモニタ回路の制御方法、及びプログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108918943A (zh) * 2018-04-16 2018-11-30 北京四方继保自动化股份有限公司 一种高压直流输电用光学直流电流测量装置

Also Published As

Publication number Publication date
US9638725B2 (en) 2017-05-02
US20140333285A1 (en) 2014-11-13
JP2014017709A (ja) 2014-01-30
JP5915426B2 (ja) 2016-05-11

Similar Documents

Publication Publication Date Title
JP5915426B2 (ja) 光受信器および受光電流モニタ方法
JP4624318B2 (ja) バーストモード光パワー測定を容易にする方法およびシステム
US9025970B2 (en) Optical signal cutoff detection circuit and optical receiver
US8306437B2 (en) Optical receiver
US9525480B2 (en) Optical communication module, optical network unit, and method of controlling light-emitting element
US20140016949A1 (en) Optical signal detection circuit and optical receiver
JP6315950B2 (ja) 光パワーモニタ用回路、光モジュール、局側装置、光パワーモニタ方法及びプログラム
US8050573B2 (en) Optical burst receiver and method
CN106851443B (zh) Olt收发一体芯片
Nakamura et al. 1.25-Gb/s burst-mode receiver ICs with quick response for PON systems
US8483580B2 (en) Method and apparatus for adjusting the gain of an amplifier of an optical receiver module based on link bit error rate (BER) measurements
JP5864025B2 (ja) バースト光受信器、バースト光受信器のａｐｄのバイアス電圧制御方法
US9954622B2 (en) Trans-impedance amplifier and optical receiver including the same
KR20190096402A (ko) 선형 버스트 모드 트랜스임피던스 증폭기에서의 폐루프 자동 이득 제어
Ossieur et al. A 10 Gb/s Linear Burst-Mode Receiver in 0.25$\mu $ m SiGe: C BiCMOS
JP5657148B2 (ja) 光受信器、局側光終端装置および受光レベルモニタ方法
US9774304B2 (en) Trans-impedance amplifier arrangement and control module
US20050040892A1 (en) Transimpedance amplifier with receive signal strength indicator
JP2009044228A (ja) 光受信回路
JP5475525B2 (ja) 利得可変増幅器および光受信器
JP6075547B2 (ja) 光パワーモニタ用回路、光モジュール、局側装置及び光パワーモニタ方法
JP2012249051A (ja) 光受信器および受光電流モニタ方法
US12143111B2 (en) Fast signal response circuit with hysteresis control
US20230412156A1 (en) Fast signal response circuit with hysteresis control
Qiu et al. A burst-mode laser transmitter with fast digital power control for a 155 Mb/s upstream PON

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13817395

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14362300

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13817395

Country of ref document: EP

Kind code of ref document: A1