JP2023008550A - 受信回路 - Google Patents

受信回路 Download PDF

Info

Publication number
JP2023008550A
JP2023008550A JP2021112203A JP2021112203A JP2023008550A JP 2023008550 A JP2023008550 A JP 2023008550A JP 2021112203 A JP2021112203 A JP 2021112203A JP 2021112203 A JP2021112203 A JP 2021112203A JP 2023008550 A JP2023008550 A JP 2023008550A
Authority
JP
Japan
Prior art keywords
circuit
transistor
voltage
resistance element
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021112203A
Other languages
English (en)
Inventor
誠司 熊谷
Seiji Kumagai
良之 杉本
Yoshiyuki Sugimoto
啓二 田中
Keiji Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2021112203A priority Critical patent/JP2023008550A/ja
Priority to US17/852,736 priority patent/US12068788B2/en
Publication of JP2023008550A publication Critical patent/JP2023008550A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/66—Non-coherent receivers, e.g. using direct detection
    • H04B10/69—Electrical arrangements in the receiver
    • H04B10/693—Arrangements for optimizing the preamplifier in the receiver
    • H04B10/6931—Automatic gain control of the preamplifier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/66—Non-coherent receivers, e.g. using direct detection
    • H04B10/69—Electrical arrangements in the receiver
    • H04B10/697—Arrangements for reducing noise and distortion
    • H04B10/6973—Arrangements for reducing noise and distortion using noise matching networks

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Optical Communication System (AREA)

Abstract

【課題】入力する光信号の広いダイナミックレンジにおいて、利得の周波数特性を安定化すること。【解決手段】受信回路１０は、光電流Ｉｐｄからバイパス電流Ｉａｇｃ１，Ｉａｇｃ２を引き抜くバイパス回路１３と、電流信号Ｉｉｎを電圧信号Ｖｏｕｔに変換するトランスインピーダンスアンプ１２と、光電流Ｉｐｄを受ける入力端子Ｔｉｎに電気的に接続される端子１１ａとトランスインピーダンスアンプ１２の入力ノード１２ａに電気的に接続される端子１１ｂとを有するインダクタ１１と、を備え、バイパス回路１３は、バイアス電源３４と、端子１１ａとバイアス電源３４との間に電気的に接続されるトランジスタ３１と、端子１１ｂとバイアス電源３４との間に電気的に接続されるトランジスタ３２と、抵抗素子３５とキャパシタ３６とが並列に接続された並列回路３３と、を備え、並列回路３３は、トランジスタ３１と直列に接続される。【選択図】図１

Description

本開示は、受信回路に関する。
光通信システムの高速化及び大容量化に伴い、長距離伝送ではデジタルコヒーレント光伝送方式が用いられている。デジタルコヒーレント光伝送方式では、光受信器によって光信号から変換されたアナログ電気信号を高速のＡ／Ｄコンバータでデジタル電気信号に変換した後、デジタル信号処理を施すことによって、光信号の光ファイバによる伝送で発生した各種の歪が補償される。光受信器には光信号の広い入力パワー範囲においてアナログ電気信号への変換及び増幅での線形性が求められる。
特開２０２０－７７９５６号公報
特許文献１に記載の光受信回路では、広いダイナミックレンジでの線形増幅動作を実現するために、トランスインピーダンスアンプの入力に可変抵抗素子が設けられている。本技術分野では、入力する光信号の広いダイナミックレンジにおいて、利得の周波数特性を安定化することが望まれている。
本開示では、入力する光信号の広いダイナミックレンジにおいて、利得の周波数特性を安定化可能な受信回路が説明される。
本開示の一側面に係る受信回路は、光信号に応じて受光素子によって生成された入力電流信号に応じて電圧信号を生成する回路である。この受信回路は、入力電流信号を受ける入力端子と、入力電流信号からバイパス電流を引き抜くバイパス回路と、入力ノードを有し、入力ノードに入力される電流信号を電圧信号に変換するトランスインピーダンスアンプと、入力端子に電気的に接続される第１端と入力ノードに電気的に接続される第２端とを有するインダクタと、を備える。バイパス回路は、バイアス電圧を供給するバイアス電源と、第１端とバイアス電源との間に電気的に接続される第１可変抵抗素子と、第２端とバイアス電源との間に電気的に接続される第２可変抵抗素子と、抵抗素子とキャパシタとが並列に接続された並列回路と、を備える。並列回路は、第１可変抵抗素子又は第２可変抵抗素子と直列に接続される。
本開示によれば、入力する光信号の広いダイナミックレンジにおいて、利得の周波数特性を安定化することができる。
図１は、一実施形態に係る受信回路を含む光受信装置の構成を概略的に示す図である。 図２は、比較例の受信回路を含む光受信装置の構成を概略的に示す図である。 図３は、図２に示される光受信装置における利得の周波数特性を示す図である。 図４は、図１に示される光受信装置における利得の周波数特性を示す図である。 図５は、図３及び図４に示される周波数特性におけるピーキングを示す図である。 図６は、図２に示される受信回路の動作原理を説明するための図である。 図７は、図１に示される受信回路の動作原理を説明するための図である。 図８は、並列回路の抵抗値及び容量値の決定方法を説明するための図である。 図９は、変形例に係る受信回路を含む光受信装置の構成を概略的に示す図である。 図１０は、図９に示される光受信装置における利得の周波数特性を説明するための図である。 図１１は、別の変形例に係る受信回路を含む光受信装置の構成を概略的に示す図である。 図１２は、更に別の変形例に係る受信回路を含む光受信装置の構成を概略的に示す図である。 図１３は、更に別の変形例に係る受信回路を含む光受信装置の構成を概略的に示す図である。
［本開示の実施形態の説明］
最初に本開示の実施形態の内容を列記して説明する。
本開示の一側面に係る受信回路は、光信号に応じて受光素子によって生成された入力電流信号に応じて電圧信号を生成する回路である。この受信回路は、入力電流信号を受ける入力端子と、入力電流信号からバイパス電流を引き抜くバイパス回路と、入力ノードを有し、入力ノードに入力される電流信号を電圧信号に変換するトランスインピーダンスアンプと、入力端子に電気的に接続される第１端と入力ノードに電気的に接続される第２端とを有するインダクタと、を備える。バイパス回路は、バイアス電圧を供給するバイアス電源と、第１端とバイアス電源との間に電気的に接続される第１可変抵抗素子と、第２端とバイアス電源との間に電気的に接続される第２可変抵抗素子と、抵抗素子とキャパシタとが並列に接続された並列回路と、を備える。並列回路は、第１可変抵抗素子又は第２可変抵抗素子と直列に接続される。
この受信回路では、インダクタの第１端とバイアス電源との間に第１可変抵抗素子が電気的に接続され、インダクタの第２端とバイアス電源との間に第２可変抵抗素子が電気的に接続されている。さらに、抵抗素子とキャパシタとが並列に接続された並列回路が、第１可変抵抗素子又は第２可変抵抗素子と直列に接続されている。第１可変抵抗素子及び第２可変抵抗素子のうち、並列回路と直列に接続されている一方の可変抵抗素子をオフ状態とし、並列回路と直列に接続されていない他方の可変抵抗素子をオン状態とした場合には、利得の周波数特性は、所定の周波数においてピークを有する。並列回路のインピーダンスは、低周波では抵抗素子の抵抗値によって決定され、高周波ではキャパシタの容量値によって低下するので、一方の可変抵抗素子をオン状態とし、他方の可変抵抗素子をオフ状態とした場合の利得の周波数特性は、低周波では利得が低下せず、高周波では利得の低下量が大きくなる特性を示す。第１可変抵抗素子及び第２可変抵抗素子をオン状態とする低利得状態における周波数特性は、一方の可変抵抗素子をオン状態とし、他方の可変抵抗素子をオフ状態とした場合の利得の周波数特性と、一方の可変抵抗素子をオフ状態とし、他方の可変抵抗素子をオン状態とした場合の利得の周波数特性と、を足し合わせたような特性を示す。したがって、低利得状態において、低周波での利得の低下が抑制され、高周波での利得の低下が維持される。その結果、低利得状態におけるピーキングを抑制することができ、入力する光信号の広いダイナミックレンジにおいて、利得の周波数特性を安定化することが可能となる。
並列回路は、第１可変抵抗素子と直列に接続されてもよい。並列回路を有しないバイパス回路を含む受信回路において、第１可変抵抗素子をオン状態とし、第２可変抵抗素子をオフ状態とした場合の周波数特性のピーキングよりも、第１可変抵抗素子をオフ状態とし、第２可変抵抗素子をオン状態とした場合の周波数特性のピーキングが大きくなることがある。このような周波数特性を有する受信回路に対して、第２可変抵抗素子と直列に並列回路を接続してピーキングを抑えようとすると、並列回路による周波数特性の補償が過剰となり、周波数特性の平坦性が低下するおそれがある。一方、第１可変抵抗素子と直列に並列回路を接続してピーキングを抑えることにより、並列回路による周波数特性の補償が過剰となることを抑制できるので、周波数特性の平坦性を向上させることが可能となる。
並列回路は、第１可変抵抗素子とバイアス電源との間に電気的に接続されてもよい。この場合、並列回路とバイアス電源との間に第１可変抵抗素子が電気的に接続される構成と比較して、入力端子と第１端とをつなぐ信号配線に寄生する容量を抑えることができる。その結果、周波数特性の劣化を抑えることが可能となる。
第１可変抵抗素子の抵抗値は、制御信号に応じて変化してもよい。第２可変抵抗素子の抵抗値は、制御信号に応じて変化してもよい。この場合、１つの制御信号によって第１可変抵抗素子の抵抗値及び第２可変抵抗素子の抵抗値が制御される。したがって、第１可変抵抗素子の抵抗値及び第２可変抵抗素子の抵抗値の制御を簡易化することが可能となる。
上記受信回路は、電圧信号に応じて制御信号を生成する制御回路を更に備えてもよい。この場合、電圧信号に応じて、バイパス電流の電流量を変更することができる。例えば、電圧信号の振幅が大きくなるにつれて、第１可変抵抗素子の抵抗値及び第２可変抵抗素子の抵抗値が小さくなるように制御信号を生成することにより、バイパス電流の電流量を増加することができ、利得を下げることができる。その結果、入力する光信号の広いダイナミックレンジにおいて、入力電流信号に対する電圧信号の線形性を確保することが可能となる。
抵抗素子の抵抗値は、入力ノードの入力インピーダンスの値よりも大きくてもよい。この場合、低周波では並列回路のインピーダンスが大きくなるので、第１可変抵抗素子及び第２可変抵抗素子のうちの、並列回路と直列に接続されている可変抵抗素子に入力電流信号から引き抜かれるバイパス電流の電流量が低減する。したがって、第１可変抵抗素子及び第２可変抵抗素子をオン状態とする低利得状態において、低周波での利得の低下がより一層抑制される。その結果、低利得状態におけるピーキングを抑制することができる。
並列回路のカットオフ周波数は、第１可変抵抗素子及び第２可変抵抗素子のうちの並列回路と直列に接続される一方の可変抵抗素子をオフ状態とし、他方の可変抵抗素子をオン状態とした場合の入力電流信号から電圧信号への変換効率が最大となるピーク周波数の半分よりも小さくてもよい。カットオフ周波数よりも低い周波数領域では、並列回路のインピーダンスは抵抗素子によって決定されるので、利得の低減が抑えられる。一方、カットオフ周波数よりも高い周波数領域では、並列回路のインピーダンスはキャパシタの作用によって低下するので、利得が低減する。したがって、カットオフ周波数を上述のピーク周波数の半分よりも小さくすることによって、低利得状態において、低周波での利得の低下を抑制するとともに、ピーキングを低減することができる。
バイアス電圧の電圧値は、入力ノードの入力電圧の平均電圧値と等しくてもよい。この場合、第１可変抵抗素子及び第２可変抵抗素子には、入力電流信号の直流成分はほとんど流れ込まず、入力電流信号の交流成分の一部が、バイパス電流として引き抜かれる。したがって、入力電流信号の直流成分を減少させることなく、利得制御を実現することが可能となる。
［本開示の実施形態の詳細］
本開示の実施形態に係る受信回路の具体例を、図面を参照しつつ以下に説明する。なお、本開示はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
図１は、一実施形態に係る受信回路を含む光受信装置の構成を概略的に示す図である。図１に示される光受信装置１は、不図示の光送信装置から送信された光信号Ｐｉｎを受信する。光受信装置１は、受光素子ＰＤと、受信回路１０と、を含む。光受信装置１は、例えば、デジタルコヒーレント光伝送装置の受信部に使用される。受光素子ＰＤは、光信号Ｐｉｎを受信し、光信号Ｐｉｎに応じた光電流Ｉｐｄ（入力電流信号）を生成する。光電流Ｉｐｄは、変調された信号に相当する交流（Alternating Current：ＡＣ）成分と、平均パワーに相当する直流（Direct Current：ＤＣ）成分と、を含み得る。光信号Ｐｉｎの信号強度（光パワー）が大きくなると、光電流Ｉｐｄの交流成分及び直流成分は大きくなり、光信号Ｐｉｎの信号強度（光パワー）が小さくなると、光電流Ｉｐｄの交流成分及び直流成分は小さくなる。受光素子ＰＤの例としては、フォトダイオード及びアバランシェ・フォトダイオードが挙げられる。受光素子ＰＤの一方の端子（例えば、カソード）は、所定のバイアス電圧ＶＰＤを供給する電源に電気的に接続され、受光素子ＰＤの他方の端子（例えば、アノード）は、光電流Ｉｐｄを出力する。
なお、「電気的に接続される」とは、電気的に接続される両者間において信号の伝達、並びに電流及び電圧の供給が可能な状態で接続されていることを意味する。したがって、「電気的に接続される」は、配線によって直接的に接続される場合も他の電気素子を介して間接的に接続されている場合も含み得る。「電気的に接続される」は、以下の説明においても同様の意味で使用される。
受信回路１０は、例えば、光電流Ｉｐｄに応じて電圧信号Ｖｏｕｔを生成する回路である。受信回路１０は、例えばＩＣ（Integrated Circuit）として構成される。受信回路１０は、例えば、入力端子Ｔｉｎと、出力端子Ｔｏｕｔと、制御端子Ｔｃと、を有している。入力端子Ｔｉｎは、受光素子ＰＤのアノードに電気的に接続されている。入力端子Ｔｉｎには、光電流Ｉｐｄが入力される。出力端子Ｔｏｕｔは、電圧信号Ｖｏｕｔを受信回路１０の外部に出力する。制御端子Ｔｃには、制御電圧Ｖａｇｃ（制御信号）が入力される。制御電圧Ｖａｇｃは、電圧信号Ｖｏｕｔに応じて変更される。制御電圧Ｖａｇｃは、例えば、電圧信号Ｖｏｕｔの振幅が大きくなるにつれて大きくなる。例えば、受信回路１０が半導体プロセスによって一つの半導体集積装置（例えば、半導体チップ）として製造されたとき、入力端子Ｔｉｎ、出力端子Ｔｏｕｔ、及び制御端子Ｔｃは半導体チップ上に形成されたボンディングパッドであってもよい。受信回路１０が形成された半導体チップがパッケージ内に実装されたとき、入力端子Ｔｉｎ、出力端子Ｔｏｕｔ、及び制御端子Ｔｃはパッケージの外面に設けられた電気端子であってもよい。
なお、受信回路１０の後段には、単相の電圧信号Ｖｏｕｔを差動信号に変換したり、あるいは、電圧信号Ｖｏｕｔをさらに増幅したりするために差動増幅回路が接続される場合がある。受信回路１０は、電圧信号Ｖｏｕｔに応じて制御電圧Ｖａｇｃを生成する制御回路を伴って構成される場合がある。それらの周辺回路を伴って半導体チップ上に受信回路１０が構成される場合、外部への出力は、出力端子Ｔｏｕｔではなく、差動増幅回路の出力に形成されたボンディングパッドによって行われてもよい。
受信回路１０は、インダクタ１１と、トランスインピーダンスアンプ１２と、バイパス回路１３と、を含む。
インダクタ１１は、インダクタンスＬ１を有するインダクタ素子である。インダクタ１１は、受信回路１０の高周波利得を上昇させるため、及びノイズ対策用に設けられている。インダクタンスＬ１は、例えば、１００ｐＨから５００ｐＨである。インダクタ１１は、端子１１ａと、端子１１ｂと、を有している。端子１１ａは、入力端子Ｔｉｎに電気的に接続されている。端子１１ｂは、後述の入力ノード１２ａに電気的に接続されている。インダクタ１１は、例えば、トランスインピーダンスアンプ１２と同一基板上に配置され、基板上の配線によって形成される。つまり、インダクタ１１は、入力端子Ｔｉｎと入力ノード１２ａとを電気的に接続する配線が有するインダクタンス成分に相当する。なお、比較的大きい値のインダクタンスＬ１が必要な場合には、インダクタ１１は、例えば、半導体チップ上にスパイラルインダクタとして形成されてもよい。
トランスインピーダンスアンプ１２は、電流信号Ｉｉｎを電圧信号Ｖｏｕｔに変換する回路である。具体的には、トランスインピーダンスアンプ１２は、電圧アンプ２１と、帰還抵抗素子２２とを含む。電圧アンプ２１の入力端子と出力端子とは、帰還抵抗素子２２を介して電気的に接続されている。つまり、帰還抵抗素子２２は、電圧アンプ２１の入出力間に電気的に接続されている。電流信号Ｉｉｎは、光電流Ｉｐｄからバイパス電流Ｉａｇｃ１，Ｉａｇｃ２が引き抜かれることによって生成される。バイパス電流Ｉａｇｃ１，Ｉａｇｃ２はバイパス回路１３によって制御されるが、詳細については後述する。電圧信号Ｖｏｕｔの増減は、電流信号Ｉｉｎの増減に対して反転している。例えば、電流信号Ｉｉｎの電流量が増加するとき、電圧信号Ｖｏｕｔの電圧値は減少（低下）する。
電圧アンプ２１は、例えば反転増幅回路である。トランスインピーダンスアンプ１２は、出力端子Ｔｏｕｔを介して電圧信号Ｖｏｕｔを受信回路１０の外部に出力する。トランスインピーダンスアンプ１２の利得（電流信号Ｉｉｎの変化量に対する電圧信号Ｖｏｕｔの変化量の比）は、帰還抵抗素子２２の抵抗値（トランスインピーダンス）によって決まる。トランスインピーダンスアンプ１２の利得は、電圧信号Ｖｏｕｔの変化量をΔＶｏｕｔとし、変化量ΔＶｏｕｔを生じさせる電流信号Ｉｉｎの変化量をΔＩｉｎとして、ΔＶｏｕｔ／ΔＩｉｎによって求められる。トランスインピーダンスアンプ１２の入力インピーダンスは、例えば、１０～１００Ω程度である。
トランスインピーダンスアンプ１２は、入力ノード１２ａと、出力ノード１２ｂと、を有している。入力ノード１２ａは、電圧アンプ２１の入力端子と帰還抵抗素子２２の一端との接続点である。つまり、入力ノード１２ａには、電流信号Ｉｉｎが入力される。出力ノード１２ｂは、電圧アンプ２１の出力端子と帰還抵抗素子２２の他端との接続点である。つまり、出力ノード１２ｂから電圧信号Ｖｏｕｔが出力される。
バイパス回路１３は、光電流Ｉｐｄから電圧信号Ｖｏｕｔへの変換効率である利得を制御する利得制御を行うための回路である。バイパス回路１３は、光電流Ｉｐｄからバイパス電流Ｉａｇｃ１，Ｉａｇｃ２を引き抜くことで電流信号Ｉｉｎを生成する。バイパス回路１３は、トランジスタ３１（第１可変抵抗素子）と、トランジスタ３２（第２可変抵抗素子）と、並列回路３３と、バイアス電源３４と、を含む。バイパス回路１３は、制御電圧Ｖａｇｃに応じてバイパス電流Ｉａｇｃ１，Ｉａｇｃ２を変化させる。制御電圧Ｖａｇｃは、例えば、電圧信号Ｖｏｕｔに応じて制御電圧Ｖａｇｃを生成する利得制御回路から入力される。電圧信号Ｖｏｕｔに応じてバイパス電流Ｉａｇｃ１，Ｉａｇｃ２を変化させることで自動利得制御（automatic gain control；ＡＧＣ）を行うことができる。利得制御回路は、先行技術を用いて構成することができるので、詳細な説明を省略する。
トランジスタ３１，３２は、例えば、ＭＯＳ（Metal-Oxide-Semiconductor）構造を有する電界効果トランジスタ（ＭＯＳＦＥＴ）である。本実施形態では、トランジスタ３１，３２として、ＮチャネルＭＯＳトランジスタが用いられている。トランジスタ３１は、インダクタ１１の端子１１ａとバイアス電源３４との間に電気的に接続されている。具体的には、トランジスタ３１のドレインは、インダクタ１１の端子１１ａに電気的に接続されている。トランジスタ３１のソースは、並列回路３３を介してバイアス電源３４に電気的に接続されている。トランジスタ３１のゲートは、制御端子Ｔｃに電気的に接続されている。トランジスタ３１のゲートには、制御電圧Ｖａｇｃが供給される。
トランジスタ３２は、インダクタ１１の端子１１ｂとバイアス電源３４との間に電気的に接続されている。具体的には、トランジスタ３２のドレインは、インダクタ１１の端子１１ｂに電気的に接続されている。トランジスタ３２のソースは、バイアス電源３４に電気的に接続されている。トランジスタ３２のゲートは、制御端子Ｔｃに電気的に接続されている。トランジスタ３２のゲートには、制御電圧Ｖａｇｃが供給される。トランジスタ３１のサイズ（ゲート幅）とトランジスタ３２のサイズ（ゲート幅）とは互いに同じでもよく、互いに異なっていてもよい。
並列回路３３は、抵抗素子３５と、キャパシタ３６と、を含み、抵抗素子３５とキャパシタ３６とが並列に接続された回路である。並列回路３３は、トランジスタ３１と直列に接続されている。本実施形態では、並列回路３３は、トランジスタ３１とバイアス電源３４との間に電気的に接続されている。並列回路３３は、ノード３３ａと、ノード３３ｂと、を有している。ノード３３ａは、抵抗素子３５の一端とキャパシタ３６の一端との接続点である。ノード３３ｂは、抵抗素子３５の他端とキャパシタ３６の他端との接続点である。ノード３３ａは、トランジスタ３１のソースに電気的に接続されている。ノード３３ｂは、バイアス電源３４に電気的に接続されている。抵抗素子３５の抵抗値Ｒ１は、トランスインピーダンスアンプ１２（入力ノード１２ａ）の入力インピーダンスよりも十分大きく、例えば、数百Ωから数ｋΩに設定される。キャパシタ３６の容量値Ｃ１は、例えば、数１０ｆＦから数１００ｆＦに設定される。抵抗値Ｒ１及び容量値Ｃ１の決定方法は、後述する。
バイアス電源３４は、バイアス電圧Ｖｂｉａｓを供給する回路である。バイアス電圧Ｖｂｉａｓは、例えば、直流電圧である。バイアス電源３４は、例えば、トランスインピーダンスアンプ１２と同一の回路構成を有している。バイアス電圧Ｖｂｉａｓの電圧値は、入力ノード１２ａの入力電圧Ｖｉｎの平均電圧値と実質的に等しい。
このように構成されたバイパス回路１３では、制御端子Ｔｃに入力された制御電圧Ｖａｇｃがトランジスタ３１のゲート及びトランジスタ３２のゲートに供給される。トランジスタ３１のソースには、並列回路３３を介してバイアス電圧Ｖｂｉａｓが供給されており、トランジスタ３２のソースには、バイアス電圧Ｖｂｉａｓが供給されている。トランジスタ３１のドレイン及びトランジスタ３２のドレインには、入力ノード１２ａの入力電圧Ｖｉｎが印加されている。バイアス電圧Ｖｂｉａｓの電圧値は、入力ノード１２ａの入力電圧Ｖｉｎの電圧値と実質的に等しいので、バイパス回路１３がオン状態の時にはトランジスタ３１，３２は深い３極管領域（線形領域）で動作している。深い３極管領域とは、トランジスタのゲート・ソース間電圧からトランジスタの閾値電圧を減算した結果が、ドレイン・ソース間電圧よりも非常に大きいという状態である。
線形領域において、トランジスタ３１，３２のドレイン電圧が増加すると、ドレイン電圧の増加に応じてドレイン電流も増加する。特にドレイン電圧が比較的小さいときには、ドレイン電流はドレイン電圧に比例して変化する（線形）とみなすことができる。トランジスタ３１の抵抗値ＲＡＧＣ１（オン抵抗値）は、ドレイン電流に対するドレイン電圧の比として表すことができる。この抵抗値ＲＡＧＣ１は、ゲート・ソース間電圧が大きくなるにつれて小さくなる。バイアス電圧Ｖｂｉａｓの電圧値は一定値であるので、抵抗値ＲＡＧＣ１は、制御電圧Ｖａｇｃに応じて変化する。同様に、トランジスタ３２の抵抗値ＲＡＧＣ２（オン抵抗値）は、ゲート・ソース間電圧が大きくなるにつれて小さくなるので、抵抗値ＲＡＧＣ２は、制御電圧Ｖａｇｃに応じて変化する。すなわち、トランジスタ３１，３２は、制御電圧Ｖａｇｃによって制御される可変抵抗器として動作する。抵抗値ＲＡＧＣ１は、例えば、数１０Ωから数ｋΩに設定される。抵抗値ＲＡＧＣ２は、例えば、数１０Ωから数ｋΩに設定される。本実施形態では、抵抗値ＲＡＧＣ２は、抵抗値ＲＡＧＣ１と実質的に同じ値に設定される。
つまり、バイアス電源３４によって、トランジスタ３１は交流的に接地され、トランジスタ３１は深い３極管領域でバイアスされる。端子１１ａの平均電位（直流電位）とノード３３ｂの平均電位（直流電位）とが実質的に同じであるので、光電流Ｉｐｄの直流成分はトランジスタ３１にほとんど流れず、光電流Ｉｐｄの交流成分の一部がトランジスタ３１にバイパス電流Ｉａｇｃ１として流れ込む。言い換えると、トランジスタ３１は、制御電圧Ｖａｇｃに応じてバイパス電流Ｉａｇｃ１をトランジスタ３１のドレインとソースとの間に流す。
同様に、バイアス電源３４によって、トランジスタ３２は交流的に接地され、トランジスタ３２は深い３極管領域でバイアスされる。端子１１ｂの平均電位（直流電位）とトランジスタ３２のソース電位とが実質的に同じであるので、光電流Ｉｐｄの直流成分はトランジスタ３２にほとんど流れず、光電流Ｉｐｄの交流成分の一部がトランジスタ３２にバイパス電流Ｉａｇｃ２として流れ込む。言い換えると、トランジスタ３２は、制御電圧Ｖａｇｃに応じてバイパス電流Ｉａｇｃ２をトランジスタ３２のドレインとソースとの間に流す。
すなわち、光電流Ｉｐｄの振幅が大きくなると、電圧信号Ｖｏｕｔの振幅が大きくなる。そして、電圧信号Ｖｏｕｔの振幅が大きくなるにつれて、制御電圧Ｖａｇｃが大きくなる。制御電圧Ｖａｇｃが大きくなるにつれて、抵抗値ＲＡＧＣ１及び抵抗値ＲＡＧＣ２が小さくなるので、光電流Ｉｐｄの直流成分を除く信号成分（交流成分）の一部がバイパス電流Ｉａｇｃ１，Ｉａｇｃ２として引き抜かれる。その結果、電流信号Ｉｉｎの振幅が抑制され、トランスインピーダンスアンプ１２が大信号入力によって飽和する可能性が低減される。
次に、図２から図７を参照して、比較例の受信回路１００と比較しながら受信回路１０の周波数特性を説明する。まず、図２を参照しながら、受信回路１００の構成を説明する。図２は、比較例の受信回路を含む光受信装置の構成を概略的に示す図である。図２に示されるように、比較例の受信回路１００は、バイパス回路１３に代えてバイパス回路１１３を含む点において、受信回路１０と主に相違する。バイパス回路１１３は、並列回路３３を含まない点においてバイパス回路１３と主に相違する。
図３から図５を参照しながら、受信回路１０の周波数特性と受信回路１００の周波数特性とを比較する。図３は、図２に示される光受信装置における利得の周波数特性を示す図である。図４は、図１に示される光受信装置における利得の周波数特性を示す図である。図５は、図３及び図４に示される周波数特性におけるピーキングを示す図である。図３及び図４の横軸は、光電流Ｉｐｄの周波数（単位：ＧＨｚ）を示す。図３及び図４の縦軸は、利得（単位：ｄＢ）を示す。これらの図に示される利得は、光電流Ｉｐｄから電圧信号Ｖｏｕｔへの規格化された変換効率である。例えば、「高利得」で示される曲線は、周波数１ＧＨｚにおける利得を基準にして、その値に対する相対な変化をｄＢ表示で示している。高利得は、例えば、受信回路１０及び受信回路１００のそれぞれにおける最大利得である。「中利得」又は「低利得」で示される曲線も「高利得」で示される曲線の周波数１ＧＨｚにおける利得を基準にして相対な変化をｄＢ表示で示している。周波数１ＧＨｚの時の各利得の値が示すように、「中利得」は、「高利得」に対して－３ｄＢ低下したときに相当し、「低利得」は、「高利得」に対して－６ｄＢ低下したときに相当する。図５の縦軸は、ピーキング（単位：ｄＢ）を示す。ピーキングは、ピークの高さを表しており、１ＧＨｚの周波数における利得と、計算対象の周波数範囲における最大の利得との差である。具体的には、ピーキングは、計算対象の周波数範囲における最大の利得から、１ＧＨｚの周波数における利得を減算することによって得られる。
図３及び図４に示される周波数特性は、光受信装置１の等価回路を用いて計算された。等価回路では、トランジスタ３１，３２は抵抗素子として表された。抵抗値ＲＡＧＣ１，ＲＡＧＣ２は各利得に応じた値に設定され、インダクタンスＬ１は３００ｐＨに設定された。バイアス電圧Ｖｂｉａｓの電圧値は、トランスインピーダンスアンプ１２の入力ノード１２ａの入力電圧Ｖｉｎの平均電圧値と同じ値に設定された。受信回路１０と受信回路１００とは、抵抗値Ｒ１及び容量値Ｃ１の設定値において相違する。受信回路１００は、抵抗値Ｒ１を０Ω、容量値Ｃ１を０Ｆに設定することによって表された。受信回路１０は、抵抗値Ｒ１を３．３ｋΩ、容量値Ｃ１を８０ｆＦに設定することによって表された。なお、受信回路１０のシミュレーションにおける低周波でのバイパス電流Ｉａｇｃ１，Ｉａｇｃ２の電流量が、受信回路１００のシミュレーションにおける低周波でのバイパス電流Ｉａｇｃ１，Ｉａｇｃ２の電流量と同程度になるように、抵抗値ＲＡＧＣ１，ＲＡＧＣ２が調整された。
トランジスタ３１，３２がともにオフ状態である場合には、光電流Ｉｐｄからバイパス電流Ｉａｇｃ１，Ｉａｇｃ２が引き抜かれないので、受信回路１０の利得は高利得となる。したがって、高利得状態での周波数特性は、トランジスタ３１，３２をともにオフ状態とすることによって計算された。トランジスタ３１，３２がともにオン状態である場合には、光電流Ｉｐｄからバイパス電流Ｉａｇｃ１，Ｉａｇｃ２が引き抜かれるので、受信回路１０の利得は中利得あるいは低利得となる。したがって、中利得状態及び低利得状態のそれぞれでの周波数特性は、トランジスタ３１，３２をともにオン状態とすることによって計算された。より詳細には、中利得状態での周波数特性は、抵抗値ＲＡＧＣ１及び抵抗値ＲＡＧＣ２を高利得状態及び低利得状態の間の値（２００Ω）とすることによって計算された。低利得状態での周波数特性は、抵抗値ＲＡＧＣ１及び抵抗値ＲＡＧＣ２を低利得状態の値（８０Ω）とすることによって計算された。なお、等価回路において、高利得状態は、抵抗値ＲＡＧＣ１及び抵抗値ＲＡＧＣ２をいずれも１ＴΩに設定することによって計算された。
図３及び図４に示されるように、受信回路１０の高利得状態における周波数特性、及び受信回路１００の高利得状態における周波数特性は、実質的に同じである。受信回路１００の中利得状態及び低利得状態での周波数特性（図３参照）には、３０ＧＨｚ付近の周波数でピークが発生するので、伝送特性に悪影響を及ぼす。一方、受信回路１０の中利得状態における周波数特性（図４参照）にはピークは発生しておらず、低利得状態での周波数特性には、２５ＧＨｚ付近の周波数でわずかにピークが発生している。
図５に示されるように、受信回路１００では、利得が低くなるにつれてピーキングが大きくなる。低利得状態におけるピーキングは、２．３ｄＢ程度である。一方、受信回路１０では、高利得状態及び中利得状態においてピークが発生していない。受信回路１０の低利得状態におけるピーキングは、０．７ｄＢ程度であり、受信回路１００の低利得状態におけるピーキングよりも低く抑えられている。
図６及び図７を参照しながら、受信回路１０，１００の動作原理を説明する。図６は、図２に示される受信回路の動作原理を説明するための図である。図７は、図１に示される受信回路の動作原理を説明するための図である。図６及び図７の横軸は、光電流Ｉｐｄの周波数（単位：ＧＨｚ）を示す。図６及び図７の縦軸は、利得（単位：ｄＢ）を示す。これらの図に示される利得は、光電流Ｉｐｄから電圧信号Ｖｏｕｔへの規格化された変換効率である。例えば、高利得の場合に相当する「Ｔｒ３１－ＯＦＦ、Ｔｒ３２－ＯＦＦ」で示される曲線は、周波数１ＧＨｚにおける利得を基準にして、その値に対する相対な変化をｄＢ表示で示している。この基準となる利得は、例えば、受信回路１０及び受信回路１００のそれぞれにおける最大利得である。それ以外の曲線も「Ｔｒ３１－ＯＦＦ、Ｔｒ３２－ＯＦＦ」で示される曲線の高利得に相当する場合の周波数１ＧＨｚにおける利得を基準にして相対な変化をｄＢ表示で示している。周波数１ＧＨｚの時の各利得の値が示すように、「Ｔｒ３１－ＯＮ、Ｔｒ３２－ＯＦＦ」及び「Ｔｒ３１－ＯＦＦ、Ｔｒ３２－ＯＮ」で示される曲線は、「Ｔｒ３１－ＯＦＦ、Ｔｒ３２－ＯＦＦ」で示される曲線の高利得の場合に対してそれぞれ－３ｄＢ低下した中利得の場合に相当する。「Ｔｒ３１－ＯＮ、Ｔｒ３２－ＯＮ」で示される曲線は、「Ｔｒ３１－ＯＦＦ、Ｔｒ３２－ＯＦＦ」で示される曲線の高利得の場合に対してそれぞれ－６ｄＢ低下した低利得の場合に相当する。
図６及び図７に示される周波数特性は、光受信装置１の等価回路を用いて計算された。受信回路１００をシミュレートするために、等価回路の各回路素子の設定値は、図３の周波数特性の計算に用いられた設定値と同一の値に設定された。受信回路１０をシミュレートするために、等価回路の各回路素子の設定値は、図４の周波数特性の計算に用いられた設定値と同一の値に設定された。
図６に示されるように、トランジスタ３１，３２がともにオフ状態である場合（高利得状態）、受信回路１００の周波数特性は、ピークを有しない。トランジスタ３１がオン状態で、トランジスタ３２がオフ状態である場合、受信回路１００の周波数特性は、３５ＧＨｚ付近の周波数においてピークを有する。このピークは、受光素子ＰＤの容量、受光素子ＰＤ及び受信回路１０のパッド容量、不図示のＥＳＤ（Electro-Static Discharge）素子等の容量、受光素子ＰＤと受信回路１００とを接続するボンディングワイヤのインダクタンス、及びトランスインピーダンスアンプ１２のノイズ対策用インダクタのインダクタンスによる共振に起因して生じる。同様の理由により、トランジスタ３１がオフ状態で、トランジスタ３２がオン状態である場合、受信回路１００の周波数特性は、２８ＧＨｚ付近の周波数においてピークを有する。トランジスタ３１，３２がともにオン状態である場合（低利得状態）、受信回路１００の周波数特性は、トランジスタ３１がオン状態で、トランジスタ３２がオフ状態である場合の周波数特性と、トランジスタ３１がオフ状態で、トランジスタ３２がオン状態である場合の周波数特性と、を足し合わせたような特性となり、３０ＧＨｚ付近の周波数においてピークを有する。
図７に示されるように、トランジスタ３１，３２がともにオフ状態である場合（高利得状態）、受信回路１０の周波数特性は、受信回路１００の周波数特性と実質的に同じであり、ピークを有しない。並列回路３３は、抵抗値Ｒ１と容量値Ｃ１とによって定まる時定数τ（＝Ｒ１×Ｃ１）を有する。並列回路３３のインピーダンスは、時定数τで決まるカットオフ周波数ｆｃを境に、低周波では抵抗値Ｒ１によって決定され、高周波では容量値Ｃ１によって低下する。抵抗値Ｒ１がトランスインピーダンスアンプ１２の入力インピーダンスよりも十分大きい値に設定されているので、低周波では並列回路３３のインピーダンスが大きくなり、光電流Ｉｐｄからバイパス電流Ｉａｇｃ１がほとんど引き抜かれない。一方、高周波では並列回路３３のインピーダンスが小さくなるので、光電流Ｉｐｄから引き抜かれるバイパス電流Ｉａｇｃ１の電流量が増加する。したがって、トランジスタ３１がオン状態で、トランジスタ３２がオフ状態である場合、受信回路１０の周波数特性は、低周波では利得が低下せず、高周波では利得の低下量が大きくなる特性を示す。
トランジスタ３１がオフ状態で、トランジスタ３２がオン状態である場合には、受信回路１００と同様に、低周波及び高周波において光電流Ｉｐｄからある程度の電流量のバイパス電流Ｉａｇｃ２が引き抜かれるものの、中間の周波数領域ではバイパス電流Ｉａｇｃ２の電流量が低下する。つまり、トランジスタ３１がオフ状態で、トランジスタ３２がオン状態である場合、受信回路１０の周波数特性は、２８ＧＨｚ付近の周波数においてピークを有する。トランジスタ３１，３２がともにオン状態である場合には、受信回路１０の周波数特性は、トランジスタ３１がオン状態で、トランジスタ３２がオフ状態である場合の周波数特性と、トランジスタ３１がオフ状態で、トランジスタ３２がオン状態である場合の周波数特性と、を足し合わせたような特性となり、中間周波数領域のピーキングが打ち消される。その結果、ピーキングが低減された特性が得られる。
次に、図８を参照しながら、抵抗素子３５の抵抗値Ｒ１及びキャパシタ３６の容量値Ｃ１の決定方法を説明する。図８は、並列回路の抵抗値及び容量値の決定方法を説明するための図である。図８の横軸は、光電流Ｉｐｄの周波数（単位：ＧＨｚ）を示す。図８の縦軸は、利得（単位：ｄＢ）を示す。図８に示される利得は、光電流Ｉｐｄから電圧信号Ｖｏｕｔへの規格化された変換効率である。図８に示される周波数特性の計算には、等価回路の容量値Ｃ１を除く各回路素子の設定値として、図７の周波数特性の計算に用いられた設定値と同一の値が用いられた。
まず、抵抗値Ｒ１が決定される。トランジスタ３１がオン状態である低利得状態において、上述したように、低周波では光電流Ｉｐｄからバイパス電流Ｉａｇｃ１がほとんど引き抜かれないようにする。そのため、トランジスタ３１をドレイン側から見たインピーダンスが、トランスインピーダンスアンプ１２の入力インピーダンスと比較して十分大きい必要がある。トランスインピーダンスアンプ１２の入力インピーダンスは、一般的に数十Ωから百数十Ω程度であるので、抵抗値Ｒ１は例えば数ｋΩに決定される。ここでは、トランスインピーダンスアンプ１２の入力インピーダンスが８０Ωであると仮定し、抵抗値Ｒ１は３．３ｋΩに決定される。
続いて、容量値Ｃ１が決定される。トランジスタ３１がオフ状態（言い換えると、並列回路３３が仮に開放された状態）でトランジスタ３２がオン状態である場合のピーク周波数の半分程度の周波数で、バイパス電流Ｉａｇｃ１の引き抜きがある程度行われる必要がある。ピーク周波数は、周波数特性において利得が最大となる周波数である。言い換えると、ピーク周波数は、周波数特性においてピークが発生する周波数である。したがって、ピーク周波数の半分の周波数において、並列回路３３のインピーダンスがトランジスタ３１の抵抗値ＲＡＧＣ１よりも小さくなるように容量値Ｃ１が決定される。ピーク周波数が数十ＧＨｚであり、抵抗値ＲＡＧＣ１が数十Ωであると仮定すると、並列回路３３のカットオフ周波数ｆｃが数百ＭＨｚになるように、容量値Ｃ１が決定される。カットオフ周波数ｆｃは、式（１）によって表されるので、式（１）から容量値Ｃ１が決定される。容量値Ｃ１は、例えば、数十ｆＦから数百ｆＦに決定される。この容量値Ｃ１を有するキャパシタ３６は、ＩＣ（半導体チップ）上に形成することができる。並列回路３３のインピーダンスは、キャパシタ３６の作用によって後述のように周波数が高くなるほど減少する。したがって、高周波ではバイパス電流Ｉａｇｃ１の引き抜き量は、主にトランジスタ３１のオン抵抗（抵抗値ＲＡＧＣ１）によって決まるようにすることができる。
Figure 2023008550000002
受信回路１０が図７に示される周波数特性を有する場合、トランジスタ３１がオフ状態でトランジスタ３２がオン状態である場合のピーク周波数は、約２８ＧＨｚである。したがって、ピーク周波数の半分の周波数である１４ＧＨｚにおいてバイパス電流Ｉａｇｃ１を引き抜くよう、並列回路３３のインピーダンスがトランジスタ３１の抵抗値ＲＡＧＣ１（＝８０Ω）よりも小さくなるように、容量値Ｃ１が決定される。なお、トランジスタ３１が光電流Ｉｐｄからバイパス電流Ｉａｇｃ１を引き抜くためには、トランジスタ３１の抵抗値ＲＡＧＣ１はトランスインピーダンスアンプ１２の入力インピーダンスよりも小さくする必要がある。さらに、抵抗値ＲＡＧＣ１に応じてバイパス電流Ｉａｇｃ１を調整するためには、並列回路３３のインピーダンスはトランジスタ３１の抵抗値ＲＡＧＣ１よりも小さいことが好ましい。
カットオフ周波数ｆｃは、例えば、ピーク周波数の半分の周波数（１４ＧＨｚ）において、並列回路３３のインピーダンスが抵抗値Ｒ１（＝３．３ｋΩ）の約１００分の１になるよう１４０ＭＨｚ程度に設定される。これにより、ピーク周波数の半分の周波数（１４ＧＨｚ）において、並列回路３３のインピーダンスを抵抗値ＲＡＧＣ１（＝８０Ω）よりも小さくすることができる。より詳細には、並列回路３３のインピーダンスは、高周波ではキャパシタ３６の作用によって、例えば、周波数が１０倍になると１０分の１になることから、１４ＧＨｚで並列回路３３のインピーダンスを低周波のときの１００分の１にしたい場合、カットオフ周波数ｆｃをピーク周波数の半分の周波数の１００分の１に設定すればよい。例えば、低周波（例えばピーク周波数の半分の周波数の１００分の１）では、並列回路３３のインピーダンスは主に抵抗値Ｒ１によって決まり、高周波（例えばピーク周波数の半分の周波数）では、並列回路３３のインピーダンスは抵抗値Ｒ１の１００分の１以下とすることができる。例えば、並列回路３３のインピーダンスは、周波数１４０ＭＨｚより低い周波数では３．３ｋΩとなり、周波数１４ＧＨｚでは３３Ωとなる。式（１）から、ｆｃ＝１４０ＭＨｚにする容量値Ｃ１は３４０ｆＦと計算される。
さらに、計算上決定された容量値Ｃ１の値から、段階的に変更して、受信回路１０の周波数特性が計算される。容量値Ｃ１を段階的に変更して計算された複数の周波数特性の中から好ましい特性が選択され、その特性に対応する容量値Ｃ１が採用される。例えば、図８に示されるように、容量値Ｃ１が３４０ｆＦである場合には、ピークは生じないものの周波数特性の平坦性が低下している。一方、容量値Ｃ１が３０ｆＦである場合には、カットオフ周波数ｆｃが大きくなるのでピークを十分に抑えることができない。容量値Ｃ１が８０ｆＦである場合には、ピークを抑えつつ、周波数特性の平坦性を向上させることができる。したがって、この計算では、容量値Ｃ１として８０ｆＦが採用される。上述したように、トランジスタ３１及びトランジスタ３２による利得調整では、利得に応じて周波数特性にピークを生じる場合があるが、並列回路３３を備えることによってビークを抑えるよう周波数特性を補償することができる。
以上説明したように、受信回路１０では、インダクタ１１の端子１１ａとバイアス電源３４との間にトランジスタ３１が電気的に接続され、インダクタ１１の端子１１ｂとバイアス電源３４との間にトランジスタ３２が電気的に接続されている。さらに、抵抗素子３５とキャパシタ３６とが並列に接続された並列回路３３が、トランジスタ３１と直列に接続されている。トランジスタ３１をオフ状態とし、トランジスタ３２をオン状態とした場合には、利得の周波数特性は、所定の周波数においてピークを有する。並列回路３３のインピーダンスは、低周波では抵抗素子３５の抵抗値Ｒ１によって決定され、高周波ではキャパシタ３６の容量値Ｃ１によって低下するので、トランジスタ３１をオン状態とし、トランジスタ３２をオフ状態とした場合の利得の周波数特性は、低周波では利得が低下せず、高周波では利得の低下量が大きくなる特性を示す。トランジスタ３１及びトランジスタ３２をともにオン状態とする低利得状態における周波数特性は、トランジスタ３１をオン状態とし、トランジスタ３２をオフ状態とした場合の利得の周波数特性と、トランジスタ３１をオフ状態とし、トランジスタ３２をオン状態とした場合の利得の周波数特性と、を足し合わせたような特性を示す。したがって、低利得状態において、低周波での利得の低下が抑制され、高周波での利得の低下が維持される。その結果、低利得状態におけるピーキングを抑制することができ、入力する光信号Ｐｉｎの広いダイナミックレンジにおいて、利得の周波数特性を安定化することが可能となる。
受信回路１００において、トランジスタ３１をオン状態とし、トランジスタ３２をオフ状態とした場合の周波数特性のピーキングよりも、トランジスタ３１をオフ状態とし、トランジスタ３２をオン状態とした場合の周波数特性のピーキングが大きい。このような周波数特性を有する受信回路１００に対して、トランジスタ３２と直列に並列回路３３を接続してピーキングを抑えようとすると、並列回路３３による周波数特性の補償が過剰となり、周波数特性の平坦性が低下するおそれがある。一方、トランジスタ３１と直列に並列回路３３を接続してピーキングを抑えることにより、並列回路３３による周波数特性の補償が過剰となることを抑制できるので、周波数特性の平坦性を向上させることが可能となる。
入力端子Ｔｉｎをインダクタ１１の端子１１ａにつなぐ信号配線には、高速の光電流Ｉｐｄが伝達する。トランジスタ３１を並列回路３３とバイアス電源３４との間に接続する構成では、その信号配線に抵抗素子３５及びキャパシタ３６が接続されるため、その信号配線にトランジスタ３１を接続する構成と比較して信号配線に寄生する容量が増えるおそれがある。これに対して、並列回路３３は、トランジスタ３１とバイアス電源３４との間に電気的に接続されている。したがって、信号配線に寄生する容量を抑えることができ、周波数特性の劣化を抑えることが可能となる。
トランジスタ３１の抵抗値ＲＡＧＣ１及びトランジスタ３２の抵抗値ＲＡＧＣ２は、制御電圧Ｖａｇｃに応じて変化する。つまり、１つの制御電圧Ｖａｇｃによって抵抗値ＲＡＧＣ１及び抵抗値ＲＡＧＣ２が制御される。したがって、抵抗値ＲＡＧＣ１及び抵抗値ＲＡＧＣ２の制御を簡易化することが可能となる。抵抗値ＲＡＧＣ１及び抵抗値ＲＡＧＣ２が連動して制御されるので、抵抗値ＲＡＧＣ１と抵抗値ＲＡＧＣ２との比を、トランジスタ３１のサイズとトランジスタ３２のサイズとの比で固定することができる。
抵抗素子３５の抵抗値Ｒ１は、入力ノード１２ａの入力インピーダンスの値よりも大きい値に設定されている。したがって、低周波では並列回路３３のインピーダンスが大きくなるので、光電流Ｉｐｄから引き抜かれるバイパス電流Ｉａｇｃ１の電流量が低減する。したがって、トランジスタ３１及びトランジスタ３２をオン状態とする低利得状態において、低周波での利得の低下がより一層抑制される。その結果、低利得状態におけるピーキングをより一層抑制することができる。
並列回路３３のカットオフ周波数ｆｃよりも低い周波数領域では、並列回路３３のインピーダンスは抵抗素子３５の抵抗値Ｒ１によって決定されるので、利得の低減が抑えられる。一方、カットオフ周波数ｆｃよりも高い周波数領域では、並列回路３３のインピーダンスは、キャパシタ３６の容量値Ｃ１によって低下するので、利得が低減する。したがって、トランジスタ３１がオフ状態であり、トランジスタ３２がオン状態である場合のピーク周波数の半分よりもカットオフ周波数ｆｃを小さくすることによって、低利得状態において、低周波での利得の低下を抑制するとともに、ピーキングを低減することができる。
バイアス電圧Ｖｂｉａｓの電圧値は、入力ノード１２ａの入力電圧Ｖｉｎの平均電圧値と実質的に等しい。この場合、トランジスタ３１及びトランジスタ３２には、光電流Ｉｐｄの直流成分はほとんど流れ込まず、光電流Ｉｐｄの交流成分の一部が、バイパス電流Ｉａｇｃ１，Ｉａｇｃ２として引き抜かれる。したがって、光電流Ｉｐｄの直流成分を減少させることなく、利得制御を実現することが可能となる。さらに、光電流Ｉｐｄが比較的小さい場合、光電流Ｉｐｄの交流成分の引き抜きが抑えられるので、交流成分が減衰することを回避できる。光電流Ｉｐｄが比較的大きい場合には、光電流Ｉｐｄの交流成分がバイパス電流Ｉａｇｃ１，Ｉａｇｃ２として光電流Ｉｐｄから引き抜かれるので、光電流Ｉｐｄの交流成分を減衰させることができる。その結果、光信号Ｐｉｎの広いダイナミックレンジにおいて、光電流に対する電圧信号の線形性を確保することが可能となる。
なお、本開示に係る受信回路は上記実施形態に限定されない。
図９から図１３を参照しながら、変形例に係る受信回路を含む光受信装置を説明する。図９は、変形例に係る受信回路を含む光受信装置の構成を概略的に示す図である。図１０は、図９に示される光受信装置における利得の周波数特性を説明するための図である。図１０の横軸は、光電流Ｉｐｄの周波数（単位：ＧＨｚ）を示す。図１０の縦軸は、利得（単位：ｄＢ）を示す。図１０に示される利得は、光電流Ｉｐｄから電圧信号Ｖｏｕｔへの規格化された変換効率である。
例えば、高利得の場合に相当する「Ｔｒ３１－ＯＦＦ、Ｔｒ３２－ＯＦＦ」で示される曲線は、周波数１ＧＨｚにおける利得を基準にして、その値に対する相対な変化をｄＢ表示で示している。この基準となる利得は、例えば、受信回路１０Ａの最大利得である。それ以外の曲線も「Ｔｒ３１－ＯＦＦ、Ｔｒ３２－ＯＦＦ」で示される曲線の高利得に相当する場合の周波数１ＧＨｚにおける利得を基準にして相対な変化をｄＢ表示で示している。周波数１ＧＨｚの時の各利得の値が示すように、「Ｔｒ３１－ＯＦＦ、Ｔｒ３２－ＯＮ」で示される曲線は、「Ｔｒ３１－ＯＦＦ、Ｔｒ３２－ＯＦＦ」で示される曲線と同様に高利得に相当する。「Ｔｒ３１－ＯＮ、Ｔｒ３２－ＯＦＦ」で示される曲線は、「Ｔｒ３１－ＯＮ、Ｔｒ３２－ＯＮ」で示される曲線と同様に低利得に相当する。
図９に示されるように、光受信装置１Ａは、受信回路１０に代えて、受信回路１０Ａを含む点において、光受信装置１と主に相違する。受信回路１０Ａは、バイパス回路１３に代えて、バイパス回路１３Ａを含む点において、受信回路１０と主に相違する。バイパス回路１３Ａは、並列回路３３に代えて、並列回路３７を含む点において、バイパス回路１３と主に相違する。並列回路３７は、並列回路３３と同様の回路構成を有する。具体的には、並列回路３７は、抵抗素子３８と、キャパシタ３９と、を含み、抵抗素子３８とキャパシタ３９とが並列に接続された回路である。並列回路３７は、トランジスタ３２と直列に接続されている。本変形例では、並列回路３７は、トランジスタ３２とバイアス電源３４との間に電気的に接続されている。
並列回路３７は、ノード３７ａと、ノード３７ｂと、を有している。ノード３７ａは、抵抗素子３８の一端とキャパシタ３９の一端との接続点である。ノード３７ｂは、抵抗素子３８の他端とキャパシタ３９の他端との接続点である。ノード３７ａは、トランジスタ３２のソースに電気的に接続されている。ノード３７ｂは、バイアス電源３４に電気的に接続されている。抵抗素子３８の抵抗値Ｒ２は、トランスインピーダンスアンプ１２（入力ノード１２ａ）の入力インピーダンスよりも十分大きく、例えば、数百Ωから数ｋΩに設定される。キャパシタ３９の容量値Ｃ２は、例えば、数１０ｆＦから数１００ｆＦに設定される。抵抗値Ｒ２及び容量値Ｃ２の決定方法は、抵抗値Ｒ１及び容量値Ｃ１の決定方法と同様である。
受信回路１０Ａにおいても、受信回路１０と同様の効果が奏される。なお、図１０に示されるように、受信回路１０の低利得状態での周波数特性と比較して、受信回路１０Ａの低利得状態での周波数特性では、平坦性が低下している。図１０に示されるように、トランジスタ３１がオン状態で、トランジスタ３２がオフ状態である場合の周波数特性においては、ピーキングが小さく、利得の変動量が緩やかである。したがって、平坦性の低下は、並列回路３７による利得補償が過剰となったことに起因すると考えられる。
図１１は、別の変形例に係る受信回路を含む光受信装置の構成を概略的に示す図である。図１１に示されるように、光受信装置１Ｂは、受信回路１０に代えて受信回路１０Ｂを含む点において、光受信装置１と主に相違する。受信回路１０Ｂは、バイパス回路１３に代えて、バイパス回路１３Ｂを含む点において、受信回路１０と主に相違する。バイパス回路１３Ｂは、並列回路３３に加えて並列回路３７を更に含む点において、バイパス回路１３と主に相違する。つまり、トランジスタ３１と直列に並列回路３３が接続され、トランジスタ３２と直列に並列回路３７が接続されている。本変形例では、並列回路３３は、トランジスタ３１とバイアス電源３４との間に電気的に接続されている。並列回路３７は、トランジスタ３２とバイアス電源３４との間に電気的に接続されている。
受信回路１０Ｂにおいても、受信回路１０と同様の効果が奏される。
図１２は、更に別の変形例に係る受信回路を含む光受信装置の構成を概略的に示す図である。図１２に示されるように、光受信装置１Ｃは、受信回路１０に代えて受信回路１０Ｃを含む点において、光受信装置１と主に相違する。受信回路１０Ｃは、バイパス回路１３に代えて、バイパス回路１３Ｃを含む点において、受信回路１０と主に相違する。バイパス回路１３Ｃは、制御回路４０を更に含む点において、バイパス回路１３と主に相違する。
制御回路４０は、電圧信号Ｖｏｕｔに応じて制御電圧Ｖａｇｃを生成する回路である。具体的には、制御回路４０は、電圧信号Ｖｏｕｔの振幅を検知し、振幅に応じた制御電圧Ｖａｇｃを生成する。制御回路４０は、例えば、電圧信号Ｖｏｕｔの振幅が大きいほど、制御電圧Ｖａｇｃの電圧値を大きくする。制御回路４０は、制御電圧Ｖａｇｃをトランジスタ３１のゲート及びトランジスタ３２のゲートに出力する。
受信回路１０Ｃにおいても、受信回路１０と同様の効果が奏される。受信回路１０Ｃは、電圧信号Ｖｏｕｔに応じて制御電圧Ｖａｇｃを生成する制御回路４０を備えている。したがって、電圧信号Ｖｏｕｔの振幅に応じて、バイパス電流Ｉａｇｃ１，Ｉａｇｃ２の電流量を変更することができる。例えば、電圧信号Ｖｏｕｔの振幅が大きくなるにつれて、トランジスタ３１の抵抗値ＲＡＧＣ１及びトランジスタ３２の抵抗値ＲＡＧＣ２が小さくなるように制御電圧Ｖａｇｃを生成することにより、バイパス電流Ｉａｇｃ１，Ｉａｇｃ２の電流量を増加することができ、利得を下げることができる。その結果、光信号Ｐｉｎの広いダイナミックレンジにおいて、光電流Ｉｐｄに対する電圧信号Ｖｏｕｔの線形性を確保することが可能となる。
なお、バイパス回路１３Ｃにおいては、バイアス電源３４は、トランスインピーダンスアンプ１２と同様の構成を有している。具体的には、バイアス電源３４は、電圧アンプ３４ａと帰還抵抗素子３４ｂとを備えるダミーＴＩＡである。電圧アンプ３４ａの入力端子と出力端子とは、帰還抵抗素子３４ｂを介して電気的に接続されている。つまり、帰還抵抗素子３４ｂは、電圧アンプ３４ａの入出力間に電気的に接続されている。バイアス電源３４がトランスインピーダンスアンプ１２と同様の回路構成を有することで、電圧アンプ２１の電源電圧及び温度の変化による入力電圧Ｖｉｎの変化を補償（相殺）するようにバイアス電圧Ｖｂｉａｓが生成され得る。したがって、バイアス電圧Ｖｂｉａｓの電圧値は、入力電圧Ｖｉｎの平均電圧値（入力電位）と実質的に等しくなる。この構成によれば、トランジスタ３１及びトランジスタ３２には、光電流Ｉｐｄの直流成分はほとんど流れ込まず、光電流Ｉｐｄの交流成分の一部が、バイパス電流Ｉａｇｃ１，Ｉａｇｃ２として引き抜かれる。その結果、受信回路１０Ｃの電源電圧及び温度の変化に対して光電流Ｉｐｄの直流成分を減少させることなく、利得制御を実現することが可能となる。
図１３は、更に別の変形例に係る受信回路を含む光受信装置の構成を概略的に示す図である。図１３に示されるように、光受信装置１Ｄは、差動光信号（光信号Ｐｉｎ及び光信号Ｐｉｎｂ）を受信する。光受信装置１Ｄは、受信回路１０Ｃに代えて受信回路１０Ｄを含む点、及び受光素子ＰＤｂを更に含む点において、光受信装置１Ｃと主に相違する。受光素子ＰＤｂは、光信号Ｐｉｎｂを受信し、光信号Ｐｉｎｂに応じた光電流Ｉｐｄｂを生成する。受光素子ＰＤｂの例としては、フォトダイオード及びアバランシェ・フォトダイオードが挙げられる。受光素子ＰＤｂの一方の端子（例えば、カソード）は、所定のバイアス電圧ＶＰＤを供給する電源に電気的に接続され、受光素子ＰＤｂの他方の端子（例えば、アノード）は、光電流Ｉｐｄｂを出力する。
受信回路１０Ｄは、光電流Ｉｐｄ，Ｉｐｄｂに応じて差動電圧信号（電圧信号Ｖｏｕｔ及び電圧信号Ｖｏｕｔｂ）を生成する回路である。受信回路１０Ｄは、入力端子Ｔｉｎｂ及び出力端子Ｔｏｕｔｂを更に含む点、インダクタ１１Ｄ及びトランスインピーダンスアンプ１２Ｄを更に含む点、並びに、バイパス回路１３Ｃに代えてバイパス回路１３Ｄを含む点において、受信回路１０Ｃと主に相違する。入力端子Ｔｉｎｂは、受光素子ＰＤｂのアノードに電気的に接続されている。入力端子Ｔｉｎｂには、光電流Ｉｐｄｂが入力される。出力端子Ｔｏｕｔｂは、電圧信号Ｖｏｕｔｂを受信回路１０Ｄの外部に出力する。
インダクタ１１Ｄは、インダクタ１１と同様のインダクタンス素子である。インダクタ１１Ｄは、インダクタンスＬ１を有する。インダクタ１１Ｄは、端子１１ｃと、端子１１ｄと、を有している。端子１１ｃは、入力端子Ｔｉｎｂに電気的に接続されている。端子１１ｄは、後述の入力ノード１２ｃに電気的に接続されている。インダクタ１１Ｄは、例えば、トランスインピーダンスアンプ１２Ｄと同一基板上に配置され、基板上の配線によって形成される。つまり、インダクタ１１Ｄは、入力端子Ｔｉｎｂと入力ノード１２ｃとを電気的に接続する配線が有するインダクタンス成分に相当する。なお、比較的大きい値のインダクタンスＬ１が必要な場合には、インダクタ１１Ｄは、例えば、半導体チップ上にスパイラルインダクタとして形成されてもよい。
トランスインピーダンスアンプ１２Ｄは、電流信号Ｉｉｎｂを電圧信号Ｖｏｕｔｂに変換する回路である。トランスインピーダンスアンプ１２Ｄは、トランスインピーダンスアンプ１２と同様の構成を有している。具体的には、トランスインピーダンスアンプ１２Ｄは、電圧アンプ２１Ｄと、帰還抵抗素子２２Ｄとを含む。電圧アンプ２１Ｄの入力端子と出力端子とは、帰還抵抗素子２２Ｄを介して電気的に接続されている。つまり、帰還抵抗素子２２Ｄは、電圧アンプ２１Ｄの入出力間に電気的に接続されている。電流信号Ｉｉｎｂは、光電流Ｉｐｄｂからバイパス電流Ｉａｇｃ１ｂ，Ｉａｇｃ２ｂが引き抜かれることによって生成される。バイパス電流Ｉａｇｃ１ｂ，Ｉａｇｃ２ｂはバイパス回路１３Ｄによって制御される。電圧信号Ｖｏｕｔｂの増減は、電流信号Ｉｉｎｂの増減に対して反転している。例えば、電流信号Ｉｉｎｂの電流量が増加するとき、電圧信号Ｖｏｕｔｂの電圧値は減少（低下）する。
電圧アンプ２１Ｄは、例えば反転増幅回路である。トランスインピーダンスアンプ１２Ｄの利得（電流信号Ｉｉｎｂの変化量に対する電圧信号Ｖｏｕｔｂの変化量の比）は、帰還抵抗素子２２Ｄの抵抗値（トランスインピーダンス）によって決まる。トランスインピーダンスアンプ１２Ｄの利得は、電圧信号Ｖｏｕｔｂの変化量をΔＶｏｕｔｂとし、変化量ΔＶｏｕｔｂを生じさせる電流信号Ｉｉｎｂの変化量をΔＩｉｎｂとして、ΔＶｏｕｔｂ／ΔＩｉｎｂによって求められる。トランスインピーダンスアンプ１２Ｄの入力インピーダンスは、例えば、１０～１００Ω程度である。
トランスインピーダンスアンプ１２Ｄは、入力ノード１２ｃと、出力ノード１２ｄと、を有している。入力ノード１２ｃは、電圧アンプ２１Ｄの入力端子と帰還抵抗素子２２Ｄの一端との接続点である。つまり、入力ノード１２ｃには、電流信号Ｉｉｎｂが入力される。出力ノード１２ｄは、電圧アンプ２１Ｄの出力端子と帰還抵抗素子２２Ｄの他端との接続点である。つまり、出力ノード１２ｄから電圧信号Ｖｏｕｔｂが出力される。
バイパス回路１３Ｄは、光電流Ｉｐｄからバイパス電流Ｉａｇｃ１，Ｉａｇｃ２を引き抜くことで電流信号Ｉｉｎを生成するとともに、光電流Ｉｐｄｂからバイパス電流Ｉａｇｃ１ｂ，Ｉａｇｃ２ｂを引き抜くことで電流信号Ｉｉｎｂを生成する。バイパス回路１３Ｄは、トランジスタ３１Ｄ、トランジスタ３２Ｄ、及び並列回路３３Ｄを更に含む点において、バイパス回路１３Ｃと主に相違する。なお、図１３において、制御回路４０は、差動電圧信号Ｖｏｕｔ，Ｖｏｕｔｂに応じて制御電圧Ｖａｇｃを生成する。具体的には、制御回路４０は、差動電圧信号Ｖｏｕｔ，Ｖｏｕｔｂの振幅を検知し、振幅に応じた制御電圧Ｖａｇｃを生成する。制御回路４０は、例えば、差動電圧信号Ｖｏｕｔ，Ｖｏｕｔｂの振幅が大きいほど、制御電圧Ｖａｇｃの電圧値を大きくする。制御回路４０は、制御電圧Ｖａｇｃをトランジスタ３１のゲート、トランジスタ３２のゲート、トランジスタ３１Ｄのゲート、及びトランジスタ３２Ｄのゲートに出力する。差動電圧信号Ｖｏｕｔ，Ｖｏｕｔｂの振幅は、電圧信号Ｖｏｕｔと電圧信号Ｖｏｕｔｂとの差電圧のピーク値に相当する。
トランジスタ３１Ｄ，３２Ｄは、例えば、ＭＯＳ構造を有する電界効果トランジスタである。本変形例では、トランジスタ３１Ｄ，３２Ｄとして、ＮチャネルＭＯＳトランジスタが用いられている。トランジスタ３１Ｄは、インダクタ１１Ｄの端子１１ｃとバイアス電源３４との間に電気的に接続されている。具体的には、トランジスタ３１Ｄのドレインは、インダクタ１１Ｄの端子１１ｃに電気的に接続されている。トランジスタ３１Ｄのソースは、並列回路３３Ｄを介してバイアス電源３４に電気的に接続されている。トランジスタ３１Ｄのゲートは、制御回路４０に電気的に接続されている。トランジスタ３１Ｄのゲートには、制御電圧Ｖａｇｃが供給される。
トランジスタ３２Ｄは、インダクタ１１Ｄの端子１１ｄとバイアス電源３４との間に電気的に接続されている。具体的には、トランジスタ３２Ｄのドレインは、インダクタ１１Ｄの端子１１ｄに電気的に接続されている。トランジスタ３２Ｄのソースは、バイアス電源３４に電気的に接続されている。トランジスタ３２Ｄのゲートは、制御回路４０に電気的に接続されている。トランジスタ３２Ｄのゲートには、制御電圧Ｖａｇｃが供給される。トランジスタ３１のサイズ（ゲート幅）と、トランジスタ３２のサイズ（ゲート幅）と、トランジスタ３１Ｄのサイズ（ゲート幅）と、トランジスタ３２Ｄのサイズ（ゲート幅）と、は互いに同じでもよく、互いに異なっていてもよい。
並列回路３３Ｄは、並列回路３３と同様の構成を有している。具体的には、並列回路３３Ｄは、抵抗素子３５Ｄと、キャパシタ３６Ｄと、を含み、抵抗素子３５Ｄとキャパシタ３６Ｄとが並列に接続された回路である。並列回路３３Ｄは、トランジスタ３１Ｄと直列に接続されている。本変形例では、並列回路３３Ｄは、トランジスタ３１Ｄとバイアス電源３４との間に電気的に接続されている。並列回路３３Ｄは、ノード３３ｃと、ノード３３ｄと、を有している。ノード３３ｃは、抵抗素子３５Ｄの一端とキャパシタ３６Ｄの一端との接続点である。ノード３３ｄは、抵抗素子３５Ｄの他端とキャパシタ３６Ｄの他端との接続点である。ノード３３ｃは、トランジスタ３１Ｄのソースに電気的に接続されている。ノード３３ｄは、バイアス電源３４に電気的に接続されている。抵抗素子３５Ｄの抵抗値Ｒ３は、トランスインピーダンスアンプ１２Ｄ（入力ノード１２ｃ）の入力インピーダンスよりも十分大きく、例えば、数百Ωから数ｋΩに設定される。キャパシタ３６Ｄの容量値Ｃ３は、例えば、数１０ｆＦから数１００ｆＦに設定される。抵抗値Ｒ３及び容量値Ｃ３の決定方法は、抵抗値Ｒ１及び容量値Ｃ１の決定方法と同様である。
受信回路１０Ｄにおいても、受信回路１０Ｃと同様の効果が奏される。光受信装置１Ｄは、図１２に示される受信回路１０Ｃを２個使用しても構成することができる。受信回路１０Ｄは、受信回路１０Ｃを２個使用する構成と比較して、バイアス電源３４及び制御回路４０をそれぞれ１個に減らしている。それにより、光受信装置１Ｄ及び受信回路１０Ｄの消費電力を削減することができる。
なお、トランスインピーダンスアンプ１２及びトランスインピーダンスアンプ１２Ｄに代えて、差動型トランスインピーダンスアンプが用いられてもよい。例えば、差動型トランスインピーダンスアンプは、非反転入力ノード及び反転入力ノードを有し、入力端子Ｔｉｎがインダクタ１１を介して非反転入力ノードに電気的に接続され、入力端子Ｔｉｎｂがインダクタ１１Ｄを介して反転入力ノードに電気的に接続される。差動型トランスインピーダンスアンプは、さらに非反転出力ノード及び反転出力ノードを有し、非反転出力ノードは出力端子Ｔｏｕｔに電気的に接続され、反転出力ノードは出力端子Ｔｏｕｔｂに電気的に接続される。差動型トランスインピーダンスアンプは、非反転入力ノードに入力される電流信号Ｉｉｎと反転入力ノードに入力される電流信号Ｉｉｎｂとの差分に応じて差動電圧信号Ｖｏｕｔ，Ｖｏｕｔｂを生成する。バイアス電源３４は、バイパス回路１３Ｄに含まれる正相用回路（トランジスタ３１，３２及び並列回路３３）及び逆相用回路（トランジスタ３１Ｄ，３２Ｄ及び並列回路３３Ｄ）に共有されているが、正相用回路及び逆相用回路のそれぞれに個別にバイアス電源３４が設けられてもよい。
受信回路１０，１０Ａ，１０Ｂ，１０Ｃでは、トランジスタ３１，３２に、同一の制御電圧Ｖａｇｃが供給されているが、互いに異なる制御電圧Ｖａｇｃが供給されてもよい。受信回路１０Ｄでは、トランジスタ３１，３１Ｄ，３２，３２Ｄに、同一の制御電圧Ｖａｇｃが供給されているが、互いに異なる制御電圧Ｖａｇｃが供給されてもよい。
受信回路１０，１０Ｂ，１０Ｃ，１０Ｄにおいて、並列回路３３は、端子１１ａとトランジスタ３１との間に電気的に接続されてもよい。同様に、受信回路１０Ａ，１０Ｂにおいて、並列回路３７は、端子１１ｂとトランジスタ３２との間に電気的に接続されてもよい。受信回路１０Ｄにおいて、並列回路３３Ｄは、端子１１ｃとトランジスタ３１Ｄとの間に電気的に接続されてもよい。
受信回路１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄにおいて、トランジスタ３１に代えて、可変抵抗素子として機能する別の構成が採用されてもよく、トランジスタ３２に代えて、可変抵抗素子として機能する別の構成が採用されてもよい。同様に、受信回路１０Ｄにおいて、トランジスタ３１Ｄ，３２Ｄに代えて、可変抵抗素子として機能する別の構成が採用されてもよい。例えば、トランジスタ３１，３１Ｄ，３２，３２Ｄは、バイポーラトランジスタであってもよい。この場合、ゲート、ソース、及びドレインは、ベース、エミッタ、及びコレクタにそれぞれ読み替えられる。
１，１Ａ，１Ｂ，１Ｃ，１Ｄ…光受信装置
１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ…受信回路
１１…インダクタ
１１Ｄ…インダクタ
１１ａ…端子
１１ｂ…端子
１１ｃ…端子
１１ｄ…端子
１２…トランスインピーダンスアンプ
１２Ｄ…トランスインピーダンスアンプ
１２ａ…入力ノード
１２ｂ…出力ノード
１２ｃ…入力ノード
１２ｄ…出力ノード
１３，１３Ａ，１３Ｂ，１３Ｃ，１３Ｄ…バイパス回路
２１…電圧アンプ
２１Ｄ…電圧アンプ
２２…帰還抵抗素子
２２Ｄ…帰還抵抗素子
３１…トランジスタ（第１可変抵抗素子）
３１Ｄ…トランジスタ
３２…トランジスタ（第２可変抵抗素子）
３２Ｄ…トランジスタ
３３…並列回路
３３Ｄ…並列回路
３３ａ…ノード
３３ｂ…ノード
３３ｃ…ノード
３３ｄ…ノード
３４…バイアス電源
３４ａ…電圧アンプ
３４ｂ…帰還抵抗素子
３５…抵抗素子
３５Ｄ…抵抗素子
３６…キャパシタ
３６Ｄ…キャパシタ
３７…並列回路
３７ａ…ノード
３７ｂ…ノード
３８…抵抗素子
３９…キャパシタ
４０…制御回路
Ｉａｇｃ１…バイパス電流
Ｉａｇｃ１ｂ…バイパス電流
Ｉａｇｃ２…バイパス電流
Ｉａｇｃ２ｂ…バイパス電流
Ｉｉｎ…電流信号
Ｉｉｎｂ…電流信号
Ｉｐｄ…光電流（入力電流信号）
Ｉｐｄｂ…光電流
ＰＤ…受光素子
ＰＤｂ…受光素子
Ｐｉｎ…光信号
Ｐｉｎｂ…光信号
Ｔｃ…制御端子
Ｔｉｎ…入力端子
Ｔｉｎｂ…入力端子
Ｔｏｕｔ…出力端子
Ｔｏｕｔｂ…出力端子
ＶＰＤ…バイアス電圧
Ｖａｇｃ…制御電圧（制御信号）
Ｖｂｉａｓ…バイアス電圧
Ｖｉｎ…入力電圧
Ｖｏｕｔ…電圧信号
Ｖｏｕｔｂ…電圧信号

Claims (8)

  1. 光信号に応じて受光素子によって生成された入力電流信号に応じて電圧信号を生成する受信回路であって、
    前記入力電流信号を受ける入力端子と、
    前記入力電流信号からバイパス電流を引き抜くバイパス回路と、
    入力ノードを有し、前記入力ノードに入力される電流信号を前記電圧信号に変換するトランスインピーダンスアンプと、
    前記入力端子に電気的に接続される第１端と前記入力ノードに電気的に接続される第２端とを有するインダクタと、
    を備え、
    前記バイパス回路は、
    バイアス電圧を供給するバイアス電源と、
    前記第１端と前記バイアス電源との間に電気的に接続される第１可変抵抗素子と、
    前記第２端と前記バイアス電源との間に電気的に接続される第２可変抵抗素子と、
    抵抗素子とキャパシタとが並列に接続された並列回路と、
    を備え、
    前記並列回路は、前記第１可変抵抗素子又は前記第２可変抵抗素子と直列に接続される、受信回路。
  2. 前記並列回路は、前記第１可変抵抗素子と直列に接続される、請求項１に記載の受信回路。
  3. 前記並列回路は、前記第１可変抵抗素子と前記バイアス電源との間に電気的に接続される、請求項２に記載の受信回路。
  4. 前記第１可変抵抗素子の抵抗値は、制御信号に応じて変化し、
    前記第２可変抵抗素子の抵抗値は、前記制御信号に応じて変化する、請求項１から請求項３のいずれか１項に記載の受信回路。
  5. 前記電圧信号に応じて前記制御信号を生成する制御回路を更に備える、請求項４に記載の受信回路。
  6. 前記抵抗素子の抵抗値は、前記入力ノードの入力インピーダンスの値よりも大きい、請求項１から請求項５のいずれか１項に記載の受信回路。
  7. 前記並列回路のカットオフ周波数は、前記第１可変抵抗素子及び前記第２可変抵抗素子のうちの前記並列回路と直列に接続される一方の可変抵抗素子をオフ状態とし、他方の可変抵抗素子をオン状態とした場合の前記入力電流信号から前記電圧信号への変換効率が最大となるピーク周波数の半分よりも小さい、請求項１から請求項６のいずれか１項に記載の受信回路。
  8. 前記バイアス電圧の電圧値は、前記入力ノードの入力電圧の平均電圧値と等しい、請求項１から請求項７のいずれか１項に記載の受信回路。
JP2021112203A 2021-07-06 2021-07-06 受信回路 Pending JP2023008550A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021112203A JP2023008550A (ja) 2021-07-06 2021-07-06 受信回路
US17/852,736 US12068788B2 (en) 2021-07-06 2022-06-29 Receiver circuit for optical communication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021112203A JP2023008550A (ja) 2021-07-06 2021-07-06 受信回路

Publications (1)

Publication Number Publication Date
JP2023008550A true JP2023008550A (ja) 2023-01-19

Family

ID=84798405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021112203A Pending JP2023008550A (ja) 2021-07-06 2021-07-06 受信回路

Country Status (2)

Country Link
US (1) US12068788B2 (ja)
JP (1) JP2023008550A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021028984A1 (ja) * 2019-08-09 2021-02-18 三菱電機株式会社 光受信器および局側装置
JP2023008550A (ja) * 2021-07-06 2023-01-19 住友電気工業株式会社 受信回路

Family Cites Families (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801588A (en) * 1996-02-23 1998-09-01 Sumitomo Electric Industries, Ltd. Preamplifier for optical communication
JPH1140840A (ja) * 1997-07-16 1999-02-12 Sumitomo Electric Ind Ltd 光受信器
US6188059B1 (en) * 1998-01-30 2001-02-13 Sumitomo Electric Industries, Ltd. Photocurrent monitor circuit and optical receiver
US6522459B1 (en) * 2001-02-22 2003-02-18 Onetta, Inc. Temperature control and monitoring of optical detector components in an optical communication system
US7394995B2 (en) * 2004-04-01 2008-07-01 Avanex Corporation System and method for a compact optical receiver with wide dynamic range
US20080002993A1 (en) * 2006-06-30 2008-01-03 Kirkpatrick Peter E Optical receiver with dual photodetector for common mode noise suppression
JP2010093353A (ja) * 2008-10-03 2010-04-22 Sumitomo Electric Ind Ltd 光受信器
JP5280256B2 (ja) * 2009-03-12 2013-09-04 住友電工デバイス・イノベーション株式会社 電子回路
JP2011221281A (ja) * 2010-04-09 2011-11-04 Sumitomo Electric Ind Ltd 光電気変換モジュール用部品及び光電気変換モジュール
JP5071522B2 (ja) * 2010-06-03 2012-11-14 住友電気工業株式会社 トランスインピーダンス増幅器、集積回路、及び、システム
JP5488357B2 (ja) * 2010-09-09 2014-05-14 住友電気工業株式会社 増幅回路
US8390383B2 (en) * 2010-06-24 2013-03-05 Sumitomo Electric Industries, Ltd. Amplifier for receiving intermittent optical signal
JP5494285B2 (ja) * 2010-06-24 2014-05-14 住友電気工業株式会社 電子回路
US9354113B1 (en) * 2010-11-05 2016-05-31 Stc.Unm Impact ionization devices under dynamic electric fields
JP5862440B2 (ja) * 2011-12-02 2016-02-16 住友電気工業株式会社 差動増幅回路
JP5915426B2 (ja) * 2012-07-10 2016-05-11 住友電気工業株式会社 光受信器および受光電流モニタ方法
JP6094268B2 (ja) * 2013-03-04 2017-03-15 住友電気工業株式会社 半導体集積受光デバイス
JP2014220748A (ja) * 2013-05-10 2014-11-20 住友電気工業株式会社 受光回路、光受信器及び受光素子の光電流測定方法
CN103281132B (zh) * 2013-05-24 2016-09-07 青岛海信宽带多媒体技术有限公司 应用于宽温度范围中的光模块及其工作温度调节方法
JP6236912B2 (ja) * 2013-06-24 2017-11-29 住友電気工業株式会社 光受信器及びその光軸調芯方法
JP6405635B2 (ja) * 2014-01-28 2018-10-17 住友電気工業株式会社 光受信器の調整方法
JP6364830B2 (ja) * 2014-03-11 2018-08-01 住友電気工業株式会社 半導体光集積素子
JP2015186013A (ja) * 2014-03-24 2015-10-22 住友電気工業株式会社 トランスインピーダンス増幅器
JP6484936B2 (ja) * 2014-06-24 2019-03-20 住友電気工業株式会社 トランスインピーダンス増幅器
US9891385B2 (en) * 2015-02-12 2018-02-13 Source Photonics (Chengdu) Co., Ltd. Integrated lens with multiple optical structures and vent hole
JP6365349B2 (ja) * 2015-03-04 2018-08-01 住友電気工業株式会社 データ受信装置
JP2016194658A (ja) * 2015-04-01 2016-11-17 住友電気工業株式会社 光学デバイス、光処理デバイス、光学デバイスを作製する方法
JP2016208170A (ja) * 2015-04-20 2016-12-08 住友電気工業株式会社 光トランシーバ、光通信装置、および受光素子の制御方法
JP6515666B2 (ja) * 2015-05-08 2019-05-22 住友電気工業株式会社 増幅回路
JP6558192B2 (ja) * 2015-10-01 2019-08-14 住友電気工業株式会社 光学装置
JP6631138B2 (ja) * 2015-10-01 2020-01-15 住友電気工業株式会社 光学装置、プリント回路基板
JP2017103636A (ja) * 2015-12-02 2017-06-08 住友電気工業株式会社 前置増幅器およびそれを含む光受信器
US10243672B2 (en) * 2016-06-30 2019-03-26 Luxtera, Inc. Method and system for waveguide delay based equalization with current and optical summing in optical communication
JP2018054919A (ja) * 2016-09-29 2018-04-05 住友電気工業株式会社 光接続部品、光処理装置、光処理装置を作製する方法
JP2018132553A (ja) * 2017-02-13 2018-08-23 住友電気工業株式会社 光接続デバイス、光処理装置、光接続デバイスを作製する方法、光処理装置を作製する方法
CN108445591A (zh) * 2017-02-16 2018-08-24 住友电气工业株式会社 光收发器
JP2018146681A (ja) * 2017-03-02 2018-09-20 住友電気工業株式会社 光学装置、スタブデバイス
JP6919291B2 (ja) * 2017-04-11 2021-08-18 住友電気工業株式会社 光受信器および光受信器の制御方法
JP2018191068A (ja) * 2017-04-28 2018-11-29 住友電気工業株式会社 増幅回路
JP6826005B2 (ja) * 2017-06-26 2021-02-03 住友電気工業株式会社 光接続デバイスを作製する方法
JP7156280B2 (ja) * 2017-06-27 2022-10-19 住友電気工業株式会社 光受信モジュール、光受信方法、局側装置、及び、ｐｏｎシステム
EP3665772A4 (en) * 2017-08-12 2021-04-14 Luxtera, Inc. EQUALIZATION METHOD AND SYSTEM BASED ON WAVEGUIDE DELAY WITH OPTICAL DIVISION IN OPTICAL COMMUNICATION
JP2019036817A (ja) * 2017-08-14 2019-03-07 住友電気工業株式会社 トランスインピーダンス増幅回路、及び利得可変増幅器
US10608599B2 (en) * 2017-08-14 2020-03-31 Sumitomo Electric Industries, Ltd. Variable gain circuit and transimpedance amplifier using the same
JP2019216346A (ja) * 2018-06-12 2019-12-19 住友電気工業株式会社 トランスインピーダンス増幅回路、及び利得可変増幅器
CN110085572B (zh) * 2018-01-26 2024-03-08 住友电气工业株式会社 用于光接收器模块的封装部
JP7003698B2 (ja) * 2018-01-31 2022-01-21 住友電気工業株式会社 光トランシーバおよびその制御方法
JP2019174653A (ja) * 2018-03-28 2019-10-10 住友電気工業株式会社 レンズモジュール及び光通信モジュール
JP7263697B2 (ja) * 2018-04-13 2023-04-25 住友電気工業株式会社 受光装置
JP7115065B2 (ja) * 2018-06-28 2022-08-09 住友電気工業株式会社 トランスインピーダンスアンプ
US10819425B2 (en) * 2018-07-09 2020-10-27 Sumitomo Electric Industries, Ltd. Transimpedance amplifier for receiving burst optical signal
JP2020077956A (ja) 2018-11-07 2020-05-21 住友電気工業株式会社 光受信回路
JP7077921B2 (ja) * 2018-11-21 2022-05-31 住友電気工業株式会社 光トランシーバ
JP7207013B2 (ja) * 2019-02-27 2023-01-18 住友電気工業株式会社 光トランシーバの制御方法及び光トランシーバ
US10795080B1 (en) * 2019-04-04 2020-10-06 Lumentum Operations Llc Optical receiver with photodiode disposed directly on a planar lightwave circuit
US10715258B1 (en) * 2019-05-03 2020-07-14 Nokia Solutions And Networks Oy Optical coherent receiver
JP7230709B2 (ja) * 2019-06-28 2023-03-01 住友電気工業株式会社 光受信器
US11411542B2 (en) * 2019-07-30 2022-08-09 Sumitomo Electric Industries, Ltd. Transimpedance amplifier circuit
US11349444B2 (en) * 2019-07-30 2022-05-31 Sumitomo Electric Industries, Ltd. Transimpedance amplifier circuit
JP7334576B2 (ja) * 2019-10-24 2023-08-29 住友電気工業株式会社 トランスインピーダンス増幅回路
JP7383980B2 (ja) * 2019-10-24 2023-11-21 住友電気工業株式会社 光受信器
JP7487612B2 (ja) * 2020-08-24 2024-05-21 住友電気工業株式会社 受信回路及び光受信回路
JP2022059802A (ja) * 2020-10-02 2022-04-14 住友電気工業株式会社 トランスインピーダンス増幅回路
JP2023008550A (ja) * 2021-07-06 2023-01-19 住友電気工業株式会社 受信回路
US20230092750A1 (en) * 2021-09-21 2023-03-23 Sumitomo Electric Industries, Ltd. Reception circuit for optical communication
US12095508B2 (en) * 2021-09-22 2024-09-17 California Institute Of Technology Multi-link optical terabit terminal

Also Published As

Publication number Publication date
US12068788B2 (en) 2024-08-20
US20230011340A1 (en) 2023-01-12

Similar Documents

Publication Publication Date Title
US12068788B2 (en) Receiver circuit for optical communication
US8941440B2 (en) Differential circuit compensating gain enhancement due to self heating of transistors
JP5320841B2 (ja) 増幅器および光モジュール
JP7115065B2 (ja) トランスインピーダンスアンプ
US10958355B2 (en) Optical receiver circuit
US6879217B2 (en) Triode region MOSFET current source to bias a transimpedance amplifier
JP2007243510A (ja) 光信号受信回路およびそれを用いた光信号受信装置
JP2012257070A (ja) トランスインピーダンスアンプ
US11411542B2 (en) Transimpedance amplifier circuit
US6876260B2 (en) Elevated front-end transimpedance amplifier
US7262655B2 (en) High bandwidth resistor
US11349444B2 (en) Transimpedance amplifier circuit
JP7334576B2 (ja) トランスインピーダンス増幅回路
JP6024412B2 (ja) 利得可変差動増幅器
JP6507980B2 (ja) 光受信回路、光トランシーバ、および光受信回路の制御方法
CN116633284A (zh) 一种高增益跨阻放大器及高增益光电转换器
JP5081678B2 (ja) 光信号受信回路
CN116155221A (zh) 一种连续时间线性均衡自动控制电路、电子设备
US20210167863A1 (en) Receiving circuit and optical receiver
Aznar et al. A highly sensitive 2.5 Gb/s transimpedance amplifier in CMOS technology
Romanova et al. Programmable-gain capacitive feedback TIA for low-noise applications in CMOS
JP2003032050A (ja) プリアンプ回路
JP3826779B2 (ja) 光受信回路
JP2021069025A (ja) 光受信器
US11418163B1 (en) Constant-bandwidth linear variable gain amplifier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240422