JP7383980B2 - 光受信器 - Google Patents

Description

本開示の例示的実施形態は、光受信器に関するものである。

特許文献１には、光受信機に係る技術が開示されている。光受信機は、受光素子と、電流電圧変換回路（ＴＩＡ）と、容量受動素子とを有する。受光素子は、アノードとカソードを有し、受信した信号光に対応する光電流を生成する。電流電圧変換回路は、受光素子のアノードに接続され、光電流を電圧信号に変換する。容量受動素子は、第１電極および第２電極を有する。受光素子のカソードと容量受動素子の第１電極とは、接続される。容量受動素子の第２電極は、電流電圧変換回路３１３の基準電位に接続される。第２電極は電流電圧変換回路の基準電位端子以外には繋がらない。

特許文献２には、受信回路に係る技術が開示されている。受信回路は、差動出力増幅回路を備え、差動出力増幅回路の差動出力について識別回路で２値化識別を行う。受信回路は、二つのピーク検出回路と、平均値検出回路と、二つの演算増幅器と、二つのトランジスタとを備え、差動出力に応じて差動出力増幅回路の入力インピーダンスおよびオフセットを制御する。

特許文献３には、前置増幅回路に係る技術が開示されている。前置増幅回路は、第一の増幅回路と、利得切替え判断回路と、オフセット電流制御回路とを備える。第一の増幅回路は、利得切替え機能を備える。利得切替え判断回路は、第一の増幅回路の出力端子に接続され、ヒステリシスコンパレータを備える。前置増幅回路は、利得切替え判断回路の出力信号により、第一の前置増幅回路の利得切替えを行う。オフセット電流制御回路は、第一の増幅回路の入力端子に接続される。前置増幅回路は、利得切替え判断回路の出力信号によって、オフセット電流制御回路を制御する。

特開２０１２－４９５４号公報 特開平１１－８５２２号公報 特開２００９－４９４８８号公報

光受信器では、例えばフォトダイオードが外部の光導波路（光ファイバ）から光信号を受け、光信号を光電流に変換する。フォトダイオードのカソードは、フィルタ回路を介して電源からバイアス電圧を受け、フォトダイオードのアノードは、トランスインピーダンス増幅回路に光電流を出力する。フォトダイオードは、ボンディングワイヤや信号配線を介してフィルタ回路やトランスインピーダンス増幅回路に接続される。ボンディングワイヤは寄生インダクタンスを有し、信号配線は寄生容量を有する。そのため、それらの寄生インダクタンス、および寄生容量などによって、フォトダイオード、フィルタ回路、およびトランスインピーダンス増幅回路を含む回路に共振現象を生じ得る。共振現象は、光受信器の利得帯域、群遅延等の諸特性に影響を与え、光受信器の周波数応答特性に影響を与える。このような共振現象は、トランスインピーダンス回路の入力インピーダンスが比較的に大きい場合に低減（ダンピング）され得る。

一方、フォトダイオードの光電流を受けるトランスインピーダンス増幅回路では、入力（電流信号）と出力（電圧信号）との間の線形性を維持するために、光電流の一部をバイパスさせて、トランスインピーダンス増幅回路に入力する電流信号の振幅を小さくする制御が行われ得る。この制御は、例えばトランスインピーダンス増幅回路から出力される電圧信号の振幅に応じて行われ、ＡＧＣ（Automatic Gain Control）と呼ばれている。特に、光電流から交流成分の一部を除去（バイパス）する制御がＡＧＣによって行われる場合には、トランスインピーダンス増幅回路の入力インピーダンスが減少し、上述の共振現象が抑制されなくなる虞がある。

本開示は、光受信器において、寄生インダクタンスおよび寄生容量等による共振現象を抑制し、周波数応答特性の劣化を回避する技術を提供する。

一つの例示的実施形態において、光受信器が提供される。光信号を光電流に変換するフォトダイオードと、バイアス端子と、入力端子と、フィルタ回路と、増幅回路と、第１抵抗素子と、バイパス回路と、制御回路と、を備える。フォトダイオードのアノードは、入力端子に電気的に接続される。フォトダイオードのカソードは、バイアス端子に電気的に接続される。バイパス回路は、入力端子に電気的に接続される。制御回路は、増幅回路が出力する出力信号に応じてフィルタ回路、およびバイパス回路を制御する。第１抵抗素子は、増幅回路の入力および出力の間に電気的に接続される。バイパス回路は、光電流の交流成分からバイパス電流を引き抜いて増幅回路に入力する交流電流を低減する第１機能を有し、制御回路から出力される第１指示信号に応じて第１機能をオンするときに入力端子から見たバイパス回路の入力インピーダンスを減少させ、第１指示信号に応じて第１機能をオフするときに、入力端子から見たバイパス回路の入力インピーダンスを増加させる。フィルタ回路は、バイアス端子から見たフィルタ回路の入力インピーダンスを増減する第２機能を有し、制御回路から出力される第２指示信号に応じて第２機能をオンするときにバイアス端子から見たフィルタ回路の入力インピーダンスを増加させ、第２指示信号に応じて第２機能をオフするときに、バイアス端子から見たフィルタ回路の入力インピーダンスを減少させる。制御回路は、増幅回路の出力信号に基づいてバイパス回路に第１機能のオンを指示する第１指示信号を出力する場合には、フィルタ回路に第２機能のオンを指示する第２指示信号を出力し、増幅回路の出力信号に基づいてバイパス回路に第１機能のオフを指示する第１指示信号を出力する場合には、フィルタ回路に第２機能のオフを指示する第２指示信号を出力する。

本開示によれば、光受信器において、寄生インダクタンスおよび寄生容量等による共振現象を抑制し、周波数応答特性の劣化を回避し得る。

図１は、一つの例示的実施形態に係る光受信器の構成を示す図である。 図２は、図１に示す増幅回路の具体的な構成の一例を示す図である。 図３は、図１に示すフィルタ回路の主要な構成の一例を示す図である。 図４は、図１に示すフィルタ回路の主要な構成の一例を示す図である。 図５は、図１に示すフィルタ回路の主要な構成の一例を示す図である。 図６は、図１に示す制御回路に含まれる構成の一例を示す図である。 図７は、図１に示す制御回路に含まれる構成の一例を示す図である。 図８は、図１に示す光受信器の奏する効果を説明するための図である。 図９は、図１に示す光受信器の奏する効果を説明するための図である。 図１０は、図１に示す光受信器の奏する効果を説明するための図である。

［例示的実施形態の説明］
以下、種々の例示的実施形態について説明する。一つの例示的実施形態において、光受信器が提供される。光信号を光電流に変換するフォトダイオードと、バイアス端子と、入力端子と、フィルタ回路と、増幅回路と、第１抵抗素子と、バイパス回路と、制御回路と、を備える。フォトダイオードのアノードは、入力端子に電気的に接続される。フォトダイオードのカソードは、バイアス端子に電気的に接続される。バイパス回路は、入力端子に電気的に接続される。制御回路は、増幅回路が出力する出力信号に応じてフィルタ回路、およびバイパス回路を制御する。第１抵抗素子は、増幅回路の入力および出力の間に電気的に接続される。バイパス回路は、光電流の交流成分からバイパス電流を引き抜いて増幅回路に入力する交流電流を低減する第１機能を有し、制御回路から出力される第１指示信号に応じて第１機能をオンするときに入力端子から見たバイパス回路の入力インピーダンスを減少させ、第１指示信号に応じて第１機能をオフするときに、入力端子から見たバイパス回路の入力インピーダンスを増加させる。フィルタ回路は、バイアス端子から見たフィルタ回路の入力インピーダンスを増減する第２機能を有し、制御回路から出力される第２指示信号に応じて第２機能をオンするときにバイアス端子から見たフィルタ回路の入力インピーダンスを増加させ、第２指示信号に応じて第２機能をオフするときに、バイアス端子から見たフィルタ回路の入力インピーダンスを減少させる。制御回路は、増幅回路の出力信号に基づいてバイパス回路に第１機能のオンを指示する第１指示信号を出力する場合には、フィルタ回路に第２機能のオンを指示する第２指示信号を出力し、増幅回路の出力信号に基づいてバイパス回路に第１機能のオフを指示する第１指示信号を出力する場合には、フィルタ回路に第２機能のオフを指示する第２指示信号を出力する。入力と出力との間の線形性を維持するために増幅回路に入力する交流電流を低減する場合には、入力インピーダンスが低減されるので寄生インダクタンスと寄生容量による共振現象に対するダンピングも低減される。しかし、この場合には、寄生インダクタンスと寄生容量による共振現象がフィルタ回路によって低減され、寄生インダクタンスと寄生容量による共振現象に起因する周波数応答特性の劣化が抑制され得る。

一つの例示的実施形態において、フィルタ回路は、電界効果トランジスタと、第２抵抗素子および第３抵抗素子と、キャパシタとを備える。第２抵抗素子の一端は、バイアス端子に電気的に接続される。キャパシタは、第２抵抗素子の一端および電界効果トランジスタのドレインの間に電気的に接続される。電界効果トランジスタのソースは、接地される。第３抵抗素子は、電界効果トランジスタのソースおよびドレインの間に電気的に接続される。電界効果トランジスタのゲートは、第２指示信号を受ける。

一つの例示的実施形態において、フィルタ回路は、電界効果トランジスタと、第２抵抗素子および第３抵抗素子と、第１キャパシタおよび第２キャパシタとを備える。第２抵抗素子の一端は、バイアス端子に電気的に接続される。第１キャパシタは、第２抵抗素子の一端および電界効果トランジスタのドレインの間に電気的に接続される。電界効果トランジスタのソースは、接地される。電界効果トランジスタのゲートは、第２指示信号を受ける。第２キャパシタは、第２抵抗素子の一端および第３抵抗素子の間に電気的に接続され、第３抵抗素子を介して接地されている。

一つの例示的実施形態において、フィルタ回路は、電界効果トランジスタと、第２抵抗素子および第３抵抗素子と、第１キャパシタおよび第２キャパシタとを備える。第２抵抗素子の一端は、バイアス端子に電気的に接続される。第１キャパシタは、第２抵抗素子の一端および電界効果トランジスタのドレインの間に電気的に接続される。電界効果トランジスタのソースは、接地される。電界効果トランジスタのゲートは、第２指示信号を受ける。第３抵抗素子は、第２抵抗素子の一端および第２キャパシタの間に電気的に接続される。第２キャパシタを介して接地されている。

一つの例示的実施形態において、制御回路は、第１電界効果トランジスタ、第２電界効果トランジスタ、第３電界効果トランジスタ、第４電界効果トランジスタ、第５電界効果トランジスタ、および第６電界効果トランジスタと、第４抵抗素子、第５抵抗素子、第６抵抗素子、および第７抵抗素子と、電流源とを備える。第１電界効果トランジスタのゲートには、外部から供給される基準信号が入力される。第２電界効果トランジスタのゲートには、増幅回路の出力信号に応じた信号が入力される。第１電界効果トランジスタのソースは、第４抵抗素子を介して電流源に電気的に接続される。第２電界効果トランジスタのソースは、第５抵抗素子を介して電流源に電気的に接続される。第３電界効果トランジスタのドレインは、第６抵抗素子を介して接地され、第２指示信号をフィルタ回路に出力する。第４電界効果トランジスタのドレインは、第７抵抗素子を介して接地され、第１指示信号をバイパス回路に出力する。第１電界効果トランジスタおよび第５電界効果トランジスタのそれぞれのドレインと第３電界効果トランジスタのゲートとは、互いに電気的に接続される。第２電界効果トランジスタおよび第６電界効果トランジスタのそれぞれのドレインと第４電界効果トランジスタのゲートとは、互いに電気的に接続される。第３電界効果トランジスタ、第４電界効果トランジスタ、第５電界効果トランジスタ、および第６電界効果トランジスタのそれぞれのソースは、互いに電気的に接続される。

［例示的実施形態の詳細］
以下、図面を参照して種々の例示的実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。

図１を参照して、一つの例示実施形態に係る光受信器１の構成を説明する。光受信器１は、フォトダイオードＰＤと、トランスインピーダンス増幅回路ＡＰとを備える。トランスインピーダンス増幅回路ＡＰは、フィルタ回路ＦＬと、増幅回路ＡＭと、抵抗素子ＲＦ（第１抵抗素子）と、バイパス回路ＡＣＮと、制御回路ＡＧＣとを備える。トランスインピーダンス増幅回路ＡＰは、更に、出力回路ＢＵＦを備える。抵抗素子ＲＦは、例えば５５０［Ω］程度の抵抗値を有し得る。

フォトダイオードＰＤは、トランスインピーダンス増幅回路ＡＰに電気的に接続される。詳細には、フォトダイオードＰＤのアノードは、入力端子ＩＮを介して、増幅回路ＡＭの入力に電気的に接続される。入力端子ＩＮは、フォトダイオードＰＤのアノードに接続される。

フォトダイオードＰＤのカソードは、バイアス端子ＣＴを介して、フィルタ回路ＦＬに電気的に接続される。バイアス端子ＣＴは、フォトダイオードＰＤのカソードに接続される。バイアス端子ＣＴは、フォトダイオードＰＤの動作に必要なバイアス電圧をフォトダイオードＰＤに供給する。フォトダイオードＰＤは、バイアス電圧によって逆方向にバイアスされる。フォトダイオードＰＤは、外部の光導波路（光ファイバ）から光信号を受け、光信号を光電流に変換する。光電流は、トランスインピーダンス増幅回路ＡＰの入力端子ＩＮに入力される。

バイパス回路ＡＣＮは、増幅回路ＡＭの入力に電気的に接続される。バイパス回路ＡＣＮは、制御回路ＡＧＣに電気的に接続される。バイパス回路ＡＣＮは、増幅回路ＡＭに入力する交流電流を低減するバイパス機能（第１機能）を有する。これは、例えば、入力端子ＩＮに入力された光電流の交流成分の一部がバイパス電流としてバイパス回路に流れ込むことによって行われる。すなわち、光電流からバイパス電流が除去されることで増幅回路ＡＭに入力する交流電流は、光電流よりも減少する。バイパス回路ＡＣＮは、制御回路ＡＧＣから出力される利得制御電圧Ｖａｃｎ（第１指示信号）に応じて第１機能のオン・オフを切り替える。例えば、第１機能をオンするときは、入力端子ＩＮからバイパス回路ＡＣＮに向けてバイパス電流を流し（引き込み）、増幅回路ＡＭに入力する交流電流を光電流よりも減少させる。第１機能をオフするときは、バイパス電流を流さず、増幅回路ＡＭに入力する交流電流は光電流と等しくなる。

バイパス回路ＡＣＮは、第１機能を実現するために、例えばＭＯＳ型電界効果トランジスタを備え得る。この場合、例えば、ＭＯＳ型電界効果トランジスタのドレインは増幅回路ＡＭの入力に電気的に接続され、ＭＯＳ型電界効果トランジスタのゲートは制御回路ＡＧＣに電気的に接続される。なお、入力端子ＩＮは、増幅回路ＡＭの入力に電気的に接続されているため、ＭＯＳ型電界効果トランジスタのドレインは入力端子ＩＮに電気的に接続されている。ＭＯＳ型電界効果トランジスタのソースは、例えば、グランドに電気的に接続される。ＭＯＳ型電界効果トランジスタのゲートは、制御回路ＡＧＣから利得制御電圧Ｖａｃｎを受ける。

バイパス回路ＡＣＮのＭＯＳ型電界効果トランジスタが利得制御電圧Ｖａｃｎによってオン状態になると、フォトダイオードＰＤの入力端子ＩＮから出力される交流電流の一部はバイパス電流としてバイパス回路ＡＣＮに流れ、増幅回路ＡＭに入力する交流電流の振幅は光電流の振幅よりも低減される。この場合、バイパス回路ＡＣＮの第１機能は、オンとなる。このとき、増幅回路ＡＭの入力に並列にＭＯＳ型電界効果トランジスタのオン抵抗が接続された状態となり、フォトダイオードＰＤから見たトランスインピーダンス増幅回路ＡＰの入力端子ＩＮの入力インピーダンスは、第１機能をオフしたときと比べて相対的に低くなる。

バイパス回路ＡＣＮのＭＯＳ型電界効果トランジスタが利得制御電圧Ｖａｃｎによってオフ状態になると、フォトダイオードＰＤのアノード端子から入力端子ＩＮに入力される光電流は、バイパス回路ＡＣＮには流れずにそのまま交流電流として増幅回路ＡＭに入力する。この場合、バイパス回路ＡＣＮの第１機能は、オフとなる。このとき、ＭＯＳ型電界効果トランジスタのドレイン・ソース間のインピーダンスは数十ＫΩ以上の高抵抗値となるため、フォトダイオードＰＤから見たトランスインピーダンス増幅回路ＡＰの入力端子ＩＮの入力インピーダンスは、第１機能をオンしたときと比べて相対的に高くなる。

フォトダイオードＰＤの寄生インダクタンスおよび寄生容量による共振現象に対して、トランスインピーダンス増幅回路ＡＰの入力インピーダンスが大きくなると共振現象を抑制（ダンピング）する作用が強まり、トランスインピーダンス増幅回路ＡＰの入力インピーダンスが小さくなると共振現象を抑制（ダンピング）する作用が弱まる。従って、第１機能をオフしているときには、共振現象が抑えられていても、第１機能をオンしたときは、共振現象を抑制しきれない場合がある。

フィルタ回路ＦＬは、電源ＶＰＤに電気的に接続される。フィルタ回路ＦＬは、ローパスフィルタを構成し、フォトダイオードＰＤの動作に必要なバイアス電圧を安定化してバイアス端子ＣＴを介してフォトダイオードＰＤに供給する。フィルタ回路ＦＬは、さらに制御回路ＡＧＣに電気的に接続される。フィルタ回路ＦＬは、フォトダイオードＰＤを流れる共振現象を抑制するダンピング機能（第２機能）を有する。ここでいう共振現象は、上述のボンディングワイヤの有する寄生インダクタンスや信号配線の有する寄生容量がＬＣ共振を起こすことによって生じる。フィルタ回路ＦＬは、制御回路ＡＧＣから出力されるフィルタ制御電圧Ｖｆｃ（第２指示信号）に応じて第２機能のオン・オフを切り替える。第２機能のオンとオフについては後述する。

制御回路ＡＧＣは、増幅回路ＡＭの出力、フィルタ回路ＦＬ、およびバイパス回路ＡＣＮのそれぞれに電気的に接続される。制御回路ＡＧＣは、増幅回路ＡＭの出力信号に応じてフィルタ回路ＦＬおよびバイパス回路ＡＣＮを制御する。

詳細には、制御回路ＡＧＣは、増幅回路ＡＭの出力電圧Ｖａｍｏｕｔ（出力信号）に基づいてバイパス回路ＡＣＮに第１機能のオンを指示する利得制御電圧Ｖａｃｎを出力する場合には、フィルタ回路ＦＬに第２機能のオンを指示するフィルタ制御電圧Ｖｆｃを出力する。

制御回路ＡＧＣは、増幅回路ＡＭの出力電圧Ｖａｍｏｕｔに基づいてバイパス回路ＡＣＮに第１機能のオフを指示する利得制御電圧Ｖａｃｎを出力する場合には、フィルタ回路ＦＬに第２機能のオフを指示するフィルタ制御電圧Ｖｆｃを出力する。

出力回路ＢＵＦは、差動増幅器であり得る。出力回路ＢＵＦの差動入力の一方は、増幅回路ＡＭの出力に電気的に接続される。出力回路ＢＵＦの差動入力の他方は、例えば、直流電源回路Ｖｒｅｆに電気的に接続される。出力回路ＢＵＦの差動出力の一方は、出力端子ＯＵＴｐに電気的に接続される。出力回路ＢＵＦの差動出力の他方は、出力端子ＯＵＴｎに電気的に接続される。出力回路ＢＵＦは、差動入力の一方と差動入力の他方との電圧差を増幅して差動出力の一方と差動出力の他方との電圧差として出力する。

なお、トランスインピーダンス増幅回路ＡＰは、増幅回路ＡＭと出力回路ＢＵＦとの間にさらに利得可変増幅回路を有していてもよい。

図２に、増幅回路ＡＭの具体的な回路構成の一例が示されている。増幅回路ＡＭは、例えば反転増幅回路である。増幅回路ＡＭは、トランジスタＴａｍ１およびトランジスタＴａｍ２と、抵抗素子Ｒ１および抵抗素子Ｒ２とを備える。トランジスタＴａｍ１およびトランジスタＴａｍ２は、例えばＮＰＮ型バイポーラトランジスタであり得る。抵抗素子Ｒ１および抵抗素子Ｒ２は、例えば３００［Ω］程度の抵抗値を有し得る。

トランジスタＴａｍ１のベースは、入力端子ＩＮに電気的に接続される。トランジスタＴａｍ１のエミッタは、接地される。トランジスタＴａｍ１のコレクタおよびトランジスタＴａｍ２のベースは、互いに電気的に接続される。トランジスタＴａｍ１のコレクタは、抵抗素子Ｒ１を介して電源ＶＣＣ１に電気的に接続される。

トランジスタＴａｍ２のコレクタは、電源ＶＣＣ１に電気的に接続される。トランジスタＴａｍ２のエミッタは、抵抗素子Ｒ２を介して接地される。トランジスタＴａｍ２と抵抗素子Ｒ２はエミッタフォロワ回路を構成する。トランジスタＴａｍ２のエミッタは、制御回路ＡＧＣと、出力回路ＢＵＦの差動入力とに電気的に接続される。トランジスタＴａｍ２のエミッタから、出力電圧Ｖａｍｏｕｔが出力される。例えばトランジスタＴａｍ１のゲート電圧（すなわち増幅回路ＡＭの入力電圧）が上昇してトランジスタＴａｍ１のコレクタ電流が増加すると、トランジスタＴａｍ１のコレクタ電圧は低下する。トランジスタＴａｍ１のコレクタ電圧は、エミッタフォロワ回路によって低電位側にレベルシフトされて出力電圧Ｖａｍｏｕｔとして出力される。従って、増幅回路ＡＭの入力電圧が増加（上昇）すると、出力電圧Ｖａｍｏｕｔは減少（低下）する。反対に、増幅回路ＡＭの入力電圧が減少（低下）すると、出力電圧Ｖａｍｏｕｔは増加（上昇）する。

図１に示すフィルタ回路ＦＬは、例えば図３に示すフィルタ回路ＦＬａ、図４に示すフィルタ回路ＦＬｂ、および図５に示すフィルタ回路ＦＬｃの何れかであり得る。まず、図３を参照して、図１に示すフィルタ回路ＦＬの一例を説明する。図３に示すフィルタ回路ＦＬａは、図１に示すフィルタ回路ＦＬの一例である。

フィルタ回路ＦＬａは、電界効果トランジスタＴａと、抵抗素子Ｒａ１（第２抵抗素子）および抵抗素子Ｒａ２（第３抵抗素子）と、キャパシタＣａとを備える。抵抗素子Ｒａ１の一端は、バイアス端子ＣＴに電気的に接続される。抵抗素子Ｒａ１の他端は、電源ＶＰＤに電気的に接続される。電源ＶＰＤは、フォトダイオードＰＤにバイアス電圧を供給するための直流電源回路である。

電界効果トランジスタＴａのオン抵抗は、抵抗素子Ｒａ２より十分小さい値に設定されている。従って、電界効果トランジスタＴａをオンすることによってキャパシタＣａとグランドとの間の電気抵抗を低減し得る。キャパシタＣａとグランドとの間の電気抵抗は、電界効果トランジスタＴａのオン抵抗と抵抗素子Ｒａ２との合成抵抗となる。

電界効果トランジスタＴａは、例えばＮ型ＭＯＳトランジスタ（MOS：Metal Oxide Semiconductor）であり得る。

キャパシタＣａは、バイアス端子ＣＴに電気的に接続されている抵抗素子Ｒａ１の一端、および電界効果トランジスタＴａのドレイン、の間に電気的に接続される。電界効果トランジスタＴａのソースは、接地される。電界効果トランジスタＴａのゲートには、フィルタ制御電圧Ｖｆｃが入力される。

抵抗素子Ｒａ２は、電界効果トランジスタＴａのソースおよびドレインに対して並列に接続される。バイアス端子ＣＴから見たフィルタ回路ＦＬaの入力インピーダンスは、電界効果トランジスタＴａのソース・ドレイン間の抵抗と抵抗素子Ｒａ２の並列接続による電気抵抗を抵抗成分（ダンピング抵抗）として含む。

電界効果トランジスタＴａが、フィルタ制御電圧Ｖｆｃの電圧が閾値電圧よりも上昇することによって、オン状態になると、電界効果トランジスタＴａのソース・ドレイン間の抵抗値は抵抗素子Ｒａ２の抵抗値と同程度かそれよりも小さい値に減少し、ダンピング抵抗は抵抗素子Ｒａ２の抵抗値よりも減少する。この場合、フィルタ回路ＦＬａの第２機能は、オフになる。フィルタ回路ＦＬａの第２機能がフィルタ制御電圧Ｖｆｃによってオフになっている場合には、バイパス回路ＡＣＮの第１機能は利得制御電圧Ｖａｃｎによってオフになっている。

電界効果トランジスタＴａが、フィルタ制御電圧Ｖｆｃの電圧が閾値電圧よりも低くなることによって、オフ状態になると、電界効果トランジスタＴａのソース・ドレイン間の抵抗値は増加して抵抗素子Ｒａ２の抵抗値よりも数十倍以上に大きくなり、ダンピング抵抗は増加して抵抗素子Ｒａ２の抵抗値にほぼ等しくなる。この場合、フィルタ回路ＦＬａの第２機能は、オンになる。フィルタ回路ＦＬａの第２機能がフィルタ制御電圧Ｖｆｃによってオンになっている場合には、バイパス回路ＡＣＮの第１機能は利得制御電圧Ｖａｃｎによってオンになっている。

従って、第２機能がオフになるときは、フィルタ回路ＦＬａの入力インピーダンスに含まれる抵抗成分（ダンピング抵抗）が小さくなり、第２機能がオンになるとき、フィルタ回路ＦＬａの入力インピーダンスに含まれる抵抗成分（ダンピング抵抗）は大きくなる。寄生インダクタンスと寄生容量による共振現象に対して、ダンピング抵抗は共振を弱める作用を有する。すなわち、ダンピング抵抗が大きくなると、共振現象を抑制する作用が強まり、ダンピング抵抗が小さくなると、共振現象を抑制する作用が弱まる。

バイパス回路ＡＣＮの第１機能がオンするとき、トランスインピーダンス増幅回路ＡＰの入力インピーダンスが相対的に減少するため、共振現象を抑制する作用は弱まるが、フィルタ回路ＦＬaの第２機能がオンすると、フィルタ回路ＦＬａのダンピング抵抗は相対的に大きくなり、共振現象を抑制する作用は強まる。一方で、バイパス回路ＡＣＮの第１機能がオフするとき、トランスインピーダンス増幅回路ＡＰの入力インピーダンスが相対的に増加するため、共振現象を抑制する作用は強まるが、フィルタ回路ＦＬaの第２機能がオフすると、フィルタ回路ＦＬａのダンピング抵抗は相対的に小さくなり、共振現象を抑制する作用は弱まる。このように、バイパス回路ＡＣＮの第１機能とフィルタ回路ＦＬａの第２機能を互いに連動させることで、常に共振現象を抑えることができる。

図４を参照して、図１に示すフィルタ回路ＦＬの他の一例を説明する。図４に示すフィルタ回路ＦＬｂは、図１に示すフィルタ回路ＦＬの一例である。

フィルタ回路ＦＬｂは、電界効果トランジスタＴｂと、抵抗素子Ｒｂ１（第２抵抗素子）および抵抗素子Ｒｂ２（第３抵抗素子）とを備える。フィルタ回路ＦＬｂは、キャパシタＣｂ１（第１キャパシタ）およびキャパシタＣｂ２（第２キャパシタ）を備える。電界効果トランジスタＴｂは、例えばＮ型ＭＯＳトランジスタであり得る。

抵抗素子Ｒｂ１の一端は、バイアス端子ＣＴに電気的に接続される。抵抗素子Ｒｂ１の他端は、電源ＶＰＤに電気的に接続される。

キャパシタＣｂ１は、バイアス端子ＣＴに電気的に接続されている抵抗素子Ｒｂ１の一端、および電界効果トランジスタＴｂのドレイン、の間に電気的に接続される。電界効果トランジスタＴｂのソースは、接地される。電界効果トランジスタＴｂのゲートには、フィルタ制御電圧Ｖｆｃが入力される。

キャパシタＣｂ２は、バイアス端子ＣＴに電気的に接続されている抵抗素子Ｒｂ１の一端、および抵抗素子Ｒｂ２、の間に電気的に接続される。キャパシタＣｂ２は、抵抗素子Ｒｂ２を介して接地されている。

電界効果トランジスタＴｂが、フィルタ制御電圧Ｖｆｃが電界効果トランジスタＴｂの閾値電圧よりも上昇することによって、オン状態になると、電界効果トランジスタＴｂのドレイン・ソース間の抵抗値は抵抗素子Ｒｂ２の抵抗値と同程度かそれよりも小さい値に減少し、バイアス端子ＣＴから見たときのフィルタ回路ＦＬｂの入力インピーダンスが含む抵抗成分（ダンピング抵抗）は抵抗素子Ｒｂ２の抵抗値よりも減少する。この場合、フィルタ回路ＦＬｂの第２機能は、オフになる。フィルタ回路ＦＬｂの第２機能がフィルタ制御電圧Ｖｆｃによってオフになっている場合には、バイパス回路ＡＣＮの第１機能は利得制御電圧Ｖａｃｎによってオフになっている。

電界効果トランジスタＴｂが、フィルタ制御電圧Ｖｆｃが電界効果トランジスタＴｂの閾値電圧よりも低くなることによって、オフ状態になると、電界効果トランジスタＴｂのドレイン・ソース間の抵抗値が抵抗素子Ｒａ２の抵抗値よりも数十倍以上に大きくなり、バイアス端子ＣＴから見たときのフィルタ回路ＦＬｂの入力インピーダンスが含む抵抗成分（ダンピング抵抗）は増加して抵抗素子Ｒｂ２の抵抗値にほぼ等しくなる。この場合、フィルタ回路ＦＬｂの第２機能は、オンになる。フィルタ回路ＦＬｂの第２機能がフィルタ制御電圧Ｖｆｃによってオンになっている場合には、バイパス回路ＡＣＮの第１機能は利得制御電圧Ｖａｃｎによってオンになっている。

従って、第２機能がオフになるときは、フィルタ回路ＦＬｂの入力インピーダンスに含まれる抵抗成分（ダンピング抵抗）が小さくなり、第２機能がオンになるとき、フィルタ回路ＦＬｂの入力インピーダンスに含まれる抵抗成分（ダンピング抵抗）は大きくなる。寄生インダクタンスと寄生容量による共振現象に対して、ダンピング抵抗は共振を弱める作用を有する。すなわち、ダンピング抵抗が大きくなると、共振現象を抑制する作用が強まり、ダンピング抵抗が小さくなると、共振現象を抑制する作用が弱まる。

バイパス回路ＡＣＮの第１機能がオンするとき、トランスインピーダンス増幅回路ＡＰの入力インピーダンスが相対的に減少するため、共振現象を抑制する作用は弱まるが、フィルタ回路ＦＬｂの第２機能がオンすると、フィルタ回路ＦＬｂのダンピング抵抗は相対的に大きくなり、共振現象を抑制する作用は強まる。一方で、バイパス回路ＡＣＮの第１機能がオフするとき、トランスインピーダンス増幅回路ＡＰの入力インピーダンスが相対的に増加するため、共振現象を抑制する作用は強まるが、フィルタ回路ＦＬｂの第２機能がオフすると、フィルタ回路ＦＬｂのダンピング抵抗は相対的に小さくなり、共振現象を抑制する作用は弱まる。このように、バイパス回路ＡＣＮの第１機能とフィルタ回路ＦＬｂの第２機能を互いに連動させることで、常に共振現象を抑えることができる。

図５を参照して、図１に示すフィルタ回路ＦＬの他の一例を説明する。図５に示すフィルタ回路ＦＬｃは、図１に示すフィルタ回路ＦＬの一例である。

フィルタ回路ＦＬｃは、電界効果トランジスタＴｃと、抵抗素子Ｒｃ１（第２抵抗素子）および抵抗素子Ｒｃ２（第３抵抗素子）とを備える。フィルタ回路ＦＬｃは、キャパシタＣｃ１（第１キャパシタ）およびキャパシタＣｃ２（第２キャパシタ）を備える。

抵抗素子Ｒｃ１の一端は、バイアス端子ＣＴに電気的に接続される。抵抗素子Ｒｃ１の他端は、電源ＶＰＤに電気的に接続される。

キャパシタＣｃ１は、バイアス端子ＣＴに電気的に接続されている抵抗素子Ｒｃ１の一端、および電界効果トランジスタＴｃのドレイン、の間に電気的に接続される。

電界効果トランジスタＴｃのソースは、接地される。電界効果トランジスタＴｃのゲートには、フィルタ制御電圧Ｖｆｃが入力される。

抵抗素子Ｒｃ２は、バイアス端子ＣＴに電気的に接続されている抵抗素子Ｒｃ１の一端、および第２キャパシタ、の間に電気的に接続される。抵抗素子Ｒｃ２は、キャパシタＣｃ２を介して接地されている。

電界効果トランジスタＴｃが、フィルタ制御電圧Ｖｆｃが電界効果トランジスタＴｃの閾値電圧よりも上昇することによって、オン状態になると、電界効果トランジスタＴｃのドレイン・ソース間の抵抗値は抵抗素子Ｒｃ２の抵抗値と同程度かそれよりも小さい値に減少し、バイアス端子ＣＴから見たときのフィルタ回路ＦＬｃの入力インピーダンスが含む抵抗成分（ダンピング抵抗）は抵抗素子Ｒｃ２の抵抗値よりも減少する。この場合、フィルタ回路ＦＬｃの第２機能は、オフになる。フィルタ回路ＦＬｃの第２機能がフィルタ制御電圧Ｖｆｃによってオフになっている場合には、バイパス回路ＡＣＮの第１機能は利得制御電圧Ｖａｃｎによってオフになっている。

電界効果トランジスタＴｃが、フィルタ制御電圧Ｖｆｃが電界効果トランジスタＴｃの閾値電圧よりも低くなることによって、オフ状態になると、電界効果トランジスタＴｃのドレイン・ソース間の抵抗値が抵抗素子Ｒａ２の抵抗値よりも数十倍以上に大きくなり、バイアス端子ＣＴから見たときのフィルタ回路ＦＬｃの入力インピーダンスが含む抵抗成分（ダンピング抵抗）は増加する。この場合、フィルタ回路ＦＬｃの第２機能は、オンになる。フィルタ回路ＦＬｃの第２機能がフィルタ制御電圧Ｖｆｃによってオンになっている場合には、バイパス回路ＡＣＮの第１機能は利得制御電圧Ｖａｃｎによってオンになっている。

従って、第２機能がオフになるときは、フィルタ回路ＦＬｃの入力インピーダンスに含まれる抵抗成分（ダンピング抵抗）が小さくなり、第２機能がオンになるとき、フィルタ回路ＦＬｃの入力インピーダンスに含まれる抵抗成分（ダンピング抵抗）は大きくなる。寄生インダクタンスと寄生容量による共振現象に対して、ダンピング抵抗は共振を弱める作用を有する。すなわち、ダンピング抵抗が大きくなると、共振現象を抑制する作用が強まり、ダンピング抵抗が小さくなると、共振現象を抑制する作用が弱まる。

バイパス回路ＡＣＮの第１機能がオンするとき、トランスインピーダンス増幅回路ＡＰの入力インピーダンスが相対的に減少するため、共振現象を抑制する作用は弱まるが、フィルタ回路ＦＬｃの第２機能がオンすると、フィルタ回路ＦＬｃのダンピング抵抗は相対的に大きくなり、共振現象を抑制する作用は強まる。一方で、バイパス回路ＡＣＮの第１機能がオフするとき、トランスインピーダンス増幅回路ＡＰの入力インピーダンスが相対的に増加するため、共振現象を抑制する作用は強まるが、フィルタ回路ＦＬｃの第２機能がオフすると、フィルタ回路ＦＬｂのダンピング抵抗は相対的に小さくなり、共振現象を抑制する作用は弱まる。このように、バイパス回路ＡＣＮの第１機能とフィルタ回路ＦＬｃの第２機能を互いに連動させることで、常に共振現象を抑えることができる。

図６および図７を参照して、制御回路ＡＧＣの構成の一例について説明する。制御回路ＡＧＣは、一例として、図６に示すように、ピーク検出回路ＰＭＯＮ、平均値検出回路ＡＭＯＮ、演算増幅器ＯＰ、電圧生成回路ＧＥＮを備え得る。

ピーク検出回路ＰＭＯＮ、平均値検出回路ＡＭＯＮは、増幅回路ＡＭの出力に電気的に接続されている。電圧生成回路ＧＥＮは、フィルタ回路ＦＬ、バイパス回路ＡＣＮに電気的に接続されている。制御回路ＡＧＣに入力する出力電圧Ｖａｍｏｕｔは、ピーク検出回路ＰＭＯＮと平均値検出回路ＡＭＯＮとに入力される。ピーク検出回路ＰＭＯＮと平均値検出回路ＡＭＯＮのぞれぞれの入力インピーダンスは、増幅回路ＡＭの出力インピーダンスよりも十分に大きい値に設定されている。ピーク検出回路ＰＭＯＮ及び平均値検出回路ＡＭＯＮのそれぞれから出力される信号は、演算増幅器ＯＰの差動入力に入力し、演算増幅器ＯＰによって増幅され、振幅依存電位Ｖａｍｐとしてとして演算増幅器ＯＰから出力される。

振幅依存電位Ｖａｍｐは、電圧生成回路ＧＥＮに入力する。振幅依存電位Ｖａｍｐが電圧生成回路ＧＥＮに入力することによって、電圧生成回路ＧＥＮからフィルタ制御電圧Ｖｆｃ及び利得制御電圧Ｖａｃｎが出力される。

ピーク検出回路ＰＭＯＮは、出力電圧Ｖａｍｏｕｔのピーク値を検出する。ピーク検出回路ＰＭＯＮは、ピーク値の検出結果を示す信号を、演算増幅器ＯＰの差動入力の一方に出力する。

平均値検出回路ＡＭＯＮは、出力電圧Ｖａｍｏｕｔの平均値を検出する。この平均値は、時間に対する平均値であって、例えば出力電圧Ｖａｍｏｕｔの直流成分に相当する。平均値検出回路ＡＭＯＮは、平均値の検出結果を示す信号を、演算増幅器ＯＰの差動入力の他方に出力する。

演算増幅器ＯＰは、ピーク検出回路ＰＭＯＮから出力される信号（ピーク値を示す信号）と平均値検出回路ＡＭＯＮから出力される信号（平均値を示す信号）とに基づいて、出力電圧Ｖａｍｏｕｔの大きさを示す振幅依存電位Ｖａｍｐを電圧生成回路ＧＥＮに出力する。

振幅依存電位Ｖａｍｐは、増幅回路ＡＭの出力電圧Ｖａｍｏｕｔに応じた電圧を有する。

電圧生成回路ＧＥＮは、振幅依存電位Ｖａｍｐを受けて、フィルタ制御電圧Ｖｆｃをフィルタ回路ＦＬに出力し、利得制御電圧Ｖａｃｎをバイパス回路ＡＣＮに出力する。電圧生成回路ＧＥＮから出力されるフィルタ制御電圧Ｖｆｃは、図７に示すように、電圧生成回路ＧＥＮの電界効果トランジスタＴ３のドレインから出力される。電圧生成回路ＧＥＮから出力される利得制御電圧Ｖａｃｎは、図７に示すように、電圧生成回路ＧＥＮの電界効果トランジスタＴ４のドレインから出力される。

電圧生成回路ＧＥＮは、電界効果トランジスタＴ１（第１電界効果トランジスタ）、電界効果トランジスタＴ２（第２電界効果トランジスタ）を備える。電圧生成回路ＧＥＮは、電界効果トランジスタＴ３（第３電界効果トランジスタ）、電界効果トランジスタＴ４（第４電界効果トランジスタ）を備える。電圧生成回路ＧＥＮは、電界効果トランジスタＴ５（第５電界効果トランジスタ）、および電界効果トランジスタＴ６（第６電界効果トランジスタ）を備える。

電圧生成回路ＧＥＮは、抵抗素子Ｒｅ１（第４抵抗素子）、および抵抗素子Ｒｅ２（第５抵抗素子）を備える。電圧生成回路ＧＥＮは、抵抗素子Ｒｆｃ（第６抵抗素子）、および抵抗素子Ｒａｃｎ（第７抵抗素子）を備える。電圧生成回路ＧＥＮは、電流源ＣＳを備える。

電界効果トランジスタＴ１および電界効果トランジスタＴ２は、例えばＮ型ＭＯＳトランジスタであり得る。電界効果トランジスタＴ３、電界効果トランジスタＴ４、電界効果トランジスタＴ５、および電界効果トランジスタＴ６は、例えばＰ型ＭＯＳトランジスタであり得る。

電界効果トランジスタＴ１のゲートには、外部から供給される一定電位Ｖｓｔが入力される。電界効果トランジスタＴ２のゲートには、増幅回路ＡＭの出力電圧Ｖａｍｏｕｔに応じた振幅依存電位Ｖａｍｐが入力される。

電界効果トランジスタＴ１のソースは、抵抗素子Ｒｅ１を介して電流源ＣＳに電気的に接続される。電界効果トランジスタＴ２のソースは、抵抗素子Ｒｅ２を介して電流源ＣＳに電気的に接続される。

電界効果トランジスタＴ３のドレインは、抵抗素子Ｒｆｃを介して接地される。電界効果トランジスタＴ３のソースは、電源ＶＣＣ２に電気的に接続される。電源ＶＣＣ２は、電源電圧Ｖｃｃ２を電圧生成回路ＧＥＮに供給する。電界効果トランジスタＴ３と抵抗素子Ｒｆｃは、電界効果トランジスタＴ３のゲートを入力とし、電界効果トランジスタＴ３のドレインを出力とする反転回路を構成する。電界効果トランジスタＴ３のドレインは、フィルタ制御電圧Ｖｆｃをフィルタ回路ＦＬに出力する。電源電圧Ｖｃｃ２を基準電位として、例えば電界効果トランジスタＴ１のドレイン電圧が電界効果トランジスタＴ３の閾値電圧よりも小さくなると電界効果トランジスタＴ１はオンして、抵抗素子Ｒｆｃにドレイン電流が流れてＶｆｃは接地電位を基準として大きくなる。電源電圧Ｖｃｃ２を基準電位として、例えば電界効果トランジスタＴ１のドレイン電圧が電界効果トランジスタＴ３の閾値電圧よりも大きくなると電界効果トランジスタＴ１はオフして、ドレイン電流は遮断されてＶｆｃは接地電位を基準として小さくなる（０Ｖに近い値となる）。電界効果トランジスタＴ４のドレインは、抵抗素子Ｒａｃｎを介して接地される。電界効果トランジスタＴ４のソースは、電源ＶＣＣ２に電気的に接続される。電界効果トランジスタＴ４と抵抗素子Ｒａｃｎは、電界効果トランジスタＴ４のゲートを入力とし、電界効果トランジスタＴ４のドレインを出力とする反転回路を構成する。電界効果トランジスタＴ４のドレインは、利得制御電圧Ｖａｃｎをバイパス回路ＡＣＮに出力する。電源電圧Ｖｃｃ２を基準電位として、例えば電界効果トランジスタＴ２のドレイン電圧が電界効果トランジスタＴ４の閾値電圧よりも小さくなると電界効果トランジスタＴ４はオンして、抵抗素子Ｒａｃｎにドレイン電流が流れてＶａｃｎは接地電位を基準として大きくなる。電源電圧Ｖｃｃ２を基準電位として、例えば電界効果トランジスタＴ２のドレイン電圧が電界効果トランジスタＴ４の閾値電圧よりも大きくなると電界効果トランジスタＴ４はオフして、ドレイン電流は遮断されてＶａｃｎは接地電位を基準として小さくなる（０Ｖに近い値となる）。

利得制御電圧Ｖａｃｎの電圧値を、Ｖｇ１［Ｖ］と称する場合があり、フィルタ制御電圧Ｖｆｃの電圧値を、Ｖｇ２［Ｖ］と称する場合がある。Ｖｇ１［Ｖ］およびＶｇ２［Ｖ］は、例えば、Ｖｇ１＝２．２－Ｖｇ２［Ｖ］の関係を満たす場合がある。この場合、例えばＶａｍｐ＜ＶｓｔのときＶｇ１＝１．２［Ｖ］且つＶｇ２＝１．０［Ｖ］、または、例えばＶａｍｐ＞ＶｓｔのときＶｇ１＝２．０［Ｖ］且つＶｇ２＝０．２［Ｖ］、であり得る。それら２つの場合について、バイパス回路ＡＣＮをｎ型ＭＯＳ型電界効果トランジスタによって構成するとき、そのｎ型ＭＯＳ型電界効果トランジスタの閾値電圧を適当な値に設定することによって、Ｖｇ１＝２．０［Ｖ］且つＶｇ２＝０．２［Ｖ］の場合、バイパス回路ＡＣＮによる光電流の交流成分からのバイパス電流の引き抜きは行われ、Ｖｇ１＝１．２［Ｖ］且つＶｇ２＝１．０［Ｖ］の場合、バイパス回路ＡＣＮによる光電流の交流成分からのバイパス電流の引き抜きは行われないようにすることができる。

電界効果トランジスタＴ１および電界効果トランジスタＴ５のそれぞれのドレインと電界効果トランジスタＴ３のゲートとは、互いに電気的に接続される。電界効果トランジスタＴ２および電界効果トランジスタＴ６のそれぞれのドレインと電界効果トランジスタＴ４のゲートとは、互いに電気的に接続される。電界効果トランジスタＴ３、電界効果トランジスタＴ４、電界効果トランジスタＴ５、および電界効果トランジスタＴ６のそれぞれのソースは、互いに電気的に接続され、電源ＶＣＣ２に電気的に接続される。電源ＶＣＣ２は、電界効果トランジスタＴ３、電界効果トランジスタＴ４、電界効果トランジスタＴ５、および電界効果トランジスタＴ６に電源電圧Ｖｃｃ２を供給する。

なお、抵抗素子Ｒｆｃおよび抵抗素子Ｒａｃｎは、ダイオードであり得る。この場合、利得制御電圧Ｖａｃｎおよびフィルタ制御電圧Ｖｆｃに対し、直流電圧のオフセットが、比較的に容易に付与され得る。

図８、図９、および図１０を参照して、光受信器１の動作を説明する。図８には帯域特性が示されており、図９には利得（トランスインピーダンス利得）特性が示されており、図１０には群遅延特性が示されている。

図８において、横軸はＶｇ１［Ｖ］（利得制御電圧Ｖａｃｎの電圧値）を表し、縦軸は光受信器１の帯域を表す。図９において、横軸はフォトダイオードＰＤから増幅回路ＡＭに入力する光電流の周波数［ＧＨｚ］を表し、縦軸はトランスインピーダンス増幅回路ＡＰによる利得［ｄＢΩ］を表す。図１０において、横軸はフォトダイオードＰＤから増幅回路ＡＭに入力する光電流の周波数［ＧＨｚ］を表し、縦軸はトランスインピーダンス増幅回路ＡＰから出力される信号の群遅延［ｐｓｅｃ］を表す。

図８に示す曲線ＧＡ１、図９に示す曲線ＧＡ２１、曲線ＧＡ２２、図１０に示す曲線ＧＡ３１、曲線ＧＡ３２は、何れも、図３に示す構成のフィルタ回路ＦＬａが用いられた場合の結果である。特に、曲線ＧＡ２１及び曲線ＧＡ３１は、Ｖｇ１＝１．２［Ｖ］且つＶｇ２＝１．０［Ｖ］の場合（バイパス回路ＡＣＮによるバイパス電流の引き抜きが行われない場合）の結果である。曲線ＧＡ２２及び曲線ＧＡ３２は、Ｖｇ１＝２．０［Ｖ］且つＶｇ２＝０．２［Ｖ］の場合（バイパス回路ＡＣＮによるバイパス電流の引き抜きが行われる場合）の結果である。

図８に示す曲線ＧＢ１、図９に示す曲線ＧＢ２１、曲線ＧＢ２２、図１０に示す曲線ＧＢ３１、曲線ＧＢ３２は、何れも、図３に示す構成のうち電界効果トランジスタＴａおよび抵抗素子Ｒａ２が除かれキャパシタＣａが直接に接地されている構成（比較例１）のフィルタ回路が用いられた場合の結果である。特に、曲線ＧＢ２１及び曲線ＧＢ３１は、何れもＶｇ１＝１．２［Ｖ］且つＶｇ２＝１．０［Ｖ］の場合（バイパス回路ＡＣＮによるバイパス電流の引き抜きが行われない場合）の結果である。曲線ＧＢ２２及び曲線ＧＢ３２は、何れもＶｇ１＝２．０［Ｖ］且つＶｇ２＝０．２［Ｖ］の場合（バイパス回路ＡＣＮによるバイパス電流の引き抜きが行われる場合）の結果である。

図８に示す曲線ＧＣ１、図９に示す曲線ＧＣ２１、曲線ＧＣ２２、図１０に示す曲線ＧＣ３１、曲線ＧＣ３２は、何れも、図３に示す構成のうち電界効果トランジスタＴａが除かれた構成（比較例２）のフィルタ回路が用いられた場合の結果である。特に、曲線ＧＣ２１及び曲線ＧＣ３１は、何れもＶｇ１＝１．２［Ｖ］且つＶｇ２＝１．０［Ｖ］の場合（バイパス回路ＡＣＮによるバイパス電流の引き抜きが行われない場合）の結果である。曲線ＧＣ２２及び曲線ＧＣ３２は、何れもＶｇ１＝２．０［Ｖ］且つＶｇ２＝０．２［Ｖ］の場合（バイパス回路ＡＣＮによるバイパス電流の引き抜きが行われる場合）の結果である。

図８に示す結果によれば、曲線ＧＣ１の場合（図３に示す構成のうち電界効果トランジスタＴａが除かれた構成のフィルタ回路が用いられた場合）に帯域が最も狭くＶｇ１（利得制御電圧Ｖａｃｎの電圧値）に対する依存性が最も大きいので、曲線ＧＡ１及び曲線ＧＢ１の場合の方が曲線ＧＣ１の場合よりも帯域性の点において比較的に良好である。しかし、図９及び図１０の各々に示す結果によれば、曲線ＧＢ２２の場合に比較的に大きな共振ピークが利得において生じ、更に、曲線ＧＢ３２の場合にも比較的に大きな共振ピークが群遅延において生じている。利得及び群遅延におけるこのような共振ピークは、信号品質の劣化を招くため望ましくない。曲線ＧＢ２２、曲線ＧＢ３２の各々の場合は、何れも、図３に示す構成のうち電界効果トランジスタＴａおよび抵抗素子Ｒａ２が除かれキャパシタＣａが直接に接地されている構成のフィルタ回路が用いられた構成に対してバイパス回路ＡＣＮによるバイパス電流の引き抜きが行われた場合である。

これに対し、曲線ＧＡ１、曲線ＧＡ２１、曲線ＧＡ２２、曲線ＧＡ３１、曲線ＧＡ３２のそれぞれに示す場合（図３に示す構成のフィルタ回路ＦＬａが用いられた場合）には、バイパス電流引き抜きの有無によらずに大きな共振ピークの発生が抑制され、かつ広帯域となっている。このように、図３に示す構成のフィルタ回路ＦＬａ（フィルタ回路ＦＬ）が用いられた本開示に係る構成の光受信器１は、帯域特性、利得特性、及び群遅延特性に優れている。図４に示すフィルタ回路ＦＬｂ、図５に示すフィルタ回路ＦＬｃの各々においても、同様の効果が確認されている。

入力と出力との間の線形性を維持するために増幅回路ＡＭに入力する交流電流を低減する場合には、入力インピーダンスが低減されるので寄生インダクタンスと寄生容量による共振現象に対するダンピングも低減される。しかし、本開示の構成を有する光受信器１によれば、寄生インダクタンスと寄生容量による共振現象がフィルタ回路ＦＬによって低減され、寄生インダクタンスと寄生容量による共振現象に起因する周波数応答特性の劣化が抑制され得る。

以上、種々の例示的実施形態について説明してきたが、上述した例示的実施形態に限定されることなく、様々な省略、置換、及び変更がなされてもよい。また、異なる実施形態における要素を組み合わせて他の実施形態を形成することが可能である。

以上の説明から、本開示の種々の実施形態は、説明の目的で本明細書で説明されており、本開示の範囲及び主旨から逸脱することなく種々の変更をなし得ることが、理解されるであろう。したがって、本明細書に開示した種々の実施形態は限定することを意図しておらず、真の範囲と主旨は、添付の特許請求の範囲によって示される。

１…光受信器、ＡＣＮ…バイパス回路、ＡＧＣ…制御回路、ＡＭ…増幅回路、ＡＭＯＮ…平均値検出回路、ＡＰ…トランスインピーダンス増幅回路、ＢＵＦ…出力回路、Ｃａ，Ｃｂ１，Ｃｂ２，Ｃｃ１，Ｃｃ２…キャパシタ、ＣＳ…電流源、ＣＴ…バイアス端子、ＦＬ，ＦＬａ，ＦＬｂ，ＦＬｃ…フィルタ回路、ＧＡ１，ＧＡ２１，ＧＡ２２，ＧＡ３１，ＧＡ３２，ＧＢ１，ＧＢ２１，ＧＢ２２，ＧＢ３１，ＧＢ３２，ＧＣ１，ＧＣ２１，ＧＣ２２，ＧＣ３１，ＧＣ３２…曲線、ＧＥＮ…電圧生成回路、ＩＮ…入力端子、ＯＰ…演算増幅器、ＯＵＴｎ，ＯＵＴｐ…出力端子、ＰＤ…フォトダイオード、ＰＭＯＮ…ピーク検出回路、Ｒ１，Ｒ２，Ｒａ１，Ｒａ２，Ｒｂ１，Ｒｂ２，Ｒｃ１，Ｒｃ２，Ｒａｃｎ，Ｒｅ１，Ｒｅ２，ＲＦ，Ｒｆｃ…抵抗素子、Ｔａｍ１，Ｔａｍ２…トランジスタ、Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６，Ｔａ，Ｔｂ，Ｔｃ…電界効果トランジスタ、Ｖａｃｎ…利得制御電圧、Ｖａｍｐ…振幅依存電位、ＶＣＣ１，ＶＣＣ２…電源、Ｖｆｃ…フィルタ制御電圧、ＶＰＤ…電源、Ｖｒｅｆ…直流電源回路、Ｖｓｔ…一定電位、Ｖａｍｏｕｔ…出力電圧。

Claims (6)

1. 光信号を光電流に変換するフォトダイオードと、バイアス端子と、入力端子と、フィルタ回路と、増幅回路と、第１抵抗素子と、バイパス回路と、制御回路と、
   を備え、
   前記フォトダイオードのアノードは、前記入力端子に電気的に接続され、
   前記フォトダイオードのカソードは、前記バイアス端子に電気的に接続され、
   前記バイパス回路は、前記入力端子に電気的に接続され、
   前記制御回路は、前記増幅回路が出力する出力信号に応じて前記フィルタ回路、および前記バイパス回路を制御し、
   前記第１抵抗素子は、前記増幅回路の入力および出力の間に電気的に接続され、
   前記バイパス回路は、前記光電流の交流成分からバイパス電流を引き抜いて前記増幅回路に入力する交流電流を低減する第１機能を有し、前記制御回路から出力される第１指示信号に応じて前記第１機能をオンするときに前記入力端子から見た前記バイパス回路の入力インピーダンスを減少させ、前記第１指示信号に応じて前記第１機能をオフするときに、前記入力端子から見た前記バイパス回路の入力インピーダンスを増加させ、
   前記フィルタ回路は、前記バイアス端子と電源との間に電気的に接続され、前記バイアス端子から見た前記フィルタ回路の入力インピーダンスを増減する第２機能を有し、前記制御回路から出力される第２指示信号に応じて前記第２機能をオンするときに前記バイアス端子から見た前記フィルタ回路の入力インピーダンスを増加させ、前記第２指示信号に応じて前記第２機能をオフするときに、前記バイアス端子から見た前記フィルタ回路の入力インピーダンスを減少させ、
   前記制御回路は、前記増幅回路の出力信号に基づいて前記バイパス回路に前記第１機能のオンを指示する前記第１指示信号を出力する場合には、前記フィルタ回路に前記第２機能のオンを指示する前記第２指示信号を出力し、該増幅回路の出力信号に基づいて前記バイパス回路に前記第１機能のオフを指示する該第１指示信号を出力する場合には、前記フィルタ回路に前記第２機能のオフを指示する該第２指示信号を出力する、
   光受信器。
2. 前記フィルタ回路は、電界効果トランジスタと、第２抵抗素子および第３抵抗素子と、キャパシタとを備え、
   前記第２抵抗素子の一端は、前記バイアス端子に電気的に接続され、
   前記第２抵抗素子の他端は、前記電源に電気的に接続され、
   前記キャパシタは、前記第２抵抗素子の前記一端および前記電界効果トランジスタのドレインの間に電気的に接続され、
   前記電界効果トランジスタのソースは、接地され、
   前記第３抵抗素子は、前記電界効果トランジスタのソースおよびドレインの間に電気的に接続され、
   前記電界効果トランジスタのゲートは、前記第２指示信号を受ける、
   請求項１に記載の光受信器。
3. 前記フィルタ回路は、電界効果トランジスタと、第２抵抗素子および第３抵抗素子と、第１キャパシタおよび第２キャパシタとを備え、
   前記第２抵抗素子の一端は、前記バイアス端子に電気的に接続され、
   前記第２抵抗素子の他端は、前記電源に電気的に接続され、
   前記第１キャパシタは、前記第２抵抗素子の前記一端および前記電界効果トランジスタのドレインの間に電気的に接続され、
   前記電界効果トランジスタのソースは、接地され、
   前記電界効果トランジスタのゲートは、前記第２指示信号を受け、
   前記第２キャパシタは、前記第２抵抗素子の前記一端および前記第３抵抗素子の間に電気的に接続され、該第３抵抗素子を介して接地されている、
   請求項１に記載の光受信器。
4. 前記フィルタ回路は、電界効果トランジスタと、第２抵抗素子および第３抵抗素子と、第１キャパシタおよび第２キャパシタとを備え、
   前記第２抵抗素子の一端は、前記バイアス端子に電気的に接続され、
   前記第２抵抗素子の他端は、前記電源に電気的に接続され、
   前記第１キャパシタは、前記第２抵抗素子の前記一端および前記電界効果トランジスタのドレインの間に電気的に接続され、
   前記電界効果トランジスタのソースは、接地され、
   前記電界効果トランジスタのゲートは、前記第２指示信号を受け、
   前記第３抵抗素子は、前記第２抵抗素子の前記一端および前記第２キャパシタの間に電気的に接続され、該第２キャパシタを介して接地されている、
   請求項１に記載の光受信器。
5. 前記制御回路は、
   第１電界効果トランジスタ、第２電界効果トランジスタ、第３電界効果トランジスタ、第４電界効果トランジスタ、第５電界効果トランジスタ、および第６電界効果トランジスタと、第４抵抗素子、第５抵抗素子、第６抵抗素子、および第７抵抗素子と、電流源とを備え、
   前記第１電界効果トランジスタのゲートには、外部から供給される基準信号が入力され、
   前記第２電界効果トランジスタのゲートには、前記増幅回路の出力信号に応じた信号が入力され、
   前記第１電界効果トランジスタのソースは、前記第４抵抗素子を介して前記電流源に電気的に接続され、
   前記第２電界効果トランジスタのソースは、前記第５抵抗素子を介して前記電流源に電気的に接続され、
   前記第３電界効果トランジスタのドレインは、前記第６抵抗素子を介して接地され、前記第２指示信号を前記フィルタ回路に出力し、
   前記第４電界効果トランジスタのドレインは、前記第７抵抗素子を介して接地され、前記第１指示信号を前記バイパス回路に出力し、
   前記第１電界効果トランジスタおよび前記第５電界効果トランジスタのそれぞれのドレインと、前記第５電界効果トランジスタのゲートと、前記第３電界効果トランジスタのゲートとは、互いに電気的に接続され、
   前記第２電界効果トランジスタおよび前記第６電界効果トランジスタのそれぞれのドレインと、前記第６電界効果トランジスタのゲートと、前記第４電界効果トランジスタのゲートとは、互いに電気的に接続され、
   前記第３電界効果トランジスタ、前記第４電界効果トランジスタ、前記第５電界効果トランジスタ、および前記第６電界効果トランジスタのそれぞれのソースは、互いに電気的に接続される、
   請求項１から請求項４の何れか一項に記載の光受信器。
6. 前記電源は、前記フォトダイオードにバイアス電圧を供給するための直流電源回路である、
   請求項１から請求項５の何れか一項に記載の光受信器。

Images