JP7334576B2 - トランスインピーダンス増幅回路 - Google Patents

Description

本開示の例示的実施形態は、トランスインピーダンス増幅回路に関する。

特許文献１には、デジタル受信回路に係る技術が開示されている。デジタル受信回路は、差動出力増幅回路を備える。差動出力増幅回路の差動出力については、識別回路によって２値化識別が行われる。デジタル受信回路は、二つのピーク検出回路、平均値検出回路、二つの演算増幅器、二つのトランジスタを備える。差動出力増幅回路の差動出力に応じて差動出力増幅回路の入力インピーダンス及びオフセットが制御される。

特開平１１－８５２２号公報 特開昭５７－４６５４４号公報 特開２０１０－２１３１２８号公報 米国特許出願公開第２０１０／０２８３５４２号明細書

フォトダイオードの光電流を受けるトランスインピーダンス増幅回路では、入力（光電流）と出力（電圧）との間の線形性を維持するために、増幅器に入力する前の光電流の振幅を小さくする制御が行われ得る。このような制御は、ＡＧＣ（Automatic Gain Control）の一例である。特に、光電流から交流電流（信号成分）の一部をバイパスする制御がＡＧＣによって行われる場合がある。本開示は、光電流から交流電流を好適にバイパスする技術を提供する。

一つの例示的実施形態において、トランスインピーダンス増幅回路が提供される。トランスインピーダンス増幅回路は、入力端子と、主トランスインピーダンスアンプと、ダミー・トランスインピーダンスアンプと、電界効果トランジスタと、利得制御回路とを備える。入力端子は、外部の受光素子が生成する電流信号を受ける。主トランスインピーダンスアンプは、入力電流を電圧信号に変換して出力する。ダミー・トランスインピーダンスアンプは、入力と、出力とを有し、出力が入力に電気的に接続される。電界効果トランジスタは、制御端子と、第１電流端子と、第２電流端子と、を有し、第１電流端子が入力端子に電気的に接続され、第２電流端子がダミー・トランスインピーダンスアンプの出力に電気的に接続され、制御端子に印加される電圧に応じて第１電流端子と第２電流端子との間の抵抗値を変化させる。利得制御回路は、電圧信号の振幅を検出して、検出結果に応じて電界効果トランジスタの制御端子に印加される電圧を制御する。電界効果トランジスタは、電流信号の交流成分の一部を第１電流端子から第２電流端子に流し、電流信号から電流信号の交流成分の一部を差し引いた電流信号を入力電流として生成する。利得制御回路は、電圧信号の振幅が増加するとき、制御端子に印加される電圧を調整して第１電流端子から第２電流端子に流れる電流信号の交流成分の一部を増加させる。ダミー・トランスインピーダンスアンプは、主トランスインピーダンスアンプと同じ回路構成を有する。

本開示によれば、光電流から交流電流を好適にバイパスすることができる。

図１は、一つの例示的実施形態に係るトランスインピーダンス増幅回路の構成を示す図である。 図２は、図１に示すオフセット制御回路の具体的な構成の一例を示す図である。 図３は、図１に示す第１利得制御回路の具体的な構成の一例を示す図である。 図４は、図１に示す第１利得制御回路が有する制御電圧生成回路の具体的な構成の一例を示す図である。 図５は、図１に示す第１増幅回路の具体的な構成の一例を示す図である。 図６は、一つの例示的実施形態に係るトランスインピーダンス増幅回路の他の構成を示す図である。 図７は、図６に示す第２利得制御回路の具体的な構成の一例を示す図である。 図８は、図１及び図６のそれぞれに示すトランスインピーダンス増幅回路が奏する効果を説明するための図である。 図９は、一つの例示的実施形態に係るトランスインピーダンス増幅回路の他の構成を示す図である。 図１０は、図９に示す第１利得制御回路の具体的な構成の一例を示す図である。 図１１は、図９に示す第１利得制御回路が有する制御電圧生成回路の具体的な構成の一例を示す図である。 図１２は、図９に示す第１増幅回路の具体的な構成の一例を示す図である。 図１３は、図９に示すトランスインピーダンス増幅回路が奏する効果を説明するための図である。

［例示的実施形態の説明］
以下、種々の例示的実施形態について説明する。一つの例示的実施形態において、トランスインピーダンス増幅回路が提供される。トランスインピーダンス増幅回路は、入力端子と、主トランスインピーダンスアンプと、ダミー・トランスインピーダンスアンプと、電界効果トランジスタと、利得制御回路とを備える。入力端子は、外部の受光素子が生成する電流信号を受ける。主トランスインピーダンスアンプは、入力電流を電圧信号に変換して出力する。ダミー・トランスインピーダンスアンプは、入力と、出力とを有し、出力が入力に電気的に接続される。電界効果トランジスタは、制御端子と、第１電流端子と、第２電流端子と、を有し、第１電流端子が入力端子に電気的に接続され、第２電流端子がダミー・トランスインピーダンスアンプの出力に電気的に接続され、制御端子に印加される電圧に応じて第１電流端子と第２電流端子との間の抵抗値を変化させる。利得制御回路は、電圧信号の振幅を検出して、検出結果に応じて電界効果トランジスタの制御端子に印加される電圧を制御する。電界効果トランジスタは、電流信号の交流成分の一部を第１電流端子から第２電流端子に流し、電流信号から電流信号の交流成分の一部を差し引いた電流信号を入力電流として生成する。利得制御回路は、電圧信号の振幅が増加するとき、制御端子に印加される電圧を調整して電流信号の交流成分の一部を増加させる。

一つの例示的実施形態において、主トランスインピーダンスアンプは、第１増幅回路と、第１増幅回路の出力と入力とを電気的に接続する第１抵抗素子とを有する。ダミー・トランスインピーダンスアンプは、第２増幅回路と、第２増幅回路の出力と入力とを電気的に接続する第２抵抗素子とを有する。第２増幅回路は、第１増幅回路と同一の回路構成を有する。第２抵抗素子は、第１抵抗素子と同一の抵抗値を有する。

一つの例示実施形態において、第１増幅回路は、第１トランジスタと第３抵抗素子から成る反転増幅回路と、第１エミッタフォロワと、を含む。反転増幅回路の出力は、第１エミッタフォロワを介して第１増幅回路の出力から出力される。

一つの例示的実施形態において、電圧信号と参照電位とを受けて、電圧信号と参照電位との電圧差を利得制御電圧によって設定される電圧利得によって増幅し、増幅された電圧差を差動信号として出力する利得可変回路をさらに備える。ダミー・トランスインピーダンスアンプの出力は、参照電位を利得可変回路に供給する。

［例示的実施形態の詳細］
以下、図面を参照して種々の例示的実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。

図１には、一つの例示的実施形態に係るトランスインピーダンス増幅回路１の構成が例示されている。トランスインピーダンス増幅回路１は、第１増幅回路ＡＭ１（第１増幅回路）、第２増幅回路ＡＭ２（第２増幅回路）、抵抗素子ＲＦ１（第１抵抗素子）、抵抗素子ＲＦ２（第２抵抗素子）、および電界効果トランジスタＴａｇｃ（第１電界効果トランジスタ）を備える。トランスインピーダンス増幅回路１は、更に、利得可変回路ＶＧＡ、出力回路ＢＵＦ、電界効果トランジスタＴａｏｃ、オフセット制御回路ＡＯＣ及び第１利得制御回路ＡＧＣ１を備える。トランスインピーダンス増幅回路１は、例えば外部のフォトダイオードＰＤ（受光素子）と電気的に接続され得る。

電界効果トランジスタＴａｇｃ及び第２増幅回路ＡＭ２は、フォトダイオードＰＤのアノードから出力される電流信号Ｉｐｄ（光電流）から交流電流（交流成分）の一部をバイパスする機能を有する。電界効果トランジスタＴａｏｃ及びオフセット制御回路ＡＯＣは、電流信号Ｉｐｄから直流電流（直流成分）の一部をバイパスする機能を有する。

電界効果トランジスタＴａｇｃ及び電界効果トランジスタＴａｏｃは、それぞれ、例えば、Ｎ型ＭＯＳトランジスタ（MOS：Metal Oxide Semiconductor）であり得る。電界効果トランジスタＴａｇｃは、例えば、１０～２０［μｍ］程度のゲート幅と、０．０５～０．２［μｍ］程度のゲート長とを有する。

第１増幅回路ＡＭ１は、例えば反転増幅回路であって、入力された入力信号を反転して出力信号として出力する。例えば、入力信号の電圧が高くなるとき、出力信号の電圧は低くなる。第１増幅回路ＡＭ１の出力は、抵抗素子ＲＦ１を介して第１増幅回路ＡＭ１の入力に接続されている。第１増幅回路ＡＭ１と抵抗素子ＲＦ１とは、主トランスインピーダンスアンプを構成する。このように主トランスインピーダンスアンプは、第１増幅回路ＡＭ１と、第１増幅回路ＡＭ１の出力と入力とを電気的に接続する抵抗素子ＲＦ１（第１抵抗素子）とを有する。

主トランスインピーダンスアンプ（第１ＴＩＡ）に電流信号を入力すると、増幅された信号が電圧信号（ＴＩＡ出力信号Ｖｔｉａｏｕｔ）として出力される。主トランスインピーダンスアンプの利得は、インピーダンス値として表される。

第２増幅回路ＡＭ２は、例えば反転増幅回路であって、入力された入力信号を反転して出力信号として出力する。例えば、入力信号の電圧が高くなるとき、出力信号の電圧は低くなる。第２増幅回路ＡＭ２の出力は、抵抗素子ＲＦ２を介して第２増幅回路ＡＭ２の入力に接続されている。第２増幅回路ＡＭ２と抵抗素子ＲＦ２とは、ダミー・トランスインピーダンスアンプ（第２ＴＩＡ）を構成する。ダミー・トランスインピーダンスアンプは、入力と、出力とを有し、出力が入力に電気的に接続される。より詳細に、ダミー・トランスインピーダンスアンプは、第２増幅回路ＡＭ２と、第２増幅回路ＡＭ２の出力と入力とを電気的に接続する抵抗素子ＲＦ２（第２抵抗素子）とを有する。

ダミー・トランスインピーダンスアンプは、主トランスインピーダンスアンプと同じ回路構成を有する。すなわち、第２増幅回路ＡＭ２は、第１増幅回路ＡＭ１と同一の回路構成を有する。それぞれの増幅回路を構成する回路素子は、互いに対応するもの同士が同じ電気的特性を有する。例えば、抵抗素子であれば、同じ抵抗値を有する。抵抗素子ＲＦ２は、抵抗素子ＲＦ１と同一の抵抗値を有する。なお、ダミー・トランスインピーダンスアンプと主トランスインピーダンスアンプとで、互いに対応する回路素子の回路定数を変えてもよい。詳細については後述する。

ダミー・トランスインピーダンスアンプに電流信号を入力すると、増幅された信号が電圧信号として出力される。ダミー・トランスインピーダンスアンプの利得は、インピーダンス値として表される。ただし、図１に示されるように、ダミー・トランスインピーダンスアンプには電流信号が入力されておらず、第２増幅回路ＡＭ２の入力には抵抗素子ＲＦ２を介して第２増幅回路ＡＭ２の出力のみが接続されている。ダミー・トランスインピーダンスアンプは、一定の電圧値を有する参照電位Ｖｒｅｆを出力する。電界効果トランジスタＴａｇｃは、制御端子と、第１電流端子と、第２電流端子と、を有する。第１電流端子は入力端子ＩＮに電気的に接続され、第２電流端子はダミー・トランスインピーダンスアンプの出力に電気的に接続される。電界効果トランジスタＴａｇｃは、制御端子に印加される電圧に応じて第１電流端子と第２電流端子との間の抵抗値を変化させる。電界効果トランジスタＴａｇｃは、入力端子ＩＮからの電流信号の交流成分の一部を第１電流端子から第２電流端子に流し、電流信号から電流信号の交流成分の一部を差し引いた電流信号を入力電流Ｉｉｎとして生成する。

第１増幅回路ＡＭ１の入力は、入力端子ＩＮに電気的に接続されている。入力端子ＩＮは、外部の受光素子が生成する電流信号を受ける。入力端子ＩＮは、例えば外部のフォトダイオードＰＤ（受光素子）のアノードに電気的に接続される。フォトダイオードＰＤのカソードは、例えば電源Ｖｃｃ１あるいはバイアス回路（不図示）に電気的に接続される。バイアス回路は、フォトダイオードＰＤにバイアス電圧を提供する。フォトダイオードＰＤは、受信した光信号に応じて電流信号Ｉｐｄ（光電流）を生成する。第１増幅回路ＡＭ１の入力は、入力端子ＩＮを介して受光素子に電気的に接続される。電流信号Ｉｐｄは、入力端子ＩＮを介してトランスインピーダンス増幅回路１に入力する。電流信号Ｉｐｄは、情報を伝送する交流成分（交流電流）と電流信号Ｉｐｄの電流値の時間平均に相当する直流成分（直流電流）とを含む。

第１増幅回路ＡＭ１の入力には、電流信号Ｉｐｄのうち、交流成分の一部及び直流成分の一部が引き抜かれた入力電流Ｉｉｎが入力され得る。電流信号Ｉｐｄの交流成分は、電界効果トランジスタＴａｇｃによって引き抜かれ得る。このように、入力端子に入力された電流信号Ｉｐｄからその交流成分の一部を電界効果トランジスタＴａｇｃに分流させることによって、第１増幅回路ＡＭ１に入力する交流成分の大きさを小さくすることをバイパスともいう。電流信号Ｉｐｄの直流成分は電界効果トランジスタＴａｏｃによって引き抜かれ得る。

第１増幅回路ＡＭ１の出力及び第２増幅回路ＡＭ２の出力のそれぞれは、利得可変回路ＶＧＡの二つの入力（差動入力）のそれぞれに電気的に接続される。第１増幅回路ＡＭ１から出力されるＴＩＡ出力信号Ｖｔｉａｏｕｔは、利得可変回路ＶＧＡの差動入力のうちの一方の端子に入力される。第２増幅回路ＡＭ２から出力される参照電位Ｖｒｅｆは、利得可変回路ＶＧＡの差動入力のうち他方の端子に入力される。利得可変回路ＶＧＡは、電圧信号と参照電位とを受けて、電圧信号（ＴＩＡ出力信号Ｖｔｉａｏｕｔ）と参照電位Ｖｒｅｆとの電圧差を利得制御電圧（利得制御電圧Ｖａｇｃ１）によって設定される電圧利得によって増幅し、増幅された電圧差を差動信号として出力する。第２増幅回路ＡＭ２及び抵抗素子ＲＦ２からなるダミー・トランスインピーダンスアンプの出力は、参照電位Ｖｒｅｆを利得可変回路ＶＧＡに供給する。このように、利得可変回路ＶＧＡは、２つの入力間の電圧差（すなわち、ＴＩＡ出力信号Ｖｔｉａｏｕｔと参照電位Ｖｒｅｆとの電圧差）を増幅して、増幅された電圧を２つの出力（差動出力）から出力する。差動入力間の電圧値に対する差動出力間の電圧値の比は、差動利得として定義される。差動利得は、利得制御電圧Ｖａｇｃ１に応じて増減することができる。

利得可変回路ＶＧＡの差動出力は、出力回路ＢＵＦの２つの入力（１つの差動入力）に電気的に接続される。出力回路ＢＵＦの差動入力は、例えば利得可変回路ＶＧＡの差動出力から出力される出力信号Ｖｏｕｔ１ｐ及び出力信号Ｖｏｕｔ１ｎを受ける。出力信号Ｖｏｕｔ１ｐ及び出力信号Ｖｏｕｔ１ｎは、互いに位相の反転した一対の相補信号（差動出力信号）となっている。出力回路ＢＵＦの２つの出力（１つの差動出力）は、例えばトランスインピーダンス増幅回路１の出力端子ＯＵＴｐ及び出力端子ＯＵＴｎに電気的に接続される。出力回路ＢＵＦの差動出力は、出力信号Ｖｏｕｔ２ｐ及び出力信号Ｖｏｕｔ２ｎを出力する。出力信号Ｖｏｕｔ２ｐ及び出力信号Ｖｏｕｔ２ｎは、互いに位相の反転した一対の相補信号（差動出力信号）となっている。

第１増幅回路ＡＭ１の入力と、第２増幅回路ＡＭ２の出力とは、電界効果トランジスタＴａｇｃを介して、電気的に接続される。例えば、電界効果トランジスタＴａｇｃのドレイン（第１電流端子）は、第１増幅回路ＡＭ１の入力に電気的に接続される。例えば、電界効果トランジスタＴａｇｃのソース（第２電流端子）は、第２増幅回路ＡＭ２の出力に電気的に接続される。電界効果トランジスタＴａｇｃのゲート（制御端子）は、第１利得制御回路ＡＧＣ１に電気的に接続される。

電界効果トランジスタＴａｇｃのゲートの電圧（ゲート電圧）を変えることによって、電界効果トランジスタＴａｇｃのドレイン・ソース間の抵抗（オン抵抗）を増減することができる。例えば、電界効果トランジスタＴａｇｃのゲート電圧をソースの電圧（ソース電圧）を基準にして閾値電圧よりも高く設定し、ゲート電圧を大きくするとオン抵抗は減少し、ゲート電圧を小さくするとオン抵抗は増加する。オン抵抗の値を増減することによって、電流信号Ｉｐｄの交流成分から電界効果トランジスタＴａｇｃによってバイパスされる電流量（引き抜き量）が増減する。例えば、電界効果トランジスタＴａｇｃのゲート電圧を大きくすると、引き抜き量は大きくなり、ゲート電圧を小さくすると、引き抜き量は小さくなる。

第１増幅回路ＡＭ１は、例えばエミッタフォロワ回路（エミッタフォロワ）を備える。第１増幅回路ＡＭ１の出力は、例えば第１増幅回路ＡＭ１のエミッタフォロワから出力される（図５を参照）。第２増幅回路ＡＭ２は、例えばエミッタフォロワ回路（エミッタフォロワ）を備える。第２増幅回路ＡＭ２の出力は、例えば第２増幅回路ＡＭ２のエミッタフォロワから出力される。

オフセット制御回路ＡＯＣの２つの入力（１つの差動入力）は、例えば出力回路ＢＵＦの差動出力に電気的に接続される。オフセット制御回路ＡＯＣの出力は、電界効果トランジスタＴａｏｃのゲートに電気的に接続される。オフセット制御回路ＡＯＣの差動入力は、例えば出力回路ＢＵＦの差動出力から差動出力信号Ｖｏｕｔ２ｐ、Ｖｏｕｔ２ｎを受ける。オフセット制御回路ＡＯＣは、出力信号Ｖｏｕｔ２ｐ及び出力信号Ｖｏｕｔ２ｎのオフセットを検出し、検出結果に基づいて、オフセット制御電圧Ｖａｏｃを生成して電界効果トランジスタＴａｏｃのゲートに出力する。オフセット制御電圧Ｖａｏｃを増減することによって電界効果トランジスタＴａｏｃによってバイパスされる電流信号Ｉｐｄの直流成分が増減する。

第１増幅回路ＡＭ１の入力は、電界効果トランジスタＴａｏｃを介してグランド（接地電位）に電気的に接続される。すなわち、電界効果トランジスタＴａｏｃのソースは、接地される。電界効果トランジスタＴａｏｃのドレインは、入力端子ＩＮ及び第１増幅回路ＡＭ１の入力に電気的に接続される。電界効果トランジスタＴａｏｃは、ドレインの電圧（ドレイン電圧）とソースの電圧（ソース電圧）との差（ドレイン・ソース間電圧）を所定の値より大きくすることで、ドレイン電流電圧特性の飽和領域で動作する。そのとき、電界効果トランジスタＴａｏｃは、可変電流源として動作する。例えば、ゲートに入力されるオフセット制御電圧Ｖａｏｃをソース電圧を基準にして閾値電圧よりも高く設定し、オフセット制御電圧Ｖａｏｃを大きくすると、電流信号Ｉｐｄから電界効果トランジスタＴａｏｃによってバイパスする直流成分が増加する。反対に、オフセット制御電圧Ｖａｏｃを小さくすると、電流信号Ｉｐｄから電界効果トランジスタＴａｏｃによってバイパスする直流成分が減少する。

第１利得制御回路ＡＧＣ１は、電圧信号の振幅を検出して、検出結果に応じて電界効果トランジスタＴａｇｃの制御端子に印加される電圧を制御する。第１利得制御回路ＡＧＣ１は、電圧信号の振幅が増加するとき、電界効果トランジスタＴａｇｃの制御端子に印加される電圧を調整して電流信号の交流成分の一部を増加させる。

第１利得制御回路ＡＧＣ１は、利得可変回路ＶＧＡの差動出力に電気的に接続される。例えば、第１利得制御回路ＡＧＣ１は、利得可変回路ＶＧＡの差動出力から差動出力信号Ｖｏｕｔ１ｐ、Ｖｏｕｔ１ｎを受ける。第１利得制御回路ＡＧＣ１は、差動出力信号Ｖｏｕｔ１ｐ、Ｖｏｕｔ１ｎの電圧振幅を検出し、その検出結果に基づいて、利得制御電圧Ｖａｇｃ１を生成して利得可変回路ＶＧＡと電界効果トランジスタＴａｇｃのゲート（制御端子）とに出力する。

利得可変回路ＶＧＡは、第１増幅回路ＡＭ１及び第２増幅回路ＡＭ２と出力回路ＢＵＦとに電気的に接続される。利得可変回路ＶＧＡは、差動入力の一方に第１増幅回路ＡＭ１からＴＩＡ出力信号Ｖｔｉａｏｕｔを受ける。利得可変回路ＶＧＡは、差動入力の他方に第２増幅回路ＡＭ２から参照電位Ｖｒｅｆを受ける。

利得可変回路ＶＧＡは、第１利得制御回路ＡＧＣ１から出力される利得制御電圧Ｖａｇｃ１に応じて差動利得を変化させる。利得可変回路ＶＧＡは、ＴＩＡ出力信号Ｖｔｉａｏｕｔと参照電位Ｖｒｅｆとの電圧差を差動利得に応じて増幅し、増幅された電圧差を差動出力信号Ｖｏｕｔ１ｐ、Ｖｏｕｔ１ｎとして出力する。例えば、差動利得をＡｖｇａとすると、差動入力と差動出力との間の電圧の関係は、（Ｖｏｕｔ１ｐ－Ｖｏｕｔ１ｎ）＝Ａｖｇａ×（Ｖｔｉａｏｕｔ－Ｖｒｅｆ）、と表される。利得可変回路ＶＧＡは、利得可変回路ＶＧＡの利得Ａｖｇａを、利得制御電圧Ｖａｇｃ１の増減とは逆に増減する。例えば、利得可変回路ＶＧＡは、利得制御電圧Ｖａｇｃ１の増加に応じて利得Ａｖｇａを減少させる。

電流信号Ｉｐｄが増加する場合を考える。この場合に出力信号Ｖｏｕｔ１ｐ、Ｖｏｕｔ１ｎの振幅を概ね一定にするために、電流信号Ｉｐｄの増加分は、電界効果トランジスタＴａｇｃを介した電流信号Ｉｐｄからの交流電流の引き抜き量の増加と、利得可変回路ＶＧＡの利得の減少とによって低減され得る。すなわち、電流信号Ｉｐｄが増加する場合に第１利得制御回路ＡＧＣ１は、利得制御電圧Ｖａｇｃ１を増加することによって、電界効果トランジスタＴａｇｃを介した電流信号Ｉｐｄからの交流電流の引き抜き量を増加させ、利得可変回路ＶＧＡの利得Ａｖｇａを減少させる。なお、交流電流の引き抜き量を増加させ、利得Ａｖｇａを減少させた後に、電流信号Ｉｐｄが減少したときは、第１利得制御回路ＡＧＣ１は、交流電流の引き抜き量を減少させ、利得Ａｖｇａを増加させる。

ところで、電流信号Ｉｐｄの交流電流の振幅がある値を超えると、第１増幅回路ＡＭ１のＴＩＡ出力信号Ｖｉａｏｕｔの振幅は増加せずに飽和するようになる。また、ＴＩＡ出力信号Ｖｔｉａｏｕｔと参照電位Ｖｒｅｆとの差がある値を超えると、差動出力信号Ｖｏｕｔ１ｐ、Ｖｏｕｔ１ｎの振幅は増加せずに飽和するようになる。一般に、増幅器の出力信号が飽和すると、入力信号に対する出力信号の線形性が損なわれる。利得制御電圧Ｖａｇｃ１による電界効果トランジスタＴａｇｃの引き抜き量の制御は、第１増幅回路ＡＭ１のＴＩＡ出力信号Ｖｔｉａｏｕｔが飽和しないように行われることが好ましい。例えば、第１増幅回路ＡＭ１が線形増幅動作を行うよう、電界効果トランジスタＴａｇｃの引き抜き量が制御されることが好ましい。利得制御電圧Ｖａｇｃ１による利得可変回路ＶＧＡの利得Ａｖｇａの制御は、利得可変回路ＶＧＡの差動出力信号Ｖｏｕｔ１ｐ、Ｖｏｕｔ１ｎが飽和しないように行われることが好ましい。例えば、利得可変回路ＶＧＡが線形増幅動作を行うよう、利得Ａｖｇａが制御されることが好ましい。交流電流の引き抜き量の制御と、利得Ａｖｇａの制御とは、いずれか一方を先に行ってもよく、両方を同時に行ってもよい。

図２を参照して、オフセット制御回路ＡＯＣの構成を説明する。オフセット制御回路ＡＯＣは、例えば抵抗素子Ｒａ１、抵抗素子Ｒａ２、キャパシタＣａ１、キャパシタＣａ２、演算増幅器ＯＰａを備える。抵抗素子Ｒａ１及び抵抗素子Ｒａ２は、演算増幅器ＯＰａの差動入力に電気的に直列に接続される。例えば、演算増幅器ＯＰａの非反転入力端子は抵抗素子Ｒａ１を介して差動信号の正相成分を受け、演算増幅器ＯＰａの非反転入力端子は抵抗素子Ｒａ２を介して差動信号の逆相成分を受ける。

演算増幅器ＯＰａの差動入力（非反転入力端子および反転入力端子）は、抵抗素子Ｒａ１を介して出力信号Ｖｏｕｔ２ｐを受け、抵抗素子Ｒａ２を介して出力信号Ｖｏｕｔ２ｎを受ける。演算増幅器ＯＰａの差動入力は、キャパシタＣａ１及びキャパシタＣａ２を介して接地される。抵抗素子Ｒａ１とキャパシタＣａ１、抵抗素子Ｒａ２とキャパシタＣａ２は、それぞれローパスフィルタを構成する。これにより、演算増幅器ＯＰａの非反転入力端子には、出力信号Ｖｏｕｔ２ｐの直流成分（電圧の時間平均値であり、直流電位という）が入力され、演算増幅器ＯＰａの反転入力端子には、出力信号Ｖｏｕｔ２ｎの直流成分（直流電位）が入力される。オフセット制御回路ＡＯＣは、入力される差動信号の正相成分の直流電位と逆相成分の直流電位との差（オフセット電圧）に応じた信号をオフセット制御電圧Ｖａｏｃとして出力する。一般的に、差動信号の正相成分の直流電位と逆相成分の直流電位は互いに同一であることが好ましい。すなわち、オフセット電圧はゼロまたはできるだけ絶対値が小さいことが好ましい。差動信号の正相成分の直流電位と逆相成分の直流電位との差を低減することをオフセット制御という。演算増幅器ＯＰａの出力からは、オフセット制御を行うためにオフセット制御電圧Ｖａｏｃが出力される。

図３を参照して、第１利得制御回路ＡＧＣ１の構成を説明する。第１利得制御回路ＡＧＣ１は、例えばピーク検出回路ＰＭＯＮ１、平均値検出回路ＡＭＯＮ１、演算増幅器ＯＰｂ、制御電圧生成回路ＧＥＮ１を備える。

第１利得制御回路ＡＧＣ１に入力する出力信号Ｖｏｕｔ１ｐは、ピーク検出回路ＰＭＯＮ１と平均値検出回路ＡＭＯＮ１とに入力される。第１利得制御回路ＡＧＣ１に入力する出力信号Ｖｏｕｔ１ｎは、ピーク検出回路ＰＭＯＮ１と平均値検出回路ＡＭＯＮ１とに入力される。

ピーク検出回路ＰＭＯＮ１から出力される信号と平均値検出回路ＡＭＯＮ１から出力される信号とは演算増幅器ＯＰｂの差動入力に入力する。演算増幅器ＯＰｂから出力される出力信号Ｓｏｐｂが制御電圧生成回路ＧＥＮ１に入力することによって、制御電圧生成回路ＧＥＮ１から利得制御電圧Ｖａｇｃ１が出力される。

ピーク検出回路ＰＭＯＮ１は、差動出力信号Ｖｏｕｔ１ｐ、Ｖｏｕｔ１ｎのピーク値を検出する。ピーク検出回路ＰＭＯＮ１は、ピーク値の検出結果を示す信号を、演算増幅器ＯＰｂの差動入力の一方（例えば、反転入力端子）に出力する。

平均値検出回路ＡＭＯＮ１は、差動出力信号Ｖｏｕｔ１ｐ、Ｖｏｕｔ１ｎの平均値を検出する。平均値検出回路ＡＭＯＮ１は、例えば、平均値の検出結果を示す信号を、演算増幅器ＯＰｂの差動入力の他方（例えば非反転入力端子）に出力する。なお、例えば演算増幅器ＯＰｂの非反転入力端子と反転入力端子とを入れ替えると、出力信号Ｓｏｐｂは入れ替える前に対して反転される（入力信号の増減に対する出力信号の増減が反対になる）。しかし、その場合に制御電圧生成回路ＧＥＮ１に反転機能を持たせると、利得制御電圧Ｖａｇｃ１は入れ替える前と変わらなくなる。従って、ピーク検出回路ＰＭＯＮ１の出力を演算増幅器ＯＰｂの非反転入力端子につなぎ、平均値検出回路ＡＭＯＮ１の出力を演算増幅器ＯＰｂの反転入力端子につなぐ構成も考え得る。このような差動入力の入力端子の入れ替えは、後述する他の演算増幅器についても同様となる。

演算増幅器ＯＰｂは、ピーク検出回路ＰＭＯＮ１から出力される信号（ピーク値を示す信号）と平均値検出回路ＡＭＯＮ１から出力される信号（平均値を示す信号）とに基づいて、利得可変回路ＶＧＡから出力される差動出力信号Ｖｏｕｔ１ｐ、Ｖｏｕｔ１ｎの振幅の大きさを示す出力信号Ｓｏｐｂを制御電圧生成回路ＧＥＮ１に出力する。より詳細には、信号のピーク値からその信号の平均値を差し引くと波高値が求まる。波高値は、振幅の１／２であるため、波高値を検出することで振幅を検出することができる。

例えば、上述の電界効果トランジスタＴａｇｃによる交流電流の引き抜きが行われず、利得可変回路ＶＧＡの利得Ａｖｇａが減少されていないとき、出力信号Ｓｏｐｂは、フォトダイオードＰＤのアノードから出力される電流信号Ｉｐｄの大きさに応じた電圧を有する。例えば、電流信号Ｉｐｄの交流電流の振幅が大きくなると、出力信号Ｓｏｐｂが出力する電圧は大きくなる。また、電界効果トランジスタＴａｇｃによる交流電流の引き抜き量と利得可変回路ＶＧＡの利得Ａｖｇａとがそれぞれ一定値に保たれているとき、フォトダイオードＰＤのアノードから出力される電流信号Ｉｐｄの大きさに応じて出力信号Ｓｏｐｃが出力される。

第１利得制御回路ＡＧＣ１の制御電圧生成回路ＧＥＮ１は、出力信号Ｓｏｐｂを受けて、利得制御電圧Ｖａｇｃ１を電界効果トランジスタＴａｇｃのゲートに出力する。

制御電圧生成回路ＧＥＮ１の回路構成を、図４を参照して説明する。制御電圧生成回路ＧＥＮ１は、利得可変回路ＶＧＡからの差動出力信号（出力信号Ｖｏｕｔ１ｐ及び出力信号Ｖｏｕｔ１ｎ）の振幅に対応した出力信号Ｓｏｐｂを受けて、利得可変回路ＶＧＡの利得、及び、電界効果トランジスタＴａｇｃの引き抜き量を制御する。

制御電圧生成回路ＧＥＮ１は、利得可変回路ＶＧＡに電気的に接続され、利得可変回路ＶＧＡの利得を制御する。制御電圧生成回路ＧＥＮ１は、電界効果トランジスタＴａｇｃのゲートに電気的に接続され、電界効果トランジスタＴａｇｃの引き抜き量を制御する。

制御電圧生成回路ＧＥＮ１は、例えば電界効果トランジスタＴｄ１（第２電界効果トランジスタ）、電界効果トランジスタＴｄ２（第３電界効果トランジスタ）、電界効果トランジスタＴｄ３（第４電界効果トランジスタ）、電界効果トランジスタＴｄ４（第５電界効果トランジスタ）、電界効果トランジスタＴｄ５（第６電界効果トランジスタ）を備える。

制御電圧生成回路ＧＥＮ１は、例えば抵抗素子Ｒｄ１（第５抵抗素子）、抵抗素子Ｒｄ２（第６抵抗素子）及び抵抗素子Ｒｄ３（第７抵抗素子）、電流源ＣＳをさらに備える。

電界効果トランジスタＴｄ１及び電界効果トランジスタＴｄ２は、例えば、Ｎ型ＭＯＳトランジスタであり得る。電界効果トランジスタＴｄ１と電界効果トランジスタＴｄ２は、一対の差動対トランジスタとして同一の電気的特性を有することが好ましい。電界効果トランジスタＴｄ３、電界効果トランジスタＴｄ４、及び電界効果トランジスタＴｄ５は、例えば、Ｐ型ＭＯＳトランジスタであり得る。電界効果トランジスタＴｄ４と電界効果トランジスタＴｄ５は、一対の負荷素子として同一の電気的特性を有することが好ましい。

電界効果トランジスタＴｄ１のゲートには、外部から供給される一定電位Ｖｓｔが入力される。一定電位Ｖｓｔは、外部から供給されても制御電圧生成回路ＧＥＮ１内で生成されてもよい。電界効果トランジスタＴｄ１のソースは、抵抗素子Ｒｄ１を介して電流源ＣＳに電気的に接続される。電界効果トランジスタＴｄ２のゲートには、第１利得制御回路ＡＧＣ１の演算増幅器ＯＰｂから出力される出力信号Ｓｏｐｂが入力される。

電界効果トランジスタＴｄ２のソースは、抵抗素子Ｒｄ２を介して電流源ＣＳに電気的に接続される。抵抗素子Ｒｄ１、抵抗素子Ｒｄ２は、例えば同じ抵抗値に設定される。

電界効果トランジスタＴｄ３のドレインは、抵抗素子Ｒｄ３を介して接地される。電界効果トランジスタＴｄ３と抵抗素子Ｒｄ３は、電界効果トランジスタＴｄ３のゲートを入力とし、電界効果トランジスタＴｄ３のドレインを出力とする反転回路を構成する。電界効果トランジスタＴｄ３のドレインは、利得可変回路ＶＧＡと、電界効果トランジスタＴａｇｃのゲートとに、電気的に接続される。

電界効果トランジスタＴｄ３のドレインは、利得可変回路ＶＧＡと、電界効果トランジスタＴａｇｃのゲートとに、利得制御電圧Ｖａｇｃ１を出力する。

電界効果トランジスタＴｄ４のゲートは、電界効果トランジスタＴｄ４のドレインに電気的に接続される。電界効果トランジスタＴｄ５のゲートは、電界効果トランジスタＴｄ５のドレインに電気的に接続される。電界効果トランジスタＴｄ１及び電界効果トランジスタＴｄ４のそれぞれのドレインは、互いに電気的に接続される。

電界効果トランジスタＴｄ２及び電界効果トランジスタＴｄ５のそれぞれのドレインと電界効果トランジスタＴｄ３のゲートとは、互いに電気的に接続される。電界効果トランジスタＴｄ３、電界効果トランジスタＴｄ４及び電界効果トランジスタＴｄ５のそれぞれのソースは、互いに電気的に接続され、電源Ｖｃｃ３より回路動作に必要な電源電圧ＶＣＣ３が供給される。

制御電圧生成回路ＧＥＮ１において、出力信号Ｓｏｐｂの電圧が一定電位Ｖｓｔより大きくなると、電流源ＣＳの供給する電流が電界効果トランジスタＴｄ１よりも電界効果トランジスタＴｄ２に多く流れるようになり、電界効果トランジスタＴｄ２のドレイン電位は小さくなる（接地電位に近づく）。電源電圧ＶＣＣ３を基準電位として、電界効果トランジスタＴｄ２のドレイン電位が電界効果トランジスタＴｄ３の閾値電圧よりも小さくなる（このとき、電界効果トランジスタＴｄ３のゲート・ソース間電圧の絶対値は大きくなる）と、電界効果トランジスタＴｄ３のドレイン電流が抵抗素子Ｒｄ３を流れることによって利得制御電圧Ｖａｇｃ１は大きくなる。また、出力信号Ｓｏｐｂの電圧が一定電位Ｖｓｔより小さくなると、電流源ＣＳの供給する電流が電界効果トランジスタＴｄ２よりも電界効果トランジスタＴｄ１に多く流れるようになり、電界効果トランジスタＴｄ２のドレイン電位は大きくなる（電源電圧ＶＣＣ３に近づく）。電源電圧ＶＣＣ３を基準電位として、電界効果トランジスタＴｄ２のドレイン電位が電界効果トランジスタＴｄ３の閾値電圧よりも大きくなる（電界効果トランジスタＴｄ３のゲート・ソース間電圧の絶対値は小さくなる）と、例えば電界効果トランジスタＴｄ３のドレイン電流が遮断されて利得制御電圧Ｖａｇｃ１は小さくなる（０Ｖに近い値となる）。従って、一定電位Ｖｓｔを調整することによって、利得可変回路ＶＧＡからの差動出力信号Ｖｏｕｔ１ｐ、Ｖｏｕｔ１ｎの振幅の検出結果（出力信号Ｓｏｐｂ）に対してどの程度大きくなったら利得制御電圧Ｖａｇｃ１を出力するか（大きくするか）設定することができる。

図５を参照して、第１増幅回路ＡＭ１の回路構成を説明する。なお、第２増幅回路ＡＭ２の構成については、第２増幅回路ＡＭ２が第１増幅回路ＡＭ１と同一の回路構成を有するので、省略する。

第１増幅回路ＡＭ１は、例えばトランジスタＴｃ１（第１トランジスタ）及びトランジスタＴｃ２（第２トランジスタ）、抵抗素子Ｒｃ１（第３抵抗素子）及び抵抗素子Ｒｃ２（第４抵抗素子）を備える。トランジスタＴｃ１と抵抗素子Ｒｃ１は、反転増幅回路を構成する。トランジスタＴｃ２と抵抗素子Ｒｃ２は、エミッタフォロワ回路（第１エミッタフォロワ）を構成する。反転増幅回路の出力は、当該エミッタフォロワ回路を介して第１増幅回路ＡＭ１の出力から出力される。

トランジスタＴｃ１のベース（制御端子）は、第１増幅回路ＡＭ１の入力に電気的に接続される。トランジスタＴｃ２のエミッタ（第１電流端子）は、エミッタフォロワの出力であり、第１増幅回路ＡＭ１の出力に電気的に接続される。トランジスタＴｃ１のコレクタ（第２電流端子）は、トランジスタＴｃ１と抵抗素子Ｒｃ１（第３抵抗素子）とによって構成される反転増幅回路の出力となる。トランジスタＴｃ２のベース（制御端子）は、トランジスタＴｃ２と抵抗素子Ｒｃ２によって構成されるエミッタフォロワの入力となる。トランジスタＴｃ１のコレクタ（第２電流端子）は、トランジスタＴｃ２のベースに電気的に接続される。

トランジスタＴｃ１のコレクタは、抵抗素子Ｒｃ１を介して電源Ｖｃｃ２に電気的に接続される。トランジスタＴｃ２のコレクタは、電源Ｖｃｃ２に電気的に接続される。トランジスタＴｃ１のエミッタは、接地される。トランジスタＴｃ２のエミッタは、抵抗素子Ｒｃ２を介して接地される。トランジスタＴｃ２のエミッタは、第１増幅回路ＡＭ１のエミッタフォロワの出力であり、比較的に低いインピーダンスを有する。

電源Ｖｃｃ２は、トランジスタＴｃ１及びトランジスタＴｃ２に、電源電圧ＶＣＣ２を供給する。

トランジスタＴｃ１及びトランジスタＴｃ２は、それぞれ、例えばＮＰＮ型バイポーラトランジスタであり得る。トランジスタＴｃ１のベース（制御端子）に入力される電圧が増加してトランジスタＴｃ１にコレクタ電流が流れると、コレクタ電流が抵抗素子Ｒｃ１を流れることによって生じる電圧降下により、トランジスタＴｃ１のコレクタの電圧（コレクタ電圧）は低下する。トランジスタＴｃ１のコレクタ電圧は、トランジスタＴｃ２と抵抗素子Ｒｃ２によって構成されるエミッタフォロワによって低電位側にレベルシフトされて、トランジスタＴｃ２のエミッタから出力される。従って、第１増幅回路ＡＭ１の入力の電圧が増加すると、第１増幅回路ＡＭ１の出力の電圧は減少する。

ところで、第２増幅回路ＡＭ２は、第１増幅回路ＡＭ１の回路構成と同じ回路構成を有するが、互いに対応する回路素子の回路定数を変えてもよい。例えば、係数をａ（ａは実数）としたときに、第２増幅回路ＡＭ２の抵抗素子Ｒｃ１の抵抗値を第１増幅回路ＡＭ１の抵抗素子Ｒｃ１の抵抗値のａ倍とし、第２増幅回路ＡＭ２の抵抗素子Ｒｃ２の抵抗値を第１増幅回路ＡＭ１の抵抗素子Ｒｃ２の抵抗値のａ倍とする。また、同時に、第２増幅回路ＡＭ２のトランジスタＴｃ１のサイズ（例えばエミッタ面積）を第１増幅回路ＡＭ１のトランジスタＴｃ１のサイズ（例えばエミッタ面積）の１／ａ倍とし、第２増幅回路ＡＭ２のトランジスタＴｃ２のサイズ（例えばエミッタ面積）を第１増幅回路ＡＭ１のトランジスタＴｃ２のサイズ（例えばエミッタ面積）の１／ａ倍とする。このように、第２増幅回路ＡＭ２は、第１増幅回路ＡＭ１に対して係数ａでスケーリングされていてもよい。スケーリングされていても、ダミー・トランスインピーダンスアンプが出力する参照電位Ｖｒｅｆの電圧値は変わらない。例えば、係数ａを１より大きい値に設定した場合、スケーリングによって第２増幅回路ＡＭ２に流れる電源電流は１／ａ倍となり、ダミー・トランスインピーダンスアンプの消費電力を低減することができる。なお、ダミー・トランスインピーダンスアンプを主トランスインピーダンスアンプに対してスケーリングする際には、上述の第２増幅回路ＡＭ２の第１増幅回路ＡＭ１に対するスケーリングに加えて、抵抗素子ＲＦ２の抵抗値を抵抗素子ＲＦ１の抵抗値のａ倍とする。

（変形例１）
図１に示すトランスインピーダンス増幅回路１では、第１利得制御回路ＡＧＣ１が、電界効果トランジスタＴａｇｃ及び利得可変回路ＶＧＡのそれぞれに制御信号（利得制御電圧Ｖａｇｃ１）を出力する。しかし、図６に示すように、トランスインピーダンス増幅回路１は、電界効果トランジスタＴａｇｃに対する制御信号と、利得可変回路ＶＧＡに対する制御信号とが、それぞれ別々の回路によって供給される構成を備え得る。以下、図６に示すトランスインピーダンス増幅回路１Ａの構成のうち、図１に示すトランスインピーダンス増幅回路１の構成と異なる部分について、説明する。

図６に示すトランスインピーダンス増幅回路１Ａは、第１利得制御回路ＡＧＣ１と共に、第２利得制御回路ＡＧＣ２を備える。第１利得制御回路ＡＧＣ１は、利得制御電圧Ｖａｇｃ１を利得可変回路ＶＧＡに供給する。第２利得制御回路ＡＧＣ２は、利得制御電圧Ｖａｇｃ２を電界効果トランジスタＴａｇｃのゲートに供給する。

第１利得制御回路ＡＧＣ１のピーク検出回路ＰＭＯＮ１、平均値検出回路ＡＭＯＮ１は、利得可変回路ＶＧＡの差動出力に電気的に接続される。第１利得制御回路ＡＧＣ１の制御電圧生成回路ＧＥＮ１は、利得可変回路ＶＧＡに電気的に接続され、電界効果トランジスタＴａｇｃには接続されていない（図６参照）。

第１利得制御回路ＡＧＣ１は、利得可変回路ＶＧＡの差動出力信号Ｖｏｕｔ１ｐ、Ｖｏｕｔ１ｎを受ける。第１利得制御回路ＡＧＣ１は、差動出力信号Ｖｏｕｔ１ｐ、Ｖｏｕｔ１ｎに基づいて利得制御電圧Ｖａｇｃ１を生成する。より詳細には、第１利得制御回路ＡＧＣ１は、差動出力信号Ｖｏｕｔ１ｐ、Ｖｏｕｔ１ｎの振幅の大きさを検出し、その検出結果に応じて利得制御電圧Ｖａｇｃ１を生成する。例えば、差動出力信号Ｖｏｕｔ１ｐ、Ｖｏｕｔ１ｎの振幅が所定の値よりも大きくなるとき、利得可変回路ＶＧＡの利得Ａｖｇａが減少するように利得制御電圧Ｖａｇｃ１を生成する。

第１利得制御回路ＡＧＣ１から出力される利得制御電圧Ｖａｇｃ１は、例えば第１利得制御回路ＡＧＣ１が備える制御電圧生成回路ＧＥＮ１の電界効果トランジスタＴｄ３のドレインから出力される（図４参照）。

第２利得制御回路ＡＧＣ２は、第１増幅回路ＡＭ１の出力と電界効果トランジスタＴａｇｃのゲートとの間に設けられる。例えば、第２利得制御回路ＡＧＣ２は、第１増幅回路ＡＭ１の出力と電界効果トランジスタＴａｇｃのゲートとに電気的に接続される。

第２利得制御回路ＡＧＣ２は、主トランスインピーダンスアンプ（抵抗素子ＲＦ１によって入力と出力とが電気的に接続された第１増幅回路ＡＭ１）から出力される電圧信号の振幅を検出して、検出結果に応じて電界効果トランジスタＴａｇｃの制御端子に印加される電圧を制御する。第２利得制御回路ＡＧＣ２は、電圧信号の振幅が所定の値を超えて増加するとき、電界効果トランジスタＴａｇｃの制御端子に印加される電圧を調整して電界効果トランジスタＴａｇｃによってバイパスされる電流信号の交流成分の一部を増加させる。

第２利得制御回路ＡＧＣ２は、主トランスインピーダンスアンプの出力からＴＩＡ出力信号Ｖｔｉａｏｕｔを受ける。第２利得制御回路ＡＧＣ２は、ＴＩＡ出力信号Ｖｔｉａｏｕｔに基づいて、利得制御電圧Ｖａｇｃ２を生成する。より詳細には、第２利得制御回路ＡＧＣ２は、ＴＩＡ出力信号Ｖｔｉａｏｕｔの振幅の大きさを検出し、その検出結果に応じて利得制御電圧Ｖａｇｃ２を生成する。例えば、ＴＩＡ出力信号Ｖｔｉａｏｕｔの振幅が所定の値よりも大きくなるとき、電界効果トランジスタＴａｇｃの引き込み量が増加するように利得制御電圧Ｖａｇｃ２を生成する。

図７を参照して、第２利得制御回路ＡＧＣ２の構成を説明する。第２利得制御回路ＡＧＣ２は、例えばピーク検出回路ＰＭＯＮ２、平均値検出回路ＡＭＯＮ２、演算増幅器ＯＰｃ、制御電圧生成回路ＧＥＮ１Ａを備える。

第２利得制御回路ＡＧＣ２のピーク検出回路ＰＭＯＮ２、平均値検出回路ＡＭＯＮ２は、主トランスインピーダンスアンプの出力に電気的に接続される。第２利得制御回路ＡＧＣ２の制御電圧生成回路ＧＥＮ１Ａは、電界効果トランジスタＴａｇｃのゲートに電気的に接続され、利得可変回路ＶＧＡには接続されていない。

第２利得制御回路ＡＧＣ２に入力するＴＩＡ出力信号Ｖｔｉａｏｕｔは、ピーク検出回路ＰＭＯＮ２と平均値検出回路ＡＭＯＮ２とに入力される。ピーク検出回路ＰＭＯＮ２及び平均値検出回路ＡＭＯＮ２のそれぞれから出力される信号は、演算増幅器ＯＰｃの差動入力に入力し、演算増幅器ＯＰｃによって増幅され、出力信号Ｓｏｐｃとして演算増幅器ＯＰｃから出力される。例えば、ピーク検出回路ＰＭＯＮ２から出力される信号は、演算増幅器ＯＰｃの非反転入力端子に入力される。平均値検出回路ＡＭＯＮ２から出力される信号は、演算増幅器ＯＰｃの反転入力端子に入力される。

出力信号Ｓｏｐｃは、制御電圧生成回路ＧＥＮ１Ａに入力する。出力信号Ｓｏｐｃが制御電圧生成回路ＧＥＮ１Ａに入力することによって、制御電圧生成回路ＧＥＮ１Ａから利得制御電圧Ｖａｇｃ２が出力される。

ピーク検出回路ＰＭＯＮ２は、ＴＩＡ出力信号Ｖｔｉａｏｕｔのピーク値を検出する。ピーク検出回路ＰＭＯＮ２は、ピーク値の検出結果を示す信号を、演算増幅器ＯＰｃの差動入力の一方（例えば反転入力端子）に出力する。

平均値検出回路ＡＭＯＮ２は、ＴＩＡ出力信号Ｖｔｉａｏｕｔの平均値を検出する。平均値検出回路ＡＭＯＮ２は、平均値の検出結果を示す信号を、演算増幅器ＯＰｃの差動入力の他方（例えば非反転入力端子）に出力する。なお、上述したように、演算増幅器ＯＰｃの差動入力の反転入力端子と非反転入力端子とを入れ替えても、制御電圧生成回路ＧＥＮ１Ａに反転機能を付加するなどして第２利得制御回路ＡＧＣ２を構成することもできる。

演算増幅器ＯＰｃは、ピーク検出回路ＰＭＯＮ２から出力される信号（ピーク値を示す信号）と平均値検出回路ＡＭＯＮ２から出力される信号（平均値を示す信号）とに基づいて、ＴＩＡ出力信号Ｖｔｉａｏｕｔの振幅の大きさを示す出力信号Ｓｏｐｃを制御電圧生成回路ＧＥＮ１に出力する。より詳細には、信号のピーク値からその信号の平均値を差し引くと波高値が求まる。波高値は、振幅の１／２であるため、波高値を検出することで振幅を検出することができる。

例えば、上述の電界効果トランジスタＴａｇｃによる交流電流の引き抜きが行われず、利得可変回路ＶＧＡの利得Ａｖｇａが減少されていないとき、出力信号Ｓｏｐｃは、フォトダイオードＰＤのアノードから出力される電流信号Ｉｐｄの大きさに応じた電圧を有する。例えば、電流信号Ｉｐｄの交流電流の振幅が大きくなると、出力信号Ｓｏｐｂが出力する電圧は大きくなる。あるいは、電界効果トランジスタＴａｇｃによる交流電流の引き抜き量と利得可変回路ＶＧＡの利得Ａｖｇａとがそれぞれ一定値に保たれているとき、フォトダイオードＰＤのアノードから出力される電流信号Ｉｐｄの大きさに応じて出力信号Ｓｏｐｃが出力される。

第２利得制御回路ＡＧＣ２の制御電圧生成回路ＧＥＮ１Ａは、出力信号Ｓｏｐｃを受けて、利得制御電圧Ｖａｇｃ２を電界効果トランジスタＴａｇｃのゲートに出力する。第２利得制御回路ＡＧＣ２から出力される利得制御電圧Ｖａｇｃ２は、例えば第２利得制御回路ＡＧＣ２が備える制御電圧生成回路ＧＥＮ１Ａの電界効果トランジスタＴｄ３のドレインから出力される（図４参照）。図４に示すように、制御電圧生成回路ＧＥＮ１Ａは、制御電圧生成回路ＧＥＮ１と同じ回路構成を有していても良い。なお、制御電圧生成回路ＧＥＮ１Ａは、制御電圧生成回路ＧＥＮ１と異なる回路構成を有していても良い。

図１に示す利得制御電圧Ｖａｇｃ１、及び、図６に示す利得制御電圧Ｖａｇｃ２は、電界効果トランジスタＴａｇｃのオン・オフを切り替え、上述の引き抜き量を制御する信号である。電界効果トランジスタＴａｇｃがオンの場合、電界効果トランジスタＴａｇｃのドレイン、ソース間の抵抗（オン抵抗）を介して電流信号Ｉｐｄの交流電流（交流成分）の引き抜きが行われる。

電界効果トランジスタＴａｇｃがオンの場合、電流信号Ｉｐｄの交流成分の一部が電界効果トランジスタＴａｇｃを介して第２増幅回路ＡＭ２に流れる（引き抜かれる）。従って、第１増幅回路ＡＭ１に入力される入力電流Ｉｉｎは、電流信号Ｉｐｄよりも電界効果トランジスタＴａｇｃを介して引き抜かれた分（引き抜き量）だけ小さくなる。ここで、入力電流Ｉｉｎおよび電界効果トランジスタＴａｇｃを介して引き抜かれる電流は、いずれも電流信号Ｉｐｄの信号成分（交流成分）となっている。

電界効果トランジスタＴａｇｃがオフの場合、電界効果トランジスタＴａｇｃのドレイン、ソース間に電流は流れない。従って、電界効果トランジスタＴａｇｃがオフの場合には、電流信号Ｉｐｄから交流電流は除かれずに入力電流Ｉｉｎとして主トランスインピーダンスアンプに入力される。すなわち、電界効果トランジスタＴａｇｃによる引き抜きが行われないとき、入力電流Ｉｉｎは電流信号Ｉｐｄにほぼ等しい。なお、電界効果トランジスタＴａｇｃがオフのとき、電界効果トランジスタＴａｇｃに電流信号が流れ込まないようにするために、入力端子ＩＮから見た電界効果トランジスタＴａｇｃの出力インピーダンスは、主トランスインピーダンスの入力インピーダンスよりも大きくなるように設定されている。例えば、オフのときの電界効果トランジスタＴａｇｃの出力インピーダンスは、主トランスインピーダンスの入力インピーダンスの１００倍以上に設定される。

図８を参照して、図５に示す構成を有する第１増幅回路ＡＭ１の入力と出力とが抵抗素子ＲＦ１によって電気的に接続された主トランスインピーダンスアンプを備えるトランスインピーダンス増幅回路１が奏する効果を説明する。図８において、横軸はＶｃｔｌの電圧値［Ｖ］を表す。Ｖｃｔｌ［Ｖ］は、図１に示す利得制御電圧Ｖａｇｃ１及び図２に示す利得制御電圧Ｖａｇｃ２のそれぞれの電圧値を表す。

図８において、縦軸は、電流信号Ｉｐｄ（光電流）のうち電界効果トランジスタＴａｇｃ及び第２増幅回路ＡＭ２によって除去される交流電流（引き抜き量）の大きさを電流信号Ｉｐｄの交流電流の一部が除去される前の大きさで除算して得られる値を表す。すなわち、電流信号Ｉｐｄの交流電流のうち電界効果トランジスタＴａｇｃによって引き抜かれる電流の割合を示している。

曲線Ｇ１、Ｇ３は、図１のトランスインピーダンス増幅回路１及び図６に示すトランスインピーダンス増幅回路１Ａの構成（電界効果トランジスタＴａｇｃのソース（あるいはドレイン）がダミー・トランスインピーダンスアンプの出力に接続された構成）によって得られた結果である。曲線Ｇ２は、電界効果トランジスタＴａｇｃのソースがダミー・トランスインピーダンスアンプの入力に接続された構成（比較例）によって得られた結果である。ここで、いずれの構成においても、第２増幅回路ＡＭ２の出力は、抵抗素子ＲＦ２を介して第２増幅回路ＡＭ２の入力に接続されている。すなわち、第２増幅回路ＡＭ２および抵抗素子ＲＦ２は、ダミー・トランスインピーダンスアンプを構成している。また、第２増幅回路ＡＭ２の回路素子は、第１増幅回路ＡＭ１の回路素子と同じ電気的特性を有している。例えば、第２増幅回路ＡＭ２の抵抗素子Ｒｃ１は、第１増幅回路ＡＭ１の抵抗素子Ｒｃ１の抵抗値と同じ抵抗値を有する。例えば、第２増幅回路ＡＭ２のトランジスタＴｃ１は、第１増幅回路ＡＭ１のトランジスタＴｃ１のエミッタ面積と同じエミッタ面積を有する。

曲線Ｇ１は、本願発明の例示的実施形態において、電界効果トランジスタＴａｇｃのゲート幅を１６［μｍ］に設定して得られた結果である。曲線Ｇ２は、比較例において、電界効果トランジスタＴａｇｃのゲート幅を１６［μｍ］に設定して得られた結果である。曲線Ｇ３は、本願発明の例示的実施形態において、電界効果トランジスタＴａｇｃのゲート幅を８．５［μｍ］に設定して得られた結果である。

図８の曲線Ｇ１及び曲線Ｇ２を参照すれば、電流信号Ｉｐｄから除去される交流電流（引き抜き量）は、本願発明の例示的実施形態（トランスインピーダンス増幅回路１）の方が、比較例（電界効果トランジスタＴａｇｃのソースが第２増幅回路ＡＭ２の入力に接続された構成）よりも、大きい。例えば、Ｖａｇｃ１＝２ＶまたはＶａｇｃ２＝２Ｖのとき、電界効果トランジスタＴａｇｃをダミー・トランスインピーダンスアンプの出力に接続した方が、入力に接続した場合よりも４５％程度引き抜き量が大きい。

図８の曲線Ｇ２及び曲線Ｇ３を参照すれば、電流信号Ｉｐｄから除去される交流電流の量（引き抜き量）は、トランスインピーダンス増幅回路１の構成において電界効果トランジスタＴａｇｃのゲート幅が１６［μｍ］程度から８．５［μｍ］程度に低減された場合（曲線Ｇ３）と、電界効果トランジスタＴａｇｃのソースが第２増幅回路ＡＭ２の入力に接続された構成において電界効果トランジスタＴａｇｃのゲート幅が１６［μｍ］程度の場合（曲線Ｇ２）との何れにおいても、同程度である。従って、同じ引き抜き量を得るために、電界効果トランジスタＴａｇｃをダミー・トランジスタの出力に接続する方（本願発明の例示的実施形態）が入力に接続する場合（比較例）よりも電界効果トランジスタＴａｇｃのゲート幅を小さくし得る。電界効果トランジスタＴａｇｃのゲート幅が小さいと、電界効果トランジスタＴａｇｃの寄生容量が小さくなり、トランスインピーダンス増幅回路１がより広い帯域で電流信号Ｉｐｄの増幅を行う点で好ましい。例えば、本願発明の例示的実施形態のトランスインピーダンス増幅回路１は、比較例よりも帯域を向上し得る。

以上説明した構成のトランスインピーダンス増幅回路１については、フォトダイオードＰＤから出力される電流信号Ｉｐｄを増幅する主トランスインピーダンスと同一の構成を有するダミー・トランスインピーダンスアンプと、主トランスインピーダンスの入力及びダミー・トランスインピーダンスアンプの出力の間に電気的に接続される電界効果トランジスタＴａｇｃとによって、電流信号Ｉｐｄから交流電流の一部を好適に引き抜くことができる。

電界効果トランジスタＴａｇｃが接続されるダミー・トランスインピーダンスの出力は低インピーダンスであるエミッタフォロワの出力となっている。このため、電界効果トランジスタＴａｇｃのサイズが比較的小さく、オン抵抗が比較的大きい場合であっても、交流電流の引き抜きが好適に行われ得る。ゲート幅等のサイズが比較的に小さい電界効果トランジスタＴａｇｃを用いて交流電流の引き抜きを好適に行い得るので、帯域特性の低下が抑制され得る。

更に、主トランスインピーダンスアンプの回路構成とダミー・トランスインピーダンスアンプの回路構成とは、互いに同一である。よって、主トランスインピーダンスアンプの入力電位とダミー・トランスインピーダンスアンプ出力電位を、他の回路を付加することなくほぼ同じ値にし得る。このため、当該他の回路による消費電力の増加を回避し得る。更に、ダミー・トランスインピーダンスアンプの出力の電位を参照電位Ｖｒｅｆとして使用することができるので、利得可変回路ＶＧＡの差動入力の他方必要な参照電位Ｖｒｅｆを供給するための回路が不要となる。

（変形例２）
図９に示すトランスインピーダンス増幅回路１Ｂは、図１に示すトランスインピーダンス増幅回路１において、第１増幅回路ＡＭ１を後述する第１増幅回路ＡＭ１Ａに代え、第２増幅回路ＡＭ２を後述する第２増幅回路ＡＭ２Ａに代え、第１利得制御回路ＡＧＣ１を後述する第１利得制御回路ＡＧＣ１Ａに代えた構成となっている。以下、図９に示すトランスインピーダンス増幅回路１Ｂの構成のうち、図１に示すトランスインピーダンス増幅回路１の構成と異なる部分について説明する。

第１増幅回路ＡＭ１は、図５に示す構成に代えて、図１２に示す構成を有し得る。図１２に示す第１増幅回路ＡＭ１Ａは、例えばトランジスタＴｃ１及びトランジスタＴｃ２と、抵抗素子Ｒｃ１、抵抗素子Ｒｃ２、及び抵抗素子ＲＥ（利得制御用抵抗素子）と、電界効果トランジスタＴｒｅ（利得制御用トランジスタ）と、を備える。トランジスタＴｃ１、抵抗素子Ｒｃ１、抵抗素子ＲＥ、および電界効果トランジスタＴｒｅは、反転増幅回路を構成する。トランジスタＴｃ２と抵抗素子Ｒｃ２は、エミッタフォロワ回路（エミッタフォロワ）を構成する。

トランジスタＴｃ１のベース（制御端子）は、第１増幅回路ＡＭ１Ａの入力に電気的に接続される。トランジスタＴｃ２のエミッタ（第１電流端子）は、エミッタフォロワの出力であり、第１増幅回路ＡＭ１Ａの出力に電気的に接続される。トランジスタＴｃ１のコレクタ（第２電流端子）は、トランジスタＴｃ１、抵抗素子Ｒｃ１、抵抗素子ＲＥ、および電界効果トランジスタＴｒｅによって構成される反転増幅回路の出力となる。トランジスタＴｃ２のベース（制御端子）は、トランジスタＴｃ２と抵抗素子Ｒｃ２によって構成されるエミッタフォロワの入力となる。トランジスタＴｃ１のコレクタ（第２電流端子）は、トランジスタＴｃ２のベースに電気的に接続される。

トランジスタＴｃ１のコレクタは、抵抗素子Ｒｃ１を介して電源Ｖｃｃ２に電気的に接続される。トランジスタＴｃ２のコレクタは、電源Ｖｃｃ２に電気的に接続される。トランジスタＴｃ１のエミッタは、電界効果トランジスタＴｒｅのドレインおよび抵抗素子ＲＥに電気的に接続される。

電界効果トランジスタＴｒｅのソースは接地される。抵抗素子ＲＥは、電界効果トランジスタＴｒｅのドレイン及びソースの間に並列に電気的に接続される。電界効果トランジスタＴｒｅのゲートは、後述する制御電圧生成回路ＧＥＮ２から出力される利得制御電圧Ｖｔｒ（第１利得制御電圧）を受ける。

トランジスタＴｃ２のエミッタは、抵抗素子Ｒｃ２を介して接地される。トランジスタＴｃ２のエミッタは、第１増幅回路ＡＭ１Ａのエミッタフォロワの出力であり、比較的に低い出力インピーダンスを有する。

電源Ｖｃｃ２は、トランジスタＴｃ１及びトランジスタＴｃ２に、電源電圧ＶＣＣ２を供給する。

第１増幅回路ＡＭ１が図１２に示す構成を有する場合、図３に示す第１利得制御回路ＡＧＣ１は、図４に示す制御電圧生成回路ＧＥＮ１に代えて図１１に示す制御電圧生成回路ＧＥＮ２を備え得る。図１０は、制御電圧生成回路ＧＥＮ１に代えて制御電圧生成回路ＧＥＮ２を備える第１利得制御回路ＡＧＣ１Ａを示している。

制御電圧生成回路ＧＥＮ２は、例えば制御電圧生成回路ＧＥＮ１の構成に加えて、電界効果トランジスタＴｄ６（第７電界効果トランジスタ）、抵抗素子Ｒｄ６（第８抵抗素子）を更に備える。電界効果トランジスタＴｄ６のゲートは、電界効果トランジスタＴｄ１、電界効果トランジスタＴｄ４のそれぞれのドレインに電気的に接続される。

電界効果トランジスタＴｄ６のソースは、電源Ｖｃｃ３に電気的に接続される。

電界効果トランジスタＴｄ６のドレインは、抵抗素子Ｒｄ６を介して接地される。電界効果トランジスタＴｄ６と抵抗素子Ｒｄ６は、電界効果トランジスタＴｄ６のゲートを入力とし、電界効果トランジスタＴｄ６のドレインを出力とする反転回路を構成する。電界効果トランジスタＴｄ６のドレインは、図１２に示す第１増幅回路ＡＭ１Ａの電界効果トランジスタＴｒｅと、第２増幅回路ＡＭ２Ａの電界効果トランジスタ（電界効果トランジスタＴｒｅに対応するトランジスタ）とに電気的に接続される。以下、第１増幅回路ＡＭ１Ａの電界効果トランジスタＴｒｅと第２増幅回路ＡＭ２Ａの電界効果トランジスタ（電界効果トランジスタＴｒｅに対応するトランジスタ）とを、電界効果トランジスタＴｒｅ等、と表現する。

制御電圧生成回路ＧＥＮ２は、図１０に示す第１利得制御回路ＡＧＣ１Ａにおいて用いられ、制御電圧生成回路ＧＥＮ１と同様に電界効果トランジスタＴｄ３のドレインは、利得可変回路ＶＧＡと、電界効果トランジスタＴａｇｃのゲートとに、電気的に接続される。この場合、電界効果トランジスタＴｄ３のドレインは、利得可変回路ＶＧＡと、電界効果トランジスタＴａｇｃのゲートとに、利得制御電圧Ｖａｇｃ１を供給する。

制御電圧生成回路ＧＥＮ２の電界効果トランジスタＴｄ６のドレインは、利得制御電圧Ｖｔｒを、図１２に示す電界効果トランジスタＴｒｅ等に出力する。利得制御電圧Ｖｔｒは、電界効果トランジスタＴｒｅ等のオン・オフを切り替え、電界効果トランジスタＴｒｅ等のオン抵抗を調整する信号である。

利得制御電圧Ｖｔｒは、利得制御電圧Ｖａｇｃ１（第２利得制御電圧）の増減とは逆に増減する。例えば、利得制御電圧Ｖａｇｃ１が増加するとき、利得制御電圧Ｖｔｒは減少する。また、利得制御電圧Ｖａｇｃ１が減少するとき、利得制御電圧Ｖｔｒは増加する。

より具体的に、利得制御電圧Ｖａｇｃ１が電界効果トランジスタＴａｇｃをオンにする場合（電流信号Ｉｐｄから交流電流を引き抜く場合）に、利得制御電圧Ｖｔｒは、電界効果トランジスタＴｒｅ等をオフにする。電界効果トランジスタＴｒｅ等がオフの場合、電界効果トランジスタＴｒｅ等が動作しておらず、電界効果トランジスタＴｒｅ等のドレイン・ソース間に電流は流れず、トランジスタＴｃ１のエミッタ電流は抵抗素子ＲＥを介してグランド（接地電位）に流れる。したがって、電界効果トランジスタＴｒｅがオンしているときのドレイン・ソース間のオン抵抗よりも抵抗素子ＲＥの抵抗値を大きく設定しておくことで、電界効果トランジスタＴａｇｃによって交流電流の引き抜きを行うときに、主トランスインピーダンスアンプ及びダミー・トランスインピーダンスアンプの入力インピーダンスは大きくなり、第２増幅回路ＡＭ２Ａの出力インピーダンスは相対的に小さい値となる。よって、電流信号Ｉｐｄから電界効果トランジスタＴａｇｃを介してダミー・トランスインピーダンスアンプが引き抜き可能な交流電流は、主トランスインピーダンスアンプの入力インピーダンス値とダミー・トランスインピーダンスアンプの出力インピーダンス値との比が大きくなることにより大きくなる。

利得制御電圧Ｖａｇｃ１が電界効果トランジスタＴａｇｃをオフにする場合（電流信号Ｉｐｄから交流電流を引き抜かない場合）に、利得制御電圧Ｖｔｒは、電界効果トランジスタＴｒｅ等をオンにする。電界効果トランジスタＴｒｅ等がオンの場合、電界効果トランジスタＴｒｅ等が動作しており、電界効果トランジスタＴｒｅ等においてドレイン・ソース間に電流が流れる。この場合、主トランスインピーダンスアンプ及びダミー・トランスインピーダンスアンプの入力インピーダンスは、比較的に小さい値となり得る。従って、利得制御電圧Ｖｔｒを調整することによって、主トランスインピーダンスアンプの入力インピーダンスを増減することができる。例えば、利得制御電圧Ｖｔｒを大きくすると、電界効果トランジスタＴｒｅ等がオンして主トランスインピーダンスアンプの入力インピーダンスは比較的小さくなる。一方、利得制御電圧Ｖｔｒを小さくすると、電界効果トランジスタＴｒｅ等がオフして主トランスインピーダンスアンプの入力インピーダンスは、上述したように抵抗素子ＲＥの抵抗値を電界効果トランジスタＴｒｅのオン抵抗よりも大きい値に設定することで比較的大きくなる。

電流信号Ｉｐｄの交流電流の引き抜き量は、主トランスインピーダンスアンプの入力インピーダンスと主トランスインピーダンスアンプの入力側から見た電界効果トランジスタＴａｇｃの入力インピーダンスとの比に応じて変化する。例えば、主トランスインピーダンスアンプの入力インピーダンスと比較して電界効果トランジスタＴａｇｃの入力端子ＩＮ側から見たときのインピーダンスが小さいと、引き抜き量は大きくなる。従って、利得制御電圧Ｖａｇｃ１を大きくして電界効果トランジスタＴａｇｃによる引き抜きを行うときに、利得制御電圧Ｖｔｒを小さくして電界効果トランジスタＴｒｅをオフすることで電界効果トランジスタＴａｇｃのゲート幅を大きくせずに引き抜き量を増やすことができる。これにより、同じ引き抜き量を得るために、引き抜きを行うときに主トランスインピーダンスアンプの入力インピーダンスを大きくすることによって、入力インピーダンスを利得制御電圧Ｖｔｒによって制御しないときよりも電界効果トランジスタＴａｇｃのゲート幅を小さくし得る。電界効果トランジスタＴａｇｃのゲート幅が小さいと、電界効果トランジスタＴａｇｃの寄生容量が小さくなり、トランスインピーダンス増幅回路１がより広い帯域で電流信号Ｉｐｄの増幅を行う点で好ましい。ゲート幅等のサイズが比較的に小さい電界効果トランジスタＴａｇｃを用いて交流電流の引き抜きを好適に行い得るので、帯域特性の低下が抑制され得る。

また、利得制御電圧Ｖａｇｃ１の電圧値Ｖｃｔｌ［Ｖ］と、利得制御電圧Ｖｔｒの電圧値Ｖｇ［Ｖ］とは、例えば、Ｖｇ＝２．２－Ｖｃｔｌ［Ｖ］の関係を満たし得る。この場合、例えば、出力信号Ｓｏｐｂの電圧が一定電位Ｖｓｔより小さいとき、Ｖｃｔｌ＝１．２［Ｖ］且つＶｇ＝１．０［Ｖ］、又は、出力信号Ｓｏｐｂの電圧が一定電位Ｖｓｔより大きいとき、Ｖｃｔｌ＝２．０［Ｖ］且つＶｇ＝０．２［Ｖ］であり得る。

ところで、図１１に示す制御電圧生成回路ＧＥＮ２において、利得制御電圧Ｖｔｒと利得制御電圧Ｖａｇｃ１は、いずれも出力信号Ｓｏｐｂの電位と一定電位Ｖｓｔとの差に応じて変化する。しかし、例えば、電界効果トランジスタＴｄ１、Ｔｄ２、Ｔｄ４、Ｔｄ５、抵抗素子Ｒｄ１、Ｒｄ２、及び電流源ＣＳによって構成される差動増幅回路と同じ回路構成の差動増幅回路を別に用意して、その差動入力の一方を出力信号Ｓｏｐｂとし、その差動入力の他方を一定電位Ｖｓｔと異なる一定電位Ｖｓｔ‘とし、その差動増幅回路の出力から利得制御電圧Ｖｔｒを生成してもよい。これにより、出力信号Ｓｏｐｂに応じた変化を利得制御電圧Ｖｔｒと利得制御電圧Ｖａｇｃ１とでそれぞれ独立して設定することもできる。

図１３を参照して、図９に示すトランスインピーダンス増幅回路１Ｂが奏する効果を説明する。図１３において、横軸はＶｃｔｌの電圧値［Ｖ］を表す。図１３において、縦軸は、電流信号Ｉｐｄ（光電流）のうち電界効果トランジスタＴａｇｃ及び第２増幅回路ＡＭ２Ａによって除去される交流電流（引き抜き量）の大きさを電流信号Ｉｐｄの交流電流の一部が除去される前の大きさで除算して得られる値を表す。すなわち、電流信号Ｉｐｄの交流電流のうち電界効果トランジスタＴａｇｃによって引き抜かれる電流の割合を示している。

曲線Ｇ４は、図１２に示す構成を有する第１増幅回路ＡＭ１Ａ及び第２増幅回路ＡＭ２Ａを備えるトランスインピーダンス増幅回路１Ｂによって得られた結果である。曲線Ｇ１は、図５に示す構成を有する第１増幅回路ＡＭ１及び第２増幅回路ＡＭ２を備えるトランスインピーダンス増幅回路１によって得られた結果であり、図８に示す曲線Ｇ１と同じである。ここで、第２増幅回路ＡＭ２Ａの回路素子は、第１増幅回路ＡＭ１Ａの回路素子と同じ電気的特性を有している。例えば、第２増幅回路ＡＭ２Ａの抵抗素子Ｒｃ１は、第１増幅回路ＡＭ１Ａの抵抗素子Ｒｃ１の抵抗値と同じ抵抗値を有する。例えば、第２増幅回路ＡＭ２ＡのトランジスタＴｃ１は、第１増幅回路ＡＭ１ＡのトランジスタＴｃ１のエミッタ面積と同じエミッタ面積を有する。

図１２に示す構成を有する第１増幅回路ＡＭ１Ａ（及び第２増幅回路ＡＭ２Ａ）は、利得制御電圧Ｖｔｒを調整することによって比較的広い範囲で入力インピーダンスの調節が可能である。図５に示す構成を有する第１増幅回路ＡＭ１（及び第２増幅回路ＡＭ２）は、入力インピーダンスの調節ができない。

曲線Ｇ１及び曲線Ｇ４を参照すれば、入力インピーダンスの調節が可能な第１増幅回路ＡＭ１Ａ（及び第２増幅回路ＡＭ２Ａ）の方が，電界効果トランジスタＴａｇｃによって引き抜きを行うときの主トランスインピーダンスアンプの入力インピーダンスを大きくすることによって、入力インピーダンスの調整ができない第１増幅回路ＡＭ１（及び第２増幅回路ＡＭ２）よりも、引き抜き量を大きくし得る。そのため、同じ引き引き抜き量を得るために必要な電界効果トランジスタＴａｇｃのゲート幅を小さくし得る。電界効果トランジスタＴａｇｃのゲート幅が小さいと、電界効果トランジスタＴａｇｃの寄生容量が小さくなり、トランスインピーダンス増幅回路１がより広い帯域で電流信号Ｉｐｄの増幅を行う点で好ましい。ゲート幅等のサイズが比較的に小さい電界効果トランジスタＴａｇｃを用いて交流電流の引き抜きを好適に行い得るので、帯域特性の低下が抑制され得る。

以上、種々の例示的実施形態について説明してきたが、上述した例示的実施形態に限定されることなく、様々な省略、置換、及び変更がなされてもよい。また、異なる実施形態における要素を組み合わせて他の実施形態を形成することが可能である。

以上の説明から、本開示の種々の実施形態は、説明の目的で本明細書で説明されており、本開示の範囲及び主旨から逸脱することなく種々の変更をなし得ることが、理解されるであろう。したがって、本明細書に開示した種々の実施形態は限定することを意図しておらず、真の範囲と主旨は、添付の特許請求の範囲によって示される。

１、１Ａ、１Ｂ…トランスインピーダンス増幅回路、ＡＧＣ１、ＡＧＣ１Ａ…第１利得制御回路、ＡＧＣ２…第２利得制御回路、ＡＭ１、ＡＭ１Ａ…第１増幅回路、ＡＭ２、ＡＭ２Ａ…第２増幅回路、ＡＭＯＮ１，ＡＭＯＮ２…平均値検出回路、ＡＯＣ…オフセット制御回路、ＢＵＦ…出力回路、Ｃａ１，Ｃａ２…キャパシタ、ＣＳ…電流源、Ｇ１，Ｇ２，Ｇ３，Ｇ４…曲線、ＧＥＮ１，ＧＥＮ２…制御電圧生成回路、Ｉｉｎ…入力電流、ＩＮ…入力端子、Ｉｐｄ…電流信号、ＯＰａ，ＯＰｂ，ＯＰｃ…演算増幅器、ＯＵＴｎ，ＯＵＴｐ…出力端子、ＰＤ…フォトダイオード、ＰＭＯＮ１，ＰＭＯＮ２…ピーク検出回路、Ｒａ１，Ｒａ２，Ｒｃ１，Ｒｃ２，Ｒｄ１，Ｒｄ２，Ｒｄ３，Ｒｄ６，ＲＦ１，ＲＦ２…抵抗素子、Ｓｏｐｂ，Ｓｏｐｃ…出力信号、Ｔａｇｃ，Ｔａｏｃ，Ｔｄ１，Ｔｄ２，Ｔｄ３，Ｔｄ４，Ｔｄ５，Ｔｄ６…電界効果トランジスタ、Ｔｃ１，Ｔｃ２…トランジスタ、Ｖａｇｃ１，Ｖａｇｃ２，Ｖｔｒ…利得制御電圧、Ｖａｏｃ…オフセット制御電圧、Ｖｃｃ１，Ｖｃｃ２，Ｖｃｃ３…電源、ＶＧＡ…利得可変回路、Ｖｏｕｔ１ｎ，Ｖｏｕｔ１ｐ，Ｖｏｕｔ２ｎ，Ｖｏｕｔ２ｐ…出力信号、Ｖｒｅｆ…参照電位、Ｖｓｔ…一定電位、Ｖｔｉａｏｕｔ…ＴＩＡ出力信号。

Claims (4)

1. 外部の受光素子が生成する電流信号を受ける入力端子と、
   入力電流を電圧信号に変換して出力する主トランスインピーダンスアンプと、
   入力と、出力とを有し、前記出力が前記入力に電気的に接続されたダミー・トランスインピーダンスアンプと、
   制御端子と、第１電流端子と、第２電流端子と、を有し、前記第１電流端子が前記入力端子に電気的に接続され、前記第２電流端子が前記ダミー・トランスインピーダンスアンプの前記出力に電気的に接続され、前記制御端子に印加される電圧に応じて前記第１電流端子と前記第２電流端子との間の抵抗値を変化させる電界効果トランジスタと、
   前記電圧信号の振幅を検出して、検出結果に応じて前記電界効果トランジスタの制御端子に印加される電圧を制御する利得制御回路と、
   を備え、
   前記電界効果トランジスタは、前記電流信号の交流成分の一部を前記第１電流端子から前記第２電流端子に流し、前記電流信号から前記電流信号の交流成分の一部を差し引いた電流信号を前記入力電流として生成し、
   前記利得制御回路は、前記電圧信号の振幅が増加するとき、前記制御端子に印加される電圧を調整して前記第１電流端子から前記第２電流端子に流れる前記電流信号の交流成分の一部を増加させ、
   前記ダミー・トランスインピーダンスアンプは、前記主トランスインピーダンスアンプと同じ回路構成を有する、
   トランスインピーダンス増幅回路。
2. 前記主トランスインピーダンスアンプは、第１増幅回路と、前記第１増幅回路の出力と入力とを電気的に接続する第１抵抗素子とを有し、
   前記ダミー・トランスインピーダンスアンプは、第２増幅回路と、前記第２増幅回路の出力と入力とを電気的に接続する第２抵抗素子とを有し、
   前記第２増幅回路は、前記第１増幅回路と同一の回路構成を有し、
   前記第２抵抗素子は、前記第１抵抗素子と同一の抵抗値を有する、
   請求項１に記載のトランスインピーダンス増幅回路。
3. 前記第１増幅回路は、第１トランジスタ及び第３抵抗素子から成る反転増幅回路と、第１エミッタフォロワと、を含み、
   前記反転増幅回路の出力は、前記第１エミッタフォロワを介して前記第１増幅回路の出力から出力される、
   請求項２に記載のトランスインピーダンス増幅回路。
4. 前記電圧信号と参照電位とを受けて、前記電圧信号と前記参照電位との電圧差を利得制御電圧によって設定される電圧利得によって増幅し、増幅された前記電圧差を差動信号として出力する利得可変回路をさらに備え、
   前記ダミー・トランスインピーダンスアンプの出力は、前記参照電位を前記利得可変回路に供給する、
   請求項１から請求項３のいずれか一項に記載のトランスインピーダンス増幅回路。

Images