JP2015186013A - トランスインピーダンス増幅器 - Google Patents
トランスインピーダンス増幅器 Download PDFInfo
- Publication number
- JP2015186013A JP2015186013A JP2014060349A JP2014060349A JP2015186013A JP 2015186013 A JP2015186013 A JP 2015186013A JP 2014060349 A JP2014060349 A JP 2014060349A JP 2014060349 A JP2014060349 A JP 2014060349A JP 2015186013 A JP2015186013 A JP 2015186013A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- signal
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
- H03F3/087—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with IC amplifier blocks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/144—Indexing scheme relating to amplifiers the feedback circuit of the amplifier stage comprising a passive resistor and passive capacitor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/171—A filter circuit coupled to the output of an amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
【課題】応答時間を適切に調整しながら、小型化を実現したトランスインピーダンス増幅器を提供する。
【解決手段】TIA1は、TIAコア部11と、差動増幅器12と、電流の一部を引き抜くバイパス回路13と、引き抜く電流の量を制御する帰還制御回路14と、を備えたTIA1であって、帰還制御回路14は、出力信号の低周波成分を透過させて出力するフィルタ回路18と、電圧制御電流源IS1を含み、フィルタ回路18の出力信号が入力される電流開閉型電圧シフト回路19と、電圧制御電流源IS2を含み、第1の閾値電圧が入力される電流開閉型電圧シフト回路20と、電流開閉型電圧シフト回路19,20の出力信号に基づいて、バイパス回路を制御する制御信号を出力する電圧比較器21と、制御信号及び第2の閾値電圧に基づいて、電圧制御電流源IS1,IS2を制御するヒステリシス電圧比較器22と、を有する。
【選択図】図3
【解決手段】TIA1は、TIAコア部11と、差動増幅器12と、電流の一部を引き抜くバイパス回路13と、引き抜く電流の量を制御する帰還制御回路14と、を備えたTIA1であって、帰還制御回路14は、出力信号の低周波成分を透過させて出力するフィルタ回路18と、電圧制御電流源IS1を含み、フィルタ回路18の出力信号が入力される電流開閉型電圧シフト回路19と、電圧制御電流源IS2を含み、第1の閾値電圧が入力される電流開閉型電圧シフト回路20と、電流開閉型電圧シフト回路19,20の出力信号に基づいて、バイパス回路を制御する制御信号を出力する電圧比較器21と、制御信号及び第2の閾値電圧に基づいて、電圧制御電流源IS1,IS2を制御するヒステリシス電圧比較器22と、を有する。
【選択図】図3
Description
本発明は、光受信器に使用されるトランスインピーダンス増幅器に関する。
FTTx(Fiber To The x)等の光アクセスシステムの次世代システムである10G−EPON(10 Gigabit Ethernet Passive Optical Network)等では、局側装置(OLT:Optical Line Terminal)用の受信器は、様々な強度のバーストモード信号を受信する必要がある。そのため、OLTを構成するトランスインピーダンス増幅器(TIA: Trans-Impedance Amplifier)には、それらのバーストモード信号に対する高速応答性が要求される。また、OLT用受信器の受光素子には、高受信感度が要求されるために、アバランシェ・フォト・ダイオード(APD:Avalanche PhotoDiode)が使用される。従来、TIAには、電流入力を電圧出力に変換するTIAコア部の出力の平均値が一定になるように制御を行う制御回路を備えたものがある(例えば特許文献1参照)。そのような制御回路を備えたTIAにおいては、抵抗とコンデンサによるローパスフィルタ等の回路が用いられる。
ここで、TIAでは、バースト信号の受信状況に応じて、上述の制御回路の適切な応答時間が異なる。すなわち、バースト信号を受信している状態においては、バースト信号内の同符号連続信号に対して信号の識別誤りを回避すべく、時定数が大きく、すなわち、応答時間が長くされることが好ましい。一方で、バースト信号とバースト信号との間でありバースト信号を受信していない状態においては、バースト信号間の無信号の時間を短縮して通信効率を高めるべく、応答時間が短くされることが好ましい。
このような、バースト信号の受信状況に応じた応答時間を実現するためには、応答時間を長くする場合に適応すべく、少なくとも時定数を大きくすることが可能な構成が必要となる。そのために、従来、抵抗又はコンデンサの値を大きく設定しており、TIAを小型化することが困難となっている。
本発明は上記の課題を解決するためになされたものであり、応答時間を適切に調整しながら、小型化を実現したトランスインピーダンス増幅器を提供することを目的とする。
本発明はその一側面としてトランスインピーダンス増幅器に関する。このトランスインピーダンス増幅器は、電流信号を電圧信号に変換して該電圧信号を出力するコア部と、コア部に流れ込む前の入力電流からバイパス電流を引き抜くバイパス回路と、電圧信号に基づいてバイパス電流の量を調整する帰還制御回路と、を備えたトランスインピーダンス増幅器であって、帰還制御回路は、電圧信号の低周波成分を透過させて出力するフィルタ回路と、フィルタ回路の出力信号に応じて電圧が増減する第1の電圧シフト信号を出力する第1の電流開閉型電圧シフト回路と、第1の閾値電圧に応じて電圧が増減する第2の電圧シフト信号を出力する第2の電流開閉型電圧シフト回路と、第1の電圧シフト信号及び第2の電圧シフト信号に基づいて、バイパス電流の量を調整するための第1の制御信号を出力する第1の電圧比較器と、第1の制御信号及び第2の閾値電圧に基づいて、第1の電流開閉型電圧シフト回路及び第2の電流開閉型電圧シフト回路のそれぞれの時定数を増減するための第2の制御信号を出力する第2の電圧比較器と、を有する。
本発明によれば、応答時間を適切に調整しながら、小型化を実現したトランスインピーダンス増幅器を提供することができる。
[本願発明の実施形態の説明]
最初に本願発明の実施形態の内容を列記して説明する。
最初に本願発明の実施形態の内容を列記して説明する。
本発明はその一側面としてトランスインピーダンス増幅器に関する。このトランスインピーダンス増幅器は、電流信号を電圧信号に変換して該電圧信号を出力するコア部と、コア部に流れ込む前の入力電流からバイパス電流を引き抜くバイパス回路と、電圧信号に基づいてバイパス電流の量を調整する帰還制御回路と、を備えたトランスインピーダンス増幅器であって、帰還制御回路は、電圧信号の低周波成分を透過させて出力するフィルタ回路と、フィルタ回路の出力信号に応じて電圧が増減する第1の電圧シフト信号を出力する第1の電流開閉型電圧シフト回路と、第1の閾値電圧に応じて電圧が増減する第2の電圧シフト信号を出力する第2の電流開閉型電圧シフト回路と、第1の電圧シフト信号及び第2の電圧シフト信号に基づいて、バイパス電流の量を調整するための第1の制御信号を出力する第1の電圧比較器と、第1の制御信号及び第2の閾値電圧に基づいて、第1の電流開閉型電圧シフト回路及び第2の電流開閉型電圧シフト回路のそれぞれの時定数を増減するための第2の制御信号を出力する第2の電圧比較器と、を有する。
このトランスインピーダンス増幅器では、第1の電圧比較器が、フィルタ回路の出力信号に応じて電圧が増減する第1の電圧シフト信号と、第1の閾値電圧に応じて電圧が増減する第2の電圧シフト信号とに基づいて、バイパス電流の量を調整するための第1の制御信号を出力する。このため、例えば第1の電圧シフト信号が所定の値となった場合にバイパス回路によるバイパス電流の引き抜きが開始されるように第1の閾値電圧を設定することで、フィルタ回路の出力信号に応じて自動的に電流の引き抜きが開始され、利得が制御される。また、第2の電圧比較器が、第1の制御信号と、第2の閾値電圧とに基づき、第1の電流開閉型電圧シフト回路及び第2の電流開閉型電圧シフト回路のそれぞれの時定数を増減するための第2の制御信号を出力する。このため、第2の閾値電圧の設定によって帰還制御回路の時定数すなわち応答時間を適切に調整することができる。抵抗やコンデンサの値によらずに、帰還制御回路の応答時間の調整ができるため、トランスインピーダンス増幅器が大型化することを抑制できる。以上より、本発明によれば、帰還制御回路の応答時間を適切に調整しながら、トランスインピーダンス増幅器の小型化を実現することができる。
また、上記のトランスインピーダンス増幅器において、第1の電流開閉型電圧シフト回路は、第1のダイオードと、第1のコンデンサと入力信号に応じて電流量が増減する第1の電圧制御電流源とが並列に接続された第1の並列回路と、を備え、フィルタ回路の出力に第1のダイオードのアノードが接続され、第1のダイオードのカソードに第1の並列回路の一方及び第1の電圧比較器の入力が接続され、第1の並列回路の他方が接地され、第2の電流開閉型電圧シフト回路は、第2のダイオードと、第2のコンデンサと入力信号に応じて電流量が増減する第2の電圧制御電流源とが並列に接続された第2の並列回路と、を備え、第1の閾値電圧が第2のダイオードのアノードに入力され、第2のダイオードのカソードに第2の並列回路の一方及び第1の電圧比較器の入力が接続され、第2の並列回路の他方が接地され、第2の制御信号が第1の電圧制御電流源及び第2の電圧制御電流源に入力され、第2の制御信号に応じて第1の電圧制御電流源及び第2の電圧制御電流源のそれぞれの電流量が増減してもよい。コンデンサ及び電圧制御電流源が並列に接続されていることにより、コンデンサからの放電電流を増減させて、帰還制御回路の応答時間を適切に調整することができる。また、第2の制御信号に応じて、第1の電圧制御電流源及び第2の電圧制御電流源のそれぞれの電流量を増減させることにより、作動している電圧制御電流源を停止(あるいは、電流量を所定の値よりも小さく)させたり、又は、停止している電圧制御電流源を作動(あるいは、電流量を所定の値よりも大きく)させることができる。電圧制御電流源が停止した状態(あるいは、電流量が所定の値よりも小さい状態。以下、「オフ状態」として説明する場合がある)においては、電圧制御電流源が作動した状態(あるいは、電流量が所定の値よりも大きい状態。以下、「オン状態」として説明する場合がある)と比較して、流れる電流が減少し、帰還制御回路の応答時間が長くなる。このように、電圧制御電流源の電源の動作状態を切り替えることで、帰還制御回路の応答時間を適切に調整することができる。
また、上記のトランスインピーダンス増幅器において、第2の制御電圧が所定の電圧よりも大きい場合には、第1の電圧制御電流源に流れ込む電流量が、第1の電圧比較器に流れ込む電流量よりも大きくなり、第2の制御電圧が所定の電圧よりも小さいか等しい場合には、第1の電圧制御電流源に流れ込む電流量が、第1の電圧比較器に流れ込む電流量よりも小さくなり、第1のコンデンサに蓄えられた電荷を引き抜く電流量の増減によって、第1の電流開閉型電圧シフト回路及び第2の電流開閉型電圧シフト回路のそれぞれの時定数が増減してもよい。これにより、第1の電圧制御電流源の電源が作動している状態(オン状態)ではコンデンサからの放電電流を大きくし帰還制御回路の応答時間を短くすることができ、また、第1の電圧制御電流源の電源が停止している状態(オフ状態)ではコンデンサからの放電電流を小さくし帰還制御回路の応答時間を長くすることができる。すなわち、電圧制御電流源の動作状態の切り替えによって、帰還制御回路の応答時間を適切に調整することができる。
また、上記のトランスインピーダンス増幅器において、第2の電圧比較器は、ヒステリシス電圧比較器であり、第2の閾値電圧に基づく、第1閾値、及び、第1閾値よりも大きい第2閾値が設定されており、制御信号が第1閾値よりも小さくなった場合に第1の電圧制御電流源の出力電流を減少させ、制御信号が、第1閾値よりも小さい状態から増加し第2閾値よりも大きくなった場合に第1の電圧制御電流源の出力電流を増加させてもよい。第2の電圧比較器をヒステリシス電圧比較器とし、第2の閾値電圧に基づく閾値として、値の異なる閾値を設定することで、第1の電圧制御電流源の出力電流を増加させるか減少させるかの境目において、頻繁にそれぞれの状態に交互に遷移することを抑制でき、回路動作が不安定になることを抑制できる。
[本願発明の実施形態の詳細]
まず、本発明の実施形態に係るシステムの一例として、PON(PassiveOptical Network)方式の通信システムについて説明する。図1(a)は、PON方式のブロック図である。局舎80内の局側通信装置82は、例えば、複数の家庭70a〜70c内の各家庭側通信装置72と光ファイバである通信経路L1及びL2を介し接続されている。局側通信装置82は、例えばOLT(Optical Line Terminal)である。局側通信装置82とオプティカルスプリッタ74とは1本の通信経路L1で接続されている。オプティカルスプリッタ74と各家庭側通信装置72との間は各通信経路L2を介し接続されている。オプティカルスプリッタ74は、各家庭側通信装置72から各通信経路L2を介し入出力された光信号を通信経路L1に結合する。通信経路L1の光信号は局側通信装置82に入出力される。局側通信装置82は制御回路84、送信部86及び受信部88を有している。送信部86は、各家庭側通信装置72に光信号を送信する送信回路である。受信部88は、各家庭側通信装置72からの光信号を受信する受信回路である。制御回路84は送信部86及び受信部88を制御する回路である。送信部86から送信される光信号と受信部88で受信される光信号とはそれぞれ互いに異なった波長を持っている。
まず、本発明の実施形態に係るシステムの一例として、PON(PassiveOptical Network)方式の通信システムについて説明する。図1(a)は、PON方式のブロック図である。局舎80内の局側通信装置82は、例えば、複数の家庭70a〜70c内の各家庭側通信装置72と光ファイバである通信経路L1及びL2を介し接続されている。局側通信装置82は、例えばOLT(Optical Line Terminal)である。局側通信装置82とオプティカルスプリッタ74とは1本の通信経路L1で接続されている。オプティカルスプリッタ74と各家庭側通信装置72との間は各通信経路L2を介し接続されている。オプティカルスプリッタ74は、各家庭側通信装置72から各通信経路L2を介し入出力された光信号を通信経路L1に結合する。通信経路L1の光信号は局側通信装置82に入出力される。局側通信装置82は制御回路84、送信部86及び受信部88を有している。送信部86は、各家庭側通信装置72に光信号を送信する送信回路である。受信部88は、各家庭側通信装置72からの光信号を受信する受信回路である。制御回路84は送信部86及び受信部88を制御する回路である。送信部86から送信される光信号と受信部88で受信される光信号とはそれぞれ互いに異なった波長を持っている。
図1(b)は、受信部88の受光素子89(図2参照)に入力される光信号を時間に対し示す模式図である。期間Ton1の間は家庭70aの家庭側通信装置72からの光信号が入力される。期間Toff1の間には光信号は入力されず、期間Ton2において家庭70bの家庭側通信装置(不図示)からの光信号が入力される。さらに、期間Toff2の間には光信号は入力されず、期間Ton3において家庭70cの家庭側通信装置(不図示)からの光信号が入力される。各家庭側通信装置72の出力信号の振幅及び各通信経路L2での光信号の損失はそれぞれ異なる。このため、期間Ton1、Ton2及びTon3(入力信号期間)の光信号の振幅はそれぞれ振幅A1、A2及びA3のように互いに異なった大きさとなる。このように、PON用の受信部88には、異なる家庭から光信号が異なる振幅で不定期に入力される。なお、期間Toff1及びToff2は通信経路L2を切り換える期間(インターバル期間)である。受信部88に用いられる増幅回路においては、入力する光信号の振幅が異なるため、帰還制御回路が用いられる。
次に、局側通信装置82に含まれる受信部88の構成について説明する。図2は、図1の受信部88の構成例を示す図である。受信部88は、例えば10G−EPON(10 Gigabit Ethernet Passive Optical Network)受信器である。受信部88は、受光素子89と、トランスインピーダンス増幅器(TIA:Trans-Impedance Amplifier)1と、リミット増幅器(LIA:LimitingAmplifier)50とを備えている。
受光素子89は、受信部88に入力された光信号を電気信号、より詳細には電流信号に変換する素子であり、例えば、アバランシェ・フォト・ダイオード(APD:Avalanche PhotoDiode)である。受光素子89によって出力された電流信号は、TIA1に入力される。
TIA1は、入力された電流信号をインピーダンス変換するとともに増幅し、電圧信号として出力するIC(Integrated Circuit)である。TIA1は、入力信号の強度が微弱な場合には高い増幅率で動作し、入力信号の強度が強い場合には低い増幅率で動作するように利得が制御される。TIA1によって増幅された差動信号(電圧信号)は、LIA50に入力される。なお、TIA1とLIA50とは、コンデンサ51によってAC結合されている。AC結合に用いられるコンデンサ51は、バースト信号への高速応答を実現するために、幹線系システム用等の主に連続信号を受信する受信器において用いられるコンデンサと比較して、容量値の小さいものが用いられる。TIA1の詳細については後述する。
LIA50は、様々な強度の電圧信号を一定振幅の電圧信号に変換して出力するICである。LIA50は、差動信号の正相信号及び逆相信号の電圧レベルを揃えて出力する。LIA50から出力された一定振幅の電圧信号は、そこからCDR(Clock and Data Recovery)(不図示)によって所定のクロック信号が抽出され、ジッタの少ないクロック信号で識別再生処理を行うことにより波形が成形される。
次に、TIA1について詳細に説明する。図3は、本実施形態に係るTIA1を示す回路図である。図3に示されるように、TIA1は、TIAコア部11(コア部)と、差動増幅器12(増幅部)と、バイパス回路13と、帰還制御回路14と、を備えている。入力端子Tinには、受光素子89のアノードが接続されている。また、受光素子89のカソードは電源Vpdに接続されている。入力端子Tinに入力した通信信号である入力信号(入力電流)Iinは、TIAコア部11の入力信号(入力電流)Itiaとなる。
TIAコア部11は、アンプ15と帰還抵抗R0とを有し、電流信号を電圧信号に変換して該電圧信号を出力する。TIAコア部11は、入力電流Itiaを増幅し、出力信号(出力電圧)Vtia1をノードNtia1に出力する。
差動増幅器12は、TIAコア部11から出力された出力電圧Vtia1と、参照電圧端子Tref1に印加された参照電圧Vref1との差分、すなわち、Vtia1−Vref1を増幅する差動増幅回路である。例えば、差動増幅器12において、出力電圧Vtia1が参照電圧Vref1に等しい時には、出力電圧VoutとVoutbとは等しくなり、それを中心電圧Vcenterということにする。すると、差動増幅器12は、出力電圧Vtia1が参照電圧Vref1より大きければ、出力端子Toutに中心電圧Vcenterよりも大きい出力電圧Voutを、出力端子Toutbに中心電圧Vcenterよりも小さい出力電圧Voutbを、それぞれ出力する。また、差動増幅器12は、出力電圧Vtia1が参照電圧Vref1より小さければ、出力端子Toutに中心電圧Vcenterよりも小さい出力電圧Voutを、出力端子Toutbに中心電圧Vcenterよりも大きい出力電圧Voutbを、それぞれ出力する。出力電圧VoutとVoutbとは、互いに位相が180度異なる相補信号である。
バイパス回路13は、帰還制御回路14の制御に基づいて、TIAコア部11に流れ込む前の電流、すなわち入力電流Iinの一部を引き抜く電流引き抜き回路である。バイパス回路13は、ダイオード16と、バッファ回路17とを有している。ダイオード16のアノードは入力端子Tinに、カソードはバッファ回路17に、それぞれ接続されている。バッファ回路17には、帰還制御回路14から出力される制御信号Vagc1(詳細は後述)が入力される。制御信号Vagc1の電圧が低下すると、バイパス回路13はダイオード16とバッファ回路17との間の電位を低くして、入力電流Iinの一部をバイパス電流Iagcとしてバイパス(分流)する。
このように、バイパス回路13は、制御信号Vagc1に基づいて、入力電流Iinをバイパスする。入力電流Iinがバイパスされることで、TIAコア部11に入力する入力電流Itiaの時間平均値が減少し、TIA1の利得が減少する。すなわち、バイパス回路13は、出力電圧Vtia1が大きくなるとバイパス電流Iagcを大きくしTIAコア部11に入力する入力電流Itiaの時間平均値を減少させるように帰還制御回路14によって制御される。
帰還制御回路14は、TIAコア部11から出力された出力電圧Vtia1に基づいて、バイパス回路13が引き抜く電流の量を制御する自動利得制御回路である。帰還制御回路14の詳細について、図4も参照しながら説明する。図4は、図3の帰還制御回路14を示す回路図である。
図4に示されるように、帰還制御回路14は、フィルタ回路18と、電流開閉型電圧シフト回路19,20(第1の電流開閉型電圧シフト回路,第2の電流開閉型電圧シフト回路)と、電圧比較器21(第1の電圧比較器)と、ヒステリシス電圧比較器22(第2の電圧比較器)と、を有している。
フィルタ回路18は、直列接続された抵抗R1及びコンデンサC1と、バッファ回路23とを含んで構成されている。フィルタ回路18は、抵抗R1及びコンデンサC1によって、TIAコア部11から出力された出力電圧Vtia1の低周波成分を透過させて、出力電圧Vtia2として出力する。図6に示されるように、入力端子Tinに入力する入力電流Iinが大きくなるにつれて、TIAコア部11から出力される出力電圧Vtia1及び出力電圧Vtia2は小さくなる。図6の縦軸は直流電圧であり、出力電圧Vtia1と出力電圧Vtia2とは一致しているが、過渡応答時には出力電圧Vtia2は出力電圧Vtia1の変化に対して時定数(R1×C1)に応じて遅延して変化する。
抵抗R1は、ノードNtia1とバッファ回路23との間に接続されており、TIAコア部11から出力された出力電圧Vtia1が入力される。コンデンサC1は、ノードNtia2にて抵抗R1のバッファ回路23側とグランドとの間に接続されており、出力電圧Vtia1の変化に応じて抵抗R1をを介して電荷が充電される。バッファ回路23は、ノードNtia2を介して抵抗R1及びコンデンサC1に接続されており、出力電圧Vtia2が入力される。バッファ回路23は、出力電圧Vtia2を入力として、所定の出力電圧を電流開閉型電圧シフト回路19に出力する。
電流開閉型電圧シフト回路19は、ダイオード(第1のダイオード)D1、コンデンサ(第1のコンデンサ)C2、及び入力信号に応じて電流量が増減する電圧制御電流源(第1の電圧制御電流源)IS1を含んで構成されている。電流開閉型電圧シフト回路19の入力端子側、すなわちバッファ回路23から所定の出力電圧が入力される側に、ダイオードD1のアノードD1Aが接続されている。また、ダイオードD1のカソードD1Kに、コンデンサC2及び電圧制御電流源IS1を含む並列回路24が接続されている。ダイオードD1のカソードD1Kには電圧比較器21の入力が接続されている。また、並列回路24における、ダイオードD1のカソードD1Kと接続された側(一方)と反対側(他方)、すなわち、コンデンサC2及び電圧制御電流源IS1におけるカソードD1Kと接続された側の反対側は、接地されている。電流開閉型電圧シフト回路19は、バッファ回路23から入力された所定の出力電圧に基づいて出力信号(出力電圧)Vtia3(第1の電圧シフト信号)を生成し、電圧比較器21の一方の入力端子に出力する。すなわち、電流開閉型電圧シフト回路19は、フィルタ回路18の出力信号に応じて電圧が増減する出力信号Vtia3(第1の電圧シフト信号)を出力する。出力電圧Vtia3の詳細については後述する。
電流開閉型電圧シフト回路20は、電流開閉型電圧シフト回路19と同じ構成を含んで構成されている。すなわち、電流開閉型電圧シフト回路20は、ダイオードD1と同じ電気的特性のダイオード(第2のダイオード)D2、コンデンサC2と同じ電気的特性のコンデンサ(第2のコンデンサ)C3、及び、電圧制御電流源IS1と同じ電気的特性の電圧制御電流源(第2の電圧制御電流源)IS2を含んで構成されている。ダイオードD2のアノードD2Aは、参照電圧端子Tref2に接続されている。参照電圧端子Tref2には、参照信号(参照電圧)Vref2が印加されている。また、ダイオードD2のカソードD2Kは、コンデンサC3及び電圧制御電流源IS2を含む並列回路に接続されている。ダイオードD2のカソードD2Kには電圧比較器21の入力が接続されている。当該並列回路における、カソードD2Kと接続された側の反対側は接地されている。電流開閉型電圧シフト回路20は、参照電圧端子Tref2から入力された参照電圧Vref2に基づいて出力信号(出力電圧)Vtia3´(第2の電圧シフト信号)を生成し、電圧比較器21の他方(Vtia3が入力された入力端子でない方)の入力端子に出力する。すなわち、電流開閉型電圧シフト回路20は、参照電圧Vref2に応じて電圧が増減する出力信号Vtia3´(第2の電圧シフト信号)を出力する。電圧制御電流源IS1、IS2は制御端子を有し、そこに入力される電圧が所定の電圧値よりも大きい場合には電流値を増加させ(オン状態)、所定の電圧値よりも小さいか等しい場合には電流値を減少させる(オフ状態)。例えば、電圧制御電流源IS1、IS2としてNPN型バイポーラトランジスタを使用してもよい。その場合はベース(端子)が制御端子となり、ベース-エミッタ間電圧VBEに応じてコレクタ電流ICが増減する(この場合の所定の電圧値は一般的には0.6〜0.8Vとなる)。
電圧比較器21は、電流開閉型電圧シフト回路19,20の出力信号、すなわち、出力電圧Vtia3及び出力電圧Vtia3´に基づいて、バイパス回路13を制御する(バイパス電流Iagcの量を調整する)制御信号Vagc1(第1の制御信号)を出力する。具体的には、電圧比較器21は、出力電圧Vtia3及び出力電圧Vtia3´を比較し、その比較の結果によって決まる制御信号Vagc1を、バイパス回路13、及び、ヒステリシス電圧比較器22に出力する。そして、バイパス回路13は、制御信号Vagc1の値に基づいて、電流の引き抜きを制御する。よって、出力電圧Vtia3の値が電流の引き抜きを開始すべき値となったときに制御信号Vagc1の値が電流引き抜き開始の値となるよう、参照電圧Vref2の値を設定しておくことで、自動的に利得を制御することができる。このため、参照電圧Vref2は、バイパス回路13による電流の引き抜きの開始タイミングを決定する閾値電圧(第1の閾値電圧)である。
ヒステリシス電圧比較器22は、制御信号Vagc1及び参照信号(参照電圧)Vref3に基づいて、電流開閉型電圧シフト回路19及び電流開閉型電圧シフト回路20のそれぞれの時定数を増減するための出力信号(出力電圧)Vsw1(第2の制御信号)を出力する。具体的には、ヒステリシス電圧比較器22は、制御信号Vagc1及び参照信号(参照電圧)Vref3に基づいて、出力信号(出力電圧)Vsw1をローレベル(LOW)又はハイレベル(HIGH)とし、電圧制御電流源IS1,IS2を制御する。すなわち、ヒステリシス電圧比較器22は、LOWとした出力電圧Vsw1を電圧制御電流源IS1,IS2に入力することで電圧制御電流源IS1,IS2の電流量を減少させて電源を停止(オフ状態)させ、また、HIGHとした出力電圧Vsw1を電圧制御電流源IS1,IS2に入力することで電圧制御電流源IS1,IS2の電流量を増加させて電源を作動(オン状態)させる。なお、ヒステリシス電圧比較器22は、電圧制御電流源IS1,IS2の出力電流を増減させることで、電圧制御電流源IS1,IS2を制御してもよい。すなわち、電圧制御電流源IS1,IS2の電源を停止させることにかえてオン状態にて電圧制御電流源IS1,IS2の出力電流を減少させてもよいし、電圧制御電流源IS1,IS2の電源を作動させることにかえてオフ状態にて電圧制御電流源IS1,IS2の出力電流を増加させてもよい。
ヒステリシス電圧比較器22は、参照電圧端子Tref3に印加された、第2の閾値電圧である参照電圧Vref3に基づいて、異なる2つの閾値、すなわち、第1閾値、及び、第1閾値よりも大きい第2閾値を設定している。ヒステリシス電圧比較器22は、制御信号Vagc1に応じて、第1閾値及び第2閾値のいずれかを閾値とし、制御信号Vagc1と比較を行う。
具体的には、制御信号Vagc1の値が、第1閾値として設定された電圧値よりも大きい状態から減少をはじめる場合には、ヒステリシス電圧比較器22は、第1閾値を参照電圧Vref3に基づく閾値とする。そして、ヒステリシス電圧比較器22は、制御信号Vagcが第1閾値よりも小さくなった場合に、出力電圧Vsw1をLOWとし、電圧制御電流源IS1,IS2の電源を停止(オフ状態)させる。すなわち、図8に示されるように、第1閾値T1よりも大きい電圧値から減少している制御信号Vagc1dの値が、第1閾値T1よりも小さくなり、入力端子Tinに入力する電流が入力電流IinFとなった場合に、出力電圧Vsw1をLOWとする。なお、入力端子Tinに入力する電流が入力電流IinFとなり、出力電圧Vsw1がLOWになると、電圧制御電流源IS1,IS2が停止(オフ状態)するため、図7に示されるように、出力電圧Vtia3及び出力電圧Vtia3´は大きくなる。
一方、制御信号Vagc1の値が、第1閾値よりも小さい状態から増加をはじめる場合には、ヒステリシス電圧比較器22は、第2閾値を参照電圧Vref3に基づく閾値とする。そして、ヒステリシス電圧比較器22は、制御信号Vagc1が第2閾値よりも大きくなった場合に、出力電圧Vsw1をHIGHとし、電圧制御電流源IS1,IS2の電源を作動(オン状態)させる。すなわち、図8に示されるように、第1閾値T1よりも小さい電圧値から増加している制御信号Vagc1uの値が、第2閾値T2よりも大きくなり、入力端子Tinに入力する電流が入力電流IinNとなった場合に、出力電圧Vsw1をHIGHとする。なお、入力端子Tinに入力する電流が入力電流IinNとなり、出力電圧Vsw1がHIGHになると、電圧制御電流源IS1,IS2が起動するため、図7に示されるように、出力電圧Vtia3及び出力電圧Vtia3´は小さくなる。
電圧制御電流源IS1が作動している場合及び停止している場合それぞれにおける、電圧制御電流源IS1を流れる電流、及び、電圧制御電流源IS1から電圧比較器21に流れ込む電流について説明する。電圧制御電流源IS1が作動している場合においては、電圧制御電流源IS1には電流IS(ON)が流れ、また、電圧比較器21には電流Icomp(ON)が流れ込む。この場合、電流IS(ON)の値は、電流Icomp(ON)の値に比較して数10倍〜数100倍程度大きい。
一方、電圧制御電流源IS1が停止している場合においては、電圧制御電流源IS1には電流IS(OFF)が流れ、また、電圧比較器21には電流Icomp(OFF)が流れ込む。この場合、電流IS(OFF)は無視できる程度の微小電流であり、電流Icomp(OFF)に比較して十分に小さい。なお、電圧制御電流源IS1が作動している場合に電圧比較器21に流れ込む電流Icomp(ON)と、電圧制御電流源IS1が停止している場合に電圧比較器21に流れ込む電流Icomp(OFF)とは同程度の大きさである。なお、両者が数倍程度異なるような場合であっても、IS(OFF)とIS(ON)とそれぞれの電流値との関係を適当に決めることによって同様の効果を得ることができる。
次に、帰還制御回路14の応答時間について説明する。帰還制御回路14の応答時間は、フィルタ回路18の時定数、又は、帰還制御回路14を流れる放電電流の大きさに基づいて決まる。
電流開閉型電圧シフト回路19では、出力電圧Vtia2がある程度まで下がるとダイオードD1にほとんど電流が流れなくなり、コンデンサC2の電圧が出力電圧となる。当該出力電圧が小さくなる速さは、コンデンサC2からの放電電流によって決まる。電圧制御電流源IS1が作動している場合のコンデンサC2からの放電電流は、電圧比較器21に流れ込む電流Icomp(ON)、及び、電圧制御電流源IS1を流れる電流IS(ON)である。上述したように、電流IS(ON)は電流Icomp(ON)の数10倍〜数100倍程度と大きいため、コンデンサC2からの放電電流は大きくなり、出力電圧は比較的早く小さくなる。そのため、応答時間は短くなる。この場合には、帰還制御回路14を流れる放電電流の大きさに基づいて決まる応答時間よりも、フィルタ回路18の時定数で決まる応答時間を長く設定しておくことによって、帰還制御回路14の応答時間は主にフィルタ回路18の時定数によって決まることとなる。
一方、電圧制御電流源IS1が停止している場合のコンデンサC2からの放電電流は、電圧比較器21に流れ込む電流Icomp(OFF)、及び、電圧制御電流源IS1を流れる電流IS(OFF)である。上述したように、電流IS(OFF)は微小電流であって無視できるため、コンデンサC2からの放電電流は電流Icomp(OFF)のみと考えることができる。よって、出力電圧は比較的ゆっくりと小さくなる。そのため、応答時間は長くなる。この場合には、フィルタ回路18の時定数で決まる応答時間よりも、帰還制御回路14を流れる放電電流に基づいて決まる応答時間を長く設定しておくことによって、帰還制御回路14の応答時間は帰還制御回路14を流れる放電電流に基づいたものとなる。
よって、帰還制御回路14の応答時間は、電圧制御電流源IS1が停止しているか作動しているかに応じて変更されることとなる。すなわち、図9に示されるように、入力端子Tinに入力する電流が入力電流IinFとなり、電圧制御電流源IS1が停止している場合には、応答時間は、帰還制御回路14を流れる放電電流に基づいた応答時間RTFとなる。電圧制御電流源IS1が停止している場合の微小電流IS(OFF)を無視し、コンデンサC2の容量をCx、Icomp(OFF)の電流をIx、コンデンサC2の電圧をΔvxとすると、応答時間RTFは下記式(1)により求まる。
RTF=(Cx/Ix)×ΔVx・・・(1)
RTF=(Cx/Ix)×ΔVx・・・(1)
一方、図9に示されるように、入力端子Tinに入力する電流が入力電流IinNとなり、電圧制御電流源IS1が作動している場合には、応答時間は、フィルタ回路18の時定数に基づいた応答時間RTNとなる。よって、フィルタ回路18の抵抗R1の抵抗値をRy、コンデンサC1の容量をCy、フィルタ回路18の時定数をτとすると、応答時間RTNは下記式(2)により求まる。
RTN=τ=Ry×Cy・・・(2)
RTN=τ=Ry×Cy・・・(2)
次に、図5を参照して、帰還制御回路における時間毎の内部電圧信号について説明する。図5は、図4の帰還制御回路の内部電圧信号の波形を示したタイミングチャートである。各チャートは上から順に、各時間に対する、出力電圧Vtia1、出力電圧Vtia2、出力電圧Vtia3、出力電圧Vtia3´、制御信号Vagc1、参照電圧Vref3、出力電圧Vsw1、及び帰還制御回路14の応答時間を示している。
図5に示されるように、入力されるバースト信号には、プリアンブル信号とペイロード信号とが含まれている。プリアンブル信号は、それが受信部に入力されている間に上述した帰還動作によって帰還制御回路の内部状態を適当な状態に整え、制御信号Vagc1を安定化させる(出力電圧を平均化する)ために、ペイロード信号が入力される前に入力される信号である。ペイロード信号は、データの送受信のための信号である。
ここで、ローパスフィルタ等のフィルタ回路では、入力される信号において同符号(例えば「1」)が連続した場合又は同符号の割合が高くなった場合には、当該同符号の信号のレベルを、中心値(すなわち、符号が「1」から「0」に変わる閾値)の値に近づけようとする。この状態では、「1」レベルが中心値に近づき、「1」レベルの信号の振幅が小さくなっている。このため、受信部側で「1」「0」2値の識別誤りが起りやすくなる。時定数が小さい場合には、フィルタ回路における低域遮断周波数が高くなるため、上述した同符号連続信号に対する脆弱性がより顕著となる。一方で、時定数が大きい場合、すなわち応答時間が長い場合には、同符号が連続した場合においても、信号レベルが中心値に近づくまでの時間が長くなるため、信号レベルが中心値に近づき難くなる。よって、同符号連続信号に対する耐力を維持するためには、応答時間が長いことが好ましい。そのため、データの送受信のための信号であるペイロード信号を受信している期間(図5中の時間t2〜t3の期間)においては、帰還制御回路14の応答時間が長くされていることが好ましい。
一方で、バースト信号とバースト信号との間には、入力信号がゼロとなる期間がある。このような期間においては、帰還制御回路を停止させて次のバースト信号を受信できるよう待機状態に戻す必要がある。このような待機状態に戻るまでの期間は、何ら通信に寄与する期間ではないため、極力短くすることが好ましい。帰還制御回路を停止させてから待機状態に戻るまでの期間(図5中の時間t3〜t5の期間)を短くするためには、帰還制御回路14の応答時間を短くする必要がある。
本実施形態に係るTIA1では、バースト信号を受信しておらず入力電流Iinがない状態においては、電圧制御電流源IS1,IS2が作動するとともに、バイパス回路13による電流の引き抜きが行われない(AGC OFF)ように、参照電圧Vref2,Vref3が設定されている。そして、図5に示されるように、時間t0においてプリアンブル信号の入力が開始されると、出力電圧Vtia2及び出力電圧Vtia3が減少し始める。具体的には、出力電圧Vtia1を抵抗R1、コンデンサC1のフィルタで平均化している出力電圧Vtia2の値は減少する。また、ダイオードD1のアノードD1A側電位は下がるもののカソードD1K側電位はコンデンサC2のために急激には下がらないため、出力電圧Vtia3の値は、コンデンサC2の電荷を電圧制御電流源IS1の電流値で放電する早さで減少する。出力電圧Vtia3の値がある値まで減少したタイミングで、制御信号Vagc1が減少を開始する。そして、出力電圧Vtia3の値が、出力電圧Vtia3´よりも小さくなりさらに減少してある値まで減少すると、制御信号Vagc1の値が電流引き抜きを開始する値となり、バイパス回路13により電流の引き抜きが開始される(AGC ON)。
そして、出力電圧Vtia3の値がさらに減少し、制御信号Vagc1の値が、参照電圧Vref3に基づく第1閾値T1よりも小さくなったタイミング(時間t1)で、出力電圧Vsw1がLOWになり、電圧制御電流源IS1,IS2が停止(オフ状態)する。参照電圧Vref3に基づく第1閾値T1の値は、少なくとも時間t1がペイロード信号の受信を開始するタイミング(時間t2)よりも前となるように設定されている。電圧制御電流源IS1,IS2が停止すると、帰還制御回路14の応答時間は、帰還制御回路14を流れる放電電流に基づいた応答時間RTFとなる。応答時間RTFは、微小な電流に基づく応答時間であるため、比較的長い。なお、電圧制御電流源IS1,IS2が停止すると、出力電圧Vtia3及び出力電圧Vtia3´は大きくなる。また、参照電圧Vref3に基づく閾値は、第1閾値T1よりも大きい第2閾値T2とされる。
時間t2でペイロード信号の入力が開始され、時間t3でペイロード信号の入力が終了する。ペイロード信号の入力が終了すると、出力電圧Vtia2、出力電圧Vtia3の値が増加し始め、伴って制御信号Vagc1の値が大きくなる。具体的には、出力電圧Vtia2の値は、抵抗R1、コンデンサC1によって決まる時定数で大きくなっていく。ダイオードD1による充電は十分に高速であるので、出力電圧Vtia3の値も抵抗R1、コンデンサC1の時定数で大きくなっていく。そして、制御信号Vagc1の値がある値まで大きくなると電流引き抜きを停止する(AGC OFF)。さらに、制御信号Vagc1の値が参照電圧Vref3に基づく第2閾値よりも大きくなったタイミング(時間t4)で、出力電圧Vsw1がHIGHになり、電圧制御電流源IS1,IS2が作動する。電圧制御電流源IS1,IS2が作動すると、帰還制御回路14の応答時間は、フィルタ回路18の時定数τに基づいた応答時間RTNとなる。応答時間RTNは、抵抗R1の抵抗値及びコンデンサC1の容量に基づく応答時間であり、応答時間RTFと比較して短くするのが好適である。
このように、時間t1〜t4の期間は応答時間を比較的長い応答時間RTFとすることができるため、ペイロード信号を受信している期間において応答時間を長くでき、同符号連続信号に対する識別誤りへの耐力を維持できる。また、ぺイロード信号の入力が終了した時間t3の後、時間t4で応答時間を比較的短い応答時間RTNとすることができるため、電流引き抜きを停止してから待機状態に戻るまでの時間を短くすることができる。
次に、本実施形態に係るTIA1の作用効果について説明する。
本実施形態に係るTIA1では、電圧比較器21が、電流開閉型電圧シフト回路19の出力信号すなわち出力電圧Vtia3と、電流開閉型電圧シフト回路20の出力信号すなわち第1の閾値電圧である参照電圧Vref2に基づく出力電圧Vtia3´とから、バイパス回路13を制御する制御信号Vagc1を出力する。そのため、例えば、電流開閉型電圧シフト回路19の出力電圧Vtia3が所定の値となった場合にバイパス回路13による電流の引き抜きが開始されるように、参照電圧Vref2を設定することで、出力電圧Vtia3に応じて自動的に電流の引き抜きが開始され、TIAコア部11へ入力する電流信号の時間平均が所定の値となるように制御される(なお、電流信号の時間平均に依存してTIAコア部11の入力電流に対する出力電圧の利得が変化するが、本制御は、その利得を所定の値に調整することを目標として行ってもよい。その場合には、本制御を自動利得制御(AGC:Auto Gain Control)と呼ぶ)。
また、ヒステリシス電圧比較器22が、電圧比較器21が出力する制御信号Vagc1と、第2の閾値電圧である参照電圧Vref3とに基づき、電流開閉型電圧シフト回路19,20の時定数を増減するための出力信号(出力電圧)Vsw1を出力する。このため、参照で夏Vref3の設定によって帰還制御回路14の応答時間を適切に調整することができる。抵抗やコンデンサの値によらずに、帰還制御回路14の応答時間の調整ができるため、TIA1が大型化することを抑制できる。
また、本実施形態に係るTIA1では、電流開閉型電圧シフト回路19が、ダイオードD1と、コンデンサC2及び電圧制御電流源IS1が並列に接続された並列回路24とを備え、フィルタ回路18の出力にダイオードD1のアノードD1Aが接続され、ダイオードD1のカソードD1Kに並列回路24の一方及び電圧比較器21の入力が接続され、並列回路24の他方が接地されている。また、電流開閉型電圧シフト回路20が、ダイオードD2と、コンデンサC3及び電圧制御電流源IS2が並列に接続された並列回路とを備え、ダイオードD2のアノードD2Aは、参照電圧端子Tref2に接続され、ダイオードD2のカソードD2Kには電圧比較器21の入力が接続され、並列回路の他方が接地されている。そして、出力信号(出力電圧)Vsw1が電圧制御電流源IS1,IS2に入力され、出力信号(出力電圧)Vsw1に応じて電圧制御電流源IS1,IS2の電流量が増減する。
このように、電流開閉型電圧シフト回路19にコンデンサC2が含まれており、コンデンサC2及び電圧制御電流源IS1が並列に接続されていることにより、コンデンサC2からの放電電流を利用して、適切に帰還制御回路14の応答時間を調節することができる。また、出力信号(出力電圧)Vsw1に応じて電圧制御電流源IS1,IS2の電流量を増減させることにより、作動している電圧制御電流源IS1,IS2を停止させたり、又は、停止している電圧制御電流源IS1,IS2を作動させるように参照電圧Vref3を設定することで、制御信号Vagc1に応じて電圧制御電流源IS1,IS2の動作状態を制御できる。
電圧制御電流源IS1,IS2が停止した状態(オフ状態)においては、電圧制御電流源IS1,IS2が作動した状態(オン状態)と比較して、流れる電流が減少し、帰還制御回路14の応答時間が長くなる。このように、電圧制御電流源IS1,IS2の動作状態を切り替えることで、帰還制御回路14の応答時間を適切に調節することができる。そして、抵抗やコンデンサの値によらずに、電圧制御電流源IS1,IS2の起動状態の切り替えで帰還制御回路14の応答時間を調節することができるため、TIA1が大型化することを抑制できる。以上より、本発明によれば、帰還制御回路14の応答時間を適切に調節しながら、トランスインピーダンス増幅器の小型化を実現することができる。
また、本実施形態に係るTIA1は、ヒステリシス電圧比較器22により電圧制御電流源IS1,IS2へ所定の電圧値よりも大きいハイレベル(HIGH)が入力されて作動させられている場合等、電圧制御電流源IS1,IS2の出力電流が増加させられている場合(オン状態)には、電流開閉型電圧シフト回路19の電圧制御電流源IS1に流れる電流が、電流開閉型電圧シフト回路19から電圧比較器21に入力される電流よりも大きい。一方、ヒステリシス電圧比較器22により電圧制御電流源IS1,IS2へ所定の電圧値よりも小さいか等しいローレベル(LOW)が入力されて停止させられている場合等、電圧制御電流源IS1,IS2の出力電流が減少させられている場合(オフ状態)には、電流開閉型電圧シフト回路19の電圧制御電流源IS1に流れる電流が、電流開閉型電圧シフト回路19から電圧比較器21に入力される電流よりも小さい。
これにより、電圧制御電流源IS1の電源が起動している状態ではコンデンサC2からの放電電流を大きくし帰還制御回路14の応答時間を短くすることができ、また、電圧制御電流源IS1の電源が停止している状態ではコンデンサからC2の放電電流を小さくし帰還制御回路14の応答時間を長くすることができる。すなわち、電圧制御電流源IS1の起動状態の切り替えによって、帰還制御回路14の応答時間を適切に調節することができる。
また、本実施形態に係るTIA1は、ヒステリシス電圧比較器22において、参照電圧Vref3に基づく、第1閾値T1、及び、第1閾値T1よりも大きい第2閾値T2が設定されており、制御信号Vagc1が第1閾値T1よりも小さくなった場合に電圧制御電流源IS1の電源を停止させる等、電圧制御電流源IS1の出力電流を減少させ、制御信号Vagc1が、第1閾値T1よりも小さい状態から増加し第2閾値T2よりも大きくなった場合に電圧制御電流源IS1の電源を起動させる等、電圧制御電流源IS1の出力電流を増加させる。参照電圧Vref3に基づく閾値として、値の異なる第1閾値T1及び第2閾値T2を設定することで、電圧制御電流源IS1の出力電流を増加させるか減少させるかの境目において、頻繁にそれぞれの状態に交互に遷移することを抑制でき、回路動作が不安定になることを抑制できる。
以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態に限定されない。例えば、電流開閉型電圧シフト回路19,20のいずれもがコンデンサを含んでいるとして説明したが、これに限定されず、図10に示される帰還制御回路14Aのように、電流開閉型電圧シフト回路20がコンデンサを含まない構成であってもよい。
また、電流開閉型電圧シフト回路19に含まれるダイオードの構成についても限定されず、例えば図11に示される帰還制御回路14BのようにダイオードがダイオードD1及びD1´の2つのダイオードから構成されてもよいし、それ以上の段数であってもよい。また、ダイオードが、バイポーラトランジスタのダイオード接続やMOSトランジスタのダイオード接続により構成されるものであってもよい。なお、電流開閉型電圧シフト回路19のダイオードをダイオードD1及びD1´の2つのダイオードによる構成にした場合には、電流開閉型電圧シフト回路20のダイオードもダイオードD2及びD2´の2つのダイオードによる構成にし、ダイオードD2の電気的特性はダイオードD1の電気的特性と同一で、ダイオードD2‘の電気的特性はダイオードD1’の電気的特性と同一であることが好ましい。
また、電流開閉型電圧シフト回路19、20にて電圧制御電流源IS1、IS2は接地されるとして説明したがこれに限定されず、例えば、図12に示される帰還制御回路14Cのように、電圧制御電流源IS1、IS2が負電源nsにつながれていてもよい。当該構成により、電源の数が増えるというデメリットがあるものの、電源電圧の変動に対して電圧制御電流源IS1、IS2の動作特性に余裕を持つことができる。
また、電圧制御電流源IS1,IS2は、独立した電流源ではなく、例えば、電圧制御電流源IS1の電流値に応じて電圧制御電流源IS2の電流値が決まるようにカレントミラー回路により構成されたものであってもよい。その場合に、ヒステリシス電圧比較器22の出力は電圧制御電流源IS1の制御端子(例えば、バイポーラトランジスタであればベース端子)にのみ接続すればよい。
また、ヒステリシス電圧比較器22により第1閾値及び第2閾値を設定するとして説明したが、ヒステリシス電圧比較器を用いず、一つの閾値により電圧制御電流源の起動作動状態を制御するものであってもよい。
1…TIA、11…TIAコア部、12…差動増幅器、13…バイパス回路、14,14A,14B,14C…帰還制御回路、18…フィルタ回路、19,20…電流開閉型電圧シフト回路、21…電圧比較器、22…ヒステリシス電圧比較器、24…並列回路、C1,C2,C3…コンデンサ、D1,D2…ダイオード、D1A,D2A…アノード、D1K,D2K…カソード。
Claims (4)
- 電流信号を電圧信号に変換して該電圧信号を出力するコア部と、前記コア部に流れ込む前の入力電流からバイパス電流を引き抜くバイパス回路と、前記電圧信号に基づいて前記バイパス電流の量を調整する帰還制御回路と、を備えたトランスインピーダンス増幅器であって、
前記帰還制御回路は、
前記電圧信号の低周波成分を透過させて出力するフィルタ回路と、
前記フィルタ回路の出力信号に応じて電圧が増減する第1の電圧シフト信号を出力する第1の電流開閉型電圧シフト回路と、
第1の閾値電圧に応じて電圧が増減する第2の電圧シフト信号を出力する第2の電流開閉型電圧シフト回路と、
前記第1の電圧シフト信号及び前記第2の電圧シフト信号に基づいて、前記バイパス電流の量を調整するための第1の制御信号を出力する第1の電圧比較器と、
前記第1の制御信号及び第2の閾値電圧に基づいて、前記第1の電流開閉型電圧シフト回路及び前記第2の電流開閉型電圧シフト回路のそれぞれの時定数を増減するための第2の制御信号を出力する第2の電圧比較器と、
を有する、
トランスインピーダンス増幅器。 - 前記第1の電流開閉型電圧シフト回路は、
第1のダイオードと、
第1のコンデンサと入力信号に応じて電流量が増減する第1の電圧制御電流源とが並列に接続された第1の並列回路と、
を備え、
前記フィルタ回路の出力に前記第1のダイオードのアノードが接続され、前記第1のダイオードのカソードに前記第1の並列回路の一方及び前記第1の電圧比較器の入力が接続され、前記第1の並列回路の他方が接地され、
前記第2の電流開閉型電圧シフト回路は、
第2のダイオードと、
第2のコンデンサと入力信号に応じて電流量が増減する第2の電圧制御電流源とが並列に接続された第2の並列回路と、
を備え、
前記第1の閾値電圧が前記第2のダイオードのアノードに入力され、前記第2のダイオードのカソードに前記第2の並列回路の一方及び前記第1の電圧比較器の入力が接続され、前記第2の並列回路の他方が接地され、
前記第2の制御信号が前記第1の電圧制御電流源及び前記第2の電圧制御電流源に入力され、前記第2の制御信号に応じて前記第1の電圧制御電流源及び前記第2の電圧制御電流源のそれぞれの電流量が増減する、請求項1記載のトランスインピーダンス増幅器。 - 前記第2の制御電圧が所定の電圧よりも大きい場合には、前記第1の電圧制御電流源に流れ込む電流量が、前記第1の電圧比較器に流れ込む電流量よりも大きくなり、
前記第2の制御電圧が前記所定の電圧よりも小さいか等しい場合には、前記第1の電圧制御電流源に流れ込む電流量が、前記第1の電圧比較器に流れ込む電流量よりも小さくなり、
前記第1のコンデンサに蓄えられた電荷を引き抜く電流量の増減によって、前記第1の電流開閉型電圧シフト回路及び前記第2の電流開閉型電圧シフト回路のそれぞれの時定数が増減する、請求項2記載のトランスインピーダンス増幅器。 - 前記第2の電圧比較器は、
ヒステリシス電圧比較器であり、前記第2の閾値電圧に基づく、第1閾値、及び、前記第1閾値よりも大きい第2閾値が設定されており、
前記制御信号が前記第1閾値よりも小さくなった場合に前記第1の電圧制御電流源の出力電流を減少させ、
前記制御信号が、前記第1閾値よりも小さい状態から増加し前記第2閾値よりも大きくなった場合に前記第1の電圧制御電流源の出力電流を増加させる、請求項2又は3に記載のトランスインピーダンス増幅器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014060349A JP2015186013A (ja) | 2014-03-24 | 2014-03-24 | トランスインピーダンス増幅器 |
US14/663,385 US9496826B2 (en) | 2014-03-24 | 2015-03-19 | Transimpedance amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014060349A JP2015186013A (ja) | 2014-03-24 | 2014-03-24 | トランスインピーダンス増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015186013A true JP2015186013A (ja) | 2015-10-22 |
Family
ID=54143036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014060349A Pending JP2015186013A (ja) | 2014-03-24 | 2014-03-24 | トランスインピーダンス増幅器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9496826B2 (ja) |
JP (1) | JP2015186013A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018163156A (ja) * | 2017-03-27 | 2018-10-18 | アナログ・デヴァイシズ・グローバル | 長測距ライダー用の高ダイナミックレンジアナログフロントエンド受信機 |
WO2020250846A1 (ja) * | 2019-06-13 | 2020-12-17 | 住友電気工業株式会社 | 光受信装置、局側装置、ponシステム、前置増幅器、光受信方法、及び、積分器の出力反転抑制方法 |
US20230011340A1 (en) * | 2021-07-06 | 2023-01-12 | Sumitomo Electric Industries, Ltd. | Receiver circuit for optical communication |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10613611B2 (en) * | 2016-06-15 | 2020-04-07 | Intel Corporation | Current control for a multicore processor |
US9966907B1 (en) | 2017-02-07 | 2018-05-08 | Apple Inc. | Method and apparatus for high-speed clipping and recovery in amplifier circuit |
JP7115065B2 (ja) * | 2018-06-28 | 2022-08-09 | 住友電気工業株式会社 | トランスインピーダンスアンプ |
US10819425B2 (en) * | 2018-07-09 | 2020-10-27 | Sumitomo Electric Industries, Ltd. | Transimpedance amplifier for receiving burst optical signal |
JP2022059802A (ja) * | 2020-10-02 | 2022-04-14 | 住友電気工業株式会社 | トランスインピーダンス増幅回路 |
US20230246603A1 (en) * | 2022-02-02 | 2023-08-03 | Semtech Corporation | Transimpedance Amplifiers |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5357752U (ja) * | 1976-10-20 | 1978-05-17 | ||
JPH08256035A (ja) * | 1995-03-17 | 1996-10-01 | Fujitsu Ltd | フィルタ回路 |
US20030218508A1 (en) * | 2002-04-09 | 2003-11-27 | Chii-Fa Chiou | Transimpedance amplifier with selective DC compensation |
JP2009135849A (ja) * | 2007-12-03 | 2009-06-18 | Fujitsu Ltd | 光受信装置,光局側装置および光ネットワークシステム |
JP2012010107A (ja) * | 2010-06-24 | 2012-01-12 | Sumitomo Electric Ind Ltd | 電子回路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3284506B2 (ja) | 1993-04-20 | 2002-05-20 | 日本電信電話株式会社 | 増幅回路 |
US7689180B2 (en) * | 2007-05-15 | 2010-03-30 | Sige Semiconductor Inc. | Method and apparatus for a cartesian error feedback circuit to correct distortion within a power amplifier |
JP5280256B2 (ja) | 2009-03-12 | 2013-09-04 | 住友電工デバイス・イノベーション株式会社 | 電子回路 |
JP5488357B2 (ja) | 2010-09-09 | 2014-05-14 | 住友電気工業株式会社 | 増幅回路 |
-
2014
- 2014-03-24 JP JP2014060349A patent/JP2015186013A/ja active Pending
-
2015
- 2015-03-19 US US14/663,385 patent/US9496826B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5357752U (ja) * | 1976-10-20 | 1978-05-17 | ||
JPH08256035A (ja) * | 1995-03-17 | 1996-10-01 | Fujitsu Ltd | フィルタ回路 |
US20030218508A1 (en) * | 2002-04-09 | 2003-11-27 | Chii-Fa Chiou | Transimpedance amplifier with selective DC compensation |
JP2009135849A (ja) * | 2007-12-03 | 2009-06-18 | Fujitsu Ltd | 光受信装置,光局側装置および光ネットワークシステム |
JP2012010107A (ja) * | 2010-06-24 | 2012-01-12 | Sumitomo Electric Ind Ltd | 電子回路 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018163156A (ja) * | 2017-03-27 | 2018-10-18 | アナログ・デヴァイシズ・グローバル | 長測距ライダー用の高ダイナミックレンジアナログフロントエンド受信機 |
US10852437B2 (en) | 2017-03-27 | 2020-12-01 | Analog Devices Global Unlimited Company | High dynamic range analog front-end receiver for long range LIDAR |
WO2020250846A1 (ja) * | 2019-06-13 | 2020-12-17 | 住友電気工業株式会社 | 光受信装置、局側装置、ponシステム、前置増幅器、光受信方法、及び、積分器の出力反転抑制方法 |
JP7359209B2 (ja) | 2019-06-13 | 2023-10-11 | 住友電気工業株式会社 | 光受信装置、局側装置、ponシステム、前置増幅器、光受信方法、及び、積分器の出力反転抑制方法 |
US11942998B2 (en) | 2019-06-13 | 2024-03-26 | Sumitomo Electric Industries, Ltd. | Optical reception device, station-side device, PON system, preamplifier, optical reception method, and method for suppressing output inversion of integrator |
US20230011340A1 (en) * | 2021-07-06 | 2023-01-12 | Sumitomo Electric Industries, Ltd. | Receiver circuit for optical communication |
Also Published As
Publication number | Publication date |
---|---|
US20150270808A1 (en) | 2015-09-24 |
US9496826B2 (en) | 2016-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2015186013A (ja) | トランスインピーダンス増幅器 | |
JP6484936B2 (ja) | トランスインピーダンス増幅器 | |
US8054136B2 (en) | Electronic circuit | |
JP4935422B2 (ja) | 前置増幅器およびそれを用いた光受信装置 | |
EP1357717B1 (en) | Automatic detection threshold control device for burst mode optical receiver | |
WO2011099598A1 (ja) | 光信号断検出回路および光受信器 | |
US20160118970A1 (en) | Peak detector using charge pump and burst-mode transimpedance amplifier | |
US10819425B2 (en) | Transimpedance amplifier for receiving burst optical signal | |
US9882539B1 (en) | Multi-data rate, burst-mode transimpedance amplifier (TIA) circuit | |
US8395444B2 (en) | Electronic circuit | |
US11601203B2 (en) | Transimpedance amplifier for receiving burst optical signal | |
US20150155951A1 (en) | Receiver and reception method | |
KR100605898B1 (ko) | 버스트모드 광 수신기 | |
KR20030082074A (ko) | 버스트모드 광 수신기 | |
JP5488357B2 (ja) | 増幅回路 | |
CN113890493B (zh) | 一种跨阻增益可切换跨阻放大器及单端转差分放大电路 | |
US8390383B2 (en) | Amplifier for receiving intermittent optical signal | |
KR100703428B1 (ko) | 버스트모드 광 수신기 및 그의 신호 크기 검출 장치 | |
JP2001211040A (ja) | デジタル信号増幅回路及び光受信回路 | |
WO2023280142A1 (zh) | 直流失调电流的消除电路、方法、相关设备及系统 | |
WO2023218623A1 (ja) | 光受信器、親局装置および光通信システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170316 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180410 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20181009 |