KR100703428B1 - 버스트모드 광 수신기 및 그의 신호 크기 검출 장치 - Google Patents

Abstract

본 발명은 광검출부에서 출력되는 전류신호를 전압신호로 변환하는 전치 증폭부를 포함하는 광 수신기에서 상기 전치 증폭기로부터의 출력으로부터 LOS(Loss Of Singnal) 및 리셋 신호를 출력하는 신호 크기 검출 장치에 있어서, 상기 전치 증폭기로부터의 출력이 입력되는 커패시터와, 상기 전치 증폭기의 출력에 에미터 및 콜렉터가 각각 접속되고 그 각각의 베이스 및 콜렉터가 서로 접속되어 있는 제1 및 제2 트랜지스터와, 상기 제1 트랜지스터의 콜렉터에 접속된 콜렉터와 상기 제2 트랜지스터의 콜렉터에 접속된 에미터를 가지는 제3 트랜지스터와 상기 제3 트랜지스터의 에미터 및 콜렉터에 각각 접속된 한 쌍의 저항으로 이루어지며, 제3 트랜지스터의 콜렉터로부터 입력 신호의 크기를 검출할 수 있는 공통 에미터 회로를 포함하는 것을 특징으로 한다.

버스트모드, 광 수신기

Description

버스트모드 광 수신기 및 그의 신호 크기 검출 장치{BURST-MODE OPTICAL RECEIVER AND POWER LEVEL DETECTOR IN AN FOR RECEIVING BURST-MODE SIGNAL THEREFOR}

도 1은 수동형 광통신망 시스템을 나타내는 도면,

도 2는 종래의 버스트모드 광수신기의 구조를 나타내는 도면,

도 3은 본 발명에 따른 버스트모드 광 수신기의 구성을 나타내는 도면,

도 4는 본 발명에 따른 신호 크기 검출부의 상세 회로도,

도 5는 도 4의 TIA로부터의 출력 신호에 대한 신호 크기 검출부의 회로 각 단의 출력 특성을 나타낸 파형도,

도 6은 도 4의 TIA의 출력 신호에 대한 본 발명의 신호 크기 검출부의 최종 출력을 나타낸 파형도,

도 7은 본 발명에 따른 신호 크기 검출부의 출력(NoSigB)에 따른 펄스 발생기(pulse generator)의 출력 파형을 나타낸 파형도.

본 발명은 버스트모드 광 수신기에 관한 것으로서, 특히 입력 신호를 판단하 여 패킷과 패킷 구간에서 초기화하는 리셋 신호를 자체적으로 발생할 수 있는 버스트모드 광 수신기에 관한 것이다.

차세대 통신은 가입자들에게 많은 정보를 보다 빠르게 전송하기 위하여 가정까지 광 선로를 설치하는 광 가입자망(FTTH:Fiber To The Home)을 요구하게 되었다. 이러한 광 가입자망의 가장 큰 문제점은 기존의 동선으로 이루어진 가입자망을 대체하는데 비용이 많이 든다는 것이다. 따라서 저비용의 광 가입자망 구축에 수동형 광통신망(PON : Passive Optical Network)이 고려되고 있다.

도 1은 수동형 광통신망 시스템을 나타내고 있다. 수동형 광통신망은 도 1에 도시된 바와 같이 대략적으로 중앙집중국(Central office)내의 OLT(Optical Line Termination), 1xN 수동 광분배기(Optical Splitter), 가입자(Subscribers) 내의 ONU(Optical Network Unit) 등으로 구성된다.

이러한 광 다중접속망에서 각 노드는 정해진 시간슬롯(time slot)을 이용하여 다른 노드로 데이터나 패킷을 전송하게 되는데, 기존의 점대점(Point-to-Point) 링크와 다른 점은 각기 다른 전송경로에서 생기는 광손실로 인해 수신된 데이터나 패킷의 크기와 위상이 각각 다른 버스트모드 데이터가 생긴다는 것이다. 여러 가입자가 하나의 광선로를 시분할 다중하여 이용하고 있는데, 선로측의 수신부(OLT)의 입장에서는 각 가입자가 임의의 시간에 데이터를 보내는 것이 되고, 또한 각 가입자까지의 경로차에 의해 도착하는 데이터 패킷의 크기도 일정하지 않다.

이에 따라 최근에는 크기와 위상이 각 패킷별로 서로 다른 데이터를 수신하여 패킷들의 크기와 위상이 동일하도록 복원하는 버스트 모드 광 수신기(bust mode receiver)가 사용되고 있다.

버스트모드 광 수신기는 일반 수신기의 AC 커플링 방식에서 쓰인 DC 블록 커패시터를 제거하여 커패시터의 충/방전 시간으로 인한 버스트 데이터의 손실을 막고, 데이터의 판별을 위한 기준신호로서 판별 임계값(detection threshold)을 수신 버스트 패킷마다 추출하게 된다. 또한 데이터를 추출된 판별 임계값을 중심으로 대칭적으로 증폭시킴으로써 데이터를 복원하는 기능을 제공해야 한다.

도 2는 종래 기술에 의한 버스트모드 광 수신기의 구성을 나타내는 개략도로서, 광검출부(1), 전치증폭부(2), 판별 임계값 제어부(automatic threshold controller; 이하 ATC라 칭함)(3), 제한증폭부(4)로 구성된다.

광검출부(1)는 입력 광신호는 전류신호로 변환하는 기능을 한다. 전치증폭부(2)는 광 검출기(1)에서 검출된 전류신호를 전압신호로 변환하는 역할을 하는데, 입력전류 대 출력전압의 비인 트랜스임피던스는 증폭기(transimpedance amplifier: 이하 TIA라 칭함)의 입력단자와 출력단자에 연결된 궤환저항(Rf)에 의해 결정된다.

버스트모드 광 수신기에 사용되는 TIA(2)는 DC 커플링 되어 사용되며, 수신된 신호가 TIA(2)에서 증폭된 후 두 부분으로 나뉘게 된다. 한 부분은 ATC(3)에 입력되어 수신된 패킷의 판별 임계값을 추출하게 되고, 다른 한 부분은 제한증폭기(4)에 DC 커플링 되어 입력된다. 또한, 패킷의 크기에 따라 자동으로 바뀌게 되는 판별 임계값은 상기 제한증폭기(4)의 Vref에 입력된다. 제한증폭기(4)는 입력된 서로 다른 크기의 신호를 증폭하여 일정한 진폭의 신호로 복원하는 역할을 한다.

그러나, 상기 종래의 버스트모드 광 수신기는 패킷과 패킷 사이의 구간에서 초기와 하는 리셋(reset) 신호를 외부에서 부가적 회로를 사용하여 입력함으로 인해 회로가 복잡해지고 부품 사이즈가 커지는 문제점이 따른다.

따라서, 본 발명의 목적은 입력신호를 판단하여 자체에서 초기 리셋 신호를 발생할 수 있는 버스트 모드 광 수신기를 제공하는데 있다.

본 발명의 다른 목적은 트랜지스터의 턴 온 전압 발생 특성을 이용하여 입력되는 DC 레벨에 무관하게 신호 유무를 판단하여 외부로 알려주기 위한 광 수신기를 제공하는데 있다.

상기 목적을 달성하기 위해 본 발명은 광검출부에서 출력되는 전류신호를 전압신호로 변환하는 전치 증폭부를 포함하는 광 수신기에서 상기 전치 증폭기로부터의 출력으로부터 LOS(Loss Of Singnal) 및 리셋 신호를 출력하는 신호 크기 검출 장치에 있어서, 상기 전치 증폭기로부터의 출력이 입력되는 커패시터와, 상기 전치 증폭기의 출력에 에미터 및 콜렉터가 각각 접속되고 그 각각의 베이스 및 콜렉터가 서로 접속되어 있는 제1 및 제2 트랜지스터와, 상기 제1 트랜지스터의 콜렉터에 접속된 콜렉터와 상기 제2 트랜지스터의 콜렉터에 접속된 에미터를 가지는 제3 트랜지스터와 상기 제3 트랜지스터의 에미터 및 콜렉터에 각각 접속된 한 쌍의 저항으 로 이루어지며, 제3 트랜지스터의 콜렉터로부터 입력 신호의 크기를 검출할 수 있는 공통 에미터 회로를 포함하는 것을 특징으로 한다.

이하 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 우선 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

도 3은 본 발명에 따른 버스트모드 광 수신기의 구성을 나타내는 도면으로, 광검출부(100), TIA(200), 신호 크기 검출부(300), 펄스 발생기(400) 및 인버터(500)를 포함한다.

광검출부(100)는 입력 버스트 광 신호를 입력 광 신호의 세기에 따라 전류 신호로 변환한다. TIA(4)는 이득과 대역폭을 결정하며, 상기 광검출부(100)에서 출력되는 전류신호를 전압신호로 변환하여, 신호 크기 검출부(power level detector)(400)에 제공한다.

신호 크기 검출부(300)는 TIA(200) 출력신호를 입력받아 그 크기를 검출함으로써 신호의 유무 및 패킷과 패킷 사이 구간을 판단하여 알려 주는 기능을 한다. 신호크기 검출부(7)에서 판단한 신호에서 하나는 LOS 신호를 발생하기 위해 펄스발 생기(8)와 인버터를 거치며, 다른 하나는 리셋 신호를 발생하기 위한 회로의 입력쪽으로 인가된다. 또한, 신호크기 검출부(300)에 인가되는 TIA(200)의 출력 신호를 커패시터로 커플링 함으로써 입력 신호의 DC 레벨에 상관없이 신호의 크기를 검출 할 수 있다.

펄스발생기(400)는 패킷의 시작, 패킷의 끝 및 패킷과 패킷의 구간을 펄스로 발생하여 알려주기 위함이다. 펄스발생기(400)는 상기 신호크기 검출부(300)의 출력을 입력받아 펄스신호로 출력하고, 인버터(500)를 통해 반전한 후 LOS 신호를 발생한다.

도 4는 본 발명에 따른 신호 크기 검출부의 상세 회로도를 나타내고, 도 5는 도 4의 TIA로부터의 출력 신호에 대한 신호 크기 검출부의 회로 각 단의 출력 특성을 나타낸 파형도이다. 도 4는 도 5에 나타난 다수개의 파형이 출력되는 회로의 각 단자에 해당 출력 파형을 나타내는 도면 부호를 나타낸다.

도 4 및 도 5를 참조하면, 신호 크기 검출부(300)는 전술한 바와 같이 TIA(200)으로부터의 출력 신호(VE2)의 크기를 검출함으로써 신호의 유무 및 패킷과 패킷 사이 구간을 판단하여 알려준다. 본 발명에 따른 신호 검출부(300)는 TIA(200)의 출력 신호가 입력되는 입력단측에 커패시터 C1이 접속되어 있다. 이에 따라 TIA(200)로부터의 출력 신호(VE2)는 항상 커패시터 C1로 커플링됨으로써 신호 크기 검출부(300)는 DC 레벨에 상관없이 신호의 크기를 검출할 수 있도록 하였다.

TIA(200)의 출력 신호는 신호 검출 회로(302)에 입력된다. 도 4에서 점선으로 표시된 부분이 본 발명에 따른 신호 검출 회로(302)를 나타낸다. 신호 검출 회 로(302)의 입력단은 커패시터 C2에 접속되어 있다. 즉, 신호 검출 회로(302)는 커패시터 C2를 통해 신호를 입력받는다. 신호 검출 회로(302)의 입력단은 또한 트랜지스터 Q1의 에미터와 트랜지스터 Q2의 컬렉터에 접속되어 있다. 트랜지스터 Q1과 Q2는 모두 에미터와 콜렉터가 서로 접속되어 있으므로 다이오드로서 동작한다. 따라서, 트랜지스터 Q1의 에미터와 트랜지스터 Q2의 컬렉터 사이의 전압은 C2를 통해서 들어오는 신호의 크기가 0V일 경우 2배의 다이오드 턴-온 전압이 된다. 이 전압은 다이오드 턴-온 전압만큼 레벨 시프트되어 저항 R1, 트랜지스터 Q3 및 저항 R2로 구성된 에미터 저항이 있는 공통 에미터 회로의 입력 전압으로 인가된다. 이 때, 트랜지스터 Q3은 턴온되어 컬렉터 전압이 낮아짐으로써 입력된 신호의 크기가 매우 작음을 나타낸다.

한편, 커패시터 C1을 통해서 들어오는 신호의 크기가 커질 경우 트랜지스터 Q1의 컬렉터 전압은 입력신호의 최소치에 의해 낮아지고, 트랜지스터 Q2의 에미터 전압은 입력신호의 최대치에 의해 높아짐으로써 Q1의 에미터와 Q2의 컬렉터 사이의 전압은 (2배의 다이오드 턴-온전압) - (입력 신호의 스윙 폭)으로 되어 입력 신호가 커질수록 작아진다. 따라서 트랜지스터 Q3의 컬렉터 전압이 높아짐으로써 입력된 신호의 크기가 큼을 나타낸다. 따라서, 트랜지스터 Q3의 컬렉터 전압으로부터 입력신호의 크기를 검출할 수 있다.

신호 검출 회로(302)의 저항 R1, 트랜지스터 Q3 및 저항 R2와 트랜지스터 MP1를 통해 출력신호(NSO2)가 존재한다고 판단되면, 트랜지스터 Q4의 게이트 전압을 하이(high)로 유지하여 트랜지스터 Q4가 턴-온 되면, 커패시터 C3는 일정전압(3 x 다이오드 턴-온 전압)으로 충전된다. 이 때 Q5의 드레인 전압은 로우(low)가 되어 신호가 존재함을 표시(EndPK)한다. 이 EndPK 단의 출력 신호는 리셋 신호를 발생하는 회로에 인가하여 reset 신호 발생을 한다.

반면에, TIA(200)의 출력 신호(VE2)가 존재하지 않는다고 판단되면, 트랜지스터 Q6의 게이트 전압을 로우(low)로 바꾸어 Q7이 턴-오프되도록 하며, C4는 일정 전압(3 x 다이오드 턴-온 전압)에서 방전을 시작하여 C4와 R3에 의해서 결정된 일정시간이 경과하면 계속해서 Q6가 턴-오프되면, Q7 드레인 전압은 하이(high)로 바뀌어 신호가 존재하지 않음을 표시하고, 이 신호가 외부에 패킷이 끝났음을 알리는 신호(NoSigB)가 된다.

도 6은 도 4의 TIA의 출력 신호에 대한 본 발명의 신호 크기 검출부의 최종 출력을 나타낸 파형도이다.

도 6에 도시된 바와 같이, TIA(200)의 출력 신호가 존재하는 구간에서의 최종 출력 NosigB 신호는 하이(high) 상태에 있고 TIA(200)의 출력 신호가 존재하지 않는 구간에서의 최종 출력 NosigB 신호는 로우(low) 상태에 있다.

도 7은 본 발명에 따른 신호 크기 검출부의 출력(NoSigB)에 따른 펄스 발생기(pulse generator)의 출력 파형을 나타낸 파형도이다.

전술한 바와 같이, 신호 검출부(300)의 출력은 펄스 발생기(400)에 인가된다. 펄스 발생기(400)는 신호 검출부(300)의 출력 신호 NosigB가 하이 상태에서 로우 상태로 변할 경우에 그 출력 신호값을 펄스 구간만큼 변경한다. 이 펄스 발생기(400)으로부터의 출력은 인버터(500)에 인가되어 반전된 후 최종 LOS(Loss of Signal) 신호로 출력된다.

한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐 만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

전술한 바와 같이 본 발명은 TIA의 출력 신호의 크기를 검출하여 패킷과 패킷 구간에서 초기화하는 리셋 신호를 자체적으로 발생할 수 있다. 이에 따라 버스트모드 광 수신기에서 리셋 신호 발생을 위한 부가적인 회로를 구성할 필요가 없어 부품 사이즈를 줄이는 장점이 있다.

또한, 본 발명에 따르면 TIA에 입력되는 DC 레벨에 관계없이 신호를 검출할 수 있는 장점이 있다.

Claims (12)

1. 광검출부에서 출력되는 전류신호를 전압신호로 변환하는 전치 증폭부를 포함하는 광 수신기에서 상기 전치 증폭기로부터의 출력으로부터 LOS(Loss Of Singnal) 및 리셋 신호를 제공하는 신호 크기 검출 장치에 있어서,

   상기 전치 증폭기로부터의 출력이 입력되는 커패시터와,

   상기 전치 증폭기의 출력에 에미터 및 콜렉터가 각각 접속되고 그 각각의 베이스 및 콜렉터가 서로 접속되어 있는 제1 및 제2 트랜지스터와,

   상기 제1 트랜지스터의 콜렉터에 접속된 콜렉터와 상기 제2 트랜지스터의 콜렉터에 접속된 에미터를 가지는 제3 트랜지스터와 상기 제3 트랜지스터의 에미터 및 콜렉터에 각각 접속된 한 쌍의 저항으로 이루어지며, 제3 트랜지스터의 콜렉터로부터 입력 신호의 크기를 검출할 수 있는 공통 에미터 회로를 포함하는 것을 특징으로 하는 신호 크기 검출 장치.
2. 제1항에 있어서, 상기 공통 에미터 회로의 콜렉터에 접속되어 출력 신호가 존재하는 경우 턴 온하는 제4 트랜지스터와 상기 제4 트랜지스터에 접속되어 상기 제4 트랜지스터의 턴 온시 일정 전압을 충전하는 커패시터와 상기 제4 트랜지스터에 접속되어 상기 제4 트랜지스터의 턴 온시 로우 신호를 출력하는 제5 트랜지스터를 더 포함하는 것을 특징으로 하는 신호 크기 검출 장치.
3. 제1항에 있어서, 상기 공통 에미터 회로의 콜렉터에 접속되어 출력 신호가 존재하지 않는 경우 턴 오프하는 제6 트랜지스터와 상기 제6 트랜지스터에 접속되어 상기 제6 트랜지스터의 턴 오프시 일정 전압을 방전하는 커패시터와 상기 제6 트랜지스터에 접속되어 상기 제6 트랜지스터의 턴 오프시 하이 신호를 출력하는 제7 트랜지스터를 더 포함하는 것을 특징으로 하는 신호 크기 검출 장치.
4. 제1항에 있어서, 상기 제1 및 제2 트랜지스터는 서로 에미터 및 콜렉터가 각각 접속되어 다이오드로서 동작하는 것을 특징으로 하는 신호 크기 검출 장치.
5. 삭제
6. 버스트모드 광 수신기에 있어서,

   패킷들로 이루어진 입력 버스트 광 신호를 대응 전류 신호로 변환하는 광 검출기와,

   상기 전류 신호를 대응 전압 신호로 변환하는 증폭기와,

   상기 전압 신호의 레벨을 검출하여 상기 입력 광 신호의 패킷 구간들을 판단하는 신호 검출부와,

   상기 신호 검출부의 출력을 수신하도록 접속되고, 상기 패킷의 시작, 패킷의 끝 및 패킷과 패킷의 구간을 나타내는 일련의 펄스를 발생시키는 펄스 발생기를 포함하며,

   상기 펄스 발생기의 출력을 수신하도록 접속되고 LOS(Loss Of Signal) 신호를 제공하는 인버터를 더 포함하는 것을 특징으로 하는 버스트모드 광 수신기.
7. 제6항에 있어서, 상기 증폭기는 트랜스임피던스 증폭기(TIA)인 것을 특징으로 하는 버스트모드 광 수신기.
8. 제6항에 있어서, 상기 신호 검출부는 커패시터에 의해 결합되어 검출되는 전압 신호의 레벨은 상기 전압 신호의 DC 레벨에 관계없이 획득될 수 있는 것을 특징으로 하는 버스트모드 광 수신기.
9. 제6항에 있어서, 상기 신호 검출부는

   상기 전치 증폭기로부터의 출력이 입력되는 커패시터와,

   상기 전치 증폭기의 출력에 에미터 및 콜렉터가 각각 접속되고 그 각각의 베이스 및 콜렉터가 서로 접속되어 있는 제1 및 제2 트랜지스터와,

   상기 제1 트랜지스터의 콜렉터에 접속된 콜렉터와 상기 제2 트랜지스터의 콜렉터에 접속된 에미터를 가지는 제3 트랜지스터와 상기 제3 트랜지스터의 에미터 및 콜렉터에 각각 접속된 한 쌍의 저항으로 이루어지며, 제3 트랜지스터의 콜렉터로부터 입력 신호의 크기를 검출할 수 있는 공통 에미터 회로를 포함하는 것을 특징으로 하는 버스트모드 광 수신기.
10. 제9항에 있어서, 상기 제1 및 제2 트랜지스터는 서로 에미터 및 콜렉터가 각각 접속되어 다이오드로서 동작하는 것을 특징으로 하는 버스트모드 광 수신기.
11. 제9항에 있어서, 상기 신호 검출부는 상기 공통 에미터 회로의 콜렉터에 접속되어 출력 신호가 존재하는 경우 턴 온하는 제4 트랜지스터와 상기 제4 트랜지스터에 접속되어 상기 제4 트랜지스터의 턴 온시 일정 전압을 충전하는 커패시터와 상기 제4 트랜지스터에 접속되어 상기 제4 트랜지스터의 턴 온시 로우 신호를 출력하는 제5 트랜지스터를 더 포함하는 것을 특징으로 하는 버스트모드 광 수신기.
12. 제10항에 있어서, 상기 신호 검출부는 상기 공통 에미터 회로의 콜렉터에 접속되어 출력 신호가 존재하지 않는 경우 턴 오프하는 제6 트랜지스터와 상기 제6 트랜지스터에 접속되어 상기 제6 트랜지스터의 턴 오프시 일정 전압을 방전하는 커패시터와 상기 제6 트랜지스터에 접속되어 상기 제6 트랜지스터의 턴 오프시 하이 신호를 출력하는 제7 트랜지스터를 더 포함하는 것을 특징으로 하는 버스트모드 광 수신기.

Images