JP5944750B2 - 光信号検出回路 - Google Patents

Description

本発明は、光通信における光受信器に関し、特に有効な光受信強度が得られているか否かを判定する回路（ＳＤ：Signal DetectおよびＬＯＳ：Loss Of Signal検出回路）に関する。

光信号を受信して電気信号からなる受信出力を得る光受信器では、光信号がない状態において不要なノイズが光受信器から出力されるのを防ぐため、光信号の入力有無を判定する光信号検出回路（ＳＤ：Signal Detect）が用いられる。この光信号検出回路により、充分な信号強度の光信号を受信しているか否かを示す光信号検出信号を生成することで、通信の異常検出や、無信号時にリミッティングアンプＬＡからノイズの出力を遮断するためのスケルチ（Squelch）回路制御を行う。

図９は、従来の光受信器の構成を示すブロック図である（例えば、特許文献１等参照）。この光受信器２００において、フォトダイオードＰＤで受光された光信号Ｐｉｎは光電流信号Ｉｉｎに光電変換されて、プリアンプであるトランスインピーダンスアンプＴＩＡによって増幅される。このトランスインピーダンスアンプＴＩＡの差動信号Ｔｏｕｔは、ポストアンプであるリミッティングアンプＬＡに入力され、異なる強度の光信号Ｐｉｎが一定振幅の電気信号となるように増幅され、受信出力信号Ｒｏｕｔとして出力される。リミッティングアンプＬＡの後段には、通常、ＣＤＲ（Clock Data Recovery）などの波形整形回路やタイミング調整回路が接続され、データ信号からクロック信号が抽出されデジタル信号として扱いやすい波形に整形される。

また、トランスインピーダンスアンプＴＩＡから入力される差動信号Ｔｏｕｔの正相信号Ｔｏｕｔ＋および逆相信号Ｔｏｕｔ−は、それぞれの結合コンデンサＣを介して、光信号検出回路２０へＡＣ結合されている。光信号検出回路２０では、差動信号Ｔｏｕｔを受信した場合のみコンパレータ２１が比較出力信号Ｃｏｕｔを出力し、この比較出力信号ＣｏｕｔをＳＲラッチ２２で保持して、ＤＣ信号からなる光信号検出信号ＳＤ／ＬＯＳに変換する。ＳＲラッチ２２における光信号検出信号ＳＤ／ＬＯＳの保持解除はリセット信号ＲＥＳＥＴで行う。例えばＰＯＮシステムに代表されるバースト通信では、ＰＯＮ制御ＩＣがバーストパケットの受信終了時にリセット信号ＲＥＳＥＴを出力することができる。

したがって、この光信号検出信号ＳＤ／ＬＯＳを、例えばスケルチの制御に用いれば、リセットを受信して次のバースト信号を受信するまでスケルチを閉じて、リミッティングアンプＬＡからノイズが出力されることを防ぐことができる。また、次のバースト信号を受信すると、スケルチを開いて通常の受信状態とすることができる。

図１０は、従来技術にかかる光信号検出回路で用いられるコンパレータの構成を示す回路図である。このコンパレータ２１は、バイアス回路２１Ａ、初段増幅回路２１Ｂ、初段エミッタフォロア回路２１Ｃ、次段増幅回路２１Ｄから構成されている。

トランスインピーダンスアンプＴＩＡから入力される差動信号Ｔｏｕｔの正相信号Ｔｏｕｔ＋および逆相信号Ｔｏｕｔ−は、それぞれの結合コンデンサＣを介して初段バイアス回路２１ＡへＡＣ結合されている。結合コンデンサＣは微分回路であるから、正相信号Ｔｏｕｔ＋および逆相信号Ｔｏｕｔ−の微分波形が初段増幅回路２１Ｂの差動トランジスタ対Ｑ２１，Ｑ２２に入力される。

ここで、差動トランジスタ対Ｑ２１，Ｑ２２の負荷抵抗Ｒ２５，Ｒ２６の値を互いに異なる値にすれば、初段増幅回路２１Ｂの出力はその直流レベルにオフセット電圧を有することになる。
したがって、充分な振幅の正相信号Ｔｏｕｔ＋および逆相信号Ｔｏｕｔ−が入力されないと初段増幅回路２１Ｂの出力振幅が足りず、差動信号を形成しないため、すなわちトランジスタＱ２１からの非反転出力とトランジスタＱ２２からの反転出力が交差しないため、初段エミッタフォロア回路２１Ｃを介して接続されている次段増幅回路２１Ｄから比較出力信号Ｃｏｕｔは出力されず、Ｌｏｗレベルのままである。

一方、入力された正相信号Ｔｏｕｔ＋および逆相信号Ｔｏｕｔ−の振幅が十分大きい場合は、トランジスタＱ２１からの非反転出力とトランジスタＱ２２からの反転出力が交差するため、比較出力信号Ｃｏｕｔとして、その交差部分に応じたＨｉｇｈレベルとＬｏｗレベルが交互に現れることになる。
この比較出力信号ＣｏｕｔはＳＲラッチ２２で保持されるため、例えば光信号Ｐｉｎの受信開始とともに、光信号検出信号ＳＤ／ＬＯＳとしてＨｉｇｈレベルが出力され続ける。したがって、この回路の特徴は、ひとたび比較出力信号ＣｏｕｔとしてＨｉｇｈレベルが出力されればそのレベルが光信号検出信号ＳＤ／ＬＯＳとして保持出力されるので、信号受信に即座に応答する高速な光信号検出回路２０を実現できることである。

特開２００９−０４４２２８号公報

このような従来の光信号検出回路２０では、基準値以上の振幅を持つ有意パルスを比較出力信号Ｃｏｕｔとして正確に出力するため、コンパレータ２１において光信号Ｐｉｎの入力有無を検出する検出感度を調節する必要がある。検出感度が高すぎる場合、バースト信号のない区間において、混入したノイズを有意パルスとして誤検出する場合がある。一方、検出感度が低すぎる場合、バースト信号の先頭で検出遅れが生じる場合がある。また、フォトダイオードＰＤやトランスインピーダンスアンプＴＩＡの特性は、温度や電源電位により変動するため差動信号Ｔｏｕｔの振幅も変動し、コンパレータ２１の検出感度に影響を与える。したがって、温度や電源電位に応じて光信号の検出感度を調節する必要がある。

このようなコンパレータ２１における光信号の検出感度を調節する構成として、コンパレータ２１内部に設けられた増幅回路の負荷抵抗値を、温度や電源電位に応じて外部から自動調節する構成が考えられる。
図１１は、コンパレータにおける光信号の検出感度調整例である。ここでは、コンパレータ２１内の次段増幅回路２１Ｄの負荷抵抗である抵抗素子Ｒ２９，Ｒ３０のうち、初段エミッタフォロワ回路２１Ｃから出力された増幅出力信号Ｆｏｕｔの正相信号Ｆｏｕｔ＋の増幅に用いられる負荷抵抗Ｒ２９に、感度調整用の可変抵抗Ｒａｄｊが並列接続されている。すなわち、可変抵抗Ｒａｄｊの一端が初段エミッタフォロワ回路２１ＣのトランジスタＱ２５のコレクタ端子に接続され、他端が電源電位Ｖｃｃに接続されている。

この可変抵抗Ｒａｄｊの抵抗値を変化させた場合、Ｒ２９とＲａｄｊの合成抵抗からなるＱ２５の負荷抵抗値が変化して、Ｑ２５のコレクタ端子から出力される比較出力信号Ｃｏｕｔの振幅が変化する。これにより、例えばＳＲラッチ２２の入力端子Ｓにおけるしきい値電圧と比較出力信号Ｃｏｕｔのパルス振幅との比較結果により、比較出力信号Ｃｏｕｔに対するラッチ有無が判断されるものとなり、結果として光信号の検出感度が調整される。

ここで、振幅の大きな比較出力信号Ｃｏｕｔが必要な場合、次段増幅回路２１Ｄの後段に差動増幅回路を配置する場合がある。このような場合には、前述した図１０の次段増幅回路２１Ｄを構成するトランジスタＱ２５，Ｑ２６のコレクタ端子から得た差動信号を、その後段に配置した差動増幅回路へ入力することになる。

このような回路構成に対して、図１１の検出感度調整例を適用した場合、正相信号Ｆｏｕｔ＋に対応するＱ２５からの出力信号の振幅のみが調整され、逆相信号Ｆｏｕｔ−に対応するＱ２６からの出力信号の振幅は調整されない。このため、振幅の異なる正相と負相の出力信号が後段に配置した差動増幅回路で差動増幅されて比較出力信号Ｃｏｕｔが生成されることから、結果として、温度や電源電位と検出感度とのリニアリティが得られなくなるため、光信号の検出感度を精度よく調節するのが難しいという問題点があった。

また、Ｑ２５の負荷抵抗値は、Ｒ２９とＲａｄｊの合成抵抗値であることから、Ｒａｄｊと検出感度とのリニアリティが得られない。このため、結果として、温度や電源電位と検出感度とのリニアリティが得られなくなるため、光信号の検出感度を精度よく調節するのが難しいという問題点があった。

本発明はこのような課題を解決するためのものであり、光信号の検出感度を精度よく調節できる光信号検出技術を提供することを目的とする。

このような目的を達成するために、本発明にかかる光信号検出回路は、光信号を光電変換して得られた差動信号に基づいて、前記光信号の入力有無を検出する光信号検出回路であって、結合コンデンサを介して入力された前記差動信号を差動増幅し、増幅出力信号として出力する差動増幅回路と、前記増幅出力信号の正相信号および逆相信号に対して、入力されたオフセット調整電圧に応じた直流電流を加算することにより、これら正相信号および逆相信号の直流オフセット電圧を調整し、電流加算出力信号として出力する差動電流加算回路と、前記電流加算出力信号の正相信号と逆相信号の電圧値を比較し、その比較結果を比較出力信号として出力するコンパレータと、前記比較出力信号を整流して保持コンデンサで充電するとともに、充電により得られた直流の保持電圧を放電抵抗で放電する保持回路と、前記保持電圧を、入力された感度調節電圧により決定される、互いに異なる２つの判定閾値電圧と比較し、その比較結果を前記光信号の入力有無を示す光信号検出信号として出力するヒステリシスコンパレータ回路と、前記光信号の伝送速度を示す伝送速度選択信号に応じて、伝送速度に応じた電圧値を有する複数のオフセット調整電圧のうちから、いずれか１つのオフセット調整電圧を選択して前記差動電流加算回路へ入力するオフセット調整電圧セレクタ回路とを備えている。
また、本発明にかかる他の光信号検出回路は、光信号を光電変換して得られた差動信号に基づいて、前記光信号の入力有無を検出する光信号検出回路であって、結合コンデンサを介して入力された前記差動信号を差動増幅し、増幅出力信号として出力する差動増幅回路と、前記増幅出力信号の正相信号および逆相信号に対して、入力されたオフセット調整電圧に応じた直流電流を加算することにより、これら正相信号および逆相信号の直流オフセット電圧を調整し、電流加算出力信号として出力する差動電流加算回路と、前記電流加算出力信号の正相信号と逆相信号の電圧値を比較し、その比較結果を比較出力信号として出力するコンパレータと、前記比較出力信号を整流して保持コンデンサで充電するとともに、充電により得られた直流の保持電圧を放電抵抗で放電する保持回路と、前記保持電圧を、入力された感度調節電圧により決定される、互いに異なる２つの判定閾値電圧と比較し、その比較結果を前記光信号の入力有無を示す光信号検出信号として出力するヒステリシスコンパレータ回路と、前記光信号の伝送速度を示す伝送速度選択信号に応じて、伝送速度に応じた電圧値を有する複数の感度調節電圧のうちから、いずれか１つの感度調節電圧を選択して前記ヒステリシスコンパレータ回路へ入力する感度調節電圧セレクタ回路とを備えている。

また、本発明にかかる上記光信号検出回路の一構成例は、前記電流加算回路が、コレクタ端子が前記増幅出力信号のうち前記正相信号の増幅に用いる第１の負荷抵抗の一端に接続され、ベース端子に設定電圧源からの設定電圧値が入力される第１のトランジスタと、この第１のトランジスタと差動対をなし、コレクタ端子が前記増幅出力信号のうち前記逆相信号の増幅に用いる第２の負荷抵抗の一端に接続され、ベース端子に前記オフセット調整電圧が入力される第２のトランジスタと、これら第１および第２のトランジスタのエミッタ端子の接続点に接続された定電流源とを含むものである。

また、本発明にかかる上記光信号検出回路の一構成例は、前記ヒステリシスコンパレータ回路が、逆相入力端子が前記感度調節電圧に接続され、正相入力端子が入力抵抗を介して前記保持電圧に接続され、出力端子が帰還抵抗を介して当該正相入力端子に接続されたオペアンプを含むものである。

また、本発明にかかる上記光信号検出回路の一構成例は、前記保持回路の前記保持電圧を入力とし、当該保持電圧をインピーダンス変換して出力するボルテージフォロワ回路をさらに備え、前記ヒステリシスコンパレータ回路が、前記保持回路からの前記保持電圧に代えて、前記ボルテージフォロワ回路で得られたインピーダンス変換後の保持電圧を、前記感度調節電圧と比較するようにしたものである。

また、本発明にかかる上記光信号検出回路の一構成例は、前記光信号の伝送速度を示す伝送速度選択信号に応じて、伝送速度に応じた電圧値を有する複数の感度調節電圧のうちから、いずれか１つの感度調節電圧を選択して前記ヒステリシスコンパレータ回路へ入力する感度調節電圧セレクタ回路をさらに備えるものである。

本発明によれば、差動電流加算回路において、オフセット調整電圧により、入力された差動信号の振幅を保持電圧に変換する際の振幅−電圧変換特性を調節することができる。また、この振幅−電圧変換特性の調節とは別個に、ヒステリシスコンパレータ回路において、感度調節電圧により、光信号有無の検出感度を調節することができる。したがって、温度や電源電位と検出感度とのリニアリティを高めることができ、光信号検出回路における光信号の検出感度を、精度よく調節することが可能となる。

第１の実施の形態にかかる光信号検出回路の構成を示すブロック図である。 第１の実施の形態にかかる光信号検出回路の詳細な回路構成例である。 電流加算回路の動作を示す説明図である。 第１の実施の形態にかかる回路シミュレーション結果例である。 オフセット調整電圧による振幅−電圧変換特性の調整を示す説明図である。 感度調節電圧による検出感度調節を示す説明図である。 第２の実施の形態にかかる光信号検出回路の構成を示すブロック図である。 第３の実施の形態にかかる光信号検出回路の構成を示すブロック図である。 第４の実施の形態にかかる光信号検出回路の構成を示すブロック図である。 従来の光受信器の構成を示すブロック図である。 従来技術にかかる光信号検出回路で用いられるコンパレータの構成を示す回路図である。 コンパレータにおける光信号の検出感度調整例である。

次に、本発明の実施の形態について図面を参照して説明する。
［第１の実施の形態］
まず、図１を参照して、本発明の第１の実施の形態にかかる光信号検出回路１０について説明する。図１は、第１の実施の形態にかかる光信号検出回路の構成を示すブロック図である。

光受信器１００は、光ファイバを介して受信した光信号を電気信号に変換して出力する通信装置であり、例えばＦＴＴＨシステムに採用されているＰＯＮ方式において、局側で複数ユーザを収容するＯＬＴで用いられる。
この光受信器１００には、主な回路構成として、フォトダイオードＰＤ、トランスインピーダンスアンプＴＩＡ、リミッティングアンプＬＡ、および光信号検出回路１０が設けられている。

光受信器１００において、光ファイバを介して到達した光信号Ｐｉｎは、フォトダイオードＰＤで受信されて光電流信号Ｉｉｎに変換され、プリアンプであるトランスインピーダンスアンプＴＩＡによって増幅される。このトランスインピーダンスアンプＴＩＡで得られた差動入力信号Ｒｉｎは、ポストアンプであるリミッティングアンプＬＡに入力されて増幅され、受信出力信号Ｒｏｕｔとして出力される。

リミッティングアンプＬＡは、光ファイバを介して受信した光信号を電気信号に変換して出力する光受信器で用いられ、異なる強度の光信号が同じ振幅となるように、入力された差動入力信号Ｒｉｎを増幅し、差動の受信出力信号Ｒｏｕｔとして出力する機能を有している。
ＬＡにおいて、入力段には、差動入力信号Ｒｉｎをインピーダンス変換して出力するエミッタフォロワ回路ＥＦが設けられている。また、ＥＦの後段には、多段接続された差動増幅器ＭＡが設けられており、ＥＦで得られた差動信号Ｔｏｕｔが増幅され、受信出力信号Ｒｏｕｔとして出力される。

ＬＡは、差動入力信号Ｒｉｎを多段接続された差動増幅器ＭＡで増幅するため、初段にＥＦを設けて、差動入力信号Ｒｉｎのレベル調整を行う構成が一般的である。本実施の形態では、光信号検出回路１０の入力信号として、ＥＦでレベル調整が行われた差動信号Ｔｏｕｔを用いる場合について説明するが、これに限定されるものではない。ＬＡの初段にＥＦが設けられていない場合には、多段接続された差動増幅器ＭＡのうち初段の差動増幅器からの出力信号を、光信号検出回路１０の入力信号として用いればよい。

光信号検出回路１０は、リミッティングアンプＬＡからの差動信号Ｔｏｕｔ、またはＴＩＡからの差動入力信号Ｒｉｎに基づいて、光信号の入力有無を検出し、光信号の入力有無を表示する光信号検出信号ＳＤ／ＬＯＳを出力する回路部である。
この光信号検出回路１０は、主な回路部として、差動増幅回路１１、差動電流加算回路１２、コンパレータ１３、保持回路１４、およびヒステリシスコンパレータ回路１５が設けられている。

差動増幅回路１１は、結合コンデンサＣ１，Ｃ２を介して入力されたＬＡからの差動信号Ｔｏｕｔを差動増幅し、増幅出力信号Ｆｏｕｔとして出力する機能を有している。
差動電流加算回路１２は、差動増幅回路１１からの増幅出力信号Ｆｏｕｔの正相信号Ｆｏｕｔ＋および逆相信号Ｆｏｕｔ−に対して、入力された設定電圧Ｖｓとオフセット調整電圧Ｖｏｓに応じた直流電流を加算することにより、これら正相信号および逆相信号の直流オフセット電圧を調整し、電流加算出力信号Ａｏｕｔとして出力する機能を有している。

コンパレータ１３は、差動電流加算回路１２で直流オフセット電圧が調整された電流加算出力信号Ａｏｕｔの正相信号Ａｏｕｔ＋と逆相信号Ａｏｕｔ−の電圧値を比較し、その比較結果を比較出力信号Ｃｏｕｔとして出力する機能を有している。
保持回路１４は、コンパレータ１３からの比較出力信号Ｃｏｕｔの電圧を保持コンデンサＣｈで充電するとともに、充電により得られた直流の保持電圧Ｖｈｄを放電抵抗Ｒｈで放電する機能を有している。

ヒステリシスコンパレータ回路１５は、保持回路１４の保持電圧Ｖｈｄを、入力された感度調節電圧Ｖｓｅｎｓにより決定される、互いに異なる２つの判定閾値電圧Ｖｔｈ＿ＳＤ，Ｖｔｈ＿ＬＯＳと比較し、その比較結果を光信号の入力有無を示す光信号検出信号ＳＤ／ＬＯＳを出力する機能を有している。

図２は、第１の実施の形態にかかる光信号検出回路の詳細な回路構成例である。図３は、電流加算回路の動作を示す説明図である。
差動増幅回路１１には、初段バイアス回路１１Ａ、初段増幅回路１１Ｂ、および初段エミッタフォロア回路１１Ｃが設けられている。また、差動電流加算回路１２には、次段バイアス回路１２Ａ、次段増幅回路１２Ｂ、電流加算回路１２Ｃ、および次段エミッタフォロワ回路１２Ｄが設けられている。これら回路部は、半導体チップ上にそれぞれ集積化されている。

初段バイアス回路１１Ａは、電源電位Ｖｃｃにプルアップされた抵抗素子Ｒ１と接地電位ＧＮＤにプルダウンされた抵抗素子Ｒ２から構成された抵抗分圧回路からなり、結合コンデンサＣ１，Ｃ２を介して入力された、差動信号Ｔｏｕｔ＋，Ｔｏｕｔ−に対して、抵抗Ｒ１１，Ｒ１２を介してＲ１，Ｒ２の抵抗比に応じた直流バイアス電圧をそれぞれ印加する機能を有している。これにより、入力された差動信号Ｔｏｕｔ＋，Ｔｏｕｔ−に対して等しい直流バイアス電圧が印加される。

初段増幅回路１１Ｂは、差動対をなすトランジスタＱ１，Ｑ２と、Ｑ１のコレクタ端子とＶｃｃとの間に接続された抵抗素子Ｒ５と、Ｑ２のコレクタ端子とＶｃｃとの間に接続された抵抗素子Ｒ６と、Ｑ１，Ｑ２のエミッタ端子間に直列接続された抵抗素子Ｒ７，Ｒ８と、抵抗素子Ｒ７，Ｒ８の接続点とＧＮＤとの間に接続された定電流源Ｉ１とで構成された差動増幅回路からなり、トランジスタＱ１，Ｑ２のベース端子に入力された差動信号Ｔｏｕｔ＋，Ｔｏｕｔ−を差動増幅する機能を有している。

ここで、Ｒ５，Ｒ６については、差動増幅回路の負荷抵抗に相当し、基準値に応じた互いに異なる抵抗値が予め設定されている。このため、Ｑ１，Ｑ２のエミッタ端子からそれぞれ出力される差動出力には、直流オフセット電圧分の電圧差が印加されることになる。

初段エミッタフォロア回路１１Ｃは、それぞれのエミッタ端子がトランジスタＱ３，Ｑ４とこれらＱ３，Ｑ４のコレクタ端子とＧＮＤとの間にそれぞれ接続された定電流源Ｉ２，Ｉ３とからなり、これらＱ３，Ｑ４のベース端子にそれぞれ入力された初段増幅回路１１Ｂの増幅出力信号Ｆｏｕｔをそれぞれ低インピーダンスで出力する機能を有している。

次段バイアス回路１２Ａは、電源電位Ｖｃｃにプルアップされた抵抗素子Ｒ３と接地電位ＧＮＤにプルダウンされた抵抗素子Ｒ４から構成された抵抗分圧回路からなり、結合コンデンサＣ１，Ｃ２を介して入力された、初段エミッタフォロア回路１１Ｃからの増幅出力信号Ｆｏｕｔ＋，Ｆｏｕｔ−に対して、抵抗Ｒ１３，Ｒ１４を介してＲ３，Ｒ４の抵抗比に応じた直流バイアス電圧をそれぞれ印加する機能を有している。これにより、入力された増幅出力信号Ｆｏｕｔ＋，Ｆｏｕｔ−に対して等しい直流バイアス電圧が印加される。

次段増幅回路１２Ｂは、差動対をなすトランジスタＱ５，Ｑ６と、Ｑ５のコレクタ端子とＶｃｃとの間に接続された抵抗素子Ｒ９（第１の負荷抵抗）と、Ｑ６のコレクタ端子とＶｃｃとの間に接続された抵抗素子Ｒ１０（第２の負荷抵抗）と、Ｑ５，Ｑ６のエミッタ端子の接続点とＧＮＤとの間に接続された定電流源Ｉ４とで構成された差動増幅回路からなり、トランジスタＱ５，Ｑ６のベース端子に入力された、初段エミッタフォロア回路１１Ｃの増幅出力信号Ｆｏｕｔを差動増幅し、次段増幅信号Ｎｏｕｔとして出力する機能を有している。

この場合、Ｑ５，Ｑ６のベース端子に入力される増幅出力信号Ｆｏｕｔの正相信号Ｆｏｕｔ＋および逆相信号Ｆｏｕｔ−に対して、初段増幅回路１１Ｂで直流オフセット電圧が印加されているため、これら正相信号Ｆｏｕｔ＋および逆相信号Ｆｏｕｔ−に含まれるパルスの振幅が直流オフセット電圧より小さい場合、これら信号は交差しなくなり、結果としてＱ５，Ｑ６のエミッタ端子から出力される次段増幅信号Ｎｏｕｔが変化しなくなる。このため、差動増幅回路１１に入力される差動信号Ｔｏｕｔ＋，Ｔｏｕｔ−に含まれるパルスのうち、Ｒ５，Ｒ６で決定される直流オフセット電圧と対応する基準値に満たない振幅のパルスについては除去され、基準値以上の振幅を持つパルスのみが次段増幅信号Ｎｏｕｔとして出力されることになる。

電流加算回路１２Ｃは、コレクタ端子がトランジスタＱ５のコレクタ端子（正相信号Ｎｏｕｔ＋）に接続されたトランジスタＱ７（第１のトランジスタ）と、このトランジスタＱ７と差動対をなし、コレクタ端子がトランジスタＱ６のコレクタ端子（逆相信号Ｎｏｕｔ−）に接続されたトランジスタＱ８（第２のトランジスタ）と、Ｑ７，Ｑ８のエミッタ端子の接続点とＧＮＤとの間に接続された定電流源Ｉ５（定電流源）と、Ｑ７のベース端子とＧＮＤとの間に接続された設定電圧Ｖｓと、Ｑ８のベース端子とＧＮＤとの間に外部接続されたオフセット調整電圧Ｖｏｓとで構成された電流加算回路からなり、設定電圧Ｖｓとオフセット調整電圧Ｖｏｓとの電圧比に応じた直流負荷電流を、次段増幅回路１２Ｂの負荷抵抗Ｒ９，Ｒ１０に対して加算する機能を有している。

図３に示すように、電流加算回路１２Ｃにより、次段増幅回路１２Ｂの負荷抵抗Ｒ９，Ｒ１０に流れる直流負荷電流が増加すると、次段増幅信号Ｎｏｕｔの正相信号Ｎｏｕｔ＋と逆相信号Ｎｏｕｔ−の直流バイアス電圧が低下する。Ｑ７，Ｑ８のエミッタ端子は定電流源Ｉ５に共通接続されており、Ｑ７，Ｑ８に引き込まれる合計電流の大きさは一定であるため、Ｑ７，Ｑ８のそれぞれに引き込まれる電流は、設定電圧Ｖｓとオフセット調整電圧Ｖｏｓとの電圧比に応じて分配される。なお、ここでは、設定電圧Ｖｓを固定としたが、設定電圧Ｖｓに代えて、電流加算回路１２Ｃの外部から、可変電圧からなるオフセット調整電圧を入力してもよい。

次段エミッタフォロア回路１２Ｄは、それぞれのエミッタ端子がＶｃｃに接続されたトランジスタＱ９，Ｑ１０と、これらＱ９，Ｑ１０のコレクタ端子とＧＮＤとの間にそれぞれ接続された定電流源Ｉ５，Ｉ６とからなり、これらＱ９，Ｑ１０のベース端子にそれぞれ入力された次段増幅回路１２Ｂからの正相信号Ｎｏｕｔ＋と逆相信号Ｎｏｕｔ−を、正相信号Ａｏｕｔ＋および逆相信号Ａｏｕｔ−からなる電流加算出力信号Ａｏｕｔとしてそれぞれ低インピーダンスで出力する機能を有している。

コンパレータ１３は、それぞれのドレイン端子がＶｃｃに接続され、互いのゲート端子が接続された差動対をなすＭＯＳＦＥＴＭ１，Ｍ２と、ゲート端子に正相信号Ａｏｕｔ＋が入力され、ドレイン端子がＭ１のソース端子およびＭ１，Ｍ２のゲート端子に接続されたＭＯＳＦＥＴＭ３と、ゲート端子に逆相信号Ａｏｕｔ−が入力され、ドレイン端子がＭ２のソース端子に接続されたＭＯＳＦＥＴＭ４と、Ｍ３，Ｍ４のソース端子の接続点とＧＮＤとの間に接続された定電流源Ｉ８とから構成された電圧比較回路からなり、差動増幅回路１１の次段エミッタフォロア回路１２Ｄから出力された正相信号Ａｏｕｔ＋および逆相信号Ａｏｕｔ−の電圧値を比較し、Ｍ４のドレイン端子からその比較結果を示す単相の比較出力信号Ｃｏｕｔを出力する機能を有している。

ここでは、差動増幅回路１１および差動電流加算回路１２をバイポーラトランジスタで構成し、コンパレータ１３をＣＭＯＳＦＥＴで構成した、いわゆるＢｉＣＭＯＳ回路技術を用いた場合を例として説明したが、これに限定されるものではない。例えば、差動増幅回路１１や差動電流加算回路１２に含まれるバイポーラトランジスタの一部あるいはすべてをＭＯＳＦＥＴで構成してもよく、コンパレータ１３に含まれるＣＭＯＳＦＥＴの一部あるいはすべてをバイポーラトランジスタで構成してもよい。

保持回路１４は、コンパレータ１３から出力された比較出力信号Ｃｏｕｔに含まれる各パルスを整流するダイオードＤｈと、このダイオードＤｈで整流されたこれらパルスを充電する保持コンデンサＣｈと、充電により得られた直流の保持電圧Ｖｈｄを放電する放電抵抗Ｒｄとから構成されている。
具体的には、ダイオードＤｈのうち、アノード端子がコンパレータ１３の出力端子に接続され、カソード端子が保持コンデンサＣｈの一端に接続されている。また、保持コンデンサＣｈの他端が接地電位ＧＮＤに接続されている。ダイオードＤｈは、ＮＰＮトランジスタをダイオード接続したものであってもよい。

これにより、コンパレータ１３から出力された比較出力信号Ｃｏｕｔに含まれる各パルスのうち、保持コンデンサＣｈの保持電圧Ｖｈｄよりダイオード接合電圧分だけ高いパルスのみがダイオードＤｈで抽出されて、保持コンデンサＣｈに充電される。

また、保持コンデンサＣｈに対して放電抵抗Ｒｄが並列接続されており、保持コンデンサＣｈに充電された保持電圧Ｖｈｄが放電抵抗Ｒｄを介して自然放電される。これにより、光信号Ｐｉｎが信号断状態となった場合には、Ｖｈｄが放電されるため、光信号Ｐｉｎの信号断を示す光信号検出信号ＳＤ／ＬＯＳが自律的に出力される。これら保持コンデンサＣｈと放電抵抗Ｒｄで決まる時定数については、差動信号Ｔｏｕｔ＋，Ｔｏｕｔ−として入力されるバースト信号の先頭を検出するための応答速度と、バースト信号内に含まれる同符号連続区間を信号断と誤判定しない同符号連続耐性との兼ね合いで決定される。

ヒステリシスコンパレータ回路１５は、例えば、オペアンプＯＰの正帰還回路からなり、比較出力信号ＣｏｕｔをＯＰの正相入力端子に入力する入力抵抗Ｒｓと、ＯＰの正相入力端子と出力端子とを接続する帰還抵抗Ｒｆとを有している。また、ＯＰの逆相入力端には、光信号入力有無の判定に用いる２つの判定閾値電圧Ｖｔｈ＿ＳＤ，Ｖｔｈ＿ＬＯＳを決定するための感度調節電圧Ｖｓｅｎｓが接続されている。
このＯＰの出力端子は、ＭＯＳＦＥＴＭｏｕｔのゲート端子に接続されている。Ｍｏｕｔのソース端子は接地電位ＧＮＤに接続されているとともに、ドレイン端子は抵抗素子ＲＬを介して電源電位Ｖｃｃに接続されており、このドレイン端子からＳＤ／ＬＯＳが出力されている。

［第１の実施の形態の動作］
次に、図１〜図３を参照して、本実施の形態にかかる光信号検出回路１０の動作について説明する。

ＬＴあるいはトランスインピーダンスアンプＴＩＡなどの前段回路から出力された、差動信号Ｔｏｕｔは、差動増幅回路１１に入力され、初段バイアス回路１１Ａの結合容量Ｃ１およびＣ２を介して、初段増幅回路１１Ｂで差動増幅される。

この際、差動信号Ｔｏｕｔは、Ｃ１およびＣ２を介した後に、直流レベルを正相と逆相とで一致させることが望ましいが、正相、逆相それぞれ個別のブリーダ抵抗で直流バイアス電圧を与えると、ブリーダ抵抗の抵抗値のバラツキによって新たな直流オフセット電圧を含んでしまう危険がある。そこで、本例では、初段バイアス回路１１Ａにおいて、１つのブリーダ抵抗Ｒ１−Ｒ２によって直流バイアス電圧を与えている。Ｒ１１およびＲ１２は、差動信号Ｔｏｕｔの信号減衰を考慮して、Ｒ１およびＲ２より充分大きくすることが望ましい。

初段増幅回路１１Ｂで得られた増幅出力信号Ｆｏｕｔは、初段エミッタフォロア回路１１Ｃを介して、差動電流加算回路１２に入力され、次段バイアス回路１２Ａの結合容量Ｃ３およびＣ４を介して、次段増幅回路１２Ｂで差動増幅される。
この次段バイアス回路１２Ａでも、初段バイアス回路１１Ａと同様に、１つのブリーダ抵抗Ｒ３−Ｒ４によって直流バイアス電圧を与えつつ、ＡＣ結合で接続されることが望ましい。これにより、差動増幅回路１１の増幅過程でトランジスタや抵抗素子などのバラツキから、増幅出力信号Ｆｏｕｔに生じた直流オフセット電圧が除去される。

次段増幅回路１２Ｂで得られた次段増幅信号Ｎｏｕｔの正相信号Ｎｏｕｔ＋および逆相信号Ｎｏｕｔ−は、電流加算回路１２Ｃによって、それぞれの直流バイアス電圧が調整される。正相信号Ｎｏｕｔ＋および逆相信号Ｎｏｕｔ−の直流オフセット電圧は、後述の図５Ａに示す、差動信号Ｔｏｕｔの振幅と保持電圧Ｖｈｄとの間における振幅−電圧変換特性と密接に関係する。

電流加算回路１２Ｃでは、次段増幅信号Ｎｏｕｔのうち、正相、逆相どちらか一方の信号に直流バイアス電圧を与える。本例では、正相側を設定電圧Ｖｓで固定（Ｑ７）し、逆相側にＶｓより低いオフセット調整電圧Ｖｏｓを、外部の電源によって与えている。これにより、逆相信号Ｎｏｕｔ−の直流レベルは、正相信号Ｎｏｕｔ＋の直流レベルより低くなり、これら両信号の重なり具合が変化する。この差分は、Ｖｓとオフセット調整電圧Ｖｏｓとの差の大小で調節される。この差は可変とせず固定としても良い。また、ＶｓとＶｏｓを、それぞれ分圧比の異なるブリーダ抵抗によって電源電位Ｖｃｃを分圧して与えても良い。

電流加算回路１２Ｃにおいて、直流オフセット電圧が与えられた次段増幅信号Ｎｏｕｔは、次段エミッタフォロア回路１２Ｄに入力され、電流加算出力信号Ａｏｕｔとして、コンパレータ１３に入力される。
コンパレータ１３では、電流加算出力信号Ａｏｕｔの交差期間が検出され、その交差期間に対応するパルスを持つ比較出力信号Ｃｏｕｔがコンパレータ１３から保持回路１４へ出力される。

ここで、正相信号Ａｏｕｔ＋と逆相信号Ａｏｕｔ−の振幅が十分大きい場合は互いの信号が交差し、コンパレータ１３でその交差期間が検出されるが、両信号の振幅が小さい場合は互いの信号が交差せず、コンパレータ１３でその交差期間は検出されない。したがって、差動信号Ｔｏｕｔの振幅に応じて、保持回路１４の保持電圧Ｖｈｄが変化する。
一方、オフセット調整電圧Ｖｏｓを調整して、正相信号Ａｏｕｔ＋と逆相信号Ａｏｕｔ−の直流バイアスを調整すると、両信号の重なり具合が変化して、両信号の交差期間が変化する。したがって、オフセット調整電圧Ｖｏｓにより、差動信号Ｔｏｕｔの振幅を保持電圧Ｖｈｄに変換する際の振幅−電圧変換特性を調整できることになる。

保持回路１４で保持された保持電圧Ｖｈｄは、ヒステリシスコンパレータ回路１５によって、感度調節電圧Ｖｓｅｎｓで決定される判定閾値電圧Ｖｔｈ＿ＳＤ，Ｖｔｈ＿ＬＯＳと比較される。ここで、Ｖｈｄ＞Ｖｔｈ＿ＳＤのとき、すなわち、
Ｖｓｅｎｓ＜Ｒｆ・Ｖｈｄ／（Ｒｆ＋Ｒｓ）
となったときに、ヒステリシスコンパレータ回路１５からの光信号検出信号ＳＤ／ＬＯＳは、Ｌｏｗレベルとなって信号受信（ＳＤ）を表示する。
また、Ｖｈｄ＜Ｖｔｈ＿ＬＯＳのとき、すなわち、
Ｖｓｅｎｓ＞Ｒｓ・（Ｖｃｃ−Ｖｈｄ）／（Ｒｆ＋Ｒｓ）＋Ｖｈｄ
となったときに、ＳＤ／ＬＯＳは、Ｈｉｇｈレベルとなって信号断（ＬＯＳ）を表示する。

ここで、判定閾値電圧Ｖｔｈ＿ＳＤ，Ｖｔｈ＿ＬＯＳは、Ｖｓｅｎｓ，Ｒｆ，Ｒｓ，Ｖｃｃによって決定されるため、Ｒｆ，Ｒｓ，Ｖｃｃを固定値とすれば、Ｖｔｈ＿ＳＤ，Ｖｔｈ＿ＬＯＳは、Ｖｓｅｎｓにより決定されることになる。
したがって、感度調節電圧Ｖｓｅｎｓが変化すれば、判定閾値電圧Ｖｔｈ＿ＳＤ，Ｖｔｈ＿ＬＯＳの直流電圧レベルが変化して、ＳＤ／ＬＯＳの判定が変化するため、感度調節電圧Ｖｓｅｎｓにより、光信号有無の検出感度を調節することができる。

図４は、第１の実施の形態にかかる回路シミュレーション結果例である。
この回路シミュレーションでは、Ｖｓ−Ｖｏｓ＝０．５Ｖに設定し、Ｖｓｅｎｓは１．２Ｖとした。光信号検出回路１０に入力された差動信号Ｔｏｕｔのビットレートは１０Ｇｂｐｓであり、振幅（単相）を３ｍＶ〜４０ｍＶの範囲で変化させ、主要なノードの信号を観測したものである。なお、Ｖｃｃ＝３．３Ｖであり、光信号検出信号ＳＤ／ＬＯＳの出力端子には４．７ｋΩのプルアップ抵抗を接続した。

本例では、差動信号Ｔｏｕｔの入力振幅が約４ｍＶ以下になるとＬＯＳを表示し、１２ｍＶでＳＤを表示する。ここで、ＴＩＡのトランスインピーダンスＺｔを２ｋΩとし、アバランシェフォトダイオード（ＡＰＤ）の変換効率ηを０．８５Ａ／Ｗとし、同じく利得係数Ｍを７とし、入力光信号の消光比ＥＲを６とすると、入力信号振幅の４ｍＶと１２ｍＶはそれぞれ約−３５．５ｄＢｍと−３０．５ｄＢｍの光出力に相当する。
１０Ｇ−ＥＰＯＮの標準規格で定義されている最小受光感度（受信しなければならない最小光出力）は−２８ｄＢｍであるため、最小受光感度より充分暗い領域で、かつ充分なヒステリシス（一般的には約５ｄＢ）を具備して、ＬＯＳとＳＤを表示していることがわかる。

このように、本実施形態によれば、１０Ｇｂｐｓの高速通信においても、極めて微弱な信号の受信と消失をチャタリング無く検出することができる。なお、保持回路１４の保持電圧Ｖｈｄは、差動信号Ｔｏｕｔの入力振幅が大きくなると飽和傾向となるが、ＳＤ表示の判定閾値は−２８ｄＢｍ以下に設定されるべきであるため、実用に問題とはならない。本計算例では、ビットレートが１０Ｇｂｐｓの場合２０ｍＶ程度の振幅で−２８ｄＢｍに相当する。

［第１の実施の形態の効果］
このように、本実施の形態は、差動増幅回路１１が、結合コンデンサＣ１，Ｃ２を介して入力された差動信号Ｔｏｕｔを差動増幅し、得られた増幅出力信号Ｆｏｕｔの正相信号および逆相信号に対して、差動電流加算回路１２が、入力されたオフセット調整電圧Ｖｏｓに応じた直流電流を加算することにより、これら正相信号および逆相信号の直流オフセット電圧を調整し、得られた電流加算出力信号Ａｏｕｔの正相信号と逆相信号の電圧値をコンパレータ１３が比較し、得られた比較出力信号Ｃｏｕｔを保持回路１４が直流の保持電圧Ｖｈｄとして保持し、ヒステリシスコンパレータ回路１５が、この保持電圧Ｖｈｄを、入力された感度調節電圧Ｖｓｅｎｓにより決定される、互いに異なる２つの判定閾値電圧Ｖｔｈ＿ＳＤ，Ｖｔｈ＿ＬＯＳと比較し、その比較結果を光信号の入力有無を示す光信号検出信号ＳＤ／ＬＯＳとして出力するようにしたものである。

図５Ａは、オフセット調整電圧による振幅−電圧変換特性の調整を示す説明図であり、図５Ｂは、感度調節電圧による検出感度調節を示す説明図である。
光信号検出回路１０に入力される差動信号Ｔｏｕｔは、温度変化や電源電位変化などの影響で振幅が変化する。また、差動増幅回路１１においても、温度変化や電源電位変化などの影響で増幅率が変化するため、増幅出力信号ＦｏｕｔやＮｏｕｔの振幅も変化する。このような振幅変化は、保持電圧Ｖｈｄの変化となるため、本実施の形態では、差動電流加算回路１２により、差動信号Ｔｏｕｔの振幅と保持電圧Ｖｈｄとの間における振幅−電圧変換特性を調節している。

差動電流加算回路１２におけるオフセット調整電圧Ｖｏｓによる調節では、図５Ａに示すように、振幅−電圧変換特性において、その傾きを変化させていることになる。この場合、振幅−電圧変換特性の傾きの変化に応じて、Ｖｔｈ＿ＳＤやＶｔｈ＿ＬＯＳとの交差位置が変化するため、光信号の検出感度の調節にも寄与する。しかしながら、振幅−電圧変換特性の傾きが変化するため、Ｖｔｈ＿ＳＤおよびＶｔｈ＿ＬＯＳに対する入力振幅の電圧幅が変化する。

例えば、特性５１では、Ｖｔｈ＿ＳＤおよびＶｔｈ＿ＬＯＳに対する入力振幅の電圧幅がＶ＿ＬＯＳ１からＶ＿ＳＤ１までΔＶ１であるが、特性５２では、特性５１より傾きが小さいため、Ｖ＿ＬＯＳ２からＶ＿ＳＤ２までの電圧幅ΔＶ２は、ΔＶ１より大きくなる。
したがって、特性５１と特性５２では、差動信号Ｔｏｕｔの振幅変化幅ΔＶが同一であっても、ＳＤ／ＬＯＳ判定の結果が異なることになる。このため、オフセット調整電圧Ｖｏｓによる調節だけでは、振幅−電圧変換特性と光信号の検出感度とを、同時に良好な値に調節することは難しい。

一方、ヒステリシスコンパレータ回路１５における感度調節電圧Ｖｓｅｎｓによる調節では、図５Ｂに示すように、振幅−電圧変換特性の傾きは変化せず、Ｖｔｈ＿ＳＤ，Ｖｔｈ＿ＬＯＳの電圧値のみを変化させていることになる。この場合、Ｖｔｈ＿ＳＤ，Ｖｔｈ＿ＬＯＳの電圧値は、前述したように、Ｖｓｅｎｓ，Ｒｆ，Ｒｓ，Ｖｃｃによって決定されるため、Ｖｃｃの変動影響は受けるものの、これらの電圧差ΔＶｔｈはほぼ一定となる。

これにより、差動電流加算回路１２におけるオフセット調整電圧Ｖｏｓによる調節により、振幅−電圧変換特性が、ある特性５３に特定されれば、感度調節電圧Ｖｓｅｎｓを変化させて、Ｖｔｈ＿ＳＤ，Ｖｔｈ＿ＬＯＳの電圧値を調節しても、Ｖｔｈ＿ＳＤおよびＶｔｈ＿ＬＯＳに対する、Ｖ＿ＬＯＳ３からＶ＿ＳＤ３まで入力振幅は、電圧幅ΔＶ３で一定となる。このため、差動信号Ｔｏｕｔの振幅変化幅が同一である場合、ＳＤ／ＬＯＳ判定において同一の判定結果が得られることになる。

したがって、本実施の形態によれば、差動電流加算回路１２において、オフセット調整電圧Ｖｏｓにより、差動信号Ｔｏｕｔの振幅を保持電圧Ｖｈｄに変換する際の振幅−電圧変換特性を調節することができる。また、振幅−電圧変換特性の調節とは別個に、ヒステリシスコンパレータ回路１５において、感度調節電圧Ｖｓｅｎｓにより、光信号有無の検出感度を調節することができる。したがって、温度や電源電位と検出感度とのリニアリティを高めることができ、光信号検出回路１０における光信号の検出感度を、精度よく調節することが可能となる。

また、本実施の形態では、差動電流加算回路１２に、コレクタ端子が電流加算出力信号Ａｏｕｔのうち正相信号Ａｏｕｔ＋の増幅に用いる第１の負荷抵抗Ｒ９の一端に接続され、ベース端子にオフセット調整電圧Ｖｏｓが入力される第１のトランジスタＱ７と、この第１のトランジスタと差動対をなし、コレクタ端子が電流加算出力信号Ａｏｕｔのうち逆相信号Ａｏｕｔ−の増幅に用いる第２の負荷抵抗Ｒ１０の一端に接続され、ベース端子にオフセット調整電圧Ｖｏｓが入力される第２のトランジスタＱ８と、これら第１および第２のトランジスタＱ７，Ｑ８のエミッタ端子の接続点に接続された定電流源Ｉ５とを設けたものである。

これにより、正相信号Ａｏｕｔ＋と逆相信号Ａｏｕｔ−の直流バイアス電圧は、オフセット調整電圧Ｖｏｓに対してリニアに変化させることができる。また、このオフセット調整電圧Ｖｏｓにより、正相信号Ａｏｕｔ＋と逆相信号Ａｏｕｔ−の振幅を変えずに、直流バイアス電圧のみを調整できる。このため、温度や電源電位に応じて外部から自動調節する場合、正相信号Ａｏｕｔ＋と逆相信号Ａｏｕｔ−の直流バイアスを正確に調整することができる。

また、本実施の形態では、ヒステリシスコンパレータ回路１５に、逆相入力端子が前記感度調節電圧Ｖｓｅｎｓに接続され、正相入力端子が入力抵抗Ｒｓを介して保持電圧Ｖｈｄに接続され、出力端子が帰還抵抗Ｒｆを介して当該正相入力端子に接続されたオペアンプＯＰで構成したので、極めて簡素な回路構成で、感度調節電圧Ｖｓｅｎｓにより決定される、電圧差ΔＶｔｈがほぼ一定であるＶｔｈ＿ＳＤ，Ｖｔｈ＿ＬＯＳで、保持電圧Ｖｈｄを比較判定することができる。

［第２の実施の形態］
次に、図６を参照して、本発明の第２の実施の形態にかかる光信号検出回路１０について説明する。図６は、第２の実施の形態にかかる光信号検出回路の構成を示すブロック図である。

ＰＯＮシステムにおいては、異なるビットレート（伝送速度）のデータ信号をバースト受信するシステムも検討されている。たとえば１Ｇｂｐｓと１０Ｇｂｐｓのデータを受信する場合、ＴＩＡのトランスインピーダンスＺｔは帯域とノイズの関係から受信ビットレートに応じて切り替わり、１Ｇｂｐｓのほうが１０Ｇｂｐｓより大きくなる。このことは、同じ光出力の信号を受信しても、ＬＡに入力される電気信号振幅は１Ｇｂｐｓのほうが大きくなることを示している。したがって、受信ビットレートの切り替えに応じて、光信号検出回路１０の検出感度も切り替わることが望ましい。

図６に示した、本実施の形態にかかる光信号検出回路１０は、図１の構成に加えて、感度切り替え機能を搭載した例である。すなわち、本実施の形態にかかる光信号検出回路１０において、差動電流加算回路１２にセレクタ回路ＳＥＬが接続されている。このＳＥＬには、異なる電圧値からなるＶｏｓ＿１０ＧとＶｏｓ＿１Ｇの２つのオフセット調整電圧が入力されている。このうち、Ｖｏｓ＿１０Ｇは、１０Ｇ−ＥＰＯＮのように受信ビットレートが１０Ｇｂｐｓの場合に用いるオフセット調整電圧であり、Ｖｏｓ＿１Ｇは、ＧＥ−ＰＯＮのように受信ビットレートが１Ｇｂｐｓの場合に用いるオフセット調整電圧である。

したがって、受信ビットレートに応じた伝送速度選択信号ＲＳ（Rate Select）によって、Ｖｏｓ＿１０ＧとＶｏｓ＿１Ｇのいずれか一方が選択されて、差動電流加算回路１２に入力される。このため、予めＶｏｓ＿１０ＧとＶｏｓ＿１Ｇを設定しておけば、受信ビットレートが切り替わっても、受信する光強度に対して同じ受信感度を実現することができる。伝達速度選択信号ＲＳは、ＰＯＮシステムでは、ＰＯＮ制御ＬＳＩで生成されて出力される。ＰＯＮシステムにおいては、次に受信すべきデータがどの加入者が送信するのかを把握できるからである。

例えば、１ＧのＺｔが１０ＧのＺｔより４倍大きい場合、同じ光パワーの入力でも、ＴＩＡの出力信号振幅も４倍大きくなる。一方、運用時における判定閾値は光パワーに対応させているため、１Ｇでも１０Ｇでも同じ光パワーでＬＯＳ／ＳＤを判定する必要がある。本発明は、電気信号に変換された後の振幅で判定しているため、この例では、１Ｇのときは感度を１／４にする必要がある。本実施の形態では、このような調節を、伝送速度に応じたオフセット調整電圧Ｖｏｓの切り替えにより、実現していることになる。なお、後述する第３の実施の形態は、このような調節を、伝送速度に応じた感度調節電圧Ｖｓｅｎｓの切り替えにより、実現している。

［第３の実施の形態］
次に、図７を参照して、本発明の第３の実施の形態にかかる光信号検出回路１０について説明する。図７は、第３の実施の形態にかかる光信号検出回路の構成を示すブロック図である。

図７に示した、本実施の形態にかかる光信号検出回路１０は、図６の構成において、受信ビットレートに対応した感度調節の切替手段を、ＤＣオフセット調整の切り替えではなく、ヒステリシスコンパレータ回路１５の感度調節電圧Ｖｓｅｎｓの切り替えに適用した例である。伝送速度選択信号ＲＳによって切り替わるセレクタ回路ＳＥＬがヒステリシスコンパレータ回路１５に接続され、図１における感度調節電圧Ｖｓｅｎｓを受信ビットレートに応じてＶｓｅｎｓ＿１０Ｇ、もしくはＶｓｅｎｓ＿１Ｇに切り替えることができる。

また、本実施の形態にかかる目的と効果は第２の実施の形態と同様である。したがって、第２の実施の形態と第３の実施の形態を組み合わせて、オフセット調整電圧Ｖｏｓと感度調節電圧Ｖｓｅｎｓの両方を、伝送速度選択信号ＲＳによって切り替えるようにしてもよく、振幅−電圧変換特性のダイナミックレンジが狭い場合でも、温度や電源電位と検出感度とのリニアリティを高めることができ、光信号検出回路１０における光信号の検出感度を、精度よく調節することが可能となる。

［第４の実施の形態］
次に、図８を参照して、本発明の第４の実施の形態にかかる光信号検出回路１０について説明する。図８は、第４の実施の形態にかかる光信号検出回路の構成を示すブロック図である。

本実施の形態は、第１乃至第３の実施の形態に対し、保持回路１４の出力とヒステリシスコンパレータ回路１５とを、ボルテージフォロア回路１６を介して接続した例である。具体的には、オペアンプの正相入力端子に、保持回路１４の保持電圧Ｖｈｄが入力されており、オペアンプの逆相入力端子とされた出力端子から、インピーダンス変換された保持電圧Ｖｈｄがヒステリシスコンパレータ回路１５に入力されている。

ボルテージフォロア回路１６を介さない場合は、ヒステリシスコンパレータ回路１５を構成するＲｓとＲｆを介して電流が流れるため、ＲｓとＲｆが小さいと保持回路１４の放電特性に影響するため、これらの値を充分大きくする必要がある。
本実施の形態によれば、ボルテージフォロア回路１６を介して保持回路１４とヒステリシスコンパレータ回路１５と接続することで、インピーダンスを変換し、保持回路出力値を正確にヒステリシスコンパレータ回路１５に伝達することが可能となる。ただし、オペアンプを用いるため、スルーレートによる遅延が加わるため、応答速度は遅くなる。

［実施の形態の拡張］
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。また、各実施形態については、矛盾しない範囲で任意に組み合わせて実施することができる。
また、以上の各実施の形態では、ＢｉＣＭＯＳプロセスによる回路を例にして説明したが、これに限定されるものではなく、ＣＭＯＳ回路で構成してもよい。

１００…光受信器、ＰＤ…フォトダイオード、ＴＩＡ…トランスインピーダンスアンプ、ＬＡ…リミッティングアンプ、ＥＦ…エミッタフォロア回路、ＭＡ…差動増幅器、１０…光信号検出回路、１１…差動増幅回路、１１Ａ…初段バイアス回路、１１Ｂ…初段増幅回路、１１Ｃ…初段エミッタフォロワ回路、１２…差動電流加算回路、１２Ａ…次段バイアス回路、１２Ｂ…次段増幅回路、１２Ｃ…電流加算回路、１２Ｄ…次段エミッタフォロワ回路、１３…コンパレータ、１４…保持回路、１５…ヒステリシスコンパレータ回路、１６…ボルテージフォロア回路、Ｑ１〜Ｑ１０，Ｑｏｕｔ…トランジスタ、Ｒ１〜Ｒ１４，ＲＬ…抵抗素子、Ｃ１，Ｃ２，Ｃ３，Ｃ４…結合コンデンサ、Ｍ１〜Ｍ４…ＭＯＳＦＥＴ、Ｄｈ…ダイオード、Ｃｈ…保持コンデンサ、Ｒｄ…放電抵抗、Ｒｓ…入力抵抗、Ｒｆ…帰還抵抗、Ｉ１〜Ｉ８…定電流源、Ｐｉｎ…光信号、Ｉｉｎ…光電流信号、Ｔｏｕｔ…差動信号、Ｆｏｕｔ…増幅出力信号、Ｎｏｕｔ…次段増幅信号、Ａｏｕｔ…電流加算出力信号、Ｃｏｕｔ…比較出力信号、ＳＤ／ＬＯＳ…光信号検出信号、Ｒｏｕｔ…受信出力信号、Ｖｃｃ…電源電位、ＧＮＤ…接地電位、Ｖｓ…設定電圧、Ｖｏｓ…オフセット調整電圧、Ｖｈｄ…保持電圧、Ｖｓｅｎｓ…感度調節電圧。

Claims (6)

1. 光信号を光電変換して得られた差動信号に基づいて、前記光信号の入力有無を検出する光信号検出回路であって、
   結合コンデンサを介して入力された前記差動信号を差動増幅し、増幅出力信号として出力する差動増幅回路と、
   前記増幅出力信号の正相信号および逆相信号に対して、入力されたオフセット調整電圧に応じた直流電流を加算することにより、これら正相信号および逆相信号の直流オフセット電圧を調整し、電流加算出力信号として出力する差動電流加算回路と、
   前記電流加算出力信号の正相信号と逆相信号の電圧値を比較し、その比較結果を比較出力信号として出力するコンパレータと、
   前記比較出力信号を整流して保持コンデンサで充電するとともに、充電により得られた直流の保持電圧を放電抵抗で放電する保持回路と、
   前記保持電圧を、入力された感度調節電圧により決定される、互いに異なる２つの判定閾値電圧と比較し、その比較結果を前記光信号の入力有無を示す光信号検出信号として出力するヒステリシスコンパレータ回路と、
   前記光信号の伝送速度を示す伝送速度選択信号に応じて、伝送速度に応じた電圧値を有する複数のオフセット調整電圧のうちから、いずれか１つのオフセット調整電圧を選択して前記差動電流加算回路へ入力するオフセット調整電圧セレクタ回路と
   を備えることを特徴とする光信号検出回路。
2. 光信号を光電変換して得られた差動信号に基づいて、前記光信号の入力有無を検出する光信号検出回路であって、
   結合コンデンサを介して入力された前記差動信号を差動増幅し、増幅出力信号として出力する差動増幅回路と、
   前記増幅出力信号の正相信号および逆相信号に対して、入力されたオフセット調整電圧に応じた直流電流を加算することにより、これら正相信号および逆相信号の直流オフセット電圧を調整し、電流加算出力信号として出力する差動電流加算回路と、
   前記電流加算出力信号の正相信号と逆相信号の電圧値を比較し、その比較結果を比較出力信号として出力するコンパレータと、
   前記比較出力信号を整流して保持コンデンサで充電するとともに、充電により得られた直流の保持電圧を放電抵抗で放電する保持回路と、
   前記保持電圧を、入力された感度調節電圧により決定される、互いに異なる２つの判定閾値電圧と比較し、その比較結果を前記光信号の入力有無を示す光信号検出信号として出力するヒステリシスコンパレータ回路と、
   前記光信号の伝送速度を示す伝送速度選択信号に応じて、伝送速度に応じた電圧値を有する複数の感度調節電圧のうちから、いずれか１つの感度調節電圧を選択して前記ヒステリシスコンパレータ回路へ入力する感度調節電圧セレクタ回路と
   を備えることを特徴とする光信号検出回路。
3. 請求項１または請求項２に記載の光信号検出回路において、
   前記電流加算回路は、コレクタ端子が前記増幅出力信号のうち前記正相信号の増幅に用いる第１の負荷抵抗の一端に接続され、ベース端子に設定電圧源からの設定電圧値が入力される第１のトランジスタと、この第１のトランジスタと差動対をなし、コレクタ端子が前記増幅出力信号のうち前記逆相信号の増幅に用いる第２の負荷抵抗の一端に接続され、ベース端子に前記オフセット調整電圧が入力される第２のトランジスタと、これら第１および第２のトランジスタのエミッタ端子の接続点に接続された定電流源とを含むことを特徴とする光信号検出回路。
4. 請求項１〜請求項３のいずれかに記載の光信号検出回路において、
   前記ヒステリシスコンパレータ回路は、逆相入力端子が前記感度調節電圧に接続され、正相入力端子が入力抵抗を介して前記保持電圧に接続され、出力端子が帰還抵抗を介して当該正相入力端子に接続されたオペアンプを含むことを特徴とする光信号検出回路。
5. 請求項１〜請求項４のいずれかに記載の光信号検出回路において、
   前記保持回路の前記保持電圧を入力とし、当該保持電圧をインピーダンス変換して出力するボルテージフォロワ回路をさらに備え、
   前記ヒステリシスコンパレータ回路は、前記保持回路からの前記保持電圧に代えて、前記ボルテージフォロワ回路で得られたインピーダンス変換後の保持電圧を、前記感度調節電圧と比較する
   ことを特徴とする光信号検出回路。
6. 請求項１に記載の光信号検出回路において、
   前記光信号の伝送速度を示す伝送速度選択信号に応じて、伝送速度に応じた電圧値を有する複数の感度調節電圧のうちから、いずれか１つの感度調節電圧を選択して前記ヒステリシスコンパレータ回路へ入力する感度調節電圧セレクタ回路をさらに備えることを特徴とする光信号検出回路。

Images