JP5658287B2 - 光信号検出回路および光受信器 - Google Patents

Description

本発明は、光通信技術に関し、特に光信号の入力有無を的確に検出することができる光信号検出技術に関する。

光信号を受信して電気信号からなる受信出力を得る光受信器では、光信号がない状態において不要なノイズが光受信器から出力されるのを防ぐため、光信号の入力有無を判定する光信号検出回路（ＳＤ：Signal Detect）が用いられる。この光信号検出回路により、充分な信号強度の光信号を受信しているか否かを示す光信号検出信号を生成することによって、通信の異常検出や、無信号時にリミッティングアンプＬＡからノイズの出力を遮断するためのスケルチ（Squelch）制御が行われる。

図９は、従来の光受信器の構成を示すブロック図である（例えば、特許文献１等参照）。光受信器２００において、パルス列からなる光信号Ｐｉｎは、フォトダイオードＰＤによって光電流信号Ｉｉｎに光電変換される。この光電流信号Ｉｉｎは、プリアンプであるトランスインピーダンスアンプＴＩＡによって増幅されて、電気信号Ｔｏｕｔが出力される。このトランスインピーダンスアンプＴＩＡから出力される電気信号Ｔｏｕｔは、ポストアンプであるリミッティングアンプＬＡに入力される。リミッティングアンプＬＡは、電気信号Ｔｏｕｔを増幅し、様々な強度の光信号Ｐｉｎに対して一定振幅の受信出力Ｒｏｕｔを出力する。リミッティングアンプＬＡの後段には、通常、ＣＤＲ（Clock Data Recovery）などの波形整形回路やタイミング調整回路が設けられ、受信出力Ｒｏｕｔに含まれるデータ信号からクロック信号を抽出したり、信号波形をデジタル信号として扱いやすい波形に整形したりしている。

また、トランスインピーダンスアンプＴＩＡは、光信号検出回路２０にＡＣ結合されて、電気信号Ｔｏｕｔの正相信号Ｔｏｕｔ＋および逆相信号Ｔｏｕｔ−は、それぞれの結合コンデンサＣを介して、光信号検出回路２０に入力される。光信号検出回路２０は、電気信号Ｔｏｕｔを受信した場合にのみ比較出力信号Ｃｏｕｔを出力するコンパレータ２１と、この比較出力信号Ｃｏｕｔを保持して、ＤＣ信号からなる光信号検出信号ＳＤに変換するＳＲラッチ２２を備えている。ＳＲラッチ２２は、リセット信号ＲＥＳＥＴによって、光信号検出信号ＳＤの保持を解除する。例えばＰＯＮシステムに代表されるバースト通信では、ＰＯＮ制御ＩＣが、バーストパケットの受信終了時にリセット信号ＲＥＳＥＴを出力することができる。

したがって、例えばスケルチ制御にこの光信号検出信号ＳＤを用いて、リセット信号ＲＥＳＥＴを受信してから次のバースト信号を受信するまでの間、スケルチを閉じることによって、リミッティングアンプＬＡからノイズが出力されることを防ぐことができる。また、次のバースト信号を受信すると、スケルチを開いて通常の受信状態とすることができる。

図１０は、従来技術にかかる光信号検出回路で用いられるコンパレータ２１の構成を示す回路図である。このコンパレータ２１は、初段バイアス回路２１Ａ、初段増幅回路２１Ｂ、初段エミッタフォロア回路２１Ｃ、次段増幅回路２１Ｄから構成されている。

トランスインピーダンスアンプＴＩＡとＡＣ結合された初段バイアス回路２１Ａは、電源電位Ｖｃｃを分圧する抵抗Ｒ２１とＲ２２および抵抗Ｒ２３とＲ２４からなる。初段バイアス回路２１Ａによって、それぞれの結合コンデンサＣによってＤＣ成分がカットされた電気信号Ｔｏｕｔの正相信号Ｔｏｕｔ＋および逆相信号Ｔｏｕｔ−に直流バイアスが与えられる。バイアスされた正相信号Ｔｏｕｔ＋および逆相信号Ｔｏｕｔ−が初段増幅回路２１Ｂの差動トランジスタ対Ｑ２１，Ｑ２２にそれぞれ入力される。

初段増幅回路２１Ｂは、電気信号Ｔｏｕｔの正相信号Ｔｏｕｔ＋および逆相信号Ｔｏｕｔ−を差動増幅して、初段エミッタフォロワ回路２１Ｃを介して次段増幅回路２１Ｄに出力する。
ここで、初段増幅回路２１Ｂにおいて、差動トランジスタ対Ｑ２１，Ｑ２２の負荷抵抗Ｒ２５，Ｒ２６の値を互いに異なる値にすれば、初段増幅回路２１Ｂの出力のＤＣレベルはオフセット電圧を有することになる。
もし初段増幅回路２１Ｂに入力される正相信号Ｔｏｕｔ＋および逆相信号Ｔｏｕｔ−の振幅が小さければ、このオフセット電圧のために、トランジスタＱ２１からの反転出力とトランジスタＱ２２からの非反転出力は交差しない、すなわち、初段増幅回路２１Ｂが差動信号を形成しない。この場合は、初段増幅回路２１Ｂからの非反転出力および反転出力を入力とする次段増幅回路２１Ｄからパルス状の比較出力信号Ｃｏｕｔは出力されない。

一方、入力された正相信号Ｔｏｕｔ＋および逆相信号Ｔｏｕｔ−の振幅が十分大きければ、オフセット電圧があっても、トランジスタＱ２１からの反転出力とトランジスタＱ２２からの非反転出力が交差する。この場合は、次段増幅回路２１Ｄから出力される比較出力信号Ｃｏｕｔには、その交差部分に応じたＨｉｇｈレベルとＬｏｗレベルが交互に現れることになる。
この比較出力信号ＣｏｕｔはＳＲラッチ２２で保持される。その結果、例えば光信号Ｐｉｎの受信開始とともに、光信号入力の有無を示す光信号検出信号ＳＤとしてＨｉｇｈレベルが出力される。ＳＲラッチ２２の特徴は、ひとたび比較出力信号ＣｏｕｔとしてＨｉｇｈレベルが出力されればそのレベルが光信号検出信号ＳＤとして保持出力される。したがって、信号受信に即座に応答する高速な光信号検出回路２０を実現できる。

特開２００９−０４４２２８号公報

ところで、光信号検出回路２０においては、トランスインピーダンスアンプＴＩＡからの電気信号Ｔｏｕｔがある一定の値以上の振幅を持つ有意パルスを含むときだけ、コンパレータ２１が比較出力信号Ｃｏｕｔを出力するように、コンパレータ２１において光信号Ｐｉｎの入力有無に対する検出感度を調整する必要がある。
これは、検出感度が高すぎれば、バースト信号のない区間においても、混入したノイズを有意パルスとして誤まって検出してしまい、一方、検出感度が低すぎれば、バースト信号の入力があっても、検出遅れが生じてしまうからである。

また、温度や電源電位Ｖｃｃが変動すると、フォトダイオードＰＤやトランスインピーダンスアンプＴＩＡの特性が変動し、電気信号Ｔｏｕｔの振幅も変動する。その結果、温度や電源電位Ｖｃｃによってコンパレータ２１の検出感度が影響を受けることになる。したがって、温度や電源電位Ｖｃｃに応じてコンパレータ２１の検出感度を調整する必要がある。
コンパレータ２１の検出感度を調整する構成として、コンパレータ２１内部に設けられた増幅回路の負荷抵抗値を、温度や電源電位Ｖｃｃに応じて外部から自動調整する構成が考えられる。
図１１は、コンパレータの検出感度を調整する回路の構成例を示している。ここでは、コンパレータ２１内の次段増幅回路２１Ｄの負荷抵抗Ｒ２９，Ｒ３０のうち負荷抵抗Ｒ２９に、感度調整用の可変抵抗Ｒａｄｊが並列接続されている。すなわち、可変抵抗Ｒａｄｊの一端が次段増幅回路２１ＤのトランジスタＱ２５のコレクタ端子に接続され、他端が電源電位Ｖｃｃに接続されている。このトランジスタＱ２５および負荷抵抗Ｒ２９は、初段エミッタフォロワ回路２１Ｃから出力された初段出力信号Ｆｏｕｔの逆相信号Ｆｏｕｔ−の増幅に用いられる。

この可変抵抗Ｒａｄｊの抵抗値を変化させると、Ｒ２９とＲａｄｊの合成抵抗からなるＱ２５の負荷抵抗値が変化して、Ｑ２５のコレクタ端子から出力される比較出力信号Ｃｏｕｔの直流レベルと振幅とが変化する。
したがって、例えばＳＲラッチ２２は、入力端子Ｓにおけるしきい値電圧と比較出力信号Ｃｏｕｔのパルス振幅との比較結果により比較出力信号Ｃｏｕｔに対するラッチ有無を判断するので、ＳＲラッチ２２のしきい値電圧に対する比較出力信号Ｃｏｕｔのパルス振幅を調整することによって、結果として、コンパレータ２１の検出感度が調整される。

しかし、Ｑ２５の負荷抵抗値は、Ｒ２９とＲａｄｊの合成抵抗値であることから、Ｒａｄｊと検出感度とのリニアリティが得られない。このため、光信号の検出感度を精度よく調整するのが難しいという問題点があった。

また、十分な大きさの振幅を持った比較出力信号Ｃｏｕｔを得るため、前述した次段増幅回路２１Ｄの後段にさらに差動増幅回路を配置し、この次段増幅回路２１Ｄを構成するトランジスタＱ２５，Ｑ２６のコレクタ端子からそれぞれ得られる反転出力および非反転出力を、その後段に配置された差動増幅回路へ入力することがある。

このような回路構成に対して、図１１の検出感度調整例を適用した場合、次段増幅回路２１Ｄでは、逆相信号Ｆｏｕｔ−に対応するＱ２５からの出力信号の直流レベルのみならず振幅も調整される一方、正相信号Ｆｏｕｔ＋に対応するＱ２６からの出力信号の振幅は調整されないため、後段に配置した差動増幅回路には、互いに振幅の異なる正相信号と逆相信号とが入力される。その結果、コンパレータ２１の検出感度と温度や電源電位Ｖｃｃとのリニアリティが得られず、光信号の検出感度を精度よく調整するのが難しいという問題点があった。

本発明はこのような課題を解決するためのものであり、光信号の検出感度を精度よく調整できる光信号検出技術を提供することを目的とする。

このような目的を達成するために、本発明にかかる光信号検出回路は、パルス列からなる光信号を光電変換して得られた差動の電気信号に基づいて、光信号の入力有無を検出する光信号検出回路であって、結合コンデンサを介して入力された電気信号を差動増幅するとともに、電気信号のうち基準値以上の振幅を持つパルスを、差動の増幅出力信号として出力する増幅回路と、増幅出力信号の正相信号と逆相信号の電圧値を比較し、その比較結果を比較出力信号として出力するコンパレータと、比較出力信号に含まれる各パルスを保持コンデンサで充電するとともに、充電により得られた直流電圧を放電抵抗で放電することにより、光信号の入力有無に応じて変化する保持出力信号を生成するアナログ保持回路とを備え、増幅回路に、増幅出力信号の正相信号および逆相信号を差動増幅する際に用いるそれぞれの直流負荷電流を、外部の調整電圧源からの調整電圧値に応じて調整することにより、これら正相信号および逆相信号の直流バイアスを調整する電流加算回路を設けたものである。
これを換言するならば、本発明にかかる光信号検出回路は、光信号のパルス列に対応するパルスを含む電気信号の正相信号と逆相信号とを差動増幅して差動出力信号を出力する増幅回路と、前記差動出力信号の正相信号の電圧値と逆相信号の電圧値とを比較して、その比較結果に応じたパルス状の比較出力信号を出力するコンパレータと、前記パルス状の比較出力信号に基づいて前記光信号の入力有無を示す光信号検出信号を出力する保持回路とを備え、前記増幅回路は、一端がそれぞれ電源電位Ｖｃｃに接続されて、前記差動出力信号の前記正相信号および前記逆相信号をそれぞれ生成する第１および第２の負荷抵抗と、前記第１および第２の負荷抵抗の少なくとも一方を流れる直流負荷電流を、外部の調整電圧源からの調整電圧値に応じて調整して、前記差動出力信号の前記正相信号の直流バイアスと前記逆相信号の直流バイアスとの差を調整する電流加算回路とを含むことを特徴とする。

また、本発明にかかる光受信器は、パルス列からなる光信号を光電変換して光電流信号を出力する光電変換素子と、前記光電流信号を増幅して、前記パルス列に対応するパルスを含む電気信号を出力するトランスインピーダンスアンプと、前記電気信号を増幅して、一定振幅のパルスを含む受信出力を出力するリミッティングアンプと、前記電気信号に基づいて前記光信号の入力有無を検出する光信号検出回路とを備え、前記光信号検出回路は、前記電気信号の正相信号と逆相信号とを差動増幅して差動出力信号を出力する増幅回路と、前記差動出力信号の正相信号の電圧値と逆相信号の電圧値とを比較して、その比較結果に応じたパルス状の比較出力信号を出力するコンパレータと、前記パルス状の比較出力信号に基づいて前記光信号の入力有無を示す光信号検出信号を出力する保持回路とを備え、前記増幅回路は、一端がそれぞれ電源電位Ｖｃｃに接続されて、前記差動出力信号の前記正相信号および前記逆相信号をそれぞれ生成する第１および第２の負荷抵抗と、前記第１および第２の負荷抵抗の少なくとも一方を流れる直流負荷電流を、外部の調整電圧源からの調整電圧値に応じて調整して、前記差動出力信号の前記正相信号の直流バイアスと前記逆相信号の直流バイアスとの差を調整する電流加算回路とを含むことを特徴とする。

本発明によれば、電流加算回路によって第１および第２の負荷抵抗の少なくとも一方を流れる直流負荷電流を調整して、差動出力信号の正相信号の直流バイアスと逆相信号の直流バイアスとの差、すなわちオフセット電圧を調整することができる。このとき、正相信号の直流バイアスと逆相信号の直流バイアスとの差を調整することによっては、正相信号および逆相信号の振幅は変化しないので、光信号の検出感度を精度よく調整することができる。

図１は、第１の実施の形態にかかる光受信器および光信号検出回路の構成を示すブロック図である。 図２は、第１の実施の形態にかかる光受信器および光信号検出回路で用いられる増幅回路およびコンパレータの構成例を示す回路図である。 図３は、第１の実施の形態にかかる光受信器および光信号検出回路で用いられる保持回路の変形例を示す図である。 図４は、第１の実施の形態にかかる光受信器および光信号検出回路で用いられる増幅回路の要部を示す回路図である。 図５は、第１の実施の形態にかかる光信号検出回路の動作を示す信号波形図である。 図６は、第２の実施の形態にかかる光信号検出回路で用いられる増幅回路の構成例を示す回路図である。 図７は、第３の実施の形態にかかる光受信器および光信号検出回路の構成を示すブロック図である。 図８は、本発明の第４の実施の形態にかかる光信号検出回路で用いられる増幅回路の構成例を示す回路図である。 図９は、従来の光受信器の構成を示すブロック図である。 図１０は、従来技術にかかる光信号検出回路で用いられるコンパレータの構成を示す回路図である。 図１１は、コンパレータにおける光信号の検出感度調整例である。

次に、本発明の実施の形態について図面を参照して説明する。
［第１の実施の形態］
まず、図１を参照して、本発明の第１の実施の形態にかかる光受信器および光信号検出回路について説明する。図１は、第１の実施の形態にかかる光受信器および光信号検出回路の構成を示すブロック図である。

光受信器１００は、光ファイバを介して受信した光信号を電気信号に変換して出力する通信装置である。この光受信器１００は、例えばＦＴＴＨ（Fiber To The Home）システムに採用されているＰＯＮ（Passive Optical Network）方式において、局側で複数ユーザを収容するＯＬＴ（Optical Line Terminal）で用いられる。

光受信器１００は、主な回路構成として、フォトダイオードＰＤ、トランスインピーダンスアンプＴＩＡ、リミッティングアンプＬＡ、および光信号検出回路１０を含んでいる。
フォトダイオードＰＤは、パルス列からなる光信号光信号Ｐｉｎを光電変換して光電流信号Ｉｉｎを出力する光電変換素子である。
トランスインピーダンスアンプＴＩＡは、光電流信号Ｉｉｎを増幅して、光信号Ｐｉｎのパルス列に対応するパルスを含む電気信号Ｔｏｕｔを出力する。
リミッティングアンプＬＡは、トランスインピーダンスアンプＴＩＡから出力される電気信号Ｔｏｕｔを増幅して、一定振幅のパルスを含む受信出力Ｒｏｕｔを出力する。リミッティングアンプＬＡによって、様々な強度の光信号Ｐｉｎに対して一定振幅の受信出力Ｒｏｕｔが出力される。
光信号検出回路１０は、トランスインピーダンスアンプＴＩＡから出力される電気信号に基づいて光信号の入力有無を検出する。

光受信器１００において、光ファイバを介して到達したパルス列からなる光信号Ｐｉｎは、フォトダイオードＰＤで受信されて光電流信号Ｉｉｎに変換される。この光電流信号Ｉｉｎは、プリアンプであるトランスインピーダンスアンプＴＩＡによって増幅されて、電気信号Ｔｏｕｔが出力される。この電気信号Ｔｏｕｔは、ポストアンプであるリミッティングアンプＬＡと光信号検出回路１０とにそれぞれ入力される。

リミッティングアンプＬＡは、通常、多段の増幅回路で構成されており、レベル調整のため、エミッタフォロア回路を介して前段と後段の増幅回路が接続されることが多い。したがって、入力段は増幅回路であったり、エミッタフォロア回路であったりする。図１の例では、トランスインピーダンスアンプＴＩＡからの電気信号Ｔｏｕｔが、差動のエミッタフォロア回路ＥＦを介して、主増幅回路群ＭＡへ入力されている。
トランスインピーダンスアンプＴＩＡの出力端子とリミッティングアンプＬＡの入力端子は、ＡＣ結合である場合もあればＤＣ結合である場合もある。

なお、図１では省略してあるが、リミッティングアンプＬＡの後段には、通常、ＣＤＲなどの波形整形回路やタイミング調整回路が設けられている。これらの回路によって受信出力Ｒｏｕｔに含まれるデータ信号からクロック信号を抽出したり、信号波形をデジタル信号として扱いやすい波形に整形したりする。

［光信号検出回路］
一方、光信号検出回路１０は、トランスインピーダンスアンプＴＩＡに対して、リミッティングアンプＬＡと並列に接続されて、トランスインピーダンスアンプＴＩＡからの電気信号に基づいて、光信号Ｐｉｎの入力有無を検出する回路部である。
光信号検出回路１０は、結合コンデンサＣを介してトランスインピーダンスアンプＴＩＡにＡＣ結合されている。

光信号検出回路１０は、主な回路部として、増幅回路１１、コンパレータ１２、アナログ保持回路１３、および出力バッファ１４を含む。

ここで、増幅回路１１は、トランスインピーダンスアンプＴＩＡからの電気信号Ｔｏｕｔの正相信号Ｔｏｕｔ＋と逆相信号Ｔｏｕｔ−とを差動増幅して、差動出力信号Ａｏｕｔを出力する。後述するように、増幅回路１１は、トランスインピーダンスアンプＴＩＡからの電気信号Ｔｏｕｔのうち、ある一定の値以上の振幅を持つ有意パルスに対応して、差動性を具備した出力信号（差動出力信号）Ａｏｕｔを出力する。

トランスインピーダンスアンプＴＩＡからの正相信号Ｔｏｕｔ＋および逆相信号Ｔｏｕｔ−は、ＡＣ結合用の結合コンデンサＣを介して増幅回路１１に入力される。結合コンデンサＣの容量は、受信信号のビットレートに応じて最適化すればよい。例えばビットレートが１０Ｇｂｐｓであれば、概ね１ｐＦ以下が望ましい。

コンパレータ１２は、増幅回路１１から出力される差動出力信号Ａｏｕｔの正相信号Ａｏｕｔ＋および逆相信号Ａｏｕｔ−を入力とし、差動出力信号Ａｏｕｔの正相信号Ａｏｕｔ＋の電圧値と逆相信号Ａｏｕｔ−の電圧値とを比較して、その比較結果に応じたパルス状の比較出力信号Ｃｏｕｔを出力する。この比較出力信号Ｃｏｕｔは、単相（シングルエンド）の信号である。比較出力信号Ｃｏｕｔは、トランスインピーダンスアンプＴＩＡからの電気信号Ｔｏｕｔがある一定の値以上の振幅を持つ有意パルスを含んでいるときは、パルス状の信号を含む。
なお、増幅回路１１およびコンパレータ１２の内部構成の詳細については、図２を参照して後述する。

［保持回路］
アナログ保持回路１３と出力バッファ１４とは、パルス状の比較出力信号Ｃｏｕｔに基づいて光信号Ｐｉｎの入力有無を示す光信号検出信号ＳＤを出力する保持回路を構成する。

アナログ保持回路１３は、コンパレータ１２から出力されたパルス状の比較出力信号Ｃｏｕｔによって充電される保持コンデンサＣｈと、この保持コンデンサＣｈと並列に接続された放電抵抗Ｒｈとを含み、保持コンデンサＣｈに保持された電荷を放電抵抗Ｒｈで放電することにより、光信号Ｐｉｎの入力有無に応じて変化する保持出力信号Ｈｏｕｔを出力する。

本実施の形態においては、アナログ保持回路１３は、図１に示すように、コンパレータ１２の出力端子に接続されたアノード端子を有するダイオードＤｈを含んでいる。保持コンデンサＣｈの一端はこのダイオードＤｈのカソード端子に接続され、保持コンデンサＣｈの他端は接地電位ＧＮＤに接続されている。同様に、放電抵抗Ｒｈの一端はダイオードＤｈのカソード端子に接続され、放電抵抗Ｒｈの他端は接地電位ＧＮＤに接続されている。

この構成により、コンパレータ１２から出力された比較出力信号Ｃｏｕｔに含まれる各パルスのうち、保持コンデンサＣｈの端子間電圧よりダイオードＤｈの接合電圧分だけ高いパルスのみがダイオードＤｈで抽出される。アナログ保持回路１３においては、ダイオードＤｈで整流されたこれらパルスによって保持コンデンサＣｈが充電される一方、保持コンデンサＣｈに充電された電荷が、放電抵抗Ｒｈによって放電され、互いに並列に接続された保持コンデンサＣｈおよび放電抵抗Ｒｈの端子間電圧が保持出力信号Ｈｏｕｔとして出力される。

コンパレータ１２から出力される比較出力信号Ｃｏｕｔに含まれるパルスは、パルス列からなる光信号の入力の有無に対応している。したがって、アナログ保持回路１３の保持出力信号Ｈｏｕｔは、光信号Ｐｉｎの入力有無に応じて変化するアナログの直流電圧信号となる。具体的には、光信号Ｐｉｎが信号有り状態の場合には、コンパレータ２１から入力されるパルスによって保持コンデンサＣｈが充電されて、保持出力信号Ｈｏｕｔの電位は時間の経過とともに上昇し、光信号Ｐｉｎが信号断状態となった場合には、コンパレータ２１からパルスの入力が途絶えるので、保持コンデンサＣｈが放電されて、保持出力信号Ｈｏｕｔの電位は時間の経過とともに低下する。

出力バッファ１４は、アナログ保持回路１３で生成されたアナログの直流電圧からなる保持出力信号Ｈｏｕｔを、例えばしきい値処理することによって、一般的な論理ゲートで用いられるデジタル論理信号へ整形して、光信号Ｐｉｎの入力有無を示す光信号検出信号ＳＤを出力する。

本実施の形態においては、コンパレータ１２から出力されるパルス状の比較出力信号Ｃｏｕｔに基づいて光信号Ｐｉｎの入力有無を示す光信号検出信号ＳＤを出力する保持回路を、アナログ保持回路１３と出力バッファ１４とから構成したことによって、光信号Ｐｉｎの信号断を示す光信号検出信号ＳＤが自律的に出力される。

アナログ保持回路１３の保持コンデンサＣｈと放電抵抗Ｒｈで決まる時定数については、電気信号Ｔｏｕｔ＋，Ｔｏｕｔ−として入力されるバースト信号の先頭を検出するための応答速度と、バースト信号内に含まれる同符号連続区間を信号断と誤判定しない同符号連続耐性との兼ね合いで決定される。

アナログ保持回路１３の保持出力信号Ｈｏｕｔは、原理的には、光信号Ｐｉｎの受信時にトップホールドされるとともに、光信号断時にはＬｏｗレベルとなるため、光信号検出信号ＳＤもこれに応じた論理とすることができる。この際、例えば、光信号検出信号ＳＤにおいて信号断表示をＨｉｇｈレベルで表示する場合には、保持出力信号ＨｏｕｔがＬｏｗレベルであるとき、光信号検出信号ＳＤがＨｉｇｈレベルとなるような論理構成にすればよい。

なお、本実施の形態における保持回路の変形例として、図３に示すように、出力バッファ１４に代えてシュミットトリガインバータ１４Ａを用いてもよい。

アナログ保持回路１３から出力される保持出力信号Ｈｏｕｔのレベル変化は、比較出力信号Ｃｏｕｔの変化に比べて緩慢であるため、１つの論理レベルで出力のレベルを切り替えると、その閾値付近で出力論理レベルが振動するいわゆるチャタリングを引き起こす危険がある。

シュミットトリガインバータ１４Ａを用いれば、保持出力信号Ｈｏｕｔの出力レベルが充分低下しないとＳＤを表示せず、ＳＤを表示した後は充分高いレベルの電位をアナログ保持回路１３が出力しない限りＳＤ表示を解除しないようにできる。
このようなヒステリシスは、オペアンプを用いたヒステリシスコンパレータによっても実現でき、シュミットトリガインバータ１４Ａの代わりに用いてもよい。しかし、一般にオペアンプのスルー・レート（Slew Rate：最大応答速度）は１００Ｖ／ｍｓ以下と遅いため、ＳＤの応答性を示すAssert/Deassert時間を増大することになり、高速応答を実現するには好ましくない。また、ヒステリシスコンパレータを用いる場合は、別途、参照電圧の入力が必要となる。

［増幅回路およびコンパレータ］
次に、図２および図４を参照して、本実施の形態にかかる光信号検出回路１０で用いられる増幅回路１１およびコンパレータ１２の内部構成について詳細に説明する。
図２は、第１の実施の形態にかかる光信号検出回路１０で用いられる増幅回路１１およびコンパレータ１２の構成例を示す回路図である。図４は、増幅回路１２の要部を示す回路図である。
本発明の光信号検出回路では、正相信号と逆相信号に直流バイアスの差を与え、後段のコンパレータ回路を駆動できるか否かかによって受信信号の有無を判定する。そのため、検出感度の調整のためには、増幅回路１１において検出対象信号の直流バイアスのみを可変させることが重要である。

増幅回路１１は、一端がそれぞれ電源電位Ｖｃｃに接続されて、差動出力信号Ａｏｕｔの正相信号Ａｏｕｔ＋および逆相信号Ａｏｕｔ−をそれぞれ生成する第１および第２の負荷抵抗Ｒ９、Ｒ１０と、第１および第２の負荷抵抗Ｒ９、Ｒ１０の少なくとも一方を流れる直流負荷電流を、外部の調整電圧源からの調整電圧値Ｖａｄｊに応じて調整して、差動出力信号Ａｏｕｔの正相信号Ａｏｕｔ＋の直流バイアスと逆相信号Ａｏｕｔ−の直流バイアスとの差を調整する電流加算回路１１Ｅとを含んでいる。
具体的には、増幅回路１１は、初段バイアス回路１１Ａ、初段増幅回路（前側増幅回路）１１Ｂ、初段エミッタフォロア回路１１Ｃ、次段増幅回路（後側増幅回路）１１Ｄ、電流加算回路１１Ｅ、および次段エミッタフォロア回路１１Ｆを備えている。これらの回路は、半導体チップ上にそれぞれ集積化されている。

初段バイアス回路１１Ａは、電源電位Ｖｃｃ（第１の電源電位）にプルアップされた抵抗素子Ｒ１，Ｒ３と接地電位ＧＮＤ（第２の電源電位）にプルダウンされた抵抗素子Ｒ２，Ｒ４とから構成された抵抗分圧回路を含む。初段バイアス回路１１Ａは、結合コンデンサＣを介して入力された電気信号Ｔｏｕｔの正相信号Ｔｏｕｔ＋および逆相信号Ｔｏｕｔ−に対して、それぞれＲ１，Ｒ３の抵抗比およびＲ２，Ｒ４の抵抗比に応じた直流バイアスを与える。実際には、Ｒ１，Ｒ３の抵抗比とＲ２，Ｒ４の抵抗比とを等しくして、電気信号Ｔｏｕｔの正相信号Ｔｏｕｔ＋および逆相信号Ｔｏｕｔ−に対して等しい直流バイアスを与える。

初段増幅回路１１Ｂは、電気信号Ｔｏｕｔの正相信号Ｔｏｕｔ＋と逆相信号Ｔｏｕｔ−とを差動増幅して初段出力信号を出力する増幅回路である。
このような初段増幅回路１１Ｂは、例えば、差動対をなすトランジスタＱ１，Ｑ２と、トランジスタＱ１のコレクタ端子と電源電位Ｖｃｃとの間に接続された抵抗素子Ｒ５と、トランジスタＱ２のコレクタ端子と電源電位Ｖｃｃとの間に接続された抵抗素子Ｒ６と、トランジスタＱ１，Ｑ２のエミッタ端子間に直列接続された抵抗素子Ｒ７，Ｒ８と、抵抗素子Ｒ７，Ｒ８の接続点と接地電位ＧＮＤとの間に接続された定電流源Ｉ１とで構成された差動増幅回路である。

ここで、抵抗素子Ｒ５，Ｒ６は、初段増幅回路１１Ｂを構成する差動増幅回路の負荷抵抗に相当する。第１の実施の形態においては、抵抗素子Ｒ５，Ｒ６は互いに異なる抵抗値が設定されている。その結果、トランジスタＱ１，Ｑ２のコレクタ端子からそれぞれ出力される差動出力、すなわち、初段出力信号の逆相信号と正相信号との間にオフセット電圧を与えることができる。

初段エミッタフォロア回路１１Ｃは、初段増幅回路１１Ｂの出力インピーダンスよりも低い出力インピーダンスを有するとともに、初段増幅回路１１Ｂからの初段出力信号を出力するインピーダンス調整回路である。
このような初段エミッタフォロア回路１１Ｃは、例えば、初段増幅回路１１Ｂの差動トランジスタＱ１，Ｑ２のコレクタ端子にそれぞれ接続されたベース端子と電源電位Ｖｃｃにそれぞれ接続されたコレクタ端子とを有する２つのトランジスタＱ３，Ｑ４と、これらトランジスタＱ３，Ｑ４のエミッタ端子と接地電位ＧＮＤとの間にそれぞれ接続された定電流源Ｉ２，Ｉ３とから構成することができる。
初段エミッタフォロア回路１１Ｃは、初段増幅回路１１Ｂの出力インピーダンスよりも低い出力インピーダンスを有するとともに、トランジスタＱ３，Ｑ４のベース端子にそれぞれ入力された初段増幅回路１１Ｂの初段出力信号の正相信号および逆相信号を出力する。以下、初段エミッタフォロワ回路１１Ｃを介して出力される初段増幅回路１１Ｂの初段出力信号を「初段出力信号Ｆｏｕｔ」という。

次段増幅回路１１Ｄは、初段出力信号Ｆｏｕｔの正相信号Ｆｏｕｔ＋と逆相信号Ｆｏｕｔ−とを差動増幅して差動出力信号Ｎｏｕｔを出力する増幅回路である。
このような次段増幅回路１１Ｄは、例えば、差動対をなすトランジスタＱ５，Ｑ６と、トランジスタＱ５のコレクタ端子と電源電位Ｖｃｃとの間に接続された抵抗素子Ｒ９（第１の負荷抵抗）と、トランジスタＱ６のコレクタ端子と電源電位Ｖｃｃとの間に接続された抵抗素子Ｒ１０（第２の負荷抵抗）と、トランジスタＱ５，Ｑ６のエミッタ端子の接続点と接地電位ＧＮＤとの間に接続された定電流源Ｉ４とで構成された差動増幅回路である。このような次段増幅回路１１Ｄは、トランジスタＱ５，Ｑ６のベース端子に入力された、初段出力信号Ｆｏｕｔの逆相信号Ｆｏｕｔ−と正相信号Ｆｏｕｔ＋とを差動増幅し、次段増幅信号Ｎｏｕｔを出力する。

電流加算回路１１Ｅは、次段増幅回路１１Ｄの第１および第２の負荷抵抗Ｒ９，Ｒ１０の少なくとも一方を流れる直流負荷電流を、外部の調整電圧源からの調整電圧値Ｖａｄｊに応じて調整して、差動出力信号Ａｏｕｔの正相信号Ａｏｕｔ＋の直流バイアスと逆相信号Ａｏｕｔ−の直流バイアスとの差、すなわちオフセット電圧を調整する回路である。
このような電流加算回路１１Ｅは、例えば、次段増幅回路１１Ｄの第１の負荷抵抗Ｒ９の他端、すなわち、次段増幅回路１１ＤのトランジスタＱ５のコレクタ端子に接続されたコレクタ端子（第１の入出力端子）と、所定の電圧値Ｖｓｅｔが入力されるベース端子（制御端子）とを有するトランジスタＱ７（第１のトランジスタ）と、第２の負荷抵抗Ｒ１０の他端、すなわちトランジスタＱ６のコレクタ端子に接続されたコレクタ端子と、調整電圧値Ｖａｄｊが入力されるベース端子と、第１のトランジスタＱ７のエミッタ端子（第２の入出力端子）と接続されたエミッタ端子とを備え、第１のトランジスタＱ７と差動対をなす第２のトランジスタＱ８と、第１のトランジスタＱ７のエミッタ端子（第２の入出力端子）と第２のトランジスタＱ８のエミッタ端子との接続点に接続された定電流源Ｉ５とを含む。
より具体的には、このような電流加算回路１１Ｅは、コレクタ端子がトランジスタＱ５のコレクタ端子（正相信号Ｎｏｕｔ＋）に接続されたトランジスタＱ７（第１のトランジスタ）と、このトランジスタＱ７と差動対をなし、コレクタ端子がトランジスタＱ６のコレクタ端子（逆相信号Ｎｏｕｔ−）に接続されたトランジスタＱ８（第２のトランジスタ）と、Ｑ７，Ｑ８のエミッタ端子の接続点と接地電位ＧＮＤとの間に接続された定電流源Ｉ５と、Ｑ７のベース端子と接地電位ＧＮＤとの間に接続された設定電圧源Ｖｓｅｔと、Ｑ８のベース端子と接地電位ＧＮＤとの間に外部接続された調整電圧源Ｖａｄｊとから構成することができる。

この電流加算回路１１Ｅは、調整電圧源Ｖａｄｊと設定電圧源Ｖｓｅｔとの差に応じた電流を、次段増幅回路１１Ｄの負荷抵抗Ｒ９，Ｒ１０を流れる直流負荷電流にそれぞれ加算する。電流加算回路１１Ｅにより、次段増幅回路１１Ｄの負荷抵抗Ｒ９，Ｒ１０に流れる直流負荷電流が増加すると、次段増幅信号Ｎｏｕｔの正相信号Ｎｏｕｔ＋と逆相信号Ｎｏｕｔ−の直流バイアスが低下する。
この電流加算回路１１Ｅにおいては、差動対をなすトランジスタＱ７，Ｑ８のエミッタ端子に定電流源Ｉ５が共通接続されているので、トランジスタＱ７，Ｑ８に引き込まれる合計電流の大きさは一定であり、かつ、そのトランジスタＱ７，Ｑ８のそれぞれに引き込まれる電流は、設定電圧源Ｖｓｅｔと調整電圧源Ｖａｄｊとの電圧差に応じて分配される。
したがって、調整電圧源Ｖａｄｊを調整することによって、次段増幅信号Ｎｏｕｔの正相信号Ｎｏｕｔ＋の直流バイアスの低下量と逆相信号Ｎｏｕｔ−の直流バイアスの低下量との差、すなわちオフセット電圧の大きさを調整することができる。

次段エミッタフォロア回路１１Ｆは、それぞれのエミッタ端子が電源電位Ｖｃｃに接続されたトランジスタＱ９，Ｑ１０と、これらＱ９，Ｑ１０のコレクタ端子と接地電位ＧＮＤとの間にそれぞれ接続された定電流源Ｉ５，Ｉ６とからなるインピーダンス調整回路である。この次段エミッタフォロア回路１１Ｆによって、トランジスタＱ９，Ｑ１０のベース端子にそれぞれ入力された次段増幅回路１１Ｄの次段増幅信号Ｎｏｕｔの逆相信号Ｎｏｕｔ−と正相信号Ｎｏｕｔ＋とは、逆相信号Ａｏｕｔ−と正相信号Ａｏｕｔ＋とからなる差動出力信号Ａｏｕｔとしてそれぞれ低インピーダンスで出力される。
なお、初段エミッタフォロア回路１１Ｃおよび次段エミッタフォロア回路１１Ｆは、出力インピーダンスの調整という、回路実装上の要請から設けられるものであり、本発明の目的を達成するために不可欠なものではない。

コンパレータ１２は、例えば、それぞれのドレイン端子が電源電位Ｖｃｃに接続され、互いのゲート端子が接続された差動対をなす２つのＭＯＳＦＥＴＭ１，Ｍ２と、ゲート端子に正相信号Ａｏｕｔ＋が入力され、ドレイン端子がＭ１のソース端子およびＭ１，Ｍ２のゲート端子に接続されたＭＯＳＦＥＴＭ３と、ゲート端子に逆相信号Ａｏｕｔ−が入力され、ドレイン端子がＭ２のソース端子に接続されたＭＯＳＦＥＴＭ４と、Ｍ３，Ｍ４のソース端子の接続点と接地電位ＧＮＤとの間に接続された定電流源Ｉ８とから構成された電圧比較回路である。
このコンパレータ１２によって、増幅回路１１の次段エミッタフォロア回路１１Ｆから出力された差動出力信号Ａｏｕｔの正相信号Ａｏｕｔ＋の電圧値と逆相信号Ａｏｕｔ−の電圧値とが比較され、Ｍ４のドレイン端子からその比較結果を示す単相（シングルエンド）の比較出力信号Ｃｏｕｔが出力される。

なお、第１の実施の形態においては、増幅回路１１をバイポーラトランジスタで構成し、コンパレータ１２をＣＭＯＳＦＥＴで構成した、いわゆるＢｉＣＭＯＳ回路技術を用いた場合を例として説明したが、これに限定されるものではない。例えば、増幅回路１１の一部あるいはすべてをＭＯＳＦＥＴで構成してもよい。

［第１の実施の形態にかかる光信号検出回路の動作］
次に、図１〜図４を参照して、本実施の形態にかかる光信号検出回路１０の動作について説明する。
トランスインピーダンスアンプＴＩＡから入力されたバースト信号（電気信号Ｔｏｕｔ）は、結合コンデンサＣを介して微分波形となって増幅回路１１に入力され、初段増幅回路１１Ｂで差動増幅される。この際、抵抗素子Ｒ５，Ｒ６の抵抗値として、基準値に応じた互いに異なる抵抗値が予め設定されているため、初段出力信号Ｆｏｕｔのうち逆相信号Ｆｏｕｔ−の直流バイアスと正相信号Ｆｏｕｔ＋の直流バイアスとの間には、基準値に相当するオフセット電圧が与えられる。

このようにして得られた初段出力信号Ｆｏｕｔは、初段エミッタフォロア回路１１Ｃを介して次段増幅回路１１Ｄへ入力されて差動増幅される。

次段増幅回路１１Ｄにおいて、抵抗素子Ｒ９（第１の負荷抵抗）と抵抗素子Ｒ１０（第２の負荷抵抗）の直流負荷電流には、電流加算回路１１Ｅにより、設定電圧源Ｖｓｅｔと調整電圧源Ｖａｄｊとの電圧差に応じた電流が加算されている。例えば、設定電圧源Ｖｓｅｔの設定電圧値より調整電圧源Ｖａｄｊの調整電圧値を下げると、両電圧値の差に応じて抵抗素子Ｒ１０に流れる直流負荷電流の増加量より抵抗素子Ｒ９に流れる直流負荷電流の増加量の方が大きくなる。したがって、正相信号Ｎｏｕｔ＋の直流バイアスが逆相信号Ｎｏｕｔ−の直流バイアスよりも低下する。

このように電流加算回路１１Ｅにより直流バイアスが調整された次段増幅信号Ｎｏｕｔは、次段エミッタフォロワ回路１１Ｆを介して差動出力信号Ａｏｕｔとして出力される。
差動出力信号Ａｏｕｔの正相信号Ａｏｕｔ＋と逆相信号Ａｏｕｔ−とのオフセット電圧、すなわち両者の重なり具合は、電流加算回路１１Ｅの設定電圧源Ｖｓｅｔと調整電圧源Ｖａｄｊの電圧差に応じて変化する。

この後、差動出力信号Ａｏｕｔは、コンパレータ１２において、その交差期間が検出され、その交差期間に対応するパルスを持つ比較出力信号Ｃｏｕｔがコンパレータ１２からアナログ保持回路１３へ出力される。
このとき、差動出力信号Ａｏｕｔの振幅がオフセット電圧に比較して十分な大きさを有する場合は差動出力信号Ａｏｕｔの正相信号Ａｏｕｔ＋と逆相信号Ａｏｕｔ−が交差するので、正相信号Ａｏｕｔ＋の電位と逆相信号Ａｏｕｔ−の電位が逆転している期間に応じて、コンパレータ１２からはパルス状の比較出力信号Ｃｏｕｔが出力される。
逆に、差動出力信号Ａｏｕｔの振幅がオフセット電圧と比較して十分な大きさを有しない場合は、差動出力信号Ａｏｕｔの正相信号Ａｏｕｔ＋と逆相信号Ａｏｕｔ−が交差しないので、コンパレータ１２からパルス状の比較出力信号Ｃｏｕｔは出力されない。

このように、第１の実施の形態にかかる光信号検出回路によれば、電流加算回路１１Ｅの調整電圧源Ｖａｄｊの調整電圧値を調整することにより、差動出力信号Ａｏｕｔの正相信号Ａｏｕｔ＋の直流バイアスと逆相信号Ａｏｕｔ−の直流バイアスとの差、すなわちオフセット電圧を変化させることができる。これにより、両信号の重なり具合が変化して、両信号の交差期間が変化する。したがって、結果として、光信号Ｐｉｎの検出感度を調整することができる。
すなわち、調整電圧源Ｖａｄｊの調整電圧値を調整することによって、光信号Ｐｉｎの検出感度を調整することができる。したがって、電気信号Ｔｏｕｔがある一定の値以上の振幅を持つ有意パルスを含むときには、コンパレータ２１がパルス状の比較出力信号Ｃｏｕｔを出力する一方、バースト信号のない区間においてこの値に満たない振幅をもつノイズが混入しても、これを有意パルスとして誤まって検出することを避けることができる。

この際、正相信号Ａｏｕｔ＋の直流バイアスと逆相信号Ａｏｕｔ−の直流バイアスは、調整電圧源Ｖａｄｊの調整電圧値に対してリニアに変化する。また、この調整電圧値を変化させた場合、正相信号Ａｏｕｔ＋の直流バイアスと逆相信号Ａｏｕｔ−の直流バイアスとが変化しても、これらの信号の振幅は変化しない。このため、温度や電源電位Ｖｃｃに応じて外部から自動調整する場合、正相信号Ａｏｕｔ＋と逆相信号Ａｏｕｔ−との直流バイアスを正確に調整することができる。

このようにして、コンパレータ１２で生成された比較出力信号Ｃｏｕｔは、アナログ保持回路１３へ入力されて、比較出力信号Ｃｏｕｔに含まれる各パルスのうち、保持コンデンサＣｈの直流電圧よりダイオード接合電圧分だけ高い信号区間のみがダイオードＤｈで抽出されて、保持コンデンサＣｈに充電される。

これにより、保持コンデンサＣｈの直流電圧、すなわち保持出力信号Ｈｏｕｔは、光信号Ｐｉｎのバースト信号のうち、基準値以上の振幅を持つパルスにより充電されて電圧値が上昇し、バースト信号のない信号断区間、バースト信号のうちパルス信号のない同符号連続区間、および基準値に満たない振幅のパルス区間については、放電抵抗Ｒｈにより放電されて電圧値が低下する。なお、バースト信号のない信号断区間において、保持出力信号Ｈｏｕｔが接地電位ＧＮＤまで低下しないのは、比較出力信号Ｃｏｕｔに直流バイアスが印加されているからである。

上述したように、保持コンデンサＣｈと放電抵抗Ｒｈの時定数は、バースト信号の先頭を検出するための応答速度と、バースト信号内に含まれる同符号連続区間を信号断と誤判定しない同符号連続耐性との兼ね合いで決定されている。

これにより、バースト信号が入力された際、このバースト信号に含まれるパルスによって、応答時間として規定された１００ｎｓ以下の所要時間で、保持出力信号Ｈｏｕｔがバースト信号のないＬｏｗレベルからバースト信号有りを示すＨｉｇｈレベルまで充電される。また、バースト信号に含まれる同符号連続区間が到来した際、このパルス断により保持出力信号Ｈｏｕｔが放電されても、最大同符号連続区間である約１３ｎｓｅｃだけ、バースト信号有りを示すＨｉｇｈレベル、すなわちしきい値Ｈｔｈ以上に保持される。

したがって、バースト信号が入力された際には、所定の応答時間内に光信号Ｐｉｎの検出を示す光信号検出信号ＳＤを出力することができ、バースト信号内に同符号連続区間が含まれている場合でも、誤って信号断を示す光信号検出信号ＳＤを出力することもなく、光信号Ｐｉｎの検出を示す光信号検出信号ＳＤを保持出力することができる。

図５は、第１の実施の形態にかかる光信号検出回路の動作を示す信号波形図である。
ここでは、光信号検出回路１０を含む光受信器１００が適用されるシステムとして、１０Ｇ−ＥＰＯＮを想定しており、バースト信号として入力される電気信号Ｔｏｕｔは、ビットレートが１０Ｇｂｐｓで、ＰＮ７段の信号から構成されている。このバースト信号は、約１０ｍＶの振幅（差動で約２０ｍＶの振幅）を持っている。この１０ｍＶという振幅は、一般的なトランスインピーダンスアンプＴＩＡにおける最小受信感度（−３０ｄＢｍ程度）のときの出力振幅に相当する。ここでは、信号断区間において、バースト信号へのノイズ混入を想定し、約２ｍＶの振幅があるものとした。

このバースト信号には、例えば１３０ｂｉｔ、すなわち約１３ｎｓｅｃの連続同符号区間が含まれるものとし、バースト信号の先頭検出に対する応答時間は１００ｎｓ以下としている。これにより、アナログ保持回路１３の保持コンデンサＣｈの容量値を１ｐＦとし、放電抵抗Ｒｈの抵抗値を２５ｋΩとした。なお、電源電位Ｖｃｃは３．３Ｖであり、接地電位ＧＮＤは０Ｖである。
次段増幅信号Ｎｏｕｔの正相信号Ｎｏｕｔ＋と逆相信号Ｎｏｕｔ−には、約０．２Ｖ程度の直流オフセットが加えられている。また、図３に示すように、出力バッファ１４に代えてシュミットトリガインバータ１４Ａが用いられている。

図５に示されているように、同符号連続期間は、コンパレータ１２からの比較出力信号Ｃｏｕｔが停止するが、アナログ保持回路１３のドループ（放電）時間により、保持出力信号Ｈｏｕｔは、シュミットトリガインバータ１４Ａの論理を反転させるまでには至らない。したがって、光信号検出信号ＳＤは、Ｌｏｗレベルを維持し、信号検出状態を表示し続けている。
この後、バーストＯＦＦ状態になると、アナログ保持回路１３の保持出力信号Ｈｏｕｔは低下を開始し、開始から約５５ｎｓ後に光信号検出信号ＳＤがＨｉｇｈレベルとなり、信号断が表示されている。

シュミットトリガインバータ１４Ａを用いた場合、光信号検出信号ＳＤがＬｏｗレベルからＨｉｇｈレベルに変化するのは、保持出力信号Ｈｏｕｔが約０．７６Ｖになった時点であるが、逆に、Ｈｉｇｈレベルから再びＬｏｗレベルに変化するのは保持出力信号Ｈｏｕｔが約１．７６Ｖとなったときである。
このように、光信号検出信号ＳＤの判定論理に１Ｖものヒステリシスを付与することで、連続同符号やノイズ入力に対して誤動作を防止することができる。

従来技術によれば、光信号断（ＬＯＳ：Loss of Signal）の検出に数百ｎｓ〜数ｍｓの応答時間が必要であった。これに対し、本実施の形態にかかる光信号検出回路１０によれば、１０Ｇｂｐｓという高速信号にもかかわらず、約５５ｎｓで光信号検出信号ＳＤが光信号断を表示している。また、信号検出はさらに速く、約１８ｎｓで検出表示している。
この応答の俊敏さは、光信号検出回路１０をアラームではなくセンサとして用いるために重要な特性となる。例えば１０Ｇ−ＥＰＯＮの物理層におけるプリアンブル長の国際標準規格は１２００ｎｓである。これに比べて１８ｎｓの応答時間は充分短いため、スリープ状態から自律的に信号受信を検出し、回路を起動するトリガの発出などに用いることができる。

［第１の実施の形態の効果］
このように、本実施の形態は、光信号検出回路１０において、結合コンデンサＣを介して入力された電気信号Ｔｏｕｔの正相信号Ｔｏｕｔ＋と逆相信号Ｔｏｕｔ−とを差動増幅して差動出力信号Ａｏｕｔを出力する増幅回路１１に電流加算回路１１Ｅを設けて、差動出力信号Ａｏｕｔの正相信号Ａｏｕｔ＋および逆相信号Ａｏｕｔ−をそれぞれ生成する第１および第２の負荷抵抗Ｒ９，Ｒ１０を流れる直流負荷電流を、外部の調整電圧源Ｖａｄｊからの調整電圧値に応じて調整することにより、これら正相信号Ａｏｕｔ＋の直流バイアスと逆相信号Ａｏｕｔ−の直流バイアスとの差を調整するようにしたものである。

より具体的には、電流加算回路１１Ｅに、コレクタ端子が差動出力信号Ａｏｕｔのうち正相信号Ａｏｕｔ＋の増幅に用いる第１の負荷抵抗Ｒ９の一端に接続され、ベース端子に設定電圧源Ｖｓｅｔからの設定電圧値が入力される第１のトランジスタＱ７と、この第１のトランジスタと差動対をなし、コレクタ端子が差動出力信号Ａｏｕｔのうち逆相信号Ａｏｕｔ−の増幅に用いる第２の負荷抵抗Ｒ１０の一端に接続され、ベース端子に調整電圧源Ｖａｄｊからの調整電圧値が入力される第２のトランジスタＱ８と、これら第１および第２のトランジスタＱ７，Ｑ８のエミッタ端子の接続点に接続された定電流源Ｉ５とを設けたものである。

これにより、差動出力信号Ａｏｕｔの正相信号Ａｏｕｔ＋の直流バイアスと逆相信号Ａｏｕｔ−の直流バイアスとは、調整電圧源Ｖａｄｊの調整電圧値に対してリニアに変化する。また、この調整電圧値を変化させた場合、正相信号Ａｏｕｔ＋と逆相信号Ａｏｕｔ−との直流バイアスが調整されるものの、これら信号の振幅は変化しない。このため、温度や電源電位Ｖｃｃに応じて外部から自動調整する場合、正相信号Ａｏｕｔ＋と逆相信号Ａｏｕｔ−との直流バイアスを正確に調整することができる。これにより、高い精度で光信号Ｐｉｎを検出することができる。

また、本実施の形態では、光信号検出回路１０において、増幅回路１１で、結合コンデンサを介して入力された差動のトランスインピーダンスアンプＴＩＡからの電気信号Ｔｏｕｔのうち、ある一定の値以上の振幅を持つ有意パルスを差動出力信号Ａｏｕｔとして出力し、コンパレータ１２で差動出力信号Ａｏｕｔの正相信号Ａｏｕｔ＋と逆相信号Ａｏｕｔ−の電圧値を比較し、その比較結果を比較出力信号Ｃｏｕｔとして出力し、アナログ保持回路１３で、比較出力信号Ｃｏｕｔに含まれる各パルスを保持コンデンサで充電するとともに、充電により得られた直流電圧を放電抵抗で放電することにより、光信号の入力有無に応じて変化する保持出力信号Ｈｏｕｔを生成するようにしたので、リセット信号などの外部からの制御信号を必要とすることなく自律的に動作して、光信号の入力有無を的確に検出することができる。

したがって、光信号検出回路１０の外部から、リセット信号などの制御信号の入力を必要としないため、このような制御信号を出力する機能を持たない光受信器にも容易に適用でき、高い汎用性が得られる。また、光受信器から、このような制御信号を出力する回路部を削除することができ、低コスト化を実現できる。

また、本実施の形態では、アナログ保持回路１３でバースト信号に含まれるパルスを充電することにより、光信号の入力有無を検出しているため、光信号Ｐｉｎの信号断時にノイズ入力があった場合でも、これによる誤動作を回避でき、安定した光信号検出動作を実現できる。

また、本実施の形態では、比較出力信号Ｃｏｕｔに含まれる各パルスを整流するダイオードＤｈと、整流されたこれらパルスを充電する保持コンデンサＣｈと、充電により得られた直流電圧を放電する放電抵抗Ｒｈとからアナログ保持回路１３を構成しているため、極めて小さい回路規模で、光信号の入力有無に応じて変化する保持出力信号を生成することができる。この際、ＣｈとＲｈの時定数については、対象となるＦＴＴＨシステムに応じて、バースト信号の先頭を検出するための応答速度と、バースト信号内に含まれる同符号連続区間を信号断と誤判定しない同符号連続耐性との兼ね合いで決定することができ、高速応答性を確保しつつ、十分なノイズ耐性を得ることができる。

また、本実施の形態では、増幅回路１１に、カスケード接続された２つの差動増幅回路を設け、これら差動増幅回路のうち前段に位置する初段増幅回路１１Ｂで、逆相信号Ｆｏｕｔ−および正相信号Ｆｏｕｔ＋のそれぞれに対応した２つの負荷抵抗Ｒ５，Ｒ６であって、かつ基準値に応じた互いに異なる抵抗値を有する負荷抵抗Ｒ５，Ｒ６を用いて、これら逆相信号および正相信号を差動増幅することにより、当該逆相信号の直流バイアスと当該正相信号の直流バイアスとの間に基準値に応じたオフセット電圧を印加して出力し、初段増幅回路１１Ｂより後側に位置する次段増幅回路１１Ｄで、逆相信号Ｆｏｕｔ−と正相信号Ｆｏｕｔ＋とを差動増幅して差動出力信号として出力するようにしたので、光信号Ｐｉｎの信号断時にノイズ入力があった場合でも、基準値に満たない振幅のパルスについては除去することができる。
なお、本発明においては、初段増幅回路１１Ｂの２つの負荷抵抗Ｒ５，Ｒ６を同じ抵抗値としてもよい。この場合であっても、電流加算回路１１Ｅによる直流負荷電流の調整によって感度を調整することができる。

また、本実施の形態において、出力バッファ１４の代わりにラッチ回路を接続しても良い。これにより、ラッチ回路をコンパレータ出力に直接接続する構成と比較して、ラッチ回路においてノイズの影響を受けにくくする効果が期待できる。ただし、保持出力信号ＨｏｕｔがＬｏｗレベルになってもラッチ出力は変化しないため、別途リセット信号が必要である。ラッチ回路を用いると別途リセット信号が必要となるが、判定結果が定まらない「チャタリング動作」は回避することができる。

［第２の実施の形態］
次に、図６を参照して、本発明の第２の実施の形態にかかる光信号検出回路１０について説明する。図６は、第２の実施の形態にかかる光信号検出回路で用いられる増幅回路の構成例を示す回路図である。

第１の実施の形態では、増幅回路１１の初段バイアス回路１１Ａにおいて、抵抗素子Ｒ１〜Ｒ４を用いた抵抗分圧回路で生成した直流バイアスを、電気信号Ｔｏｕｔの正相信号Ｔｏｕｔ＋および逆相信号Ｔｏｕｔ−のそれぞれに与える場合について説明した。
本実施の形態では、増幅回路１１に次段バイアス回路１１Ｇを設け、初段エミッタフォロワ回路１１Ｃと次段増幅回路１１Ｄとを直流的に遮断する場合について説明する。
なお、増幅回路１１以外の回路については、第１の実施の形態と同一なので、これらの回路については同一の符号を用いて、その詳細な説明は省略する。

図６に示すように、本実施の形態にかかる光信号検出回路で用いられる増幅回路１１は、電気信号Ｔｏｕｔの正相信号Ｔｏｕｔ＋と逆相信号Ｔｏｕｔ−とに直流バイアスを与える初段バイアス回路１１Ａと、バイアスされた正相信号Ｔｏｕｔ＋と逆相信号Ｔｏｕｔ−とを差動増幅して初段出力信号Ｆｏｕｔを出力する初段増幅回路１１Ｂと、初段増幅回路１１Ｂの出力インピーダンスよりも低い出力インピーダンスを有するとともに、初段増幅回路からの初段出力信号Ｆｏｕｔを出力する初段エミッタフォロワ回路１１Ｃと、初段エミッタフォロワ回路１１Ｃと結合コンデンサＣ１１，Ｃ１２によってＡＣ結合され、結合コンデンサＣ１１，Ｃ１２を介して入力される初段出力信号Ｆｏｕｔの逆相信号Ｆｏｕｔ−および正相信号Ｆｏｕｔ＋のそれぞれに直流バイアスを与えて出力する次段バイアス回路１１Ｇと、次段バイアス回路１１Ｇによって直流バイアスされた初段出力信号Ｆｏｕｔの正相信号Ｆｏｕｔ＋と逆相信号Ｆｏｕｔ−とを差動増幅して差動出力信号Ａｏｕｔを出力する次段増幅回路１１Ｅと、次段増幅回路１１Ｅの負荷抵抗Ｒ９，Ｒ１０を流れる直流負荷電流を、外部の調整電圧源Ｖａｄｊからの調整電圧値に応じて調整して、差動出力信号Ａｏｕｔの正相信号Ａｏｕｔ＋の直流バイアスと逆相信号Ａｏｕｔ−の直流バイアスとの差、すなわちオフセット電圧を調整する電流加算回路１１Ｅを含む。

本実施の形態において、初段バイアス回路１１Ａは、電源電位Ｖｃｃにプルアップされた抵抗素子Ｒ１１と接地電位ＧＮＤにプルダウンされた抵抗素子Ｒ１２と、これらＲ１１，Ｒ１２からなる抵抗分圧回路の中点とトランジスタＱ１のベース端子との間に接続された抵抗素子Ｒ１３と、同じく中点とトランジスタＱ２のベース端子との間に接続された抵抗素子Ｒ１４とから構成されている。初段バイアス回路１１Ａによって、結合コンデンサＣを介して入力された、トランスインピーダンスアンプＴＩＡからの電気信号Ｔｏｕｔ＋，Ｔｏｕｔ−に対して、Ｒ１１，Ｒ１２の抵抗比に応じた直流バイアスがそれぞれ与えられる。

また、次段バイアス回路１１Ｇは、電源電位Ｖｃｃにプルアップされた抵抗素子Ｒ１５と接地電位ＧＮＤにプルダウンされた抵抗素子Ｒ１６と、これらＲ１５，Ｒ１６からなる抵抗分圧回路の中点とトランジスタＱ５のベース端子との間に接続された抵抗素子Ｒ１７と、同じく中点とトランジスタＱ６のベース端子との間に接続された抵抗素子Ｒ１８と、トランジスタＱ４のエミッタ端子とトランジスタＱ５のベース端子との間に接続された結合コンデンサＣ１１と、トランジスタＱ３のエミッタ端子とトランジスタＱ６のベース端子との間に接続された結合コンデンサＣ１２とから構成されている。この次段バイアス回路１１Ｇによって、結合コンデンサＣ１１，Ｃ１２を介して入力された、初段エミッタフォロワ回路からの初段出力信号Ｆｏｕｔの逆相信号Ｆｏｕｔ−および正相信号Ｆｏｕｔ＋に対して、分圧抵抗Ｒ１５，Ｒ１６の抵抗比に応じた直流バイアスがそれぞれ与えられる。

光信号検出回路１０の増幅回路１１は微弱な信号を増幅するため、電気信号Ｔｏｕｔの正相信号Ｔｏｕｔ＋の直流バイアスと逆相信号Ｔｏｕｔ−の直流バイアスとの差、すなわちオフセット電圧の大小が検出精度に強く影響する。したがって、抵抗分圧回路を構成する抵抗素子の抵抗値にバラツキがあると、電気信号Ｔｏｕｔの正相信号Ｔｏｕｔ＋の直流バイアスと逆相信号Ｔｏｕｔ−の直流バイアスとのバランスが崩れることがある。

本実施の形態では、図６に示すように、初段バイアス回路１１Ａでは、１組のＲ１１，Ｒ１２からなる抵抗分圧回路によって発生させた直流バイアス電圧を、Ｒ１３，Ｒ１４を介して電気信号Ｔｏｕｔ＋，Ｔｏｕｔ−のそれぞれに与えている。これにより、抵抗素子のバラツキによる電気信号Ｔｏｕｔの正相信号Ｔｏｕｔ＋の直流バイアスと逆相信号Ｔｏｕｔ−の直流バイアスとのバランス崩れを抑制することができる。なお、この回路構成では、電気信号Ｔｏｕｔの正相信号Ｔｏｕｔ＋および逆相信号Ｔｏｕｔ−がＲ１３，Ｒ１４を介して短絡されるため、Ｒ１３，Ｒ１４の抵抗値は、充分大きな抵抗値、例えば１０ｋΩ以上の抵抗値とすることが望ましい。

また、本実施の形態では、次段バイアス回路１１Ｇで、初段エミッタフォロワ回路１１Ｃと次段増幅回路１１ＤとをＡＣ結合し、初段バイアス回路１１Ａと同様にして、１組のＲ１５，Ｒ１６からなる１つの抵抗分圧回路によって発生させた直流バイアス電圧を、Ｒ１７，Ｒ１８を介して、初段出力信号Ｆｏｕｔの逆相信号Ｆｏｕｔ−、正相信号Ｆｏｕｔ＋のそれぞれに与えている。

これにより、初段増幅回路１１Ｂにおいて生じた初段出力信号Ｆｏｕｔの正相信号Ｆｏｕｔ＋の直流バイアスと逆相信号Ｆｏｕｔ−の直流バイアスとのバランス崩れを抑制することができる。なお、この回路構成では、初段出力信号Ｆｏｕｔの逆相信号Ｆｏｕｔ−、正相信号Ｆｏｕｔ＋がそれぞれＲ１７，Ｒ１８を介して短絡されるため、Ｒ１７，Ｒ１８の抵抗値は、充分大きな抵抗値、例えば１０ｋΩ以上の抵抗値とすることが望ましい。

［第２の実施の形態の効果］
このように、本実施の形態は、初段エミッタフォロワ回路１１Ｃと次段増幅回路１１Ｄとの間に次段バイアス回路１１Ｇを設け、初段エミッタフォロワ回路１１Ｃからの初段出力信号Ｆｏｕｔの逆相信号Ｆｏｕｔ−および正相信号Ｆｏｕｔ＋をそれぞれ結合コンデンサＣ１１およびＣ１２を介して次段増幅回路１１Ｄへ入力するものである。
これにより、初段増幅回路１１Ｂを構成する素子にバラツキがあっても、次段増幅回路１１Ｄに入力される初段出力信号Ｆｏｕｔの正相信号Ｆｏｕｔ＋と逆相信号のＤＣ成分が除去されるので、素子のバラツキにより生じた初段出力信号Ｆｏｕｔの正相信号Ｆｏｕｔ＋の直流バイアスと逆相信号Ｆｏｕｔ−の直流バイアスとのバランス崩れを抑制することができる。
さらに、初段バイアス回路１１Ａおよび次段バイアス回路１１Ｇにおいて、それぞれ１つの抵抗分割回路（ブリーダ抵抗）を用い、この抵抗分割回路で分圧した電圧を高抵抗を介して入力信号の正相信号および逆相信号にそれぞれ与えている。
これにより、バイアス回路においてオフセットの発生を抑えることができるので、初段増幅回路１１Ａの利得を大きくしても、安定しかつ精度の高い感度調整が可能となる。

［第３の実施の形態］
次に、図７を参照して、本発明の第３の実施の形態にかかる光信号検出回路１０について説明する。

第１および第２の実施の形態では、光信号検出回路１０において、コンパレータ１２から出力されるパルス状の比較出力信号Ｃｏｕｔを、アナログ保持回路１３で保持し、その保持出力信号Ｈｏｕｔに基づき出力バッファ１４で光信号検出信号ＳＤを生成する場合を例として説明した。本実施の形態では、比較出力信号に基づいて光信号Ｐｉｎの入力有無を示す光信号検出信号ＳＤを出力する保持回路として、アナログ保持回路１３および出力バッファ１４に代えて、ラッチ回路１３Ａを用いる例について説明する。
なお、ラッチ回路１３Ａによって保持回路を構成することを除き、光信号検出回路１０Ａおよび光受信器１００Ａを構成する他の回路は、第１の実施の形態と同一なので、これらの回路については同一の符号を用い、その詳細な説明は省略する。

本実施の形態において、光信号検出回路１０Ａには、コンパレータ１２の後段に、ラッチ回路１３Ａが設けられている。ラッチ回路１３Ａは、例えばＳＲラッチからなり、コンパレータ１２から出力されるパルス状の比較出力信号Ｃｏｕｔを保持して光信号検出信号ＳＤとして出力する。この光信号検出信号ＳＤは、外部から入力されたリセット信号ＲＥＳＥＴにより解除される。
コンパレータ１２で得られたパルス状の比較出力信号Ｃｏｕｔに含まれるパルス信号を保持したラッチ回路１３Ａは、リセット信号ＲＥＳＥＴが入力されるまで比較出力信号ＣｏｕｔとしてＨｉｇｈレベルが出力され続ける。したがって、ラッチ回路１３Ａは、例えば光信号Ｐｉｎの受信開始直後から、比較出力信号ＣｏｕｔとしてＨｉｇｈレベルを出力し続ける。

本実施の形態にかかる光信号検出回路１０Ａを構成する増幅回路１１およびコンパレータ１２の構成については、第１の実施の形態と同様である。
したがって、第１の実施の形態と同様に、光信号検出回路１０Ａの増幅回路１１に電流加算回路１１Ｅが設けられて、差動出力信号Ａｏｕｔの正相信号Ａｏｕｔ＋および逆相信号Ａｏｕｔ−を差動増幅する際に用いるそれぞれの直流負荷電流が、外部の調整電圧源Ｖａｄｊからの調整電圧値に応じて調整されて、これら正相信号Ａｏｕｔ＋の直流バイアスおよび逆相信号Ａｏｕｔ−の直流バイアスが調整される。

このため、比較出力信号Ｃｏｕｔをアナログ保持回路１３で保持する回路構成と同様に、比較出力信号Ｃｏｕｔをラッチ回路１３Ａでラッチする回路構成であっても、温度や電源電位Ｖｃｃに応じて外部から自動調整する場合、正相信号Ａｏｕｔ＋と逆相信号Ａｏｕｔ−との直流バイアスを正確に調整することができる。これにより、高い精度で光信号Ｐｉｎを検出することができる。

［第４の実施の形態］
次に、図８を参照して、本発明の第４の実施の形態にかかる光信号検出回路について説明する。
光信号検出回路は、第１の実施の形態と同様に、増幅回路１１とコンパレータ１２を含む。図８に示すように、増幅回路１１は、初段バイアス回路１１Ａ、初段増幅回路１１Ｂ、初段エミッタフォロワ回路１１Ｃ、次段増幅回路１１Ｄ、電流加算回路１１Ｈ、次段エミッタフォロワ回路１１Ｆを含む。
ここで、第１の実施の形態においては、光信号検出回路１０Ｂの増幅回路１１に設けられる電流加算回路１１Ｅは、差動対をなす２つのトランジスタＱ７，Ｑ８を含み、これらのトランジスタＱ７，Ｑ８のコレクタ端子が次段増幅回路１１Ｄの差動トランジスタＱ５，Ｑ６のコレクタ端子に接続されていた。これに対し、本実施の形態にかかる光信号検出回路で用いられる増幅回路１１の電流加算回路１１Ｈは、次段増幅回路１１Ｄの差動トランジスタＱ５，Ｑ６のいずれか一方のコレクタ端子に接続され、外部の調整電圧源Ｖａｄｊからの調整電圧値に応じて電流値が制御される電流源Ｉ９を含む。
なお、電流加算回路１１Ｈ以外の回路は、第１の実施の形態と同一なので、同一の符号を用い、その詳細な説明は省略する。

本実施の形態において、電流加算回路１１Ｈを構成する電流源Ｉ９は、次段増幅回路１１ＤのトランジスタＱ６のコレクタ端子に接続されている。この電流源Ｉ９によって、次段増幅回路１１Ｄの負荷抵抗Ｒ９，Ｒ１０のうち、一方のＲ１０を流れる直流負荷電流にのみ、一定の電流が加算される。したがって、次段増幅回路の差動出力信号Ａｏｕｔの正相信号Ａｏｕｔ＋および逆相信号Ａｏｕｔ−のうち、負荷抵抗Ｒ１０によって生成される逆相信号Ａｏｕｔ−の直流バイアスが低下する。
負荷抵抗Ｒ１０を流れる直流負荷電流に加算される電流の大きさは、外部の調整電圧源Ｖａｄｊからの調整電圧値に応じて調整できるので、逆相信号Ａｏｕｔ−の直流バイアスを調整して、正相信号Ａｏｕｔ＋と逆相信号Ａｏｕｔ−との差、すなわちオフセット電圧を変化させることができる。

［実施の形態の拡張］
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。また、これら実施の形態は、任意に組み合わせて実施してもよい。

１００…光受信器、ＰＤ…フォトダイオード、ＴＩＡ…トランスインピーダンスアンプ、ＬＡ…リミッティングアンプ、ＥＦ…エミッタフォロア回路、ＭＡ…主増幅回路群、１０…光信号検出回路、１１…増幅回路、１１Ａ…初段バイアス回路、１１Ｂ…初段増幅回路、１１Ｃ…初段エミッタフォロワ回路、１１Ｄ…次段増幅回路、１１Ｅ、１１Ｈ…電流加算回路、１１Ｆ…次段エミッタフォロワ回路、１１Ｇ…次段バイアス回路、１２…コンパレータ、１３…アナログ保持回路、１３Ａ…ラッチ回路、１４…出力バッファ、Ｃ，Ｃ１１，Ｃ１２…結合コンデンサ、Ｄｈ…ダイオード、Ｃｈ…保持コンデンサ、Ｒｈ…放電抵抗、Ｒｓ…可変抵抗、Ｑ１〜Ｑ１０…トランジスタ、Ｒ１〜Ｒ１８…抵抗素子、Ｉ１〜Ｉ９…定電流源、Ｐｉｎ…光信号、Ｉｉｎ…光電流信号、Ｔｏｕｔ…電気信号、Ｔｏｕｔ＋…正相信号、Ｔｏｕｔ−…逆相信号、Ｆｏｕｔ…初段出力信号、Ｆｏｕｔ＋…正相信号、Ｆｏｕｔ−…逆相信号、Ｎｏｕｔ…次段増幅信号、Ｎｏｕｔ＋…正相信号、Ｎｏｕｔ−…逆相信号、Ａｏｕｔ…差動出力信号、Ａｏｕｔ＋…正相信号、Ａｏｕｔ−…逆相信号、Ｃｏｕｔ…比較出力信号、Ｈｏｕｔ…保持出力信号、ＳＤ…光信号検出信号、Ｒｏｕｔ…受信出力、電源電位Ｖｃｃ…電源電位Ｖｃｃ、接地電位ＧＮＤ…接地電位、Ｖｓｅｔ…設定電圧源、Ｖａｄｊ…調整電圧源。

Claims (7)

1. 光信号のパルス列に対応するパルスを含む電気信号の正相信号と逆相信号とを差動増幅して差動出力信号を出力する増幅回路と、
   前記差動出力信号の正相信号の電圧値と逆相信号の電圧値とを比較して、その比較結果に応じたパルス状の比較出力信号を出力するコンパレータと、
   前記パルス状の比較出力信号に基づいて前記光信号の入力有無を示す光信号検出信号を出力する保持回路と
   を備え、
   前記増幅回路は、
   一端がそれぞれ電源電位に接続されて、前記差動出力信号の前記正相信号および前記逆相信号をそれぞれ生成する第１および第２の負荷抵抗と、
   前記第１および第２の負荷抵抗の少なくとも一方を流れる直流負荷電流を、外部の調整電圧源からの調整電圧値に応じて調整して、前記差動出力信号の前記正相信号の直流バイアスと前記逆相信号の直流バイアスとの差を調整する電流加算回路とを含み、
   前記保持回路は、
   前記パルス状の比較出力信号によって充電される保持コンデンサと、前記保持コンデンサと並列に接続された放電抵抗とを含み、前記保持コンデンサに保持された電荷を前記放電抵抗で放電することにより、前記光信号の入力有無に応じて変化する保持出力信号を出力するアナログ保持回路と、
   前記保持出力信号をデジタル論理信号へ整形して前記光信号検出信号を出力する出力バッファとを含む
   ことを特徴とする光信号検出回路。
2. 請求項１に記載の光信号検出回路において、
   前記電流加算回路は、
   前記第１および第２の負荷抵抗のいずれか一方の他端に接続され、前記調整電圧値に応じて電流値が制御される電流源を含む
   ことを特徴とする光信号検出回路。
3. 請求項１に記載の光信号検出回路において、
   前記電流加算回路は、
   前記第１および第２の負荷抵抗のいずれか一方の他端に接続された第１の入出力端子と、前記調整電圧値が入力される制御端子とを有する第１のトランジスタと、
   前記第１および第２の負荷抵抗のいずれか他方の他端に接続された第１の入出力端子と、所定の電圧値が入力される制御端子と、前記第１のトランジスタの第２の入出力端子と接続された第２の入出力端子とを備え、前記第１のトランジスタと差動対をなす第２のトランジスタと、
   前記第１のトランジスタの第２の入出力端子と前記第２のトランジスタの第２の入出力端子との接続点に接続された定電流源とを含む
   ことを特徴とする光信号検出回路。
4. 請求項１に記載の光信号検出回路において、
   前記出力バッファは、
   前記アナログ保持回路で得られた前記保持出力信号を、ヒステリシス特性に基づいて整形出力するシュミットトリガインバータである
   ことを特徴とする光信号検出回路。
5. 請求項１に記載の光信号検出回路において、
   前記保持回路は、前記パルス状の比較出力信号をラッチして前記光信号検出信号を出力するラッチ回路である
   ことを特徴とする光信号検出回路。
6. 請求項１に記載の光信号検出回路において、
   前記増幅回路は、
   前記電気信号の正相信号と逆相信号とを差動増幅して初段出力信号を出力する初段増幅回路と、
   前記初段増幅回路の出力インピーダンスよりも低い出力インピーダンスを有するとともに、前記初段増幅回路からの前記初段出力信号を出力するインピーダンス調整回路と、
   前記インピーダンス調整回路と結合コンデンサによってＡＣ結合され、前記結合コンデンサを介して入力される前記初段出力信号の正相信号および逆相信号のそれぞれに直流バイアスを与えて出力する次段バイアス回路と、
   前記次段バイアス回路によって直流バイアスされた前記初段出力信号の正相信号と逆相信号とを差動増幅して前記差動出力信号を出力する次段増幅回路と
   をさらに含み、
   前記次段増幅回路は、
   前記差動出力信号の前記正相信号および前記逆相信号をそれぞれ生成する前記第１および第２の負荷抵抗を含む
   ことを特徴とする光信号検出回路。
7. パルス列からなる光信号を光電変換して光電流信号を出力する光電変換素子と、
   前記光電流信号を増幅して、前記パルス列に対応するパルスを含む電気信号を出力するトランスインピーダンスアンプと、
   前記電気信号を増幅して、一定振幅のパルスを含む受信出力を出力するリミッティングアンプと、
   前記電気信号に基づいて前記光信号の入力有無を検出する光信号検出回路と
   を備え、
   前記光信号検出回路は、
   前記電気信号の正相信号と逆相信号とを差動増幅して差動出力信号を出力する増幅回路と、
   前記差動出力信号の正相信号の電圧値と逆相信号の電圧値とを比較して、その比較結果に応じたパルス状の比較出力信号を出力するコンパレータと、
   前記パルス状の比較出力信号に基づいて前記光信号の入力有無を示す光信号検出信号を出力する保持回路と
   を備え、
   前記増幅回路は、
   一端がそれぞれ電源電位に接続されて、前記差動出力信号の前記正相信号および前記逆相信号をそれぞれ生成する第１および第２の負荷抵抗と、
   前記第１および第２の負荷抵抗の少なくとも一方を流れる直流負荷電流を、外部の調整電圧源からの調整電圧値に応じて調整して、前記差動出力信号の前記正相信号の直流バイアスと前記逆相信号の直流バイアスとの差を調整する電流加算回路と
   を含み、
   前記保持回路は、
   前記パルス状の比較出力信号によって充電される保持コンデンサと、前記保持コンデンサと並列に接続された放電抵抗とを含み、前記保持コンデンサに保持された電荷を前記放電抵抗で放電することにより、前記光信号の入力有無に応じて変化する保持出力信号を出力するアナログ保持回路と、
   前記保持出力信号をデジタル論理信号へ整形して前記光信号検出信号を出力する出力バッファとを含む
   ことを特徴とする光受信器。

Images